JP2013012590A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2013012590A
JP2013012590A JP2011144320A JP2011144320A JP2013012590A JP 2013012590 A JP2013012590 A JP 2013012590A JP 2011144320 A JP2011144320 A JP 2011144320A JP 2011144320 A JP2011144320 A JP 2011144320A JP 2013012590 A JP2013012590 A JP 2013012590A
Authority
JP
Japan
Prior art keywords
trench
type
plane
silicon carbide
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011144320A
Other languages
English (en)
Other versions
JP5673393B2 (ja
Inventor
Shinichiro Miyahara
真一朗 宮原
Hideshi Takatani
秀史 高谷
Masahiro Sugimoto
雅裕 杉本
Yukihiko Watanabe
行彦 渡辺
Shigemasa Soejima
成雅 副島
Takeshi Ishikawa
剛 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2011144320A priority Critical patent/JP5673393B2/ja
Priority to US13/531,793 priority patent/US9136372B2/en
Priority to DE102012211221.9A priority patent/DE102012211221B4/de
Priority to CN201210226273.9A priority patent/CN102856382B/zh
Publication of JP2013012590A publication Critical patent/JP2013012590A/ja
Application granted granted Critical
Publication of JP5673393B2 publication Critical patent/JP5673393B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】チャネルが形成されるトレンチの側面がチャネル移動度を高くできる（１１−２０）面や（１−１００）面に近づけられ、高チャネル移動度が得られるようにする。
【解決手段】トレンチ７の両側面のうちの一方の側面、つまり（０００１）面に対して成す角度が９０°もしくはそれに近い角度になる方の側面に接するようにｎ+型ソース領域５を形成し、トレンチ７の両側面のうちの一方にのみチャネルが形成されるようにする。このようにすることで、トレンチ７の両側面のうち、高いチャネル移動度が形成される方の側面にのみチャネルが形成されるようにすることができ、高いチャネル移動度を得ることが可能となる。
【選択図】図２

Description

本発明は、トレンチゲートを有する炭化珪素（以下、ＳｉＣという）半導体装置に関するものである。
従来より、ＳｉＣ半導体装置において、より大電流を流せるように、チャネル密度を高くできるトレンチゲート構造のＭＯＳＦＥＴが採用されている。ＳｉＣにて構成されるＭＯＳＦＥＴでは、チャネルが形成される面の面方位によって電気特性が劇的に変化し、特に、エッチングによって形成するトレンチの角度によって面方位が変わり、電気特性が変化することから、トレンチゲート構造のＭＯＳＦＥＴでは、トレンチの角度が重要となる。具体的には、チャネルが形成されるトレンチ側面がチャネル移動度を高くできる（１１−２０）面や（１−１００）面にできるだけ近い角度となるように、すなわち（０００１）面あるいは（０００−１）面と直交する面となるようにするのが理想的である（例えば、特許文献１参照）。
特開平９−１９９７２４号公報
上記したように、トレンチ側面がチャネル移動度を高くできる（１１−２０）面や（１−１００）面となるようにするには、垂直性が良く、高精度のエッチングが必要である。一般的に、ＳｉＣのエッチングとしては、ＲＩＥ（Reactive Ion Etching）やＩＣＰ（Inductively Coupled Plasma）により、ＳＦ6やＣｌ2、ＣＦ4などをエッチングガスとしてドライエッチングする方法が知られており、理想的にはウェハ表面から垂直にトレンチエッチングが行えるのが望ましい。
しかしながら、ＳｉＣは化学的に極めて安定な物質であるため、垂直性良く、高精度のエッチングを行うことが困難である。このため、図６に示す理想的なトレンチエッチングと実際のトレンチエッチングの様子を示した断面図のように、トレンチの側面の角度がウェハ表面である（０００１）面に対して垂直になるのが理想的であるが、実際にはトレンチの側面が傾斜した状態となる。
このため、トレンチの側面がチャネル移動度を高くできる（１１−２０）面や（１−１００）面に対して傾斜した状態となり、高いチャネル移動度が得られなくなる。（１１−２０）面や（１−１００）面に対するトレンチの側面の傾斜角度が小さければ、チャネル移動度の低下が小さいが、ある程度大きくなるとチャネル移動度の低下が大きくなり、所望のチャネル移動度が得られなくなる。
本発明は上記点に鑑みて、チャネルが形成されるトレンチの側面がチャネル移動度を高くできる（１１−２０）面や（１−１００）面に近づけられ、高チャネル移動度を得ることができるＳｉＣ半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１）は主表面が（０００１）面もしくは（０００−１）面に対してオフ角を付けたオフ基板とされ、オフ方向が＜１１−２０＞方向でトレンチ（７）の長手方向がオフ方向に対する垂直方向となる＜１−１００＞方向とされているか、もしくは、オフ方向が＜１−１００＞方向でトレンチ（６）の長手方向がオフ方向に対する垂直方向となる＜１１−２０＞方向とされ、トレンチ（７）の両側面のうちの一方の側面のみに接するように第１導電型領域（５）が形成されることで該一方の側面のみがチャネル形成面とされ、トレンチ（７）の両側面のうち、（１１−２０）面もしくは（１−１００）面に対して成す鋭角の角度が小さい方の側面がチャネル形成面とされていることを特徴としている。
このように、オフ基板にて構成される半導体基板（１）を用いて、トレンチ（７）の両側面のうちの一方の側面、つまり（０００１）面もしくは（０００−１）面に対して成す角度が９０°もしくはそれに近い角度になる方の側面に接するように第１導電型領域（５）を形成し、トレンチ（７）の両側面のうちの一方にのみチャネルが形成されるようにしている。このようにすることで、トレンチ（７）の両側面のうち、高いチャネル移動度が形成される方の側面にのみチャネルが形成されるようにすることができ、高いチャネル移動度を得ることが可能となる。
例えば、請求項２に記載したように、主表面に対してチャネル形成面となるトレンチ（７）の一方の側面が成す角度が８２〜９０°とされていれば、高いチャネル移動度を得ることが可能となる。
請求項３に記載の発明では、コンタクト層（６）は、トレンチ（７）のうち第１導電型領域（５）と接するチャネル形成面となる側面とは反対側の側面から離れて配置されていることを特徴としている。
このように、トレンチ（７）の側面から離してコンタクト層（６）を配置するようにすれば、アバランシェブレークダウン時にコンタクト層（６）を通じて電流が流れても、ゲート絶縁膜（８）が破損することを抑制でき、アバランシェ耐量を向上することが可能となる。
請求項４に記載の発明では、コンタクト層（６）は、トレンチ（７）のうち第１導電型領域（５）と接するチャネル形成面となる側面とは反対側の側面に接するように配置されていることを特徴としている。
このように、コンタクト層（６）をトレンチ（７）の側面に接するように配置すれば、隣り合う両トレンチ（７）の間の距離を短くすることが可能となり、トレンチ（７）の両側面のうちの一方のみをチャネル形成面とするようにしても、オン抵抗の増加を抑制することが可能となる。
請求項５に記載の発明では、コンタクト層（６）は、トレンチ（７）よりも深くまで形成されたボディ層であることを特徴としている。
このように、コンタクト層（６）をトレンチ（７）よりも深くしたボディ層とすることができる。これにより、ボディ層からドリフト層（３）側に延びる空乏層により、高電界がゲート絶縁膜（８）側に入り込み難くなるようにできる。このため、ゲート絶縁膜（８）内での電界集中を緩和でき、ゲート絶縁膜（８）が破壊されることを抑制できるため、耐圧向上を図ることが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の断面図である。 図１に示すＳｉＣ半導体装置を製造したウェハの様子を示した図である。 ＳｉＣ半導体装置の断面に（０００１）面と平行な線を示した図である。 本発明の第２実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の断面図である。 本発明の第３実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の断面図である。 理想的なトレンチエッチングと実際のトレンチエッチングの様子を示した断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の断面図である。この図は、縦型ＭＯＳＦＥＴの２セル分を抽出したものに相当する。本図では縦型ＭＯＳＦＥＴの２セル分しか記載していないが、図１に示す縦型ＭＯＳＦＥＴと同様の構造が複数列隣り合うように配置されている。また、図２は、図１に示すＳｉＣ半導体装置のデバイス構造を形成したウェハ、つまりチップにダイシングカットする前の様子を示した図である。図１は、図２中のＡ−Ａ’断面図に相当している。
図１に示すＳｉＣ半導体装置は、（０００１）面に対して例えば４度のオフ角が設けられたオフ基板からなるＳｉＣ半導体基板１を用いて製造されている。図２に示すように、オフ基板のオフ方向は＜１１−２０＞方向と平行とされている。
図１に示すように、ＳｉＣ半導体基板１には、オフ基板にて構成されたｎ+型ＳｉＣ基板２の表面に、ｎ+型ＳｉＣ基板２よりもリン等のｎ型不純物濃度が低いｎ-型ドリフト層３をエピタキシャル成長させたエピ基板が用いられている。
ｎ+型ＳｉＣ基板２は、リン等のｎ型不純物濃度が例えば１．０×１０19／ｃｍ3、厚さ３００μｍ程度とされている。また、ｎ-型ドリフト層３は、例えば３．０〜７．０×１０15／ｃｍ3、厚さ１０〜１５μｍ程度で形成されている。ｎ-型ドリフト層３の不純物濃度は深さ方向において一定であっても良いが、濃度分布に傾斜を付け、ｎ-型ドリフト層３のうちｎ+型基板２側の方がｎ+型基板２から離れる側よりも高濃度となるようにすると好ましい。例えば、ｎ-型ドリフト層３のうちｎ+型基板２の表面から３〜５μｍ程度の部分の不純物濃度が２．０×１０15／ｃｍ3程度他の部分よりも高くなるようにすると良い。このようにすると、ｎ-型ドリフト層３の内部抵抗を低減できるため、オン抵抗を低減することが可能となる。
また、ｎ-型ドリフト層３の表層部にはｐ型ベース領域４が形成されていると共に、このｐ型ベース領域４の上層部分にｎ+型ソース領域（第１導電型領域）５およびｐ+型ボディ層（コンタクト層）６が形成されている。
ｐ型ベース領域４は、ボロンもしくはアルミニウム等のｐ型不純物濃度が例えば５．０×１０16〜２．０×１０19／ｃｍ3、厚さ２．０μｍ程度で構成されている。ｎ+型ソース領域５は、表層部におけるリン等のｎ型不純物濃度（表面濃度）が例えば１．０×１０21／ｃｍ3、厚さ０．３μｍ程度で構成されている。ｐ+型ボディ層６は、例えば表層部におけるボロンもしくはアルミニウム等のｐ型不純物濃度（表面濃度）が例えば１．０×１０21／ｃｍ3、厚さ０．３μｍ程度で構成されている。ｎ+型ソース領域５は、後述するトレンチゲート構造の片側のみに配置されており、ｐ+型ボディ層６は、ｎ+型ソース領域５を挟んでトレンチゲート構造と反対側に備えられ、本実施形態ではトレンチゲート構造の両側のうちｎ+型ソース領域５が配置される方と異なる方において、トレンチゲート構造から離間した位置に形成されている。
また、ｐ型ベース領域４およびｎ+型ソース領域５を貫通してｎ-型ドリフト層３に達するように、例えば幅が１．４〜２．０μｍ、深さが２．０μｍ以上（例えば２．５μｍ）のトレンチ７が形成されている。トレンチ７は、オフ方向と垂直方向となる＜１−１００＞方向、つまり図１の紙面垂直方向を長手方向として形成され、複数本が所定のピッチで等間隔に並べられることでストライプ状に配置されている。
さらに、トレンチ７の側面と接するように上述したｐ型ベース領域４およびｎ+型ソース領域５が配置されているが、ｎ+型ソース領域５についてはトレンチ７の両側面のうちの片側のみに接するように配置され、もう一方の側面にはｎ+型ソース領域５が配置されていない構成とされている。トレンチ７の側面は、ＳｉＣ半導体基板１の表面に対して垂直に形成されているのが理想的であるが、垂直にするのは難しく、上記したように実際にはトレンチ７の側面が傾斜した状態になりがちである。本実施形態の場合、このようなトレンチ７の側面の傾斜を許容しており、ＳｉＣ半導体基板１の表面と水平な面に対してトレンチ７の側面の成す角度θが８２〜９０°となれば良いようにしている。
さらに、トレンチ７の表面はゲート酸化膜８にて覆われており、ゲート酸化膜８の表面に形成されたドープトＰｏｌｙ−Ｓｉにて構成されたゲート電極９により、トレンチ７内が埋め尽くされている。ゲート酸化膜８は、ｎ型チャネル層７の表面を熱酸化することで形成されており、ゲート酸化膜８の厚みはトレンチ７の側面側と底部側共に１００ｎｍ程度となっている。このような構造により、トレンチゲート構造が構成されている。そして、上述したｎ+型ソース領域５およびｐ+型ボディ層６が複数本ストライプ状に並べられたトレンチゲート構造の長手方向に沿って延設されることで、トレンチ７の側面の片側、つまりｎ+型ソース領域５が接している側にチャネルが形成され、もう一方にはチャネルが形成されない構造とされている。
また、ｎ+型ソース領域５およびｐ+型ボディ層６の表面やゲート電極９の表面には、層間絶縁膜１０を介してソース電極（第１電極）１１やゲート配線（図示せず）が形成されている。ソース電極１１およびゲート配線は、複数の金属（例えばＮｉ／Ａｌ等）にて構成されており、少なくともｎ型ＳｉＣ（具体的にはｎ+型ソース領域５やｎドープの場合のゲート電極９）と接触する部分はｎ型ＳｉＣとオーミック接触可能な金属で構成され、少なくともｐ型ＳｉＣ（具体的にはｐ+型ボディ層６やｐドープの場合のゲート電極９）と接触する部分はｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、これらソース電極１１およびゲート配線は、層間絶縁膜１０上において電気的に絶縁されており、層間絶縁膜１０に形成されたコンタクトホールを通じてソース電極１１はｎ+型ソース領域５およびｐ+型ボディ層６と電気的に接触させられ、ゲート配線はゲート電極９と電気的に接触させられている。
そして、ｎ+型基板１の裏面側にはｎ+型基板１と電気的に接続されたドレイン電極（第２電極）１２が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置が構成されている。
以上のように構成されたＳｉＣ半導体装置では、ゲート電極９に対してゲート電圧を印加すると、トレンチ７の両側面のうちの一方にのみチャネルが形成されることで電流を流す。このように、トレンチ７の両側面のうちの一方にのみがチャネル形成面となるようにしている。これは、ＳｉＣ半導体基板１としてオフ基板を用いており、そのオフ角の影響によりトレンチ７の両側面の面方位が異なってくるためである。これについて、図３を参照して説明する。
図３は、ＳｉＣ半導体装置の断面に（０００１）面と平行な線を示した図である。この図に示されるように、ＳｉＣ半導体基板１はオフ角を有するオフ基板である。また、トレンチ７の両側面がＳｉＣ半導体基板１の表面に対して傾斜した状態となっていることから、トレンチ７の両側面それぞれが（０００１）面に対して成す角度は異なった角度となる。
具体的に、トレンチ７の両側面それぞれが（０００１）面に対して成す角度について検討すると、一方の側面（図中左側の側面）についてはオフ角の影響で９０°もしくはそれに近い角度となり、他方の側面（図中右側の側面）についてはオフ角の影響で９０°から離れた角度となる。そして、（０００１）面に対して垂直な面が、最もチャネル移動度が高くなる（１１−２０）面であり、この（１１−２０）面に近いほどチャネル移動度が高くできる。このため、トレンチ７の両側面のうちの一方の側面、つまり（０００１）面に対して成す角度が９０°もしくはそれに近い角度になる方の側面については、高いチャネル移動度を得ることが可能となる。反対に、トレンチ７の両側面のうちの他方の側面、つまり（０００１）面に対して成す角度が９０°から離れた角度になる方の側面については、高いチャネル移動度を得られなくなる可能性がある。
このため、本実施形態のように、トレンチ７の両側面のうちの一方の側面、つまり（０００１）面に対して成す角度が９０°もしくはそれに近い角度になる方の側面に接するようにｎ+型ソース領域５を形成し、トレンチ７の両側面のうちの一方にのみチャネルが形成されるようにしている。換言すれば、トレンチ７の両側面のうち、（１１−２０）面に対して成す鋭角の角度が小さい方の側面がチャネル形成面とされるようにしている。このようにすることで、トレンチ７の両側面のうち、高いチャネル移動度が形成される方の側面にのみチャネルが形成されるようにすることができ、高いチャネル移動度を得ることが可能となる。
また、トレンチ７の両側面にチャネルを形成する場合において、両側面でチャネル移動度が異なっていると、トレンチ７の両側面に流れる電流がアンバランスになる。しかしながら、本実施形態のように片側の側面にのみチャネルが形成されるようにすることで、トレンチ７の両側面にアンバランスに電流が流れることを抑制することも抑制でき、動特性上有利になるという効果も得られる。
なお、本実施形態のような構造の縦型ＭＯＳＦＥＴは、ＳｉＣ半導体基板１として＜１１−２０＞方向をオフ方向とするオフ基板を用いる点と、トレンチ７の長手方向をオフ方向に対して垂直な方向となる＜１−１００＞方向とする点と、ｎ+型ソース領域５やｐ+型ボディ層６を形成する際のイオン注入用マスクを変更する点以外については、従来と同様の製造方法によって製造可能である。
そして、従来と同様の製造方法を用いているものの、トレンチ７の両側面のうちの一方のみにしかチャネルを形成しないようにしていることから、次の効果を得ることができる。すなわち、トレンチ７は、ＲＩＥやＩＣＰにより、ＳＦ6やＣｌ2、ＣＦ4などをエッチングガスとして用いたドライエッチングにて形成されるが、トレンチ７の側面をＳｉＣ半導体基板１の表面に対して垂直にするのは難しく、エッチング条件の設定が難しい。しかしながら、本実施形態のようにトレンチ７の両側面のうちの一方のみにしかチャネルを形成しない場合、チャネルが形成される方の側面のみが（０００１）面に対して垂直に近づけられれば良く、その側面がＳｉＣ半導体基板１の表面に対して傾斜していても（０００１）面に対して垂直に近づけられる。
このため、厳しいエッチング条件を設定せず、トレンチ７の側面の垂直性が悪くても、トレンチ７の両側面のうちチャネルが形成される方の側面を（０００１）面に対して垂直に近づけられる。実験によれば、チャネル移動度は（０００１）面に垂直な（１−１００）面や（１１−２０）面において最も高くなるが、それに対して若干傾斜していても高い値となり、（０００１）面に対して成す角度が８６°以上であればある程度高い値とすることができる。さらに、トレンチ７の側面が（０００１）面に対して成す角度が９０°を超えても、高いチャネル移動度を得ることができる。このように、広い角度範囲において高いチャネル移動度が得られることから、トレンチ７の形成時のエッチングのプロセスマージンを拡げることが可能となる。
また、上記したように、（０００１）面に対して成す角度が８６°以上となれば高いチャネル移動度を得ることができるが、本実施形態のようにＳｉＣ半導体基板１としてオフ基板を用いている場合には、そのオフ角分さらにトレンチ７の側面がＳｉＣ半導体基板１の表面に対して傾斜していても良いことになる。したがって、本実施形態の場合、ＳｉＣ半導体基板１の表面と水平な面に対してトレンチ７の側面の成す角度θが８２〜９０°となれば良い。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してオフ方向における微細化を図ったものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図４は、本実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の断面図である。この図に示すように、本実施形態では、トレンチ７の両側面のうちチャネルを形成しない側の側面に対してｐ+型ボディ層６が接するようにしている。トレンチ７の両側面のうちの一方の側面にしかチャネルを形成しない形態とする場合、両側面にチャネルを形成する場合と比較して、単位面積当たりのチャネル数が少なくなるため、オン抵抗が増加する。これに対して、両トレンチ７の間の距離を短くすることで極力オン抵抗の増加を抑制することが可能になるが、本実施形態のように、チャネルを形成しない側の側面にｐ+型ボディ層６が接する構造にすれば、よりオン抵抗の増加を抑制することが可能となる。
ただし、トレンチ７の側面に接するようにｐ+型ボディ層６を形成する場合、アバランシェブレークダウン時にｐ+型ボディ層６を通じて電流が流れることで、その接触箇所においてゲート酸化膜８が破損することが懸念される。このため、アバランシェ耐量向上の観点からは、第１実施形態に示すようにトレンチ７の側面から離してｐ+型ボディ層６を配置するのが好ましい。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第２実施形態に対して耐圧向上を図ったものであり、その他に関しては第２実施形態と同様であるため、第２実施形態と異なる部分についてのみ説明する。
図５は、本実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の断面図である。この図に示すように、本実施形態でも、トレンチ７の両側面のうちチャネルを形成しない側の側面に対して、ｐ+型ボディ層６が接するようにしているが、更にｐ+型ボディ層６がトレンチ７よりも深い位置まで形成されるようにしている。このｐ+型ボディ層６は、ｐ型ベース領域４と同程度もしくはそれよりも高い不純物濃度とされている。このように、ｐ+型ボディ層６がトレンチ７よりも深い位置まで形成されるようにすることで、逆バイアス時に隣り合うｐ+型ボディ層６からｎ-型ドリフト層３側に延びる空乏層により、高電圧がゲート酸化膜８側に入り込み難くなるようにできる。このため、ゲート酸化膜８内での電界集中を緩和でき、ゲート酸化膜８が破壊されることを抑制できるため、耐圧向上を図ることが可能となる。
なお、このような構造の縦型ＭＯＳＦＥＴは、基本的には第１実施形態と同様、従来の製造方法によって形成可能であるが、ｐ+型ボディ層６を深い位置まで形成することが必要になる。ＳｉＣの場合、素材が非常に硬いことからイオン注入によって深い位置までｐ+型ボディ層６を形成することが難しい。このため、例えば次のような方法によってｐ+型ボディ層６を形成することが好ましい。まず、ｐ型ベース領域４を形成した後、トレンチ７を形成する前に、ｐ+型ボディ層６の形成予定領域に凹部を形成しておき、この凹部を埋め込むようにｐ+型層をエピタキシャル成長させる。そして、ｐ型ベース領域４が露出するまでｐ+型層をＣＭＰ（Chemical Mechanical Polishing）などによって除去する。このようにすれば、深い位置までｐ+型ボディ層６を形成することが可能となる。また、ｐ型ベース領域４をエピタキシャル成長させることによって形成する場合には、そのｐ型ベース領域４の形成途中でｐ+型ボディ層６の形成予定領域にｐ型不純物をイオン注入していくという工程を繰り返すことで、ｐ+型ボディ層６を段階的に形成することもできる。
（他の実施形態）
（１）上記各実施形態では、ＳｉＣ半導体基板１として（０００１）面のものに対して本発明を適用する場合について説明したが、（０００−１）面のものについても同様に本発明を適用することができる。
また、ＳｉＣ半導体基板１のオフ方向を＜１１−２０＞方向とする場合について説明したが、＜１−１００＞方向とする場合にも、本発明を適用することができる。この場合、トレンチ７の長手方向が＜１１−２０＞方向とされ、側面のうちチャネルが形成される側面の面方位は、（１−１００）面に近づけられることになる。
（２）上記各実施形態では、ＳｉＣ半導体基板１のオフ角を４°とする場合について説明したが、例えば２〜８°の間においてオフ角を変更しても良い。その場合、オフ角に応じてトレンチ７の側面の傾斜角度としてチャネル移動度を高いままにできる角度範囲が異なってくるが、いずれの場合であってもトレンチ７を形成する際のエッチングのプロセスマージンを拡げることが可能となる。
（３）上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプのＭＯＳＦＥＴに対しても本発明を適用することができる。また、上記説明では、トレンチゲート構造のＭＯＳＦＥＴを例に挙げて説明したが、同様のトレンチゲート構造のＩＧＢＴに対しても本発明を適用することができる。ＩＧＢＴは、上記各実施形態に対してｎ+型基板２の導電型をｎ型からｐ型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。
（４）上記各実施形態では、ゲート絶縁膜として熱酸化等によって形成されるゲート酸化膜８を例に挙げて説明したが酸化膜以外の絶縁膜、例えば窒化膜などを含むものであっても構わない。
（５）なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー（−）を付すべきであるが、電子出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。
１ ＳｉＣ半導体基板
２ ｎ+型基板
３ ｎ-型ドリフト層
４ ｐ型ベース領域
５ ｎ+型ソース領域
６ ｐ+型ボディ層
７ トレンチ
８ ゲート酸化膜
９ ゲート電極
１０ 層間絶縁膜
１１ ソース電極
１２ ドレイン電極

Claims (5)

  1. 第１または第２導電型の炭化珪素基板（２）の上に第１導電型の炭化珪素からなるドリフト層（３）を備え、主表面がオフ角を有するオフ基板にて構成された半導体基板（１）と、
    前記半導体基板（１、２）における前記ドリフト層（２）の上に形成された炭化珪素からなる第２導電型のベース領域（４）と、
    前記ベース領域（４）の表面から該ベース領域（４）を貫通して前記ドリフト層（２）に達するように形成され、一方向を長手方向として複数本がストライプ状に配置されたトレンチ（７）と、
    前記トレンチ（７）の両側面のうちの一方の側面にのみ接するように形成され、前記ドリフト層（３）よりも高不純物濃度とされた第１導電型領域（５）と、
    前記ソース領域（５）を挟んで前記トレンチ（７）の反対側に形成され、前記ベース領域（４）よりも高不純物濃度とされた第２導電型のコンタクト層（６）と、
    前記トレンチ（７）内に形成されたゲート絶縁膜（８）と、
    前記トレンチ（７）内に前記ゲート絶縁膜（８）を介して形成されたゲート電極（９）と、
    前記第１導電型領域（５）および前記コンタクト層（６）に電気的に接続された第１電極（１１）と、
    前記炭化珪素基板（２）に電気的に接続された第２電極（１２）とを有し、
    前記トレンチ（７）の側面をチャネル形成面として、前記トレンチ（７）内にゲート絶縁膜（８）を介して形成されたゲート電極（９）に対するゲート電圧の印加に基づいて前記トレンチ（７）の側面を通じて電流を流すように構成されたトレンチゲート構造の縦型半導体素子を有する炭化珪素半導体装置であって、
    前記半導体基板（１）は主表面が（０００１）面もしくは（０００−１）面に対して前記オフ角を付けたオフ基板とされ、前記オフ方向が＜１１−２０＞方向で前記トレンチ（７）の長手方向が前記オフ方向に対する垂直方向となる＜１−１００＞方向とされているか、もしくは、前記オフ方向が＜１−１００＞方向で前記トレンチ（６）の長手方向が前記オフ方向に対する垂直方向となる＜１１−２０＞方向とされ、
    前記トレンチ（７）の両側面のうちの一方の側面のみに接するように前記第１導電型領域（５）が形成されることで該一方の側面のみがチャネル形成面とされ、前記トレンチ（７）の両側面のうち、（１１−２０）面もしくは（１−１００）面に対して成す鋭角の角度が小さい方の側面が前記チャネル形成面とされていることを特徴とする炭化珪素半導体装置。
  2. 前記主表面に対して前記チャネル形成面となる前記トレンチ（７）の一方の側面が成す角度が８２〜９０°とされていることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記コンタクト層（６）は、前記トレンチ（７）のうち前記第１導電型領域（５）と接するチャネル形成面となる側面とは反対側の側面から離れて配置されていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記コンタクト層（６）は、前記トレンチ（７）のうち前記第１導電型領域（５）と接するチャネル形成面となる側面とは反対側の側面に接するように配置されていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  5. 前記コンタクト層（６）は、前記トレンチ（７）よりも深くまで形成されたボディ層であることを特徴とする請求項４に記載の炭化珪素半導体装置。
JP2011144320A 2011-06-29 2011-06-29 炭化珪素半導体装置 Active JP5673393B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011144320A JP5673393B2 (ja) 2011-06-29 2011-06-29 炭化珪素半導体装置
US13/531,793 US9136372B2 (en) 2011-06-29 2012-06-25 Silicon carbide semiconductor device
DE102012211221.9A DE102012211221B4 (de) 2011-06-29 2012-06-28 Siliciumcarbid-Halbleitervorrichtung
CN201210226273.9A CN102856382B (zh) 2011-06-29 2012-06-29 碳化硅半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011144320A JP5673393B2 (ja) 2011-06-29 2011-06-29 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2013012590A true JP2013012590A (ja) 2013-01-17
JP5673393B2 JP5673393B2 (ja) 2015-02-18

Family

ID=47355378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011144320A Active JP5673393B2 (ja) 2011-06-29 2011-06-29 炭化珪素半導体装置

Country Status (4)

Country Link
US (1) US9136372B2 (ja)
JP (1) JP5673393B2 (ja)
CN (1) CN102856382B (ja)
DE (1) DE102012211221B4 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013105353A1 (ja) * 2012-01-13 2013-07-18 住友電気工業株式会社 半導体装置およびその製造方法
JP2013219171A (ja) * 2012-04-09 2013-10-24 Renesas Electronics Corp 半導体装置
WO2014122919A1 (ja) * 2013-02-05 2014-08-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US8829605B2 (en) 2011-12-20 2014-09-09 Sumitomo Electric Industries, Ltd. Semiconductor device having deep and shallow trenches
JP2015226060A (ja) * 2014-05-23 2015-12-14 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体装置
JP2016115936A (ja) * 2014-12-11 2016-06-23 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ シールドゲートを有する炭化珪素装置を形成する方法
JP2016163048A (ja) * 2015-03-03 2016-09-05 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 主結晶方向に対し傾斜した長手方向軸を有するトレンチゲート構造を含む電力半導体デバイス
WO2017094339A1 (ja) * 2015-12-03 2017-06-08 三菱電機株式会社 炭化珪素半導体装置
JP2018056380A (ja) * 2016-09-29 2018-04-05 トヨタ自動車株式会社 スイッチング素子
JP2018061055A (ja) * 2017-12-06 2018-04-12 ローム株式会社 半導体装置
JP2019106425A (ja) * 2017-12-11 2019-06-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP2019519938A (ja) * 2016-06-29 2019-07-11 アーベーベー・シュバイツ・アーゲー 短チャネルトレンチ型パワーｍｏｓｆｅｔ
JP2019114585A (ja) * 2017-12-21 2019-07-11 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2020017641A (ja) * 2018-07-26 2020-01-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021125605A (ja) * 2020-02-06 2021-08-30 株式会社デンソー スイッチング素子
JP2022028028A (ja) * 2017-12-11 2022-02-14 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
JP2022031964A (ja) * 2016-12-08 2022-02-22 クリー インコーポレイテッド イオン注入側壁を有するゲート・トレンチを備えるパワー半導体デバイス及び関連方法
US11271084B2 (en) 2017-06-06 2022-03-08 Mitsubishi Electric Corporation Semiconductor device and power converter
DE102023107534B4 (de) 2022-04-29 2023-11-16 Infineon Technologies Ag Halbleitervorrichtung mit breiter bandlücke

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293558B2 (en) * 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
WO2014103256A1 (ja) * 2012-12-28 2014-07-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP6131689B2 (ja) * 2013-04-16 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9082790B2 (en) * 2013-07-18 2015-07-14 Alpha And Omega Semiconductor Incorporated Normally on high voltage switch
US20150179794A1 (en) * 2013-12-24 2015-06-25 Hyundai Motor Company Semiconductor device and method of manufacturing the same
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
DE102014019903B3 (de) 2014-12-03 2022-09-22 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
JP6509673B2 (ja) * 2015-08-10 2019-05-08 株式会社東芝 半導体装置
DE102015121566B4 (de) * 2015-12-10 2021-12-09 Infineon Technologies Ag Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
JP6115678B1 (ja) 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016226237B4 (de) 2016-02-01 2024-07-18 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
US20170345905A1 (en) 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
JP6625938B2 (ja) * 2016-07-22 2019-12-25 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
DE102018104581B4 (de) 2017-03-24 2021-11-04 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102017110508B4 (de) * 2017-05-15 2023-03-02 Infineon Technologies Ag Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
JP6871058B2 (ja) * 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
DE102017127848B4 (de) * 2017-11-24 2024-10-17 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
CN108183131A (zh) * 2017-12-05 2018-06-19 中国电子科技集团公司第五十五研究所 一种集成sbd结构的单侧mos型器件制备方法
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
JP7259215B2 (ja) 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
US10580878B1 (en) * 2018-08-20 2020-03-03 Infineon Technologies Ag SiC device with buried doped region
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
CN109390336B (zh) * 2018-12-10 2024-03-26 西安电子科技大学 一种新型宽禁带功率半导体器件及其制作方法
CN111370486A (zh) * 2018-12-25 2020-07-03 深圳比亚迪微电子有限公司 沟槽型mos场效应晶体管及方法、电子设备
JP7420485B2 (ja) * 2019-05-23 2024-01-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102019121859B3 (de) 2019-08-14 2020-11-26 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gate
US12094926B2 (en) 2020-08-14 2024-09-17 Wolfspeed, Inc. Sidewall dopant shielding methods and approaches for trenched semiconductor device structures
CN114122122B (zh) * 2020-08-26 2023-09-12 比亚迪半导体股份有限公司 一种沟槽型半导体器件及其制造方法
US11355630B2 (en) 2020-09-11 2022-06-07 Wolfspeed, Inc. Trench bottom shielding methods and approaches for trenched semiconductor device structures
WO2024060259A1 (zh) * 2022-09-23 2024-03-28 华为数字能源技术有限公司 半导体器件、其制备方法、功率转换电路及车辆
CN117558761B (zh) * 2024-01-10 2024-04-05 湖北九峰山实验室 一种宽禁带半导体沟槽mosfet器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260650A (ja) * 1996-03-22 1997-10-03 Fuji Electric Co Ltd 炭化ケイ素トレンチｆｅｔおよびその製造方法
JP2007149736A (ja) * 2005-11-24 2007-06-14 Toshiba Corp 半導体装置
JP2009188221A (ja) * 2008-02-07 2009-08-20 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板のトレンチエッチング方法
JP2011100967A (ja) * 2009-07-21 2011-05-19 Rohm Co Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JP3471509B2 (ja) 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4813762B2 (ja) 2003-12-25 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4640436B2 (ja) 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260650A (ja) * 1996-03-22 1997-10-03 Fuji Electric Co Ltd 炭化ケイ素トレンチｆｅｔおよびその製造方法
JP2007149736A (ja) * 2005-11-24 2007-06-14 Toshiba Corp 半導体装置
JP2009188221A (ja) * 2008-02-07 2009-08-20 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板のトレンチエッチング方法
JP2011100967A (ja) * 2009-07-21 2011-05-19 Rohm Co Ltd 半導体装置

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829605B2 (en) 2011-12-20 2014-09-09 Sumitomo Electric Industries, Ltd. Semiconductor device having deep and shallow trenches
US9099553B2 (en) 2012-01-13 2015-08-04 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
WO2013105353A1 (ja) * 2012-01-13 2013-07-18 住友電気工業株式会社 半導体装置およびその製造方法
JP2013219171A (ja) * 2012-04-09 2013-10-24 Renesas Electronics Corp 半導体装置
JP7241848B2 (ja) 2013-02-05 2023-03-17 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置
US10510843B2 (en) 2013-02-05 2019-12-17 Mitsubishi Electric Corporation Insulated gate silicon carbide semiconductor device and method for manufacturing same
JP2020038995A (ja) * 2013-02-05 2020-03-12 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
DE112014000679B4 (de) 2013-02-05 2019-01-17 Mitsubishi Electric Corporation Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
JP2018182335A (ja) * 2013-02-05 2018-11-15 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JPWO2014122919A1 (ja) * 2013-02-05 2017-01-26 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
WO2014122919A1 (ja) * 2013-02-05 2014-08-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP2017135424A (ja) * 2013-02-05 2017-08-03 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US9741797B2 (en) 2013-02-05 2017-08-22 Mitsubishi Electric Corporation Insulated gate silicon carbide semiconductor device and method for manufacturing same
JP2022010335A (ja) * 2013-02-05 2022-01-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置
US10727330B2 (en) 2014-05-23 2020-07-28 Infineon Technologies Ag Semiconductor device with diode region
US9876103B2 (en) 2014-05-23 2018-01-23 Infineon Technologies Ag Semiconductor device and transistor cell having a diode region
JP2015226060A (ja) * 2014-05-23 2015-12-14 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体装置
US10038087B2 (en) 2014-05-23 2018-07-31 Infineon Technologies Ag Semiconductor device and transistor cell having a diode region
US9478655B2 (en) 2014-05-23 2016-10-25 Infineon Technologies Ag Semiconductor device having a lower diode region arranged below a trench
JP2016115936A (ja) * 2014-12-11 2016-06-23 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ シールドゲートを有する炭化珪素装置を形成する方法
US9818818B2 (en) 2015-03-03 2017-11-14 Infineon Technologies Ag Power semiconductor device including trench gate structures with longitudinal axes tilted to a main crystal direction
JP2016163048A (ja) * 2015-03-03 2016-09-05 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 主結晶方向に対し傾斜した長手方向軸を有するトレンチゲート構造を含む電力半導体デバイス
WO2017094339A1 (ja) * 2015-12-03 2017-06-08 三菱電機株式会社 炭化珪素半導体装置
JPWO2017094339A1 (ja) * 2015-12-03 2018-04-19 三菱電機株式会社 炭化珪素半導体装置
JP2019519938A (ja) * 2016-06-29 2019-07-11 アーベーベー・シュバイツ・アーゲー 短チャネルトレンチ型パワーｍｏｓｆｅｔ
JP2018056380A (ja) * 2016-09-29 2018-04-05 トヨタ自動車株式会社 スイッチング素子
JP2022031964A (ja) * 2016-12-08 2022-02-22 クリー インコーポレイテッド イオン注入側壁を有するゲート・トレンチを備えるパワー半導体デバイス及び関連方法
JP7309840B2 (ja) 2016-12-08 2023-07-18 ウルフスピード インコーポレイテッド イオン注入側壁を有するゲート・トレンチを備えるパワー半導体デバイス及び関連方法
US11271084B2 (en) 2017-06-06 2022-03-08 Mitsubishi Electric Corporation Semiconductor device and power converter
JP2018061055A (ja) * 2017-12-06 2018-04-12 ローム株式会社 半導体装置
JP7151076B2 (ja) 2017-12-11 2022-10-12 富士電機株式会社 絶縁ゲート型半導体装置
JP2022028028A (ja) * 2017-12-11 2022-02-14 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
JP2019106425A (ja) * 2017-12-11 2019-06-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP7331914B2 (ja) 2017-12-11 2023-08-23 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP2019114585A (ja) * 2017-12-21 2019-07-11 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7166053B2 (ja) 2017-12-21 2022-11-07 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7210182B2 (ja) 2018-07-26 2023-01-23 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2020017641A (ja) * 2018-07-26 2020-01-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021125605A (ja) * 2020-02-06 2021-08-30 株式会社デンソー スイッチング素子
JP7359012B2 (ja) 2020-02-06 2023-10-11 株式会社デンソー スイッチング素子
DE102023107534B4 (de) 2022-04-29 2023-11-16 Infineon Technologies Ag Halbleitervorrichtung mit breiter bandlücke

Also Published As

Publication number Publication date
US20130001592A1 (en) 2013-01-03
US9136372B2 (en) 2015-09-15
JP5673393B2 (ja) 2015-02-18
CN102856382B (zh) 2016-01-20
DE102012211221B4 (de) 2020-07-02
CN102856382A (zh) 2013-01-02
DE102012211221A1 (de) 2013-01-03

Similar Documents

Publication Publication Date Title
JP5673393B2 (ja) 炭化珪素半導体装置
JP6341074B2 (ja) 半導体装置の製造方法
US11063145B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP5751213B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5776610B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5840308B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2008182054A (ja) 半導体装置
JP6179409B2 (ja) 炭化珪素半導体装置の製造方法
CN110050349B (zh) 碳化硅半导体装置及其制造方法
JP6109444B1 (ja) 半導体装置
KR101437480B1 (ko) 기판에 대한 상면 콘택을 형성하기 위한 방법 및 구조물
JP5729400B2 (ja) 半導体素子の製造方法
KR102056037B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2014053595A (ja) 炭化珪素半導体装置およびその製造方法
JP2018082055A (ja) 半導体装置および半導体装置の製造方法
WO2017094339A1 (ja) 炭化珪素半導体装置
JP6293380B1 (ja) 半導体装置
JP5817204B2 (ja) 炭化珪素半導体装置
JPWO2018029951A1 (ja) 半導体装置
TWI534910B (zh) 半導體裝置的製造方法
JP2007019146A (ja) 半導体素子
JP6984347B2 (ja) 半導体装置
JP4595327B2 (ja) 半導体素子
JP4997715B2 (ja) 半導体装置およびその製造方法
JP6928336B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141008

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent or registration of utility model

Ref document number: 5673393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250