JPWO2017094339A1 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JPWO2017094339A1
JPWO2017094339A1 JP2017553673A JP2017553673A JPWO2017094339A1 JP WO2017094339 A1 JPWO2017094339 A1 JP WO2017094339A1 JP 2017553673 A JP2017553673 A JP 2017553673A JP 2017553673 A JP2017553673 A JP 2017553673A JP WO2017094339 A1 JPWO2017094339 A1 JP WO2017094339A1
Authority
JP
Japan
Prior art keywords
silicon carbide
layer
trench
angle
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017553673A
Other languages
English (en)
Other versions
JP6463506B2 (ja
Inventor
梨菜 田中
梨菜 田中
裕 福井
裕 福井
勝俊 菅原
勝俊 菅原
丈晴 黒岩
丈晴 黒岩
泰宏 香川
泰宏 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017094339A1 publication Critical patent/JPWO2017094339A1/ja
Application granted granted Critical
Publication of JP6463506B2 publication Critical patent/JP6463506B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

結晶面によるオン電流のばらつきおよびしきい値のばらつきを抑制することができる炭化珪素半導体装置に関する。炭化珪素半導体装置は、オフ角を有する炭化珪素半導体基板１の上面に形成される炭化珪素ドリフト層２と、ボディ領域５と、ソース領域３と、複数のトレンチ７と、ゲート絶縁膜９と、ゲート電極１０と、ソース電極１１と、ドレイン電極１２と、空乏化抑制層６とを備える。空乏化抑制層は、平面視において複数のトレンチに挟まれて位置し、炭化珪素半導体基板のオフ角が付いた方向において、空乏化抑制層と空乏化抑制層に隣接する一方のトレンチとの間の距離が、空乏化抑制層と空乏化抑制層に隣接する他方のトレンチとの間の距離とは異なる。

Description

本願明細書に開示される技術は、炭化珪素半導体装置に関し、たとえば、トレンチゲートを有する炭化珪素半導体装置に関するものである。
電力用スイッチング素子として電力用の金属−酸化膜−半導体電界効果トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、すなわちＭＯＳＦＥＴ）が広く用いられる（以下、パワーＭＯＳＦＥＴと称する場合がある）。そのうち、チャネル幅密度を向上させるために、半導体ウエハの表面にトレンチを形成し当該トレンチの側面をチャネルとして利用する、トレンチゲート型のＭＯＳＦＥＴが実用化されている。トレンチゲート型のＭＯＳＦＥＴでは、トレンチ内にゲート構造が形成されることにより、セルピッチの縮小が可能となる。したがって、デバイスの性能を向上させることができる。
近年では高耐圧であり、かつ、低損失である次世代パワーデバイスとして、炭化珪素（ＳｉＣ）を用いたトレンチゲート型のＳｉＣ−ＭＯＳＦＥＴが注目されている。この種のデバイスを製造する際に用いられるＳｉＣ基板は、結晶面にオフ角が設けられることが多い。オフ角を有するＳｉＣ基板にトレンチが形成されると、通常、トレンチのそれぞれの側壁面は結晶軸からの角度が異なる面となる（たとえば、特許文献１を参照）。
特開２０１１−１００９６７号公報
たとえば、特許文献１に例示されるような、オフ角を有する４Ｈ−ＳｉＣ基板を用いて製造されたトレンチゲート型のＭＯＳＦＥＴでは、通常、トレンチのそれぞれの側壁面は結晶軸からの角度が異なる面となる。トレンチゲート型のＳｉＣ−ＭＯＳＦＥＴはトレンチの側壁面にチャネルが形成されるため、トレンチの側壁面における結晶面の違いによって、オン電流およびしきい値電圧が異なる。そうすると、素子面内で電流のばらつきが生じ、素子の動作安定性および素子の信頼性が損なわれるという問題があった。
本願明細書に開示される技術は、以上に記載されたような問題を解決するためのものであり、オフ角を有する炭化珪素半導体基板上に製造されたトレンチゲート型の炭化珪素半導体装置であり、結晶面によるオン電流のばらつきおよびしきい値のばらつきを抑制することができる炭化珪素半導体装置に関するものである。
本願明細書に開示される技術の一の態様に関する炭化珪素半導体装置は、オフ角を有する炭化珪素半導体基板の上面に形成される第１の導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層の上面に形成される第２の導電型のボディ領域と、前記ボディ領域の表層に部分的に形成される第１の導電型のソース領域と、前記ソース領域の上面から前記ボディ領域を貫通して前記炭化珪素ドリフト層に達する複数のトレンチと、それぞれの前記トレンチの内部の壁面に形成されるゲート絶縁膜と、それぞれの前記トレンチの内部において前記ゲート絶縁膜を覆って形成されるゲート電極と、前記ソース領域を覆って形成されるソース電極と、前記炭化珪素ドリフト層の下面側に形成されるドレイン電極と、前記ボディ領域の下面に形成され、かつ、前記炭化珪素ドリフト層よりも不純物濃度が高い第１の導電型の空乏化抑制層とを備え、前記空乏化抑制層は、平面視において複数の前記トレンチに挟まれて位置し、前記炭化珪素半導体基板のオフ角が付いた方向において、前記空乏化抑制層と前記空乏化抑制層に隣接する一方の前記トレンチとの間の距離が、前記空乏化抑制層と前記空乏化抑制層に隣接する他方の前記トレンチとの間の距離とは異なるものである。
本願明細書に開示される技術の別の態様に関する炭化珪素半導体装置は、オフ角を有する炭化珪素半導体基板の上面に形成される第１の導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層の上面に形成される第２の導電型のボディ領域と、前記ボディ領域の表層に部分的に形成される第１の導電型のソース領域と、前記ソース領域の上面から前記ボディ領域を貫通して前記炭化珪素ドリフト層に達する複数のトレンチと、それぞれの前記トレンチの内部の壁面に形成されるゲート絶縁膜と、それぞれの前記トレンチの内部において前記ゲート絶縁膜を覆って形成されるゲート電極と、前記ソース領域を覆って形成されるソース電極と、前記炭化珪素ドリフト層の下面側に形成されるドレイン電極と、前記ボディ領域の下面に形成され、かつ、前記炭化珪素ドリフト層よりも不純物濃度が高い第１の導電型の空乏化抑制層とを備え、前記空乏化抑制層は、平面視において複数の前記トレンチに挟まれて位置し、前記空乏化抑制層は、前記炭化珪素ドリフト層の上面からオフ角分傾斜した結晶面の下る側に位置する第１の層と、前記第１の層の、前記炭化珪素ドリフト層の上面からオフ角分傾斜した結晶面の上る側に位置する第２の層とを有し、前記第１の層は、前記第２の層よりも不純物濃度が高いものである。
本願明細書に開示される技術の一の態様に関する炭化珪素半導体装置は、オフ角を有する炭化珪素半導体基板の上面に形成される第１の導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層の上面に形成される第２の導電型のボディ領域と、前記ボディ領域の表層に部分的に形成される第１の導電型のソース領域と、前記ソース領域の上面から前記ボディ領域を貫通して前記炭化珪素ドリフト層に達する複数のトレンチと、それぞれの前記トレンチの内部の壁面に形成されるゲート絶縁膜と、それぞれの前記トレンチの内部において前記ゲート絶縁膜を覆って形成されるゲート電極と、前記ソース領域を覆って形成されるソース電極と、前記炭化珪素ドリフト層の下面側に形成されるドレイン電極と、前記ボディ領域の下面に形成され、かつ、前記炭化珪素ドリフト層よりも不純物濃度が高い第１の導電型の空乏化抑制層とを備え、前記空乏化抑制層は、平面視において複数の前記トレンチに挟まれて位置し、前記炭化珪素半導体基板のオフ角が付いた方向において、前記空乏化抑制層と前記空乏化抑制層に隣接する一方の前記トレンチとの間の距離が、前記空乏化抑制層と前記空乏化抑制層に隣接する他方の前記トレンチとの間の距離とは異なるものである。このような構成によれば、空乏化抑制層とトレンチの側壁面との距離を結晶面に応じて調整することにより、それぞれのトレンチの側壁面におけるオン電流の差を抑え、炭化珪素半導体装置内の電流ばらつきおよびしきい値電圧のばらつきを抑制することができる。したがって、安定し、かつ、信頼性の高い炭化珪素半導体装置を得ることができる。
本願明細書に開示される技術の別の態様に関する炭化珪素半導体装置は、オフ角を有する炭化珪素半導体基板の上面に形成される第１の導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層の上面に形成される第２の導電型のボディ領域と、前記ボディ領域の表層に部分的に形成される第１の導電型のソース領域と、前記ソース領域の上面から前記ボディ領域を貫通して前記炭化珪素ドリフト層に達する複数のトレンチと、それぞれの前記トレンチの内部の壁面に形成されるゲート絶縁膜と、それぞれの前記トレンチの内部において前記ゲート絶縁膜を覆って形成されるゲート電極と、前記ソース領域を覆って形成されるソース電極と、前記炭化珪素ドリフト層の下面側に形成されるドレイン電極と、前記ボディ領域の下面に形成され、かつ、前記炭化珪素ドリフト層よりも不純物濃度が高い第１の導電型の空乏化抑制層とを備え、前記空乏化抑制層は、平面視において複数の前記トレンチに挟まれて位置し、前記空乏化抑制層は、前記炭化珪素ドリフト層の上面からオフ角分傾斜した結晶面の下る側に位置する第１の層と、前記第１の層の、前記炭化珪素ドリフト層の上面からオフ角分傾斜した結晶面の上る側に位置する第２の層とを有し、前記第１の層は、前記第２の層よりも不純物濃度が高いものである。このような構成によれば、空乏化抑制層とトレンチの側壁面との距離を結晶面に応じて調整することにより、それぞれのトレンチの側壁面におけるオン電流の差を抑え、炭化珪素半導体装置内の電流ばらつきおよびしきい値電圧のばらつきを抑制することができる。したがって、安定し、かつ、信頼性の高い炭化珪素半導体装置を得ることができる。
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、より明白となる。
実施の形態に関する、炭化珪素半導体装置を実現するための構成を概略的に例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、トレンチの結晶面の関係を概略的に例示する図である。 実施の形態に関する、炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態に関する、炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態に関する、炭化珪素半導体装置の製造方法を説明するための断面図である。 図１に例示されるセル構造が格子状に配置された場合の平面図であり、一部の構成が透過して図示されるものである。 図１に例示されるセル構造がストライプ状に配置された場合の平面図であり、一部の構成が透過して図示されるものである。 実施の形態に関する、炭化珪素半導体装置を実現するための構成を概略的に例示する断面図である。 実施の形態に関する、炭化珪素半導体装置を実現するための構成を概略的に例示する断面図である。 実施の形態に関する、炭化珪素半導体装置を実現するための構成を概略的に例示する断面図である。 実施の形態に関する炭化珪素半導体装置のしきい値電圧の、空乏化抑制層とトレンチの側壁面との間の距離に対する関係性を計算した結果を例示する図である。 実施の形態に関する炭化珪素半導体装置のゲート電圧が１５Ｖである場合におけるオン抵抗の、空乏化抑制層とトレンチの側壁面との間の距離に対する関係性を計算した結果を例示する図である。 実施の形態に関する炭化珪素半導体装置の飽和電流の、空乏化抑制層とトレンチの側壁面との間の距離に対する関係性を計算した結果を例示する図である。 実施の形態に関する炭化珪素半導体装置のしきい値電圧の、空乏化抑制層のｎ型の不純物濃度に対する関係性を計算した結果を例示する図である。 実施の形態に関する炭化珪素半導体装置のゲート電圧が１５Ｖである場合におけるオン抵抗の、空乏化抑制層のｎ型の不純物濃度に対する関係性を計算した結果を例示する図である。 実施の形態に関する炭化珪素半導体装置の飽和電流の、空乏化抑制層のｎ型の不純物濃度に対する関係性を計算した結果を例示する図である。 実施の形態に関する、炭化珪素半導体装置を実現するための構成のうち、トレンチ周辺を拡大して例示する断面図である。 実施の形態に関する、炭化珪素半導体装置の、トレンチの結晶面の関係を概略的に例示する図である。
以下、添付される図面を参照しながら実施の形態について説明する。なお、図面は概略的に示されるものであり、異なる図面にそれぞれ示される画像の大きさと位置との相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を省略する場合がある。
また、以下に示される説明において、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
＜第１の実施の形態＞
以下、本実施の形態に関する炭化珪素半導体装置について説明する。なお、以下では、第１の導電型がｎ型であり、第２の導電型がｐ型であるとして説明する。
＜炭化珪素半導体装置の構成について＞
図１は、本実施の形態に関する炭化珪素半導体装置を実現するための構成を概略的に例示する断面図である。図１では、紙面の上方向がオフ角θが付いた［０００１］方向であり、紙面の右方向がオフ角θが付いた［１１−２０］方向であり、紙面の手前向き方向が［１−１００］方向である。
図１に例示されるように、炭化珪素半導体装置は、ｎ型の炭化珪素半導体基板１と、炭化珪素半導体基板１の上面に形成された、炭化珪素半導体基板１よりも低いｎ型の不純物濃度を有するｎ型の炭化珪素ドリフト層２と、炭化珪素ドリフト層２の表面に部分的に形成された、炭化珪素ドリフト層２よりも高いｎ型の不純物濃度を有する複数のｎ型のソース領域３と、炭化珪素ドリフト層２の表面に部分的に形成され、かつ、平面視においてソース領域３に挟まれて位置する、高いｐ型の不純物濃度を有する複数のｐ型のボディコンタクト領域４と、ソース領域３の下面およびボディコンタクト領域４の下面に接触する位置に形成されたｐ型のボディ領域５と、炭化珪素ドリフト層２の表面からボディ領域５を貫通して形成された複数のトレンチ７とを備える。
さらに、炭化珪素半導体装置は、それぞれのトレンチ７の内部の壁面に形成されたゲート絶縁膜９と、それぞれのトレンチ７の内部においてゲート絶縁膜９を覆って形成されたゲート電極１０とを備える。ゲート電極１０を覆って、層間絶縁膜５０が形成される。それぞれのボディコンタクト領域４の上面とそれぞれのソース領域３の上面とに亘って、ソース電極１１が形成される。また、炭化珪素半導体基板１の裏面にはドレイン電極１２が形成される。
活性領域であるｐ型のボディ領域５の下面、すなわち、ボディ領域５と炭化珪素ドリフト層２との境界面付近には、炭化珪素ドリフト層２よりも高い不純物濃度を有するｎ型の空乏化抑制層６が形成される。空乏化抑制層６は、平面視において隣接する２つのトレンチ７の間に位置する。空乏化抑制層６は、一方のトレンチ７の第１の側壁面１３から第１の距離Ｘ１だけ離間して形成される。ここで、一方のトレンチ７における第１の側壁面１３は、空乏化抑制層６に近い側の側壁面である。また、空乏化抑制層６は、他方のトレンチ７、すなわち、空乏化抑制層６を挟むもう１つのトレンチ７の、第１の側壁面１３の反対側に位置する第２の側壁面１４から第２の距離Ｘ２だけ離間して形成される。ここで、他方のトレンチ７における第２の側壁面１４は、空乏化抑制層６に近い側の側壁面である。また、第２の距離Ｘ２は、第１の距離Ｘ１よりも短い距離である。
図２は、本実施の形態に関する炭化珪素半導体装置の、トレンチの結晶面の関係を概略的に例示する図である。図２では、紙面の上方向が［０００１］方向であり、紙面の右方向が［１１−２０］方向であり、紙面の手前向き方向が［１−１００］方向である。
また、面１７が（０００１）面であり、面１８がオフ角θが付いた（０００１）面、すなわち、炭化珪素ドリフト層２の上面であり、面１９が（１１−２０）面であり、面２０がオフ角θが付いた（１１−２０）面であり、そして、面２１がオフ角θが付いた（−１−１２０）面である。また、角度２２がオフ角θである。
図１に例示された構造は、図２と同様、［１１−２０］方向にオフ角θが付いた炭化珪素半導体基板１上に形成される。そのため、トレンチ７の第１の側壁面１３はオフ角θが付いた（１１−２０）面となり、第１の側壁面１３とは反対側の第２の側壁面１４はオフ角θが付いた（−１−１２０）面となる。
図１８は、本実施の形態に関する炭化珪素半導体装置の、トレンチの結晶面の関係を概略的に例示する図である。図１８では、図２における面１８、すなわち、炭化珪素ドリフト層２の上面を基準として、図２に例示される構造と同じ構造が例示される。
図２に例示されるように、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面、たとえば、面１７の下る方向は、紙面の左方向である。同様に、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面、たとえば、面１７の上る方向は、紙面の右方向である。したがって、オフ角θが付いた（１１−２０）面であるトレンチ７の第１の側壁面１３（図２における面２０）は、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の上る方向における側壁面である。同様に、オフ角θが付いた（−１−１２０）面であるトレンチ７の第２の側壁面１４（図２における面２１）は、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の下る方向における側壁面である。
＜炭化珪素半導体装置の製造方法について＞
以上に記載された構造は、以下のような製造方法で製造することができる。図３から図５は、本実施の形態に関する炭化珪素半導体装置の製造方法を説明するための断面図である。図３から図５では、紙面の上方向がオフ角θが付いた［０００１］方向であり、紙面の右方向がオフ角θが付いた［１１−２０］方向であり、紙面の手前向き方向が［１−１００］方向である。
まず、図３に例示されるように、ｎ型の炭化珪素半導体基板１の上面に炭化珪素ドリフト層２となるｎ型の炭化珪素層をエピタキシャル成長法で形成する。その後、図４に例示されるように、炭化珪素ドリフト層２の表面に、イオン注入またはエピタキシャル成長により、ソース領域３、ボディコンタクト領域４、ボディ領域５、および、空乏化抑制層６をそれぞれ形成する。この際、ソース領域３は、濃度が１×１０１９ｃｍ−３程度であるドナー不純物によって形成される。また、ボディコンタクト領域４は、濃度が１×１０２０ｃｍ−３程度であるアクセプター不純物によって形成される。また、ボディ領域５のアクセプター不純物濃度は、１×１０１４ｃｍ−３程度以上、かつ、１×１０１８ｃｍ−３程度以下であることが好ましく、濃度および厚みは均一でなくてもよい。空乏化抑制層６は、濃度が１×１０１７程度以上、かつ、５×１０１７ｃｍ−３程度以下であることが望ましく、厚みは０．３μｍ程度である。
その後、図５に例示されるように、ソース領域３とボディ領域５とを貫通するように、エッチングによりトレンチ７を形成する。この際、ソース領域３の中心を貫通するように形成されるトレンチ７の、オフ角θが付いた（１１−２０）面に形成される第１の側壁面１３が形成される位置から空乏化抑制層６までは第１の距離Ｘ１だけ離間し、オフ角θが付いた（−１−１２０）面に形成される第２の側壁面１４が形成される位置から空乏化抑制層６までは、第１の距離Ｘ１よりも短い第２の距離Ｘ２だけ離間する。なお、第２の距離Ｘ２が０である場合は、第２の側壁面１４は空乏化抑制層６と接触することとなる。また、トレンチ７を形成する工程の順序は前後してもよい。
そして、トレンチ７の内部の壁面にゲート絶縁膜９を形成し、さらに、トレンチ７の内部にゲート電極１０を形成する。また、それぞれのボディコンタクト領域４の上面とそれぞれのソース領域３の上面とに亘って、ソース電極１１を形成する。また、炭化珪素半導体基板１の裏面にドレイン電極１２を形成する。このようにすることで、図１に例示されるようなセル構造を有する炭化珪素半導体装置を製造することができる。
図１に例示される構造は、図６に例示されるような格子状、または、図７に例示されるようなストライプ状に配置することができる。ここで、図６は、図１に例示されるセル構造が格子状に配置された場合の平面図であり、一部の構成が透過して図示されるものである。また、図７は、図１に例示されるセル構造がストライプ状に配置された場合の平面図であり、一部の構成が透過して図示されるものである。図６および図７では、紙面の手前向き方向がオフ角θが付いた［０００１］方向であり、紙面の右方向がオフ角θが付いた［１１−２０］方向であり、紙面の下方向が［１−１００］方向である。
図６に例示されるような格子状に配置する場合、それぞれのセルは整列されていなくてもよく、また、それぞれのセルが多角形、またはセルの角が曲率を有する形状であってもよい。図６に例示されるような格子状に配置する場合、ソース領域３とボディコンタクト領域４とはアイランド状に形成される。また、図７に例示されるようなストライプ状に配置する場合、ソース領域３とボディコンタクト領域４とはストライプ状に形成される。いずれの場合でも、ソース領域３およびボディコンタクト領域４の下方において、ソース領域３およびボディコンタクト領域４と平面視において重なる位置にボディ領域５が形成される。
格子状またはストライプ状に形成されたトレンチ７の側壁面には、ソース領域３の側面が接触する。また、ここでは図示されないが、セル構造が形成されるパターン領域の外周には終端領域が形成される。この終端領域としては、たとえば、素子表面にｐ型の不純物層が形成されたもの、または、エッチングによって形成されたトレンチの底面にｐ型の不純物層が形成されたものが想定される。活性領域であるボディ領域５の下面には空乏化抑制層６が形成される。空乏化抑制層６は、結晶面に応じてトレンチ７との距離が異なるように位置する。
図６に例示されるような格子状の配置では、トレンチ７のオフ角θが付いた（１１−２０）面に対応する第１の側壁面１３から空乏化抑制層６までの距離が第１の距離Ｘ１であり、オフ角θが付いた（−１−１２０）面に対応する第２の側壁面１４から空乏化抑制層６までの距離が第２の距離Ｘ２である。ここで、第２の距離Ｘ２は第１の距離Ｘ１よりも短い距離である。
さらに、この２つの面に直行する（１−１００）面に対応する第３の側壁面１５から空乏化抑制層６までの距離を第３の距離Ｘ３とし、この２つの面に直行する（−１１００）面に対応する第４の側壁面１６から空乏化抑制層６までの距離を第４の距離Ｘ４とする。ここで、第３の距離Ｘ３および第４の距離Ｘ４は、第１の距離Ｘ１と第２の距離Ｘ２の間の値、すなわち、第２の距離Ｘ２よりも長く、かつ、第１の距離Ｘ１よりも短い距離である。また、第３の距離Ｘ３と第４の距離Ｘ４とは等しいことが好ましいが、異なる値であってもよい。
図７に例示されるようなストライプ状の配置では、ストライプの方向が紙面の上下方向、すなわち、［１−１００］方向に平行な場合には、トレンチ７の第１の側壁面１３から空乏化抑制層６までの距離が第１の距離Ｘ１であり、第２の側壁面１４から空乏化抑制層６までの距離が第２の距離Ｘ２である。ここで、第２の距離Ｘ２は第１の距離Ｘ１よりも短い距離である。一方、ストライプの方向が紙面の左右方向、すなわち、オフ角θが付いた［１１−２０］方向に平行な場合には、トレンチ７の第３の側壁面１５から空乏化抑制層６までの距離が第３の距離Ｘ３であり、第４の側壁面１６から空乏化抑制層６までの距離が第４の距離Ｘ４である。ここで、第３の距離Ｘ３と第４の距離Ｘ４とは等しいことが好ましいが、異なる値であってもよい。ストライプの方向が紙面の左右方向の場合には、ストライプが、オフ角が付く方向と平行となるため、トレンチ７の側壁面はオフ角の影響を受けないためである。
以上に記載されたような構成によれば、以下の効果が得られる。
図１１は、本実施の形態に関する炭化珪素半導体装置のしきい値電圧の、空乏化抑制層６とトレンチ７の側壁面との間の距離に対する関係性を計算した結果を例示する図である。図１１においては、縦軸が、算出されたしきい値電圧の最大値に対する割合を百分率で表すものであり、横軸が、ボディ領域５の下面における空乏化抑制層６とトレンチ７の側壁面（第１の側壁面１３および第２の側壁面１４のうちのいずれでもよい）との間の距離［μｍ］である。また、図１２は、本実施の形態に関する炭化珪素半導体装置のゲート電圧が１５Ｖである場合におけるオン抵抗の、空乏化抑制層６とトレンチ７の側壁面との間の距離に対する関係性を計算した結果を例示する図である。図１２においては、縦軸が、算出されたオン抵抗の最大値に対する割合を百分率で表すものであり、横軸が、ボディ領域５の下面における空乏化抑制層６とトレンチ７の側壁面との間の距離［μｍ］である。また、図１３は、本実施の形態に関する炭化珪素半導体装置の飽和電流の、空乏化抑制層６とトレンチ７の側壁面との間の距離に対する関係性を計算した結果を例示する図である。図１３においては、縦軸が、算出された飽和電流の最大値に対する割合を百分率で表すものであり、横軸が、ボディ領域５の下面における空乏化抑制層６とトレンチ７の側壁面との間の距離［μｍ］である。
図１１から図１３においては、ボディ領域５のｐ型の不純物濃度を３×１０１７ｃｍ−３とし、空乏化抑制層６のｎ型の不純物濃度を５×１０１７ｃｍ−３とし、ボディ領域５の下面における空乏化抑制層６とトレンチ７の側壁面との間の距離を０．１μｍ程度以上、かつ、０．５μｍ程度以下として形成する。
図１１に例示されるように、炭化珪素半導体装置のしきい値電圧は、空乏化抑制層６とトレンチ７の側壁面との間の距離が長くなるにつれて上昇する。しかしながら、空乏化抑制層６とトレンチ７の側壁面との間の距離が０．３μｍ以上の領域ではその変化率は小さい。これは、空乏化抑制層６がトレンチ７の近傍に形成される場合には、トレンチ７の側壁面に形成されるチャネル領域のプロファイルが影響を受けるためである。
図１２に例示されるように、炭化珪素半導体装置のオン抵抗も同様に、空乏化抑制層６とトレンチ７の側壁面との間の距離が長くなるにつれて高くなる。しかしながら、図１１に例示される場合のような明確な飽和傾向は見られない。
空乏化抑制層６が形成されていない領域にはボディ領域５から空乏層が大きく伸びる。そのため、トレンチ７の側壁面の近傍に空乏化抑制層６が形成されていないとオン電流の経路が狭くなり、オン抵抗が増大する。空乏化抑制層６とトレンチ７の側壁面との間の距離が長ければ空乏層が伸びる領域が拡大されるため、オン抵抗が増大する。
図１３に例示されるように、炭化珪素半導体装置の飽和電流値は、空乏化抑制層６とトレンチ７の側壁面との間の距離が長くなるにつれて小さくなる。しかしながら、空乏化抑制層６とトレンチ７の側壁面との間の距離が０．５μｍ程度以上となるあたりから変化率が小さくなる。
図１１から図１３に例示された結果から、空乏化抑制層６とトレンチ７の側壁面との間の距離が短いほど、空乏化抑制層６が炭化珪素半導体装置のそれぞれの特性に与える影響は大きく、たとえば、以上に記載された構造条件では、結晶面によって、空乏化抑制層６とトレンチ７の側壁面との間の距離が０．３μｍ程度であることが望ましい。なお、空乏化抑制層６とトレンチ７の側壁面との間の最適な距離、および、炭化珪素半導体装置のそれぞれの特性の望ましい変化率は、用いられる素子の構造条件によって異なるため、図１１から図１３に例示されるものに限られるものではない。
このように、本実施の形態に関する炭化珪素半導体装置によれば、空乏化抑制層６の配置によってチャネル特性が変化するため、空乏化抑制層６とトレンチ７の側壁面との間の距離を調整することによってオン特性を制御でき、オフ角θによる素子面内の電流ばらつきを低減することができる。
＜第２の実施の形態＞
本実施の形態に関する炭化珪素半導体装置について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜炭化珪素半導体装置の構成について＞
図８は、本実施の形態に関する炭化珪素半導体装置を実現するための構成を概略的に例示する断面図である。図８では、紙面の上方向がオフ角θが付いた［０００１］方向であり、紙面の右方向がオフ角θが付いた［１１−２０］方向であり、紙面の手前向き方向が［１−１００］方向である。図８に例示されるように、炭化珪素半導体装置においては、活性領域であるｐ型のボディ領域５の下面、すなわち、ボディ領域５と炭化珪素ドリフト層２との境界面付近に、炭化珪素ドリフト層２よりも高い不純物濃度を有するｎ型の空乏化抑制層６Ａが形成される。
空乏化抑制層６Ａは、炭化珪素ドリフト層２よりも高い不純物濃度を有するｎ型の高濃度層２３と、高濃度層２３よりも低く、かつ、炭化珪素ドリフト層２よりも高い不純物濃度を有する低濃度層２４とを有する。トレンチ７の第１の側壁面１３の近傍には低濃度層２４が位置する。また、トレンチ７の第２の側壁面１４の近傍には高濃度層２３が位置する。ここで、高濃度層２３と低濃度層２４との間に炭化珪素ドリフト層２が介在していてもよい。また、高濃度層２３と第２の側壁面１４との間に炭化珪素ドリフト層２が介在していてもよい。また、低濃度層２４と第１の側壁面１３との間に炭化珪素ドリフト層２が介在していてもよい。
＜炭化珪素半導体装置の製造方法について＞
以上に記載された構造は、以下のような製造方法で製造することができる。まず、炭化珪素ドリフト層２の表面にボディコンタクト領域４およびソース領域３が形成され、さらに、ソース領域３の下面およびボディコンタクト領域４の下面に接触する位置にボディ領域５が形成された状態で、ボディコンタクト領域４の上面からソース領域３の上面に亘るマスクを形成する。当該マスクは、ボディコンタクト領域４の上面からオフ角θが付いた［−１−１２０］方向に向かってソース領域３の上面に至る領域の一部において、開口を有する。当該開口は、ソース領域３の上面においては、後の工程で形成されるトレンチ７の第２の側壁面１４の位置まで形成される。または、当該開口は、ソース領域３の上面においては、後の工程で形成されるトレンチ７の第２の側壁面１４の位置からさらに第２の距離Ｘ２だけ離れた位置まで形成される。
そして、マスクの上からボディ領域５の下方に向けイオン注入することにより、炭化珪素ドリフト層２よりも不純物濃度が高い第１の不純物濃度を有する高濃度層２３を形成する。
次に、マスクを除去する。そして、ボディコンタクト領域４の上面からソース領域３の上面に亘るマスクを形成する。当該マスクは、ボディコンタクト領域４の上面からオフ角θが付いた［１１−２０］方向に向かってソース領域３の上面に至る領域の一部において、開口を有する。当該開口は、ソース領域３の上面においては、後の工程で形成されるトレンチ７の第１の側壁面１３の位置まで形成される。または、当該開口は、ソース領域３の上面においては、後の工程で形成されるトレンチ７の第１の側壁面１３の位置からさらに第１の距離Ｘ１だけ離れた位置まで形成される。
そして、マスクの上からボディ領域５の下方に向けイオン注入することにより、高濃度層２３よりも低く、かつ、炭化珪素ドリフト層２よりも高い第２の不純物濃度を有する低濃度層２４を形成する。
なお、高濃度層２３と低濃度層２４とは、炭化珪素ドリフト層２表面において同様の位置関係で、エピタキシャル成長により形成されてもよい。また、高濃度層２３と低濃度層２４との製造順序は前後してもよい。
以上に記載されたような構成によれば、以下の効果が得られる。
図１４は、本実施の形態に関する炭化珪素半導体装置のしきい値電圧の、空乏化抑制層６Ａのｎ型の不純物濃度に対する関係性を計算した結果を例示する図である。図１４においては、縦軸が、算出されたしきい値電圧の最大値に対する割合を百分率で表すものであり、横軸が、空乏化抑制層６Ａのｎ型の不純物濃度［ｃｍ−３］である。また、図１５は、本実施の形態に関する炭化珪素半導体装置のゲート電圧が１５Ｖである場合におけるオン抵抗の、空乏化抑制層６Ａのｎ型の不純物濃度に対する関係性を計算した結果を例示する図である。図１５においては、縦軸が、算出されたオン抵抗の最大値に対する割合を百分率で表すものであり、横軸が、空乏化抑制層６Ａのｎ型の不純物濃度［ｃｍ−３］である。また、図１６は、本実施の形態に関する炭化珪素半導体装置の飽和電流の、空乏化抑制層６Ａのｎ型の不純物濃度に対する関係性を計算した結果を例示する図である。図１６においては、縦軸が、算出された飽和電流の最大値に対する割合を百分率で表すものであり、横軸が、空乏化抑制層６Ａのｎ型の不純物濃度［ｃｍ−３］である。
図１４から図１６においては、ボディ領域５のｐ型の不純物濃度を３×１０１７ｃｍ−３とし、空乏化抑制層６Ａのｎ型の不純物濃度を１．５×１０１７ｃｍ−３程度以上、かつ、５×１０１７ｃｍ−３程度以下として形成する。
図１４に例示されるように、炭化珪素半導体装置のしきい値電圧は、空乏化抑制層６Ａの不純物濃度が高くなるにつれて低下する。これは、空乏化抑制層６Ａの不純物濃度が高いほど近傍のチャネル領域のプロファイルへの影響が大きくなり、実効キャリア濃度が小さくなるためである。
図１５に例示されるように、炭化珪素半導体装置のオン抵抗も同様に、空乏化抑制層６Ａの不純物濃度を高くするにつれて低下する。しかしながら、不純物濃度が高い領域ではその変化率が低くなる。
空乏化抑制層６Ａの不純物濃度が高いほど、不純物濃度の差がその下方に形成されるオン電流の経路へ与える影響も小さくなるためである。すなわち、空乏化抑制層６Ａの不純物濃度が高いほど、空乏化抑制層６Ａの濃度変化に対するオン電流経路の変化は鈍感になるためである。
図１６に例示されるように、炭化珪素半導体装置の飽和電流値は、空乏化抑制層６Ａの不純物濃度が高くなるにつれて大幅に増大する。
ここで、炭化珪素半導体装置のそれぞれの特性の望ましい変化率は、用いられる素子の構造条件によって異なるため、図１４から図１６に例示されるものに限られるものではない。
このように、本実施の形態に関する炭化珪素半導体装置によれば、しきい値電圧またはオン抵抗が高い結晶面においては電流の流れを促進する高濃度層２３が形成され、しきい値電圧またはオン抵抗が低い結晶面においては電流の流れを抑制する低濃度層２４を形成される。このような構成であるため、それぞれの層の不純物濃度を調整することにより、結晶面ごとのチャネル特性を制御することができる。したがって、オフ角θによる素子面内の電流ばらつきを低減することができる。
＜第３の実施の形態＞
本実施の形態に関する炭化珪素半導体装置について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜炭化珪素半導体装置の構成について＞
図９は、本実施の形態に関する炭化珪素半導体装置を実現するための構成を概略的に例示する断面図である。図９では、紙面の上方向がオフ角θが付いた［０００１］方向であり、紙面の右方向がオフ角θが付いた［１１−２０］方向であり、紙面の手前向き方向が［１−１００］方向である。図９に例示されるように、炭化珪素半導体装置においては、トレンチ７の底面に炭化珪素ドリフト層２とは逆の導電型のトレンチ底面保護層８が形成される。
＜炭化珪素半導体装置の製造方法について＞
以上に記載された構造は、以下のような製造方法で製造することができる。第１の実施の形態において記載された方法と同様の方法でトレンチ７を形成した後、トレンチ７の底面に、５×１０１７ｃｍ−３程度以上、かつ、５×１０１８ｃｍ−３程度以下のアクセプター不純物によってトレンチ底面保護層８を形成する。トレンチ底面保護層８は、イオン注入により形成されてもよいが、トレンチ７をトレンチ底面保護層８の厚み分だけ深く形成した後に、トレンチ７内でエピタキシャル成長させることにより形成されてもよい。
以上に記載されたような構成によれば、以下の効果が得られる。
炭化珪素半導体装置に高い電圧が印加された場合、炭化珪素ドリフト層２内に広がる電界は、トレンチ７の底面に集中する。トレンチ７の底面にはゲート絶縁膜９が形成されるため、トレンチ７の底面に高い電界が印加されるとゲート絶縁膜９に負荷がかかり、信頼性の悪化または装置の破壊につながることがある。特に、第１の実施の形態、または、第２の実施の形態に例示されたように、炭化珪素ドリフト層２内に空乏化抑制層６のような高い不純物濃度の層が形成されると周辺の電界強度が高くなり、炭化珪素半導体装置の破壊電圧が低下することがある。
本実施の形態に関する炭化珪素半導体装置によれば、トレンチ７の底面に炭化珪素ドリフト層２と逆の導電型のトレンチ底面保護層８が形成されることで、電界がトレンチ底面保護層８に集中し、高い電界がトレンチ７の底面に印加されることを防ぐことができる。さらに、空乏化抑制層６周辺に広がる電界にトレンチ７底面が直接さらされることがなくなる。そして、トレンチ底面保護層８からは、炭化珪素ドリフト層２内に空乏層が広がるため、炭化珪素ドリフト層２内の電界強度も緩和される。
ここで、トレンチ底面保護層８はソース電極１１に電気的に接続されていてもよい。これにより、ゲート−ドレイン間の容量を低減し、スイッチング特性を改善することができる。また、それと同時に、トレンチ底面保護層８からの空乏層の伸びを促進し、炭化珪素半導体装置内部の電界緩和効果を高めることができる。以上に記載されたように、トレンチ底面保護層８が形成されることで、ゲート絶縁膜９の信頼性と、炭化珪素半導体装置の耐圧を向上させることができる。
＜第４の実施の形態＞
本実施の形態に関する炭化珪素半導体装置について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜炭化珪素半導体装置の構成について＞
図１０は、本実施の形態に関する炭化珪素半導体装置を実現するための構成を概略的に例示する断面図である。図１０では、紙面の上方向がオフ角θが付いた［０００１］方向であり、紙面の右方向がオフ角θが付いた［１１−２０］方向であり、紙面の手前向き方向が［１−１００］方向である。図１０に例示されるように、炭化珪素半導体装置においては、ボディ領域５の下面に、炭化珪素ドリフト層２よりも高い不純物濃度を有するｎ型の空乏化抑制層６Ｂが形成される。空乏化抑制層６Ｂは、トレンチ７の第１の側壁面１３と接触して位置し、かつ、トレンチ７の第２の側壁面１４とは離間して位置する。また、図１０に例示されるように、炭化珪素半導体装置においては、トレンチ７の底面に炭化珪素ドリフト層２とは逆の導電型のトレンチ底面保護層８Ａが形成される。トレンチ底面保護層８Ａの上端が、ボディ領域５から空乏化抑制層６Ｂ内に伸びる空乏層の下端よりも深く、かつ、ボディ領域５から炭化珪素ドリフト層２内に伸びる空乏層の下端よりも浅く位置する。
＜炭化珪素半導体装置の製造方法について＞
以上に記載された構造は、以下のような製造方法で製造することができる。まず、炭化珪素ドリフト層２の表面にボディコンタクト領域４およびソース領域３が形成され、さらに、ソース領域３の下面およびボディコンタクト領域４の下面に接触する位置にボディ領域５が形成された状態で、ボディコンタクト領域４の上面からソース領域３の上面に亘るマスクを形成する。当該マスクは、ボディコンタクト領域４の上面からオフ角θが付いた［１１−２０］方向に向かってソース領域３の上面に至る領域の一部において、開口を有する。当該開口は、ソース領域３の上面においては、後の工程で形成されるトレンチ７の第１の側壁面１３の位置まで形成される。
そして、マスクの上からボディ領域５の下方に向けイオン注入することにより、炭化珪素ドリフト層２よりも不純物濃度が高い空乏化抑制層６Ｂを形成する。なお、同様の位置に、エピタキシャル成長によって空乏化抑制層６Ｂが形成されてもよい。トレンチ底面保護層８Ａは、トレンチ底面保護層８Ａの上端が、後で記載される深さＹ１よりも深く、かつ、後で記載される深さＹ２よりも浅く位置するように、イオン注入またはエピタキシャル成長により形成される。なお、空乏化抑制層６Ｂを形成する工程の順序は前後してもよい。
以上に記載されたような構成によれば、以下の効果が得られる。
まず、オン電流の経路はｐ型のボディ領域５とトレンチ底面保護層８Ａとの間に形成されるが、ｐ型の領域に挟まれた炭化珪素ドリフト層２にはｊｕｎｃｔｉｏｎ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ（ＪＦＥＴ）効果が生じるため抵抗が大きくなる。ｐ型の領域とｎ型の領域とのｐｎ接合部においてｐ型の領域からｎ型の領域へ伸びる空乏層の幅は、以下に記載される式（１）により概算することができる。ｐ型の不純物濃度、ｎ型の不純物濃度、および、オン状態においてドレイン電極１２とソース電極１１との間に印加される電圧（オン電圧）によって、ｎ型の領域の空乏層の幅ｌｎは算出される。
Figure 2017094339
ボディ領域５の下方に広がる空乏層の幅を算出する場合、式（１）において、Ｎａはボディ領域５のアクセプター濃度、Ｎｄは空乏化抑制層６Ｂまたは炭化珪素ドリフト層２のドナー濃度、εｓは半導体誘電率、ｑは素電荷、Φｂｉは拡散電位、Ｖａは印加バイアス（オン電圧）となる。また、拡散電位Φｂｉは、以下に記載される式（２）を用いて求めることができる。
Figure 2017094339
式（２）において、ｋはボルツマン定数、Ｔは温度、ｎｉは真性キャリア密度をそれぞれ示す。
ボディ領域５の下面から空乏化抑制層６Ｂへ広がる空乏層の幅をｌｎ１とすると、この空乏層の下端の位置は、ボディ領域５の下面からｌｎ１だけ下方に位置することとなる。ボディ領域５の下方から空乏化抑制層６Ｂへ広がる空乏層の下端の位置を深さＹ１とする。
また、ボディ領域５の下面から炭化珪素ドリフト層２へ広がる空乏層の幅をｌｎ２とすると、この空乏層の下端の位置は、ボディ領域５の下面からｌｎ２だけ下方に位置することとなる。ボディ領域５の下面から炭化珪素ドリフト層２へ広がる空乏層の下端の位置を深さＹ２とする。
本実施の形態において、トレンチ７の底面が深さＹ１よりも深く、かつ、深さＹ２よりも浅く位置するように形成されると、図１７に例示されるような構造が得られる。図１７は、本実施の形態に関する炭化珪素半導体装置を実現するための構成のうち、トレンチ周辺を拡大して例示する断面図である。図１７では、紙面の上方向がオフ角θが付いた［０００１］方向であり、紙面の右方向がオフ角θが付いた［１１−２０］方向であり、紙面の手前向き方向が［１−１００］方向である。
図１７に例示されるように、空乏化抑制層６Ｂが形成される第１の側壁面１３の近傍では、トレンチ底面保護層８Ａの上端が深さＹ１よりも深く位置するため、深さＹ１よりも深い位置にオン電流の経路が形成される。一方、空乏化抑制層６Ｂが形成されない第２の側壁面１４の近傍では、トレンチ底面保護層８Ａの上端が深さＹ２よりも浅く位置するため、第２の側壁面１４と炭化珪素半導体基板１とが、トレンチ底面保護層８Ａから伸びる空乏層およびボディ領域５から伸びる空乏層により隔てられる。したがって、オン電流が流れない。
すなわち、オフ角θが付いた（１１−２０）面のボディ領域５の下方においては、空乏化抑制層６Ｂがオフ角θが付いた（１１−２０）面に接触する位置に形成される。また、オフ角θが付いた（−１−１２０）面のボディ領域５の下方においては、炭化珪素ドリフト層２がオフ角θが付いた（−１−１２０）面に接触する位置に形成される。そして、トレンチ７の深さが、
Figure 2017094339
であることで、電流が流れにくい面に形成されるチャネルのみを無効化、すなわち、電流が流れにくい面にはチャネルが形成されないように制御することができる。したがって、炭化珪素半導体装置内の電流ばらつきを抑制することができ、炭化珪素半導体装置の信頼性を向上することができる。
なお、以上に記載されたそれぞれの実施の形態においては、炭化珪素半導体基板１の主面が（０００１）面から［１１−２０］方向へ傾斜するオフ角を有する炭化珪素半導体装置について説明されたが、炭化珪素半導体基板１の主面、およびオフ角が付いた結晶軸方位はこれに限定されるものではない。したがって、炭化珪素半導体基板１の主面が（０００１）面ではない場合、または［１１−２０］方向以外の方向に傾斜するオフ角を有する場合は、トレンチ７の第１の側壁面１３はオフ角θが付いた（１１−２０）面ではなく、オフ角による傾斜が付いている結晶軸方向と直交する面となり、第２の側壁面１４もオフ角θが付いた（−１−１２０）面ではなく、第１の側壁面１３に平行で、かつ、ゲート電極１０を挟んで反対側の面となる。
また、以上に記載されたそれぞれの実施の形態に関する炭化珪素半導体装置においては、オフ角θが０°よりも大きければよく、オフ角θの値は特に限定されるものではない。
＜以上に記載された実施の形態による効果について＞
以下に、以上に記載された実施の形態による効果を例示する。なお、以下では、以上に記載された実施の形態に例示された具体的な構成に基づく効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。また、当該置き換えは、複数の実施の形態に跨ってなされてもよいものである。すなわち、異なる実施の形態において例示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、炭化珪素半導体装置は、第１の導電型の炭化珪素ドリフト層２と、第２の導電型のボディ領域５と、第１の導電型のソース領域３と、複数のトレンチ７と、ゲート絶縁膜９と、ゲート電極１０と、ソース電極１１と、ドレイン電極１２と、第１の導電型の空乏化抑制層６とを備える。また、炭化珪素ドリフト層２は、オフ角を有する炭化珪素半導体基板１の上面に形成される。また、ボディ領域５は、炭化珪素ドリフト層２の上面に形成される。また、ソース領域３は、ボディ領域５の表層に部分的に形成される。また、複数のトレンチ７は、ソース領域３の上面からボディ領域５を貫通して炭化珪素ドリフト層２に達する。また、ゲート絶縁膜９は、それぞれのトレンチ７の内部の壁面に形成される。また、ゲート電極１０は、それぞれのトレンチ７の内部においてゲート絶縁膜９を覆って形成される。また、ソース電極１１は、ソース領域３を覆って形成される。また、ドレイン電極１２は、炭化珪素ドリフト層２の下面側に形成される。また、空乏化抑制層６は、ボディ領域５の下面に形成され、かつ、炭化珪素ドリフト層２よりも不純物濃度が高い。また、空乏化抑制層６は、平面視において複数のトレンチ７に挟まれて位置する。また、炭化珪素半導体基板１のオフ角が付いた方向において、空乏化抑制層６と空乏化抑制層６に隣接する一方のトレンチ７との間の距離が、空乏化抑制層６と空乏化抑制層６に隣接する他方のトレンチ７との間の距離とは異なる。
空乏化抑制層６とトレンチ７の側壁面との距離が短い場合には、オン電流の経路が広く保たれるため電流が流入しやすい。一方で、空乏化抑制層６とトレンチ７の側壁面との距離が長い場合には、オン電流の経路が狭くなり電流が流入しにくくなる。したがって、このような構成によれば、空乏化抑制層６とトレンチ７の側壁面との距離を結晶面に応じて調整することにより、それぞれのトレンチ７の側壁面におけるオン電流の差を抑え、炭化珪素半導体装置内の電流ばらつきおよびしきい値電圧のばらつきを抑制することができる。したがって、安定し、かつ、信頼性の高い炭化珪素半導体装置を得ることができる。
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、以上に記載された効果を生じさせることができる。しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
また、以上に記載された実施の形態によれば、炭化珪素半導体装置は、トレンチ７の底面に形成される第２の導電型のトレンチ底面保護層８を備えるものである。このような構成によれば、トレンチ７の底面において高い電界がかかることが抑制されるため、ゲート絶縁膜９に印加される電界強度を低減することができ、ゲート絶縁膜９の信頼性を向上させることができる。
また、以上に記載された実施の形態によれば、空乏化抑制層６は、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の下る方向において隣接する一方のトレンチ７との間の距離が、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の上る方向において隣接する他方のトレンチ７との間の距離よりも短い。このような構成によれば、電流が流れやすい結晶面である第１の側壁面１３に形成されるチャネル領域近傍の電流経路を、空乏化抑制層６を近傍には形成しないことにより狭くすることができる。一方で、電流が流れにくい結晶面である第２の側壁面１４に形成されるチャネル領域近傍の電流経路を、空乏化抑制層６を近傍に形成することにより広くすることができる。したがって、それぞれのトレンチ７の側壁面におけるオン電流の差を抑え、炭化珪素半導体装置内の電流ばらつきおよびしきい値電圧のばらつきを抑制することができる。
また、以上に記載された実施の形態によれば、空乏化抑制層６Ｂが、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の下る方向において隣接する一方のトレンチ７と離間する。そして、空乏化抑制層６Ｂが、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の上る方向において隣接する他方のトレンチ７と接触して位置する。また、トレンチ底面保護層８Ａの上面が、ボディ領域５から空乏化抑制層６Ｂ内に伸びる空乏層の下端よりも深い。そして、トレンチ底面保護層８Ａの上面が、ボディ領域５から炭化珪素ドリフト層２内に伸びる空乏層の下端よりも浅い。このような構成によれば、電流が流れにくい結晶面である第２の側壁面１４に形成されるチャネルのみを無効化、第２の側壁面１４における電流経路に電流が流れないように制御することにより、それぞれのトレンチ７の側壁面におけるオン電流の差を抑え、炭化珪素半導体装置内の電流ばらつきおよびしきい値電圧のばらつきを抑制することができる。
また、以上に記載された実施の形態によれば、トレンチ７の、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の下る方向における側壁面に形成される電界効果トランジスタのしきい値電圧が、トレンチ７の、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の上る方向における側壁面に形成される電界効果トランジスタのしきい値電圧と等しい。このような構成によれば、空乏化抑制層６とトレンチ７の側壁面との距離を結晶面に応じて調整することにより、それぞれのトレンチ７の側壁面におけるオン電流の差を抑え、炭化珪素半導体装置内の電流ばらつきおよびしきい値電圧のばらつきを抑制することができる。
また、以上に記載された実施の形態によれば、炭化珪素半導体装置は、第１の導電型の炭化珪素ドリフト層２と、第２の導電型のボディ領域５と、第１の導電型のソース領域３と、複数のトレンチ７と、ゲート絶縁膜９と、ゲート電極１０と、ソース電極１１と、ドレイン電極１２と、第１の導電型の空乏化抑制層６Ａとを備える。また、炭化珪素ドリフト層２は、オフ角を有する炭化珪素半導体基板１の上面に形成される。また、ボディ領域５は、炭化珪素ドリフト層２の上面に形成される。また、ソース領域３は、ボディ領域５の表層に部分的に形成される。また、複数のトレンチ７は、ソース領域３の上面からボディ領域５を貫通して炭化珪素ドリフト層２に達する。また、ゲート絶縁膜９は、それぞれのトレンチ７の内部の壁面に形成される。また、ゲート電極１０は、それぞれのトレンチ７の内部においてゲート絶縁膜９を覆って形成される。ソース電極１１は、ソース領域３を覆って形成される。また、ドレイン電極１２は、炭化珪素ドリフト層２の下面側に形成される。空乏化抑制層６Ａは、ボディ領域５の下面に形成され、かつ、炭化珪素ドリフト層２よりも不純物濃度が高い。また、空乏化抑制層６Ａは、平面視において複数のトレンチ７に挟まれて位置する。また、空乏化抑制層６Ａは、第１の層と、第２の層とを有する。ここで、高濃度層２３は、第１の層に対応するものである。また、低濃度層２４は、第２の層に対応するものである。また、高濃度層２３は、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の下る側に位置する。また、低濃度層２４は、高濃度層２３の、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の上る側に位置する。また、高濃度層２３は、低濃度層２４よりも不純物濃度が高い。このような構成によれば、電流が流れやすい結晶面である第１の側壁面１３側に低濃度層２４が位置し、電流が流れにくい結晶面である第２の側壁面１４側に高濃度層２３が位置することにより、それぞれのトレンチ７の側壁面におけるオン電流の差を抑え、炭化珪素半導体装置内の電流ばらつきおよびしきい値電圧のばらつきを抑制することができる。したがって、安定し、かつ、信頼性の高い炭化珪素半導体装置を得ることができる。
また、以上に記載された実施の形態によれば、高濃度層２３と、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の下る方向において隣接する一方のトレンチ７との間の距離が、低濃度層２４と、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の上る方向において隣接する他方のトレンチ７との間の距離よりも短いものである。このような構成によれば、第１の側壁面１３と低濃度層２４との間の距離、および、第２の側壁面１４と高濃度層２３との間の距離を調整することによって、それぞれのトレンチ７の側壁面におけるオン電流の差を抑え、炭化珪素半導体装置内の電流ばらつきおよびしきい値電圧のばらつきを抑制することができる。
また、以上に記載された実施の形態によれば、トレンチ底面保護層８が、ソース電極１１に電気的に接続されるものである。このような構成によれば、ゲート−ドレイン間の容量を低減してスイッチング特性を改善することができる。また、トレンチ底面保護層８から広がる空乏層の伸びを促進し、炭化珪素ドリフト層２内の電界を緩和し、ゲート絶縁膜９にかかる電界強度を低減することができる。
また、以上に記載された実施の形態によれば、炭化珪素半導体基板１が、（０００１）面から［１１−２０］軸方向へ傾斜するオフ角を有する。また、トレンチ７の、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の下る方向における側壁面が（−１−１２０）面である。また、トレンチ７の、炭化珪素ドリフト層２の上面からオフ角分傾斜した結晶面の上る方向における側壁面が（１１−２０）面である。このような構成によれば、空乏化抑制層６とトレンチ７の側壁面との距離を結晶面に応じて調整することにより、それぞれのトレンチ７の側壁面におけるオン電流の差を抑え、炭化珪素半導体装置内の電流ばらつきおよびしきい値電圧のばらつきを抑制することができる。
また、以上に記載された実施の形態によれば、炭化珪素半導体基板１におけるオフ角は、１°以上であり、かつ、１０°以下である。このような構成によれば、空乏化抑制層６とトレンチ７の側壁面との距離を結晶面に応じて調整することにより、それぞれのトレンチ７の側壁面におけるオン電流の差を抑え、炭化珪素半導体装置内の電流ばらつきおよびしきい値電圧のばらつきを抑制することができる。
また、以上に記載された実施の形態によれば、空乏化抑制層６の第１の導電型の不純物濃度は、１×１０１７ｃｍ−３以上であり、かつ、５×１０１７ｃｍ−３以下である。このような構成によれば、ボディ領域５の下方に広がる空乏層の幅を効果的に抑制することができるため、空乏化抑制層６の厚みを薄くすることができる。
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。したがって、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。さらに、それぞれの構成要素は概念的な単位であって、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。また、それぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
以上に記載された実施の形態では、半導体基板がｎ型とされたが、ｐ型とされる場合であってもよいものとする。すなわち、以上に記載された実施の形態では、炭化珪素半導体装置の例としてＭＯＳＦＥＴが説明されたが、炭化珪素半導体装置の例が絶縁ゲート型バイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ、すなわちＩＧＢＴ）である場合も想定することができるものとする。なお、炭化珪素半導体装置の例がＩＧＢＴである場合には、ドリフト層の下面にドリフト層とは逆の導電型の層が位置するが、ドリフト層の下面に位置する層は、ドリフト層の下面に新たに形成される層であってもよいし、以上に記載された実施の形態における場合のようにドリフト層が形成されるための基板であってもよい。
１ 炭化珪素半導体基板、２ 炭化珪素ドリフト層、３ ソース領域、４ ボディコンタクト領域、５ ボディ領域、６，６Ａ，６Ｂ 空乏化抑制層、７ トレンチ、８，８Ａ トレンチ底面保護層、９ ゲート絶縁膜、１０ ゲート電極、１１ ソース電極、１２ ドレイン電極、１３ 第１の側壁面、１４ 第２の側壁面、１５ 第３の側壁面、１６ 第４の側壁面、１７，１８，１９，２０，２１ 面、２２ 角度、２３ 高濃度層、２４ 低濃度層、５０ 層間絶縁膜、Ｘ１ 第１の距離、Ｘ２ 第２の距離、Ｘ３ 第３の距離、Ｘ４ 第４の距離。

Claims (13)

  1. オフ角を有する炭化珪素半導体基板（１）の上面に形成される第１の導電型の炭化珪素ドリフト層（２）と、
    前記炭化珪素ドリフト層（２）の上面に形成される第２の導電型のボディ領域（５）と、
    前記ボディ領域（５）の表層に部分的に形成される第１の導電型のソース領域（３）と、
    前記ソース領域（３）の上面から前記ボディ領域（５）を貫通して前記炭化珪素ドリフト層（２）に達する複数のトレンチ（７）と、
    それぞれの前記トレンチ（７）の内部の壁面に形成されるゲート絶縁膜（９）と、
    それぞれの前記トレンチ（７）の内部において前記ゲート絶縁膜（９）を覆って形成されるゲート電極（１０）と、
    前記ソース領域（３）を覆って形成されるソース電極（１１）と、
    前記炭化珪素ドリフト層（２）の下面側に形成されるドレイン電極（１２）と、
    前記ボディ領域（５）の下面に形成され、かつ、前記炭化珪素ドリフト層（２）よりも不純物濃度が高い第１の導電型の空乏化抑制層（６、６Ｂ）とを備え、
    前記空乏化抑制層（６、６Ｂ）は、平面視において複数の前記トレンチ（７）に挟まれて位置し、
    前記炭化珪素半導体基板（１）のオフ角が付いた方向において、前記空乏化抑制層（６、６Ｂ）と前記空乏化抑制層（６、６Ｂ）に隣接する一方の前記トレンチ（７）との間の距離が、前記空乏化抑制層（６、６Ｂ）と前記空乏化抑制層（６、６Ｂ）に隣接する他方の前記トレンチ（７）との間の距離とは異なる、
    炭化珪素半導体装置。
  2. 前記トレンチ（７）の底面に形成される第２の導電型のトレンチ底面保護層（８、８Ａ）をさらに備える、
    請求項１に記載の炭化珪素半導体装置。
  3. 前記トレンチ（７）の前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の下る方向における側壁面と隣接する前記空乏化抑制層（６）との距離は、前記トレンチ（７）の前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の上る方向における側壁面と隣接する前記空乏化抑制層（６）との距離よりも短い、
    請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記空乏化抑制層（６Ｂ）が、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の下る方向において隣接する一方の前記トレンチ（７）とは離間し、かつ、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の上る方向において隣接する他方の前記トレンチ（７）と接触して位置し、
    前記トレンチ底面保護層（８Ａ）の上面が、前記ボディ領域（５）から前記空乏化抑制層（６Ｂ）内に伸びる空乏層の下端よりも深く、かつ、前記ボディ領域（５）から前記炭化珪素ドリフト層（２）内に伸びる空乏層の下端よりも浅い、
    請求項２に記載の炭化珪素半導体装置。
  5. 前記トレンチ（７）の、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の下る方向における側壁面に形成される電界効果トランジスタのしきい値電圧が、前記トレンチ（７）の、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の上る方向における側壁面に形成される電界効果トランジスタのしきい値電圧と等しい、
    請求項１から請求項３のうちのいずれか１項に記載の炭化珪素半導体装置。
  6. オフ角を有する炭化珪素半導体基板（１）の上面に形成される第１の導電型の炭化珪素ドリフト層（２）と、
    前記炭化珪素ドリフト層（２）の上面に形成される第２の導電型のボディ領域（５）と、
    前記ボディ領域（５）の表層に部分的に形成される第１の導電型のソース領域（３）と、
    前記ソース領域（３）の上面から前記ボディ領域（５）を貫通して前記炭化珪素ドリフト層（２）に達する複数のトレンチ（７）と、
    それぞれの前記トレンチ（７）の内部の壁面に形成されるゲート絶縁膜（９）と、
    それぞれの前記トレンチ（７）の内部において前記ゲート絶縁膜（９）を覆って形成されるゲート電極（１０）と、
    前記ソース領域（３）を覆って形成されるソース電極（１１）と、
    前記炭化珪素ドリフト層（２）の下面側に形成されるドレイン電極（１２）と、
    前記ボディ領域（５）の下面に形成され、かつ、前記炭化珪素ドリフト層（２）よりも不純物濃度が高い第１の導電型の空乏化抑制層（６Ａ）とを備え、
    前記空乏化抑制層（６Ａ）は、平面視において複数の前記トレンチ（７）に挟まれて位置し、
    前記空乏化抑制層（６Ａ）は、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の下る側に位置する第１の層（２３）と、前記第１の層（２３）の、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の上る側に位置する第２の層（２４）とを有し、
    前記第１の層（２３）は、前記第２の層（２４）よりも不純物濃度が高い、
    炭化珪素半導体装置。
  7. 前記第１の層（２３）と、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の下る方向において隣接する一方の前記トレンチ（７）との間の距離が、前記第２の層（２４）と、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の上る方向において隣接する他方の前記トレンチ（７）との間の距離よりも短い、
    請求項６に記載の炭化珪素半導体装置。
  8. 前記トレンチ（７）の底面に形成される第２の導電型のトレンチ底面保護層（８）をさらに備える、
    請求項６または請求項７に記載の炭化珪素半導体装置。
  9. 前記トレンチ（７）の、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の下る方向における側壁面に形成される電界効果トランジスタのしきい値電圧が、前記トレンチ（７）の、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の上る方向における側壁面に形成される電界効果トランジスタのしきい値電圧と等しい、
    請求項６から請求項８のうちのいずれか１項に記載の炭化珪素半導体装置。
  10. 前記トレンチ底面保護層（８、８Ａ）が、前記ソース電極（１１）に電気的に接続される、
    請求項２、請求項４、および、請求項８のうちのいずれか１項に記載の炭化珪素半導体装置。
  11. 前記炭化珪素半導体基板（１）が、（０００１）面から［１１−２０］軸方向へ傾斜するオフ角を有し、
    前記トレンチ（７）の、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の下る方向における側壁面が（−１−１２０）面であり、
    前記トレンチ（７）の、前記炭化珪素ドリフト層（２）の上面からオフ角分傾斜した結晶面の上る方向における側壁面が（１１−２０）面である、
    請求項１から請求項１０のうちのいずれか１項に記載の炭化珪素半導体装置。
  12. 前記炭化珪素半導体基板（１）におけるオフ角は、１°以上であり、かつ、１０°以下である、
    請求項１から請求項１１のうちのいずれか１項に記載の炭化珪素半導体装置。
  13. 前記空乏化抑制層（６、６Ａ、６Ｂ）の第１の導電型の不純物濃度は、１×１０１７ｃｍ−３以上であり、かつ、５×１０１７ｃｍ−３以下である、
    請求項１から請求項１２のうちのいずれか１項に記載の炭化珪素半導体装置。
JP2017553673A 2015-12-03 2016-09-29 炭化珪素半導体装置 Active JP6463506B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015236370 2015-12-03
JP2015236370 2015-12-03
PCT/JP2016/078902 WO2017094339A1 (ja) 2015-12-03 2016-09-29 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017094339A1 true JPWO2017094339A1 (ja) 2018-04-19
JP6463506B2 JP6463506B2 (ja) 2019-02-06

Family

ID=58796873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017553673A Active JP6463506B2 (ja) 2015-12-03 2016-09-29 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US10199457B2 (ja)
JP (1) JP6463506B2 (ja)
CN (1) CN108292680B (ja)
DE (1) DE112016005558B4 (ja)
WO (1) WO2017094339A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017098547A1 (ja) 2015-12-07 2017-06-15 三菱電機株式会社 炭化珪素半導体装置
JP2019091754A (ja) * 2017-11-13 2019-06-13 株式会社日立製作所 炭化ケイ素半導体装置、電力変換装置および炭化ケイ素半導体装置の製造方法
JP2019091796A (ja) * 2017-11-14 2019-06-13 トヨタ自動車株式会社 スイッチング素子とその製造方法
US20220130998A1 (en) * 2020-10-28 2022-04-28 Cree, Inc. Power semiconductor devices including angled gate trenches
JP2022106563A (ja) * 2021-01-07 2022-07-20 三菱電機株式会社 半導体装置
WO2022202041A1 (ja) * 2021-03-23 2022-09-29 ローム株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012590A (ja) * 2011-06-29 2013-01-17 Denso Corp 炭化珪素半導体装置
WO2014103257A1 (ja) * 2012-12-28 2014-07-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2014103256A1 (ja) * 2012-12-28 2014-07-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2014122919A1 (ja) * 2013-02-05 2014-08-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
WO2015049815A1 (ja) * 2013-10-04 2015-04-09 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2015141919A (ja) * 2014-01-27 2015-08-03 トヨタ自動車株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096412A1 (ja) 2008-01-29 2009-08-06 Fuji Electric Device Technology Co., Ltd. 半導体装置
JP4793390B2 (ja) 2008-02-13 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5721351B2 (ja) 2009-07-21 2015-05-20 ローム株式会社 半導体装置
EP2725622B1 (en) 2011-06-27 2019-10-30 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor element and method for producing same
JP2015065365A (ja) 2013-09-26 2015-04-09 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012590A (ja) * 2011-06-29 2013-01-17 Denso Corp 炭化珪素半導体装置
WO2014103257A1 (ja) * 2012-12-28 2014-07-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2014103256A1 (ja) * 2012-12-28 2014-07-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2014122919A1 (ja) * 2013-02-05 2014-08-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
WO2015049815A1 (ja) * 2013-10-04 2015-04-09 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2015141919A (ja) * 2014-01-27 2015-08-03 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
WO2017094339A1 (ja) 2017-06-08
CN108292680B (zh) 2021-01-22
US10199457B2 (en) 2019-02-05
DE112016005558T5 (de) 2018-08-16
JP6463506B2 (ja) 2019-02-06
DE112016005558B4 (de) 2023-01-12
CN108292680A (zh) 2018-07-17
US20180358429A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
JP6400778B2 (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP6463506B2 (ja) 炭化珪素半導体装置
US10153345B2 (en) Insulated gate switching device and method for manufacturing the same
KR102204272B1 (ko) 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5900698B2 (ja) 半導体装置
WO2015049815A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6415749B2 (ja) 炭化珪素半導体装置
JP2008004643A (ja) 半導体装置
JP5473397B2 (ja) 半導体装置およびその製造方法
JP6229541B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
JP2012069797A (ja) 絶縁ゲート型トランジスタ
JP6903222B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2017195224A (ja) スイッチング素子
JP2015162578A (ja) ワイドバンドギャップ半導体装置およびその製造方法
JP5630552B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2013182905A (ja) 半導体装置
JP6211933B2 (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
US20090152566A1 (en) Junction field-effect transistor
JP2017174961A (ja) スイッチング素子の製造方法
WO2019022205A1 (ja) 半導体装置
JP2020088158A (ja) スイッチング素子
JP6246700B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
KR20190100598A (ko) 향상된 채널 이동도를 갖는 전력 반도체 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181228

R150 Certificate of patent or registration of utility model

Ref document number: 6463506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250