DE112016005558T5 - Siliciumcarbid-Halbleitereinheit - Google Patents

Siliciumcarbid-Halbleitereinheit Download PDF

Info

Publication number
DE112016005558T5
DE112016005558T5 DE112016005558.7T DE112016005558T DE112016005558T5 DE 112016005558 T5 DE112016005558 T5 DE 112016005558T5 DE 112016005558 T DE112016005558 T DE 112016005558T DE 112016005558 T5 DE112016005558 T5 DE 112016005558T5
Authority
DE
Germany
Prior art keywords
silicon carbide
layer
depletion
trenches
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112016005558.7T
Other languages
English (en)
Other versions
DE112016005558B4 (de
Inventor
Rina Tanaka
Yutaka Fukui
Katsutoshi Sugawara
Takeharu Kuroiwa
Yasuhiro Kagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016005558T5 publication Critical patent/DE112016005558T5/de
Application granted granted Critical
Publication of DE112016005558B4 publication Critical patent/DE112016005558B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf eine Siliciumcarbid-Halbleitereinheit, die es ermöglicht, Schwankungen des Stroms im EIN-Zustand und eine Schwankung der Schwellenspannung in Abhängigkeit von einer Kristallebene niedrig zu halten. Die Siliciumcarbid-Halbleitereinheit weist Folgendes auf: eine Siliciumcarbid-Driftschicht (2), die an einer oberen Oberfläche eines Siliciumcarbid-Halbleitersubstrats (1) ausgebildet ist, das einen Versatzwinkel aufweist, einen Körperbereich (5), einen Source-Bereich (3), eine Mehrzahl von Gräben (7), eine Gate-Isolierschicht (9), eine Gate-Elektrode (10), eine Source-Elektrode (11), eine Drain-Elektrode (12) sowie eine die Verarmung unterbindende Schicht (6). Die die Verarmung unterbindende Schicht (6) ist so positioniert, dass sie in einer Draufsicht sandwichartig zwischen der Mehrzahl von Gräben (7) angeordnet ist und dass sich der Abstand in einer Richtung mit dem Versatzwinkel des Siliciumcarbid-Halbleitersubstrats (1) zwischen der die Verarmung unterbindenden Schicht (6) und dem einen der Gräben (7) benachbart zu der die Verarmung unterbindenden Schicht (6) von dem anderen Abstand zwischen der die Verarmung unterbindenden Schicht (6) und dem anderen der Gräben (7) benachbart zu der die Verarmung unterbindenden Schicht (6) unterscheidet.

Description

  • TECHNISCHES GEBIET
  • Die Erfindung, auf die sich die vorliegenden Beschreibung bezieht, betrifft eine Siliciumcarbid-Halbleitereinheit und insbesondere zum Beispiel eine Siliciumcarbid-Halbleitereinheit mit einem Graben-Gate.
  • STAND DER TECHNIK
  • Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistoren (d.h. MOSFETs) (die im Folgenden manchmal auch als Leistungs-MOSFETs bezeichnet werden) werden weit verbreitet als Leistungs-Schaltelemente verwendet. Bei diesen hat man, um die Kanalbreitendichte zu erhöhen, einen MOSFET vom Typ mit einem Graben-Gate in die Praxis umgesetzt, bei dem an einer Oberfläche eines Halbleiterwafers ein Graben ausgebildet ist und eine seitliche Oberfläche des Grabens als ein Kanal verwendet wird. Bei dem MOSFET vom Typ mit einem Graben-Gate ist es möglich, den Zellen-Abstand zu reduzieren, da eine Gate-Struktur im Inneren des Grabens ausgebildet ist. Daher ist es möglich, die Leistungsfähigkeit der Einheit zu erhöhen.
  • In den letzten Jahren hat man das Augenmerk auf einen SiC-MOSFET vom Typ mit einem Graben-Gate, der Siliciumcarbid (SiC) verwendet, als eine Leistungs-Einheit der nächsten Generation mit einer hohen Durchschlagspannung und einem geringen Verlust gerichtet. In den meisten Fällen ist bei einem SiC-Substrat, das zur Herstellung dieses Typs einer Einheit verwendet wird, ein Versatzwinkel an einer Kristallebene vorhanden. In einem Fall, in dem ein Graben an dem einen Versatzwinkel aufweisenden SiC-Substrat ausgebildet ist, handelt es sich bei den seitlichen Wandoberflächen des Grabens üblicherweise um Oberflächen, die unterschiedliche Winkel zu der Kristallachse aufweisen (siehe zum Beispiel das Patentdokument 1).
  • STAND DER TECHNIK
  • Patentdokument
  • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2011 - 100 967 A
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Wie zum Beispiel in dem Patentdokument 1 exemplarisch gezeigt, handelt es sich bei seitlichen Wandoberflächen eines Grabens in einem MOSFET vom Typ mit einem Graben-Gate, der durch Verwenden eines 4H-SiC-Substrats hergestellt wird, das einen Versatzwinkel aufweist, üblicherweise um Oberflächen, die unterschiedliche Winkel zu der Kristallachse aufweisen. Da bei dem MOSFET vom Typ mit einem Graben-Gate an einer seitlichen Wandoberfläche des Grabens ein Kanal ausgebildet ist, unterscheiden sich jeweilige Ströme im EIN-Zustand und Schwellenspannungen aufgrund der Unterschiede der Kristallebenen an der seitlichen Wandoberfläche des Grabens. Dabei entsteht ein Problem dahingehend, dass eine Schwankung des Stroms innerhalb von Elementoberflächen verursacht wird und dies die Betriebsstabilität und die Zuverlässigkeit des Elements verschlechtert.
  • Die in der vorliegenden Beschreibung angegebene Erfindung soll das vorstehend beschriebene Problem lösen und bezieht sich daher auf eine Siliciumcarbid-Halbleitereinheit vom Typ mit einem Graben-Gate, das auf einem Siliciumcarbid-Halbleitersubstrat hergestellt wird, das einen Versatzwinkel aufweist, und bezieht sich insbesondere auf eine Siliciumcarbid-Halbleitereinheit, die es ermöglicht, Schwankungen des Stroms im EIN-Zustand und Schwankungen der Schwellenspannung in Abhängigkeit von einer Kristallebene niedrig zu halten.
  • Mittel zum Lösen des Problems
  • Eine Siliciumcarbid-Halbleitereinheit gemäß einem Aspekt der in der vorliegenden Beschreibung offenbarten Erfindung weist Folgendes auf: eine Siliciumcarbid-Driftschicht eines ersten Leitfähigkeitstyps, die an einer oberen Oberfläche eines Siliciumcarbid-Halbleitersubstrats ausgebildet ist, das einen Versatzwinkel aufweist, einen Körperbereich eines zweiten Leitfähigkeitstyps, der an einer oberen Oberfläche der Siliciumcarbid-Driftschicht ausgebildet ist, einen Source-Bereich des ersten Leitfähigkeitstyps, der teilweise an einer Oberflächenschicht des Körperbereichs ausgebildet ist, eine Mehrzahl von Gräben, die den Körperbereich von einer oberen Oberfläche des Source-Bereichs aus durchdringen und bis zu der Siliciumcarbid-Driftschicht reichen, eine Gate-Isolierschicht, die an einer Wandoberfläche innerhalb von jedem der Mehrzahl von Gräben ausgebildet ist, eine Gate-Elektrode, die innerhalb von jedem der Mehrzahl von Gräben so ausgebildet ist, dass sie die Gate-Isolierschicht bedeckt, eine Source-Elektrode, die so ausgebildet ist, dass sie den Source-Bereich bedeckt, eine Drain-Elektrode, die auf der Seite einer unteren Oberfläche der Siliciumcarbid-Driftschicht ausgebildet ist, sowie eine die Verarmung unterbindende Schicht des ersten Leitfähigkeitstyps, die an einer unteren Oberfläche des Körperbereichs ausgebildet ist und eine Störstellenkonzentration aufweist, die höher als jene der Siliciumcarbid-Driftschicht ist, und die die Verarmung unterbindende Schicht ist so in der Siliciumcarbid-Halbleitereinheit positioniert, dass sie in einer Draufsicht sandwichartig zwischen der Mehrzahl von Gräben angeordnet ist, und der Abstand zwischen der die Verarmung unterbindenden Schicht und dem einen der Gräben benachbart zu der die Verarmung unterbindenden Schicht unterscheidet sich von dem Abstand zwischen der die Verarmung unterbindenden Schicht und dem anderen der Gräben benachbart zu der die Verarmung unterbindenden Schicht in einer Richtung mit dem Versatzwinkel des Siliciumcarbid-Halbleitersubstrats.
  • Eine Siliciumcarbid-Halbleitereinheit gemäß einem weiteren Aspekt der in der vorliegenden Beschreibung offenbarten Erfindung weist Folgendes auf: eine Siliciumcarbid-Driftschicht eines ersten Leitfähigkeitstyps, die an einer oberen Oberfläche eines Siliciumcarbid-Halbleitersubstrats ausgebildet ist, das einen Versatzwinkel aufweist, einen Körperbereich eines zweiten Leitfähigkeitstyps, der an einer oberen Oberfläche der Siliciumcarbid-Driftschicht ausgebildet ist, einen Source-Bereich des ersten Leitfähigkeitstyps, der teilweise an einer Oberflächenschicht des Körperbereichs ausgebildet ist, eine Mehrzahl von Gräben, die den Körperbereich von einer oberen Oberfläche des Source-Bereichs aus durchdringen und bis zu der Siliciumcarbid-Driftschicht reichen, eine Gate-Isolierschicht, die an einer Wandoberfläche innerhalb von jedem der Mehrzahl von Gräben ausgebildet ist, eine Gate-Elektrode, die innerhalb von jedem der Mehrzahl von Gräben so ausgebildet ist, dass sie die Gate-Isolierschicht bedeckt, eine Source-Elektrode, die so ausgebildet ist, dass sie den Source-Bereich bedeckt, eine Drain-Elektrode, die auf der Seite einer unteren Oberfläche der Siliciumcarbid-Driftschicht ausgebildet ist, sowie eine die Verarmung unterbindende Schicht des ersten Leitfähigkeitstyps, die an einer unteren Oberfläche des Körperbereichs ausgebildet ist und eine Störstellenkonzentration aufweist, die höher als jene der Siliciumcarbid-Driftschicht ist, und die die Verarmung unterbindende Schicht ist in der Siliciumcarbid-Halbleitereinheit so positioniert, dass sie in einer Draufsicht sandwichartig zwischen der Mehrzahl von Gräben angeordnet ist, die die Verarmung unterbindende Schicht weist eine erste Schicht auf, die auf einer nach unten weisenden Seite einer Kristallebene positioniert ist, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht geneigt ist, und weist eine zweite Schicht auf, die an einer nach oben weisenden Seite der Kristallebene positioniert ist, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht geneigt ist, und die erste Schicht weist eine Störstellenkonzentration auf, die höher als jene der zweiten Schicht ist.
  • Effekte der Erfindung
  • Die Siliciumcarbid-Halbleitereinheit gemäß einem Aspekt der in der vorliegenden Beschreibung offenbarten Erfindung weist Folgendes auf: eine Siliciumcarbid-Driftschicht eines ersten Leitfähigkeitstyps, die an einer oberen Oberfläche eines Siliciumcarbid-Halbleitersubstrats ausgebildet ist, das einen Versatzwinkel aufweist, einen Körperbereich eines zweiten Leitfähigkeitstyps, der an einer oberen Oberfläche der Siliciumcarbid-Driftschicht ausgebildet ist, einen Source-Bereich des ersten Leitfähigkeitstyps, der teilweise an einer Oberflächenschicht des Körperbereichs ausgebildet ist, eine Mehrzahl von Gräben, die den Körperbereich von einer oberen Oberfläche des Source-Bereichs aus durchdringen und bis zu der Siliciumcarbid-Driftschicht reichen, eine Gate-Isolierschicht, die an einer Wandoberfläche innerhalb von jedem der Mehrzahl von Gräben ausgebildet ist, eine Gate-Elektrode, die innerhalb von jedem der Mehrzahl von Gräben so ausgebildet ist, dass sie die Gate-Isolierschicht bedeckt, eine Source-Elektrode, die so ausgebildet ist, dass sie den Source-Bereich bedeckt, eine Drain-Elektrode, die auf der Seite einer unteren Oberfläche der Siliciumcarbid-Driftschicht ausgebildet ist, sowie eine die Verarmung unterbindende Schicht des ersten Leitfähigkeitstyps, die an einer unteren Oberfläche des Körperbereichs ausgebildet ist und eine Störstellenkonzentration aufweist, die höher als jene der Siliciumcarbid-Driftschicht ist, und die die Verarmung unterbindende Schicht ist in der Siliciumcarbid-Halbleitereinheit so positioniert, dass sie in einer Draufsicht sandwichartig zwischen der Mehrzahl von Gräben angeordnet ist, und der Abstand zwischen der die Verarmung unterbindenden Schicht und dem einen der Gräben benachbart zu der die Verarmung unterbindenden Schicht unterscheidet sich von dem Abstand zwischen der die Verarmung unterbindenden Schicht und dem anderen der Gräben benachbart zu der die Verarmung unterbindenden Schicht in einer Richtung mit dem Versatzwinkel des Siliciumcarbid-Halbleitersubstrats.
  • Bei einer derartigen Struktur ist es durch Einstellen des Abstands zwischen der die Verarmung unterbindenden Schicht und der seitlichen Wandoberfläche des Grabens gemäß der Kristallebene möglich, den Unterschied der Ströme im EIN-Zustand zwischen den seitlichen Wandoberfläche jedes Grabens niedrig zu halten und die Schwankungen des Stroms und die Schwankungen der Schwellenspannung in der Siliciumcarbid-Halbleitereinheit niedrig zu halten. Daher ist es möglich, eine Siliciumcarbid-Halbleitereinheit zu erzielen, die stabil ist und eine hohe Zuverlässigkeit sicherstellt.
  • Die Siliciumcarbid-Halbleitereinheit gemäß einem weiteren Aspekt der in der vorliegenden Beschreibung offenbarten Erfindung weist Folgendes auf: eine Siliciumcarbid-Driftschicht eines ersten Leitfähigkeitstyps, die an einer oberen Oberfläche eines Siliciumcarbid-Halbleitersubstrats ausgebildet ist, das einen Versatzwinkel aufweist, einen Körperbereich eines zweiten Leitfähigkeitstyps, der an einer oberen Oberfläche der Siliciumcarbid-Driftschicht ausgebildet ist, einen Source-Bereich des ersten Leitfähigkeitstyps, der teilweise an einer Oberflächenschicht des Körperbereichs ausgebildet ist, eine Mehrzahl von Gräben, die den Körperbereich von einer oberen Oberfläche des Source-Bereichs aus durchdringen und bis zu der Siliciumcarbid-Driftschicht reichen, eine Gate-Isolierschicht, die an einer Wandoberfläche innerhalb von jedem der Mehrzahl von Gräben ausgebildet ist, eine Gate-Elektrode, die innerhalb von jedem der Mehrzahl von Gräben so ausgebildet ist, dass sie die Gate-Isolierschicht bedeckt, eine Source-Elektrode, die so ausgebildet ist, dass sie den Source-Bereich bedeckt, eine Drain-Elektrode, die auf der Seite einer unteren Oberfläche der Siliciumcarbid-Driftschicht ausgebildet ist, sowie eine die Verarmung unterbindende Schicht des ersten Leitfähigkeitstyps, die an einer unteren Oberfläche des Körperbereichs ausgebildet ist und eine Störstellenkonzentration aufweist, die höher als jene der Siliciumcarbid-Driftschicht ist, und die die Verarmung unterbindende Schicht in der Siliciumcarbid-Halbleitereinheit ist so positioniert, dass sie in einer Draufsicht sandwichartig zwischen der Mehrzahl von Gräben angeordnet ist, die die Verarmung unterbindende Schicht weist eine erste Schicht auf, die auf einer nach unten weisenden Seite einer Kristallebene positioniert ist, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht geneigt ist, und weist eine zweite Schicht auf, die auf einer nach oben weisenden Seite der Kristallebene positioniert ist, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht geneigt ist, und die erste Schicht weist eine Störstellenkonzentration auf, die höher als jene der zweiten Schicht ist.
  • Bei einer derartigen Struktur ist es durch das Einstellen des Abstands zwischen der die Verarmung unterbindenden Schicht und der seitlichen Wandoberfläche des Grabens gemäß der Kristallebene möglich, den Unterschied der Ströme im EIN-Zustand zwischen den seitlichen Wandoberflächen jedes Grabens niedrig zu halten und die Schwankungen des Stroms und die Schwankungen der Schwellenspannung in der Siliciumcarbid-Halbleitereinheit niedrig zu halten. Daher ist es möglich, eine Siliciumcarbid-Halbleitereinheit zu erzielen, die stabil ist und eine hohe Zuverlässigkeit sicherstellt.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der in der vorliegenden Beschreibung offenbarten Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren sind:
    • 1 ein Querschnitt, der schematisch eine exemplarische Struktur zur Erzielung einer Siliciumcarbid-Halbleitereinheit gemäß einer bevorzugten Ausführungsform zeigt;
    • 2 eine Ansicht, die schematisch eine exemplarische Relation von Kristallebenen eines Grabens bei der Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform zeigt;
    • 3 ein Querschnitt, der ein Verfahren zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform zeigt;
    • 4 ein Querschnitt, der das Verfahren zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform zeigt;
    • 5 ein Querschnitt, der das Verfahren zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform zeigt;
    • 6 eine Draufsicht, die einen Fall zeigt, bei dem in 1 gezeigte exemplarische Zellenstrukturen wie ein Gitter angeordnet sind, wobei ein Teil der Struktur transparent dargestellt ist;
    • 7 eine Draufsicht, die einen Fall zeigt, bei dem die in 1 gezeigten exemplarischen Zellenstrukturen in Streifen angeordnet sind, wobei ein Teil der Struktur transparent dargestellt ist;
    • 8 ein Querschnitt, der schematisch eine exemplarische Struktur zur Erzielung einer Siliciumcarbid-Halbleitereinheit gemäß einer weiteren bevorzugten Ausführungsform zeigt;
    • 9 ein Querschnitt, der schematisch eine exemplarische Struktur zur Erzielung einer Siliciumcarbid-Halbleitereinheit gemäß noch einer weiteren bevorzugten Ausführungsform zeigt;
    • 10 ein Querschnitt, der schematisch eine exemplarische Struktur zur Erzielung einer Siliciumcarbid-Halbleitereinheit gemäß noch einer weiteren bevorzugten Ausführungsform zeigt;
    • 11 eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation einer Schwellenspannung in Bezug auf einen Abstand zwischen einer die Verarmung unterbindenden Schicht und einer seitlichen Wandoberfläche des Grabens in der Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform zeigt;
    • 12 eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation eines EIN-Widerstands in Bezug auf einen Abstand zwischen der die Verarmung unterbindenden Schicht und der seitlichen Wandoberfläche des Grabens in der Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform in einem Fall zeigt, bei dem eine Gate-Spannung gleich 15 V ist;
    • 13 eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation eines Sättigungsstroms in Bezug auf einen Abstand zwischen der die Verarmung unterbindenden Schicht und der seitlichen Wandoberfläche des Grabens in der Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform zeigt;
    • 14 eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation einer Schwellenspannung in Bezug auf eine Konzentration von Störstellen des n-Typs der die Verarmung unterbindenden Schicht in der Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform zeigt;
    • 15 eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation eines EIN-Widerstands in Bezug auf eine Konzentration von Störstellen des n-Typs der die Verarmung unterbindenden Schicht in der Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform in einem Fall zeigt, bei dem eine Gate-Spannung gleich 15 V ist;
    • 16 eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation eines Sättigungsstroms in Bezug auf eine Konzentration von Störstellen des n-Typs der die Verarmung unterbindenden Schicht in der Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform zeigt;
    • 17 ein Querschnitt, der eine exemplarische Struktur zur Erzielung einer Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform zeigt, wobei die Umgebung des Grabens vergrößert dargestellt ist; und
    • 18 eine Ansicht, die schematisch eine exemplarische Relation der Kristallebenen des Grabens in der Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform zeigt.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden werden die bevorzugten Ausführungsformen unter Bezugnahme auf beigefügte Figuren beschrieben. Die Figuren sind schematisch gezeigt, und die Korrelation in Bezug auf die Abmessung und die Position zwischen Bildern, die in unterschiedlichen Figuren gezeigt sind, ist nicht immer präzise dargestellt und kann gegebenenfalls verändert sein. Des Weiteren sind identische Komponenten in der folgenden Beschreibung mit den gleichen Bezugszeichen bezeichnet und weisen jeweils die gleiche Bezeichnung und Funktion auf. Daher wird eine erneute detaillierte Beschreibung derselben in einigen Fällen weggelassen.
  • Des Weiteren werden in der folgenden Beschreibung auch in einem Fall, in dem Worte verwendet werden, wie beispielsweise „oben“, „unten“, „seitlich“, „Boden“, „vorn“, „hinten“ und dergleichen, die spezifische Positionen und Richtungen meinen, diese Worte der Einfachheit halber verwendet, um die Inhalte der bevorzugten Ausführungsformen problemlos zu verstehen, und weisen keine Relation zu tatsächlichen Richtungen auf, die verwendet werden, wenn die Ausführungsformen ausgeführt werden.
  • Erste bevorzugte Ausführungsform
  • Im Folgenden wird eine Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform beschrieben. Des Weiteren wird in der folgenden Beschreibung angenommen, dass es sich bei einem ersten Leitfähigkeitstyp um einen n-Typ handelt und bei einem zweiten Leitfähigkeitstyp um einen p-Typ handelt.
  • Struktur der Siliciumcarbid-Halbleitereinheit
  • 1 ist ein Querschnitt, der schematisch eine exemplarische Struktur zur Erzielung einer Siliciumcarbid-Halbleitereinheit gemäß der bevorzugten Ausführungsform zeigt. In 1 ist eine Richtung auf dem Blatt Papier nach oben eine [0001]-Richtung mit einem Versatzwinkel θ, eine Richtung auf dem Blatt Papier nach rechts ist eine [11-20]-Richtung mit dem Versatzwinkel θ, und eine Richtung auf dem Blatt Papier nach vorn ist eine [1-100]-Richtung.
  • Wie exemplarisch in 1 gezeigt, weist die Siliciumcarbid-Halbleitereinheit Folgendes auf: ein Siliciumcarbid-Halbleitersubstrat 1 vom n-Typ; eine Siliciumcarbid-Driftschicht 2 vom n-Typ, die an einer oberen Oberfläche des Siliciumcarbid-Halbleitersubstrats 1 ausgebildet ist und eine Konzentration von Störstellen des n-Typs aufweist, die geringer als jene des Siliciumcarbid-Halbleitersubstrats 1 ist; eine Mehrzahl von Source-Bereichen 3 vom n-Typ, die teilweise an einer Oberfläche der Siliciumcarbid-Driftschicht 2 ausgebildet sind und eine Konzentration von Störstellen des n-Typs aufweisen, die höher als jene der Siliciumcarbid-Driftschicht 2 ist; eine Mehrzahl von Körperkontaktbereichen 4 vom p-Typ, die so positioniert sind, dass sie in einer Draufsicht sandwichartig zwischen den Source-Bereichen 3 angeordnet sind, und die eine hohe Konzentration von Störstellen des p-Typs aufweisen; einen Körperbereich 5 vom p-Typ, der an einer Position in Kontakt mit einer unteren Oberfläche des Source-Bereichs 3 und einer unteren Oberfläche des Körperkontaktbereichs 4 ausgebildet ist; sowie eine Mehrzahl von Gräben 7, die so ausgebildet sind, dass sie den Körperbereich 5 von der Oberfläche der Siliciumcarbid-Driftschicht 2 aus durchdringen.
  • Die Siliciumcarbid-Halbleitereinheit weist ferner eine Gate-Isolierschicht 9 auf, die an einer Wandoberfläche im Inneren von jedem der Gräben 7 ausgebildet ist, und weist eine Gate-Elektrode 10 auf, die im Inneren von jedem der Gräben 7 so ausgebildet ist, dass sie die Gate-Isolierschicht 9 bedeckt. Eine Zwischen-Isolierschicht 50 ist so ausgebildet, dass sie die Gate-Elektrode 10 bedeckt. Eine Source-Elektrode 11 ist über eine obere Oberfläche von jedem der Körperkontaktbereiche 4 und eine obere Oberfläche von jedem der Source-Bereiche 3 hinweg ausgebildet. Des Weiteren ist eine Drain-Elektrode 12 auf einer Rückseite des Siliciumcarbid-Halbleitersubstrats 1 ausgebildet.
  • Eine die Verarmung unterbindende Schicht 6 vom n-Typ, die eine Störstellenkonzentration aufweist, die höher als jene der Siliciumcarbid-Driftschicht 2 ist, ist an einer unteren Oberfläche des Körperbereichs 5 vom p-Typ ausgebildet, bei dem es sich um einen aktiven Bereich handelt, d.h. in der Umgebung einer Grenzfläche zwischen dem Körperbereich 5 und der Siliciumcarbid-Driftschicht 2.
  • Die die Verarmung unterbindende Schicht 6 ist in einer Draufsicht zwischen zwei benachbarten Gräben 7 positioniert. Die die Verarmung unterbindende Schicht 6 ist um einen ersten Abstand X1 beabstandet von einer ersten seitlichen Wandoberfläche 13 des einen Grabens 7 ausgebildet. Bei der ersten seitlichen Wandoberfläche 13 in dem einen Graben 7 handelt es sich hierbei um eine seitliche Wandoberfläche, die sich näher bei der die Verarmung unterbindenden Schicht 6 befindet.
  • Des Weiteren ist die die Verarmung unterbindende Schicht 6 um einen zweiten Abstand X2 beabstandet von einer zweiten seitlichen Wandoberfläche 14 des anderen Grabens 7 ausgebildet, d.h. eines anderen Grabens 7, der die die Verarmung unterbindende Schicht 6 mit dem einen Graben 7 sandwichartig umgibt, die der ersten seitlichen Wandoberfläche 13 gegenüberliegend positioniert ist. Bei der zweiten seitlichen Wandoberfläche 14 in dem anderen Graben 7 handelt es sich hierbei um eine seitliche Wandoberfläche, die sich näher bei der die Verarmung unterbindenden Schicht 6 befindet. Der zweite Abstand X2 ist kleiner als der erste Abstand X1.
  • 2 ist eine Ansicht, die schematisch eine exemplarische Relation von Kristallebenen des Grabens in der Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform zeigt. In 2 ist eine Richtung auf dem Blatt Papier nach oben die [0001]-Richtung, eine Richtung auf dem Blatt Papier nach rechts ist die [11-20]-Richtung, und eine Richtung auf dem Blatt Papier nach vorn ist die [1-100]-Richtung.
  • Ferner ist eine Ebene 17 eine (0001)-Ebene, eine Ebene 18 ist eine (0001)-Ebene mit dem Versatz-Winkel θ, d.h. eine obere Oberfläche der Siliciumcarbid-Driftschicht 2, eine Ebene 19 ist eine (11-20)-Ebene, eine Ebene 20 ist eine (11-20)-Ebene mit dem Versatz-Winkel θ, und eine Ebene 21 ist eine (-1-120)-Ebene mit dem Versatz-Winkel θ. Ein Winkel 22 ist ein Versatz-Winkel θ.
  • Die in 1 exemplarisch gezeigte Struktur ist mit dem Versatz-Winkel θ in der [11-20]-Richtung wie in 2 auf dem Siliciumcarbid-Halbleitersubstrat 1 ausgebildet. Aus diesem Grund handelt es sich bei der ersten seitlichen Wandoberfläche 13 des Grabens 7 um die (11-20)-Ebene mit dem Versatz-Winkel θ, und bei der zweiten seitlichen Wandoberfläche 14, die der ersten seitlichen Wandoberfläche 13 gegenüberliegt, handelt es sich um die (-1-120)-Ebene mit dem Versatzwinkel θ.
  • 18 ist eine Ansicht, die schematisch eine exemplarische Relation der Kristallebenen des Grabens in der Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform zeigt. In 18 ist die gleiche Struktur, wie exemplarisch in 2 gezeigt, mit der Ebene 18 in 2, d.h. mit der oberen Oberfläche der Siliciumcarbid-Driftschicht 2, als Referenz gezeigt.
  • Wie in 2 exemplarisch gezeigt, handelt es sich bei einer nach unten weisenden Richtung einer Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist, wie beispielsweise der Ebene 17, um eine Richtung auf dem Blatt Papier nach links. In einer ähnlichen Weise handelt es sich bei einer nach oben weisenden Richtung einer Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist, wie beispielsweise der Ebene 17, um eine Richtung auf dem Blatt Papier nach rechts.
  • Daher ist die erste seitliche Wandoberfläche 13 des Grabens 7 (die Ebene 20 in Fig. S2), bei der es sich um die (11-20)-Ebene mit dem Versatzwinkel θ handelt, eine seitliche Wandoberfläche in der nach oben weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist. In einer ähnlichen Weise ist die zweite seitliche Wandoberfläche 14 des Grabens 7 (die Ebene 21 in 2), bei der es sich um die (-1-120)-Ebene mit dem Versatzwinkel θ handelt, eine seitliche Wandoberfläche in der nach unten weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist.
  • Herstellungsverfahren für eine Siliciumcarbid-Halbleitereinheit
  • Die vorstehend beschriebene Struktur kann mit einem Herstellungsverfahren hergestellt werden, das nachstehend beschrieben ist. Die 3 bis 5 sind Querschnitte, die jeweils ein Verfahren zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform zeigen. In den 3 bis 5 ist eine Richtung auf dem Blatt Papier nach oben die [0001]-Richtung mit einem Versatzwinkel θ, eine Richtung auf dem Blatt Papier nach rechts ist die [11-20]-Richtung mit dem Versatzwinkel θ, und eine Richtung auf dem Blatt Papier nach vorn ist die [1-100]-Richtung.
  • Wie in 3 exemplarisch gezeigt, wird durch das Verfahren für ein epitaxiales Aufwachsen zunächst eine Siliciumcarbid-Schicht vom n-Typ, die zu der Siliciumcarbid-Driftschicht 2 werden soll, an der oberen Oberfläche des Siliciumcarbid-Halbleitersubstrats 1 vom n-Typ gebildet. Danach werden, wie exemplarisch in 4 gezeigt, durch Ionenimplantation oder epitaxiales Aufwachsen der Source-Bereich 3, der Körperkontaktbereich 4, der Körperbereich 5 sowie die die Verarmung unterbindende Schicht 6 an der Oberfläche der Siliciumcarbid-Driftschicht 2 gebildet. Dabei wird der Source-Bereich mit Donator-Störstellen mit einer Konzentration von etwa 1 × 1019 cm-3 gebildet.
  • Ferner wird der Körperkontaktbereich 4 mit Akzeptor-Störstellen mit einer Konzentration von etwa 1 × 1020 cm-3 gebildet. Die Konzentration der Akzeptor-Störstellen des Körperbereichs 5 ist bevorzugt nicht geringer als 1 × 1014 cm-3 und nicht höher als 1 × 1018 cm-3, und es ist möglich, dass die Konzentration und die Dicke nicht gleichmäßig sind. Die Konzentration der die Verarmung unterbindenden Schicht 6 ist bevorzugt nicht geringer als 1 × 1017 cm-3 und nicht höher als 5 × 1017 cm-3, und die Dicke derselben ist etwa gleich 0,3 µm.
  • Danach wird, wie exemplarisch in 5 gezeigt, der Graben 7 durch Ätzen so gebildet, dass er den Source-Bereich 3 und den Körperbereich 5 durchdringt. Dabei befindet sich eine Position, an der die erste seitliche Wandoberfläche 13 in der (11-20)-Ebene mit dem Versatzwinkel θ in dem Graben 7 ausgebildet ist, der so gebildet ist, das er die Mitte des Source-Bereichs 3 durchdringt, um den ersten Abstand X1 beabstandet von der die Verarmung unterbindenden Schicht 6, und eine Position, an der die zweite seitliche Wandoberfläche 14 in der (-1-120)-Ebene mit dem Versatzwinkel θ ausgebildet ist, befindet sich um den zweiten Abstand X2, der kleiner als der erste Abstand X1 ist, beabstandet von der die Verarmung unterbindenden Schicht 6. Ferner befindet sich die zweite seitliche Wandoberfläche 14, wenn der zweite Abstand X2 gleich 0 ist, in Kontakt mit der die Verarmung unterbindenden Schicht 6. Des Weiteren kann die Reihenfolge der Prozessschritte für die Bildung des Grabens 7 geändert werden
  • Dann wird die Gate-Isolierschicht 9 an der Wandoberfläche im Inneren des Grabens 7 gebildet, und des Weiteren wird die Gate-Elektrode 10 im Inneren des Grabens 7 gebildet. Die Source-Elektrode 11 wird über die obere Oberfläche von jedem der Körperkontaktbereiche 4 und die obere Oberfläche von jedem der Source-Bereiche 3 hinweg gebildet. Die Drain-Elektrode 12 wird auf der Rückseite des Siliciumcarbid-Halbleitersubstrats 1 gebildet. Indem dieser Prozess ausgeführt wird, kann die Siliciumcarbid-Halbleitereinheit mit den Zellenstrukturen hergestellt werden, die exemplarisch in 1 gezeigt sind.
  • Die Struktur, die exemplarisch in 1 gezeigt ist, kann wie ein Gitter angeordnet sein, wie exemplarisch in 6 gezeigt, oder kann in Streifen angeordnet sein, wie exemplarisch in 7 gezeigt. 6 ist eine Draufsicht, die einen Fall zeigt, bei dem die in 1 gezeigten Zellenstrukturen wie ein Gitter angeordnet sind, wobei ein Teil der Struktur transparent dargestellt ist. 7 ist eine Draufsicht, die einen Fall zeigt, bei dem die in 1 gezeigten Zellenstrukturen in Streifen angeordnet sind, wobei ein Teil der Struktur transparent dargestellt ist. In den 6 und 7 ist eine Richtung auf dem Blatt Papier nach vorn die [0001]-Richtung mit dem Versatzwinkel θ, die Richtung auf dem Blatt Papier nach rechts ist die [11-20]-Richtung mit dem Versatzwinkel θ, und die Richtung auf dem Blatt Papier nach unten ist die [1-100]-Richtung.
  • In dem Fall einer Gitter-Anordnung, die in 6 gezeigt ist, ist es möglich, dass die Zellen nicht ausgerichtet sind, und jede Zelle kann ein Polygon oder eine Form aufweisen, bei der die Ecke der Zelle eine Krümmung aufweist. In dem Fall der Gitter-Anordnung, die in 6 gezeigt ist, ist jeder von dem Source-Bereich 3 und dem Körperkontaktbereich 4 wie eine Insel gebildet. In dem Fall einer Streifen-Anordnung, die in 7 gezeigt ist, ist jeder von dem Source-Bereich 3 und dem Körperkontaktbereich 4 wie ein Streifen gebildet. In jedem Fall ist unterhalb des Source-Bereichs 3 und des Körperkontaktbereichs 4 der Körperbereich 5 an einer Position ausgebildet, die in einer Draufsicht mit dem Source-Bereich 3 und dem Körperkontaktbereich 4 überlappt.
  • Eine seitliche Oberfläche des Source-Bereichs 3 befindet sich in Kontakt mit der seitlichen Wandoberfläche von jedem der Gräben 7, die wie ein Gitter oder in Streifen ausgebildet sind. Des Weiteren ist an dem äußeren Umfang eines Strukturbereichs, in dem die Zellenstrukturen ausgebildet sind, ein Anschlussbereich ausgebildet, wenngleich hier nicht gezeigt. Als der Anschlussbereich wird zum Beispiel ein Bereich, der durch Bilden einer Schicht aus Störstellen des p-Typs an einer Elementoberfläche erhalten wird, oder ein Bereich angenommen, der durch Bilden einer Schicht aus Störstellen vom p-Typ an einer Bodenfläche des Grabens erhalten wird, der durch Ätzen gebildet wird.
  • An der unteren Oberfläche des Körperbereichs 5, bei dem es sich um den aktiven Bereich handelt, ist die die Verarmung unterbindende Schicht 6 ausgebildet. Die die Verarmung unterbindende Schicht 6 ist so positioniert, dass sie in Abhängigkeit von der Kristallebene einen unterschiedlichen Abstand von dem Graben 7 aufweist.
  • In dem Fall einer Gitter-Anordnung, die in 6 gezeigt ist, handelt es sich bei dem Abstand von der ersten seitlichen Wandoberfläche 13, die der (11-20)-Ebene mit dem Versatzwinkel θ in dem Graben 7 entspricht, zu der die Verarmung unterbindenden Schicht 6 um den ersten Abstand X1, und bei dem Abstand von der zweiten seitlichen Wandoberfläche 14, die der (-1-120)-Ebene mit dem Versatzwinkel θ entspricht, zu der die Verarmung unterbindenden Schicht 6 handelt es sich um den zweiten Abstand X2. Hierbei ist der zweite Abstand X2 kleiner als der erste Abstand X1.
  • Ferner wird angenommen, dass es sich bei dem Abstand von einer dritten seitlichen Wandoberfläche 15, die einer (1-100)-Ebene orthogonal zu diesen zwei Ebenen entspricht, zu der die Verarmung unterbindenden Schicht 6 um einen dritten Abstand X3 handelt und dass es sich bei dem Abstand von einer vierten seitlichen Wandoberfläche 16, die einer (-1100)-Ebene orthogonal zu diesen zwei Ebenen entspricht, zu der die Verarmung unterbindenden Schicht 6 um einen vierten Abstand X4 handelt.
  • Hierbei ist jeder von dem dritten Abstand X3 und dem vierten Abstand X4 ein Abstand, der einen Wert zwischen jenem des ersten Abstands X1 und jenem des zweiten Abstands X2 aufweist und mit anderen Worten größer als der zweite Abstand X2 und kleiner als der erste Abstand X1 ist. Der dritte Abstand X3 und der vierte Abstand X4 sind einander bevorzugt gleich, können jedoch unterschiedliche Werte aufweisen.
  • In dem Fall einer Streifenanordnung, die in 7 gezeigt ist, handelt es sich bei dem Abstand von der ersten seitlichen Wandoberfläche 13 des Grabens 7 zu der die Verarmung unterbindenden Schicht 6 um den ersten Abstand X1, und bei dem Abstand von der zweiten seitlichen Wandoberfläche 14 zu der die Verarmung unterbindenden Schicht 6 handelt es sich um den zweiten Abstand X2, wenn die Richtung der Streifen eine Richtung nach oben und unten ist, d.h. parallel zu der [1-100]-Richtung ist. Hierbei ist der zweite Abstand X2 kleiner als der erste Abstand X1.
  • Andererseits handelt es sich bei dem Abstand von der dritten seitlichen Wandoberfläche 15 zu der die Verarmung unterbindenden Schicht 6 um den dritten Abstand X3, und bei dem Abstand von der vierten seitlichen Wandoberfläche 16 zu der die Verarmung unterbindenden Schicht 6 handelt es sich um den vierten Abstand X4, wenn die Richtung der Streifen eine Richtung nach links und rechts ist, d.h. parallel zu der [11-20]-Richtung mit dem Versatzwinkel θ ist.
  • Hierbei sind der dritte Abstand X3 und der vierten Abstand X4 einander bevorzugt gleich, können jedoch unterschiedliche Werte aufweisen. Dies ist darin begründet, dass die seitliche Wandoberfläche des Grabens 7 keinen Effekt des Versatzwinkels aufweist, da die Streifen parallel zu der Richtung mit dem Versatzwinkel verlaufen, wenn die Richtung der Streifen die Richtung nach links und rechts auf dem Blatt Papier ist.
  • Mit der vorstehend beschriebenen Struktur können die folgenden Effekte hervorgerufen werden.
  • 11 ist eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation einer Schwellenspannung in Bezug auf den Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 in der Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform zeigt. In 11 stellt die vertikale Achse ein Verhältnis der berechneten Schwellenspannung zu einem maximalen Wert in Prozent dar, und die horizontale Achse stellt den Abstand [µm] zwischen der die Verarmung unterbindenden Schicht 6 an der unteren Oberfläche des Körperbereichs 5 und der seitlichen Wandoberfläche des Grabens 7 dar (bei der es sich um irgendeine von der ersten seitlichen Wandoberfläche 13 und der zweiten seitlichen Wandoberfläche 14 handeln kann).
  • 12 ist eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation eines EIN-Widerstands in Bezug auf den Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 in der Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform in einem Fall zeigt, in dem eine Gate-Spannung gleich 15 V ist. In 12 stellt die vertikale Achse ein Verhältnis des berechneten EIN-Widerstands zu einem maximalen Wert in Prozent dar, und die horizontale Achse stellt den Abstand [µm] zwischen der die Verarmung unterbindenden Schicht 6 auf der unteren Oberfläche des Körperbereichs 5 und der seitlichen Wandoberfläche des Grabens 7 dar.
  • 13 ist eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation eines Sättigungsstroms in Bezug auf den Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 in der Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform zeigt. In 13 stellt die vertikale Achse ein Verhältnis des berechneten Sättigungsstroms zu einem maximalen Wert in Prozent dar, und die horizontale Achse stellt den Abstand [µm] zwischen der die Verarmung unterbindenden Schicht 6 an der unteren Oberfläche des Körperbereichs 5 und der seitlichen Wandoberfläche des Grabens 7 dar.
  • In den 11 bis 13 ist die Struktur unter der Annahme ausgebildet, dass die Konzentration von Störstellen des p-Typs des Körperbereichs 5 den Wert von 3 × 1017 cm-3 besitzt, die Konzentration von Störstellen des n-Typs der die Verarmung unterbindenden Schicht 6 gleich 5 × 1017 cm-3 ist und der Abstand zwischen der die Verarmung unterbindenden Schicht 6 an der unteren Oberfläche des Körperbereichs 5 und der seitlichen Wandoberfläche des Grabens 7 nicht kleiner als etwa 0,1 µm und nicht größer als etwa 0,5 µm ist.
  • Wie exemplarisch in 11 gezeigt, nimmt die Schwellenspannung der Siliciumcarbid-Halbleitereinheit mit größer werdendem Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 zu. In einem Bereich, in dem der Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 nicht kleiner als 0,3 µm ist, wird die Änderungsrate gering. Dies ist darin begründet, dass ein Profil eines Kanalbereichs, der an der seitlichen Wandoberfläche des Grabens 7 ausgebildet ist, beeinflusst wird, wenn die die Verarmung unterbindende Schicht 6 in der Umgebung des Grabens 7 ausgebildet ist.
  • Wie in 12 exemplarisch gezeigt, nimmt der EIN-Widerstand der Siliciumcarbid-Halbleitereinheit mit größer werdendem Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 ebenfalls zu. Eine derartige deutliche Sättigungstendenz, die in dem Fall von 11 festgestellt worden ist, ist jedoch hier nicht festzustellen.
  • In einem Bereich, in dem keine die Verarmung unterbindende Schicht 6 ausgebildet ist, erstreckt sich eine Verarmungsschicht von dem Körperbereich 5 aus weit hinaus. Aus diesem Grund wird ein Pfad für den Strom im EIN-Zustand enger, wenn die die Verarmung unterbindende Schicht 6 in der Umgebung der seitlichen Wandoberfläche des Grabens 7 nicht ausgebildet ist, und der EIN-Widerstand nimmt zu. Wenn der Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 größer wird, da sich der Bereich ausdehnt, in dem sich die Verarmungsschicht erstreckt, nimmt der EIN-Widerstand zu.
  • Wie in 13 exemplarisch gezeigt, nimmt der Wert des Sättigungsstroms der Siliciumcarbid-Halbleitereinheit mit größer werdendem Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 ab. Wenn der Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 gleich etwa 0,5 µm oder größer wird, wird die Änderungsrate jedoch gering.
  • Aus den in den 11 bis 13 gezeigten Ergebnissen ist festzustellen, dass der Effekt, dass die die Verarmung unterbindende Schicht 6 der Siliciumcarbid-Halbleitereinheit die Eigenschaften verleiht, mit kleiner werdendem Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 größer wird, und bei der vorstehend beschriebenen Strukturbedingung ist es zum Beispiel bevorzugt, dass der Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 in Abhängigkeit von der Kristallebene etwa gleich 0,3 µm ist.
  • Da der optimale Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 und die bevorzugte Änderungsrate von jeder der Eigenschaften der Siliciumcarbid-Halbleitereinheit in Abhängigkeit von der Strukturbedingung für das verwendete Element unterschiedlich sind, sind die Werte nicht auf jene beschränkt, die in den 11 bis 13 gezeigt sind.
  • Somit ist es bei der Siliciumcarbid-Halbleitereinheit der vorliegenden bevorzugten Ausführungsform durch das Einstellen des Abstands zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 möglich, die Eigenschaften des EIN-Zustands zu steuern und Schwankungen des Stroms an der Elementoberfläche aufgrund des Versatzwinkels θ zu steuern, da sich die Kanal-Eigenschaften in Abhängigkeit von der Anordnung der die Verarmung unterbindenden Schicht 6 ändern.
  • Zweite bevorzugte Ausführungsform
  • Es wird eine Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform beschrieben. Bei der folgenden Beschreibung sind Komponenten, die identisch mit jenen sind, die bei der vorstehend beschriebenen bevorzugten Ausführungsform beschrieben sind, mit den gleichen Bezugszeichen dargestellt, und eine detaillierte Beschreibung derselben wird gegebenenfalls weggelassen
  • Struktur der Siliciumcarbid-Halbleitereinheit
  • 8 ist ein Querschnitt, der schematisch eine exemplarische Struktur zur Erzielung einer Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform zeigt. In 8 ist eine Richtung auf dem Blatt Papier nach oben die [0001]-Richtung mit einem Versatzwinkel θ, eine Richtung auf dem Blatt Papier nach rechts ist die [11-20]-Richtung mit dem Versatzwinkel θ, und eine Richtung auf dem Blatt Papier nach vorn ist die [1-100]-Richtung.
  • Wie exemplarisch in 8 gezeigt, ist bei der Siliciumcarbid-Halbleitereinheit eine die Verarmung unterbindende Schicht 6A mit einer Störstellenkonzentration, die höher als jene der Siliciumcarbid-Driftschicht 2 ist, an der unteren Oberfläche des Körperbereichs 5 vom p-Typ, bei dem es sich um einen aktiven Bereich handelt, d.h. in der Umgebung der Grenzfläche zwischen dem Körperbereich 5 und der Siliciumcarbid-Driftschicht 2 ausgebildet.
  • Die die Verarmung unterbindende Schicht 6A weist eine Schicht 23 mit einer hohen Konzentration vom n-Typ auf, die eine Störstellenkonzentration aufweist, die höher als jene der Siliciumcarbid-Driftschicht 2 ist, und weist eine Schicht 24 mit einer geringen Konzentration auf, die eine Störstellenkonzentration aufweist, die geringer als jene der Schicht 23 mit einer hohen Konzentration ist und höher als jene der Siliciumcarbid-Driftschicht 2 ist. Die Schicht 24 mit einer geringen Konzentration ist in der Umgebung der ersten seitlichen Wandoberfläche 13 des Grabens 7 positioniert.
  • Des Weiteren ist die Schicht 23 mit einer hohen Konzentration in der Umgebung der zweiten seitlichen Wandoberfläche 14 des Grabens 7 positioniert. Hierbei kann die Siliciumcarbid-Driftschicht 2 zwischen der Schicht 23 mit einer hohen Konzentration und der Schicht 24 mit einer geringen Konzentration eingefügt sein. Des Weiteren kann die Siliciumcarbid-Driftschicht 2 zwischen der Schicht 23 mit einer hohen Konzentration und der zweiten seitlichen Wandoberfläche 14 eingefügt sein. Die Siliciumcarbid-Driftschicht 2 kann zwischen der Schicht 24 mit einer geringen Konzentration und der ersten seitlichen Wandoberfläche 13 eingefügt sein.
  • Herstellungsverfahren für die Siliciumcarbid-Halbleitereinheit
  • Die vorstehend beschriebene Struktur kann mittels eines Herstellungsverfahrens hergestellt werden, das nachstehend beschrieben ist. Zunächst wird in einem Zustand, in dem der Körperkontaktbereich 4 und der Source-Bereich 3 an der Oberfläche der Siliciumcarbid-Driftschicht 2 ausgebildet sind und der Körperbereich des Weiteren an einer Position in Kontakt mit der unteren Oberfläche des Source-Bereichs 3 und der unteren Oberfläche des Körperkontaktbereichs 4 ausgebildet ist, eine Maske über die obere Oberfläche des Körperkontaktbereichs 4 und die obere Oberfläche des Source-Bereichs 3 hinweg gebildet.
  • Die Maske weist eine Öffnung in einem Teil eines Bereichs auf, der sich von der oberen Oberfläche des Körperkontaktbereichs 4 in Richtung zu der [-1-120]-Richtung mit dem Versatzwinkel θ hin erstreckt und bis zu der oberen Oberfläche des Source-Bereichs 3 reicht. In der oberen Oberfläche des Source-Bereichs 3 wird die Öffnung bis zu einer Position der zweiten seitlichen Wandoberfläche 14 des Grabens 7 gebildet, der in einem späteren Schritt gebildet wird. Alternativ wird die Öffnung in der oberen Oberfläche des Source-Bereichs 3 bis zu einer Position gebildet, die um den zweiten Abstand X2 von der Position der zweiten seitlichen Wandoberfläche 14 des Grabens beabstandet ist, der in einem späteren Schritt gebildet wird.
  • Dann wird durch das Durchführen einer Ionenimplantation von oberhalb der Maske in Richtung unterhalb des Körperbereichs 5 die Schicht 23 mit einer hohen Konzentration gebildet, die eine erste Störstellenkonzentration aufweist, die höher als jene der Siliciumcarbid-Driftschicht 2 ist.
  • Als nächstes wird die Maske entfernt. Dann wird eine Maske über die obere Oberfläche des Körperkontaktbereichs 4 und die obere Oberfläche des Source-Bereichs 3 hinweg gebildet. Die Maske weist eine Öffnung in einem Teil eines Bereichs auf, der sich von der oberen Oberfläche des Körperkontaktbereichs 4 in Richtung zu der [11-20]-Richtung mit dem Versatzwinkel θ erstreckt und bis zu der oberen Oberfläche des Source-Bereichs 3 reicht.
  • In der oberen Oberfläche des Source-Bereichs 3 wird die Öffnung bis zu einer Position der ersten seitlichen Wandoberfläche 13 des Grabens 7 gebildet, der in einem späteren Schritt gebildet wird. Alternativ wird die Öffnung in der oberen Oberfläche des Source-Bereichs 3 bis zu einer Position gebildet, die um den ersten Abstand X1 von der Position der ersten seitlichen Wandoberfläche 13 des Grabens 7 beabstandet ist, der in einem späteren Schritt gebildet wird.
  • Dann wird durch das Durchführen einer Ionenimplantation von oberhalb der Maske in Richtung unterhalb des Körperbereichs 5 die Schicht 24 mit einer geringen Konzentration gebildet, die eine zweite Störstellenkonzentration aufweist, die geringer als jene der Schicht 23 mit einer hohen Konzentration ist und höher als jene der Siliciumcarbid-Driftschicht 2 ist.
  • Ferner können die Schicht 23 mit einer hohen Konzentration und die Schicht 24 mit einer geringen Konzentration durch epitaxiales Aufwachsen mit der gleichen positionellen Beziehung in der Oberfläche der Siliciumcarbid-Driftschicht 2 gebildet werden. Des Weiteren kann die Reihenfolge der Prozessschritte zur Herstellung der Schicht 23 mit einer hohen Konzentration und der Schicht 24 mit einer geringen Konzentration geändert werden.
  • Mit der vorstehend beschriebenen Struktur können die folgenden Effekte erzeugt werden.
  • 14 ist eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation einer Schwellenspannung in Bezug auf einer Konzentration von Störstellen des n-Typs der die Verarmung unterbindenden Schicht 6A in der Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform zeigt. In 14 stellt die vertikale Achse ein Verhältnis der berechneten Schwellenspannung zu einem maximalen Wert in Prozent dar, und die horizontale Achse stellt die Konzentration von Störstellen des n-Typs [cm-3] der die Verarmung unterbindenden Schicht 6A dar.
  • 15 ist eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation eines EIN-Widerstands in Bezug auf die Konzentration von Störstellen des n-Typs der die Verarmung unterbindenden Schicht 6A in der Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform in dem Fall zeigt, in dem die Gate-Spannung gleich 15 V ist. In 15 stellt die vertikale Achse ein Verhältnis des berechneten EIN-Widerstands zu einem maximalen Wert in Prozent dar, und die horizontale Achse stellt die Konzentration von Störstellen des n-Typs [cm-3] der die Verarmung unterbindenden Schicht 6A dar.
  • 16 ist eine graphische Darstellung, die exemplarisch ein Berechnungsergebnis für eine Relation eines Sättigungsstroms in Bezug auf die Konzentration von Störstellen des n-Typs der die Verarmung unterbindenden Schicht 6A in der Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform zeigt. In 16 stellt die vertikale Achse ein Verhältnis des berechneten Sättigungsstroms zu einem maximalen Wert in Prozent dar, und die horizontale Achse stellt die Konzentration von Störstellen des n-Typs [cm-3] der die Verarmung unterbindenden Schicht 6A dar.
  • In den 14 bis 16 wird die Struktur unter der Annahme gebildet, dass die Konzentration von Störstellen des p-Typs des Körperbereichs 5 gleich 3 × 1017 cm-3 ist und die Konzentration von Störstellen des n-Typs der die Verarmung unterbindenden Schicht 6A nicht geringer als etwa 1,5 × 1017 cm-3 und nicht höher als etwa 5 × 1017 cm-3 ist.
  • Wie exemplarisch in 14 gezeigt, nimmt die Schwellenspannung der Siliciumcarbid-Halbleitereinheit mit höher werdender Störstellenkonzentration der die Verarmung unterbindenden Schicht 6A ab. Dies ist darin begründet, dass der Effekt, der an einem Profil eines Kanalbereichs hervorgerufen wird, der in der Umgebung derselben ausgebildet ist, mit höher werdender Störstellenkonzentration der die Verarmung unterbindenden Schicht 6A größer wird und die effektive Ladungsträgerkonzentration abnimmt.
  • Wie exemplarisch in 15 gezeigt, nimmt der EIN-Widerstand der Siliciumcarbid-Halbleitereinheit mit höher werdender Störstellenkonzentration der die Verarmung unterbindenden Schicht 6A ebenfalls ab. In einem Bereich, in dem Störstellenkonzentration hoch ist, wird die Änderungsrate jedoch gering.
  • Dies ist darin begründet, dass der Effekt, dass der Unterschied in der Störstellenkonzentration den Pfad für den Strom im EIN-Zustand bietet, der darunter gebildet wird, mit höher werdender Störstellenkonzentration der die Verarmung unterbindenden Schicht 6A geringer wird. Mit anderen Worten, dies ist darin begründet, dass die Änderung des Pfads des Stroms im EIN-Zustand in Bezug auf die Änderung der Konzentration der die Verarmung unterbindenden Schicht 6A mit höher werdender Störstellenkonzentration der die Verarmung unterbindenden Schicht 6A schwächer wird.
  • Wie exemplarisch in 16 gezeigt, nimmt der Wert eines Sättigungsstroms der Siliciumcarbid-Halbleitereinheit mit höher werdender Störstellenkonzentration der die Verarmung unterbindenden Schicht 6A beträchtlich zu.
  • Hierbei sind die Werte nicht auf jene beschränkt, die in den 14 bis 16 gezeigt sind, da die bevorzugte Änderungsrate von jeder der Eigenschaften der Siliciumcarbid-Halbleitereinheit in Abhängigkeit von der Strukturbedingung des verwendeten Elements unterschiedlich ist.
  • Somit wird die Schicht 23 mit einer hohen Konzentration, die das Fließen des Stroms unterstützt, bei der Siliciumcarbid-Halbleitereinheit der vorliegenden bevorzugten Ausführungsform in einer Kristallebene gebildet, in der die Schwellenspannung oder der EIN-Widerstand hoch ist, und die Schicht 24 mit einer geringen Konzentration, die das Fließen des Stroms gering hält, wird in einer Kristallebene gebildet, in der die Schwellenspannung oder der EIN-Widerstand gering ist. Wenn die Einheit eine derartige Struktur aufweist, ist es durch Einstellen der Störstellenkonzentration jeder Schicht möglich, die Kanal-Eigenschaften jeder Kristallebene zu steuern. Daher ist es möglich, eine Schwankung des Stroms in der Elementoberfläche aufgrund des Versatzwinkels θ zu reduzieren.
  • Dritte bevorzugte Ausführungsform
  • Es wird eine Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform beschrieben. Bei der folgenden Beschreibung werden Komponenten, die identisch mit jenen sind, die bei den vorstehend beschriebenen bevorzugten Ausführungsformen beschrieben sind, mit den gleichen Bezugszeichen dargestellt, und eine detaillierte Beschreibung derselben wird gegebenenfalls weggelassen.
  • Struktur der Siliciumcarbid-Halbleitereinheit
  • 9 ist ein Querschnitt, der schematisch eine exemplarische Struktur zur Erzielung einer Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform zeigt. In 9 ist eine Richtung auf dem Blatt Papier nach oben die [0001]-Richtung mit einem Versatzwinkel θ, eine Richtung auf dem Blatt Papier nach rechts ist die [11-20]-Richtung mit dem Versatzwinkel θ, und eine Richtung auf dem Blatt Papier nach vorn ist die [1-100]-Richtung.
  • Wie in 9 exemplarisch gezeigt, ist bei der Siliciumcarbid-Halbleitereinheit eine Grabenbodenflächen-Schutzschicht 8 mit einem Leitfähigkeitstyp, der entgegengesetzt zu jenem der Siliciumcarbid-Driftschicht 2 ist, an einer Bodenfläche des Grabens 7 ausgebildet.
  • Herstellungsverfahren für eine Siliciumcarbid-Halbleitereinheit
  • Die vorstehend beschriebene Struktur kann mittels eines Herstellungsverfahrens hergestellt werden, das nachstehend beschrieben ist. Nach einer Bildung des Grabens 7 mittels des gleichen Verfahrens, wie bei der ersten bevorzugten Ausführungsform beschrieben, wird die Grabenbodenflächen-Schutzschicht 8 unter Verwendung von Akzeptor-Störstellen mit einer Konzentration, die nicht geringer als 5 × 1017 cm-3 und nicht höher als 5 × 1018 cm-3 ist, an der Bodenfläche des Grabens 7 gebildet. Die Schutzschicht 8 an der Bodenfläche des Grabens kann mittels einer Ionenimplantation gebildet werden, oder die Schutzschicht 8 an der Bodenfläche des Grabens kann durch das Durchführen eines epitaxialen Aufwachsens im Inneren des Grabens 7 gebildet werden, nachdem der Graben 7 so tief wie die Dicke der Schutzschicht 8 an der Bodenfläche des Grabens gebildet worden ist.
  • Mit der vorstehend beschriebenen Struktur können die folgenden Effekte hervorgerufen werden.
  • Wenn eine hohe Spannung an der Siliciumcarbid-Halbleitereinheit anliegt, ist das elektrische Feld, das sich im Inneren der Siliciumcarbid-Driftschicht 2 ausbreitet, an der Bodenfläche des Grabens 7 konzentriert. Da die Gate-Isolierschicht 9 an der Bodenfläche des Grabens 7 ausgebildet ist, wird der Gate-Isolierschicht 9 eine Last auferlegt, wenn ein hohes elektrisches Feld an der Bodenfläche des Grabens 7 anliegt, und dies verursacht in einigen Fällen eine Verschlechterung der Zuverlässigkeit oder einen Durchbruch der Einheit.
  • Wie bei der ersten bevorzugten Ausführungsform und der zweiten bevorzugten Ausführungsform gezeigt, wird insbesondere dann, wenn eine Schicht mit einer hohen Störstellenkonzentration, wie beispielsweise die die Verarmung unterbindende Schicht 6, im Inneren der Siliciumcarbid-Driftschicht 2 ausgebildet ist, die elektrische Feldstärke dort höher, und die Durchschlagspannung der Siliciumcarbid-Halbleitereinheit ist in einigen Fällen reduziert.
  • Da die Grabenbodenflächen-Schutzschicht 8 mit einem Leitfähigkeitstyp, der entgegengesetzt zu jenem der Siliciumcarbid-Driftschicht 2 ist, bei der Siliciumcarbid-Halbleitereinheit der vorliegenden bevorzugten Ausführungsform an der Bodenfläche des Grabens 7 ausgebildet ist, wird das elektrische Feld an der Schutzschicht 8 an der Bodenfläche des Grabens konzentriert, und dies verhindert, dass ein hohes elektrisches Feld an der Bodenfläche des Grabens 7 anliegt. Ferner ist die Bodenfläche des Grabens 7 dem elektrischen Feld, das sich um die die Verarmung unterbindende Schicht 6 herum erstreckt, nicht direkt ausgesetzt. Daher ist die elektrische Feldstärke in der Siliciumcarbid-Driftschicht 2 reduziert, da sich eine Verarmungsschicht von der Schutzschicht 8 an der Bodenfläche des Grabens aus in die Siliciumcarbid-Driftschicht 2 hinein erstreckt.
  • Hierbei kann die Schutzschicht 8 an der Bodenfläche des Grabens mit der Source-Elektrode 11 elektrisch verbunden sein. Dies kann die Gate-Drain-Kapazität reduzieren und die Schalteigenschaften verbessern. Gleichzeitig ist es ferner möglich, das Aufwachsen der Verarmungsschicht von der Schutzschicht 8 an der Bodenfläche des Grabens aus zu unterstützen und den Effekt zu vergrößern, durch den das elektrische Feld in der Siliciumcarbid-Halbleitereinheit reduziert wird. Wie vorstehend beschrieben, ist es durch Bilden der Schutzschicht 8 an der Bodenfläche des Grabens möglich, die Zuverlässigkeit der Gate-Isolierschicht 9 und die Durchschlagspannung der Siliciumcarbid-Halbleitereinheit zu erhöhen.
  • Vierte bevorzugte Ausführungsform
  • Es wird eine Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform beschrieben. Bei der folgenden Beschreibung sind Komponenten, die identisch mit jenen sind, die bei den vorstehend beschriebenen Ausführungsformen beschrieben sind, mit den gleichen Bezugszeichen dargestellt, und eine detaillierte Beschreibung derselben wird gegebenenfalls weggelassen.
  • Struktur der Siliciumcarbid-Halbleitereinheit
  • 10 ist ein Querschnitt, der schematisch eine exemplarische Struktur zur Erzielung einer Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform zeigt. In 10 ist eine Richtung auf dem Blatt Papier nach oben die [0001]-Richtung mit einem Versatzwinkel θ, eine Richtung auf dem Blatt Papier nach rechts ist die [11-20]-Richtung mit dem Versatzwinkel θ, und eine Richtung auf dem Blatt Papier nach vorn ist die [1-100]-Richtung. Wie in 10 exemplarisch gezeigt, ist bei der Siliciumcarbid-Halbleitereinheit eine die Verarmung unterbindende Schicht 6B vom n-Typ mit einer Störstellenkonzentration, die höher als jene der Siliciumcarbid-Driftschicht 2 ist, an der unteren Oberfläche des Körperbereichs 5 ausgebildet.
  • die Verarmung unterbindende Schicht 6B ist in Kontakt mit der ersten seitlichen Wandoberfläche 13 des Grabens 7 und beabstandet von der zweiten seitlichen Wandoberfläche 14 des Grabens 7 positioniert. Ferner ist bei der Siliciumcarbid-Halbleitereinheit, wie exemplarisch in 10 gezeigt, eine Grabenbodenflächen-Schutzschicht 8A mit einem Leitfähigkeitstyp, der entgegengesetzt zu jenem der Siliciumcarbid-Driftschicht 2 ist, an der Bodenfläche des Grabens 7 ausgebildet.
  • Ein oberes Ende der Schutzschicht 8A an der Bodenfläche des Grabens ist tiefer als ein unteres Ende der Verarmungsschicht positioniert, die sich von dem Körperbereich 5 aus in die die Verarmung unterbindende Schicht 6B hinein erstreckt, und ist flacher als ein unteres Ende der Verarmungsschicht positioniert, die sich von dem Körperbereich 5 aus in die Siliciumcarbid-Driftschicht 2 hinein erstreckt.
  • Herstellungsverfahren für die Siliciumcarbid-Halbleitereinheit
  • Die vorstehend beschriebene Struktur kann mittels eines Herstellungsverfahrens hergestellt werden, das nachstehend beschrieben ist. Zunächst wird in einem Zustand, in dem der Körperkontaktbereich 4 und der Source-Bereich 3 an der Oberfläche der Siliciumcarbid-Driftschicht 2 ausgebildet sind und der Körperbereich 5 des Weiteren an einer Position in Kontakt mit der unteren Oberfläche des Source-Bereichs 3 und der unteren Oberfläche des Körperkontaktbereichs 4 ausgebildet ist, eine Maske über die obere Oberfläche des Körperkontaktbereichs 4 und die obere Oberfläche des Source-Bereichs 3 hinweg gebildet.
  • Die Maske weist ein Öffnung in einem Teil eines Bereichs auf, der sich von der oberen Oberfläche des Körperkontaktbereichs 4 aus in Richtung zu der [11-20]-Richtung mit dem Versatzwinkel θ hin erstreckt und bis zu der oberen Oberfläche des Source-Bereichs 3 reicht. In der oberen Oberfläche des Source-Bereichs 3 ist die Öffnung bis zu einer Position der ersten seitlichen Wandoberfläche 13 des Grabens 7 ausgebildet, der in einem späteren Schritt gebildet wird.
  • Dann wird durch das Durchführen einer Ionenimplantation von oberhalb der Maske in Richtung unterhalb des Körperbereichs 5 die die Verarmung unterbindende Schicht 6B gebildet, die eine Störstellenkonzentration aufweist, die höher als jene der Siliciumcarbid-Driftschicht 2 ist. Ferner kann durch epitaxiales Aufwachsen an der gleichen Position eine die Verarmung unterbindende Schicht 6B gebildet werden.
  • Die Schutzschicht 8A an der Bodenfläche des Grabens wird durch Ionenimplantation oder epitaxiales Aufwachsen so gebildet, dass das obere Ende der Schutzschicht 8A an der Bodenfläche des Grabens tiefer als eine Tiefe Y1, die später beschrieben ist, und flacher als eine Tiefe Y2, die später beschrieben ist, positioniert werden kann. Des Weiteren kann die Reihenfolge der Prozessschritte für die Bildung der die Verarmung unterbindenden Schicht 6B geändert werden.
  • Mit der vorstehend beschriebenen Struktur können die folgenden Effekte hervorgerufen werden.
  • Erstens ist der Pfad für den Strom im EIN-Zustand zwischen dem Körperbereich 5 vom p-Typ und der Schutzschicht 8A an der Bodenfläche des Grabens ausgebildet, in der Siliciumcarbid-Driftschicht 2, die durch die Bereiche vom p-Typ sandwichartig angeordnet ist, zeigt sich jedoch ein JFET(Sperrschicht-Feldeffekttransistor)-Effekt, und der Widerstand wird dadurch größer. Die Breite der Verarmungsschicht, die sich in einem pn-Übergang zwischen dem Bereich vom p-Typ und dem Bereich vom n-Typ von dem Bereich vom p-Typ zu dem Bereich vom n-Typ erstreckt, kann aus der nachstehend beschriebenen Gleichung 1 ermittelt werden.
  • Die Breite ln der Verarmungsschicht in dem Bereich vom n-Typ wird durch die Konzentration von Störstellen des p-Typs, die Konzentration von Störstellen des n-Typs und eine Spannung (eine Spannung im EIN-Zustand) berechnet, die in einem EIN-Zustand an der Drain-Elektrode 12 und der Source-Elektrode 11 anliegt.
    Gleichung 1 l n = N a N a + N d 2 ε s q ( 1 N a + 1 N d ) ( Ø b i − V a )
    Figure DE112016005558T5_0001
  • Beim Berechnen der Breite der Verarmungsschicht, die sich unterhalb des Körperbereichs 5 erstreckt, gibt in Gleichung 1 „Na“ eine Akzeptor-Konzentration des Körperbereichs 5 wieder, „Nd“ gibt eine Donator-Konzentration der die Verarmung unterbindenden Schicht 6B oder der Siliciumcarbid-Driftschicht 2 wieder, „εs“ gibt eine Halbleiter-Dielektrizitätskonstante wieder, „q“ gibt eine elektrische Elementarladung wieder, „ϕbi“ gibt ein Diffusionspotential wieder, und „Va“ gibt eine anliegende Spannung (eine Spannung im EIN-Zustand) wieder. Das Diffusionspotential ϕbi kann durch Verwendung der nachstehend beschriebenen Gleichung 2 erhalten werden.
    Gleichung 2 Ø b i = k T q ln N a N d n i 2
    Figure DE112016005558T5_0002
  • In Gleichung 2 gibt „k“ die Boltzmann-Konstante wieder, „T“ gibt eine Temperatur wieder, und „ni“ gibt eine intrinsische Ladungsträgerkonzentration wieder.
  • Wenn angenommen wird, dass die Breite der Verarmungsschicht, die sich von der unteren Oberfläche des Körperbereichs 5 aus in die die Verarmung unterbindende Schicht 6B hinein erstreckt, gleich ln1 ist, dann ist das untere Ende dieser Verarmungsschicht um ln1 tiefer als die untere Oberfläche des Körperbereichs 5 positioniert. Es wird angenommen, dass die Position des unteren Endes der Verarmungsschicht, die sich von unterhalb des Körperbereichs 5 in die die Verarmung unterbindende Schicht 6B hinein erstreckt, gleich der Tiefe Y1 ist.
  • Wenn ferner angenommen wird, dass die Breite der Verarmungsschicht, die sich von der unteren Oberfläche des Körperbereichs 5 aus in die Siliciumcarbid-Driftschicht 2 hinein erstreckt, gleich In2 ist, so ist das untere Ende dieser Verarmungsschicht um In2 tiefer als die untere Oberfläche des Körperbereichs 5 positioniert. Es wird angenommen, dass die Position des unteren Endes der Verarmungsschicht, die sich von unterhalb des Körperbereichs 5 in die Siliciumcarbid-Driftschicht 2 hinein erstreckt, gleich der Tiefe Y2 ist.
  • Bei der vorliegenden bevorzugten Ausführungsform kann die exemplarisch in 17 gezeigte Struktur erzielt werden, wenn der Graben 7 so gebildet wird, dass die Bodenfläche desselben tiefer als die Tiefe Y1 und flacher als die Tiefe Y2 positioniert ist. 17 ist ein Querschnitt, der eine exemplarische Struktur zur Erzielung der Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden bevorzugten Ausführungsform zeigt, wobei die Umgebung des Grabens vergrößert ist. In 17 ist eine Richtung auf dem Blatt Papier nach oben die [0001]-Richtung mit einem Versatzwinkel θ, eine Richtung auf dem Blatt Papier nach rechts ist die [11-20]-Richtung mit dem Versatzwinkel θ, und eine Richtung auf dem Blatt Papier nach vorn ist die [1-100]-Richtung.
  • Wie exemplarisch in 17 gezeigt, ist der Pfad für den Strom im EIN-Zustand an einer Position tiefer als die Tiefe Y1 ausgebildet, da das obere Ende der Schutzschicht 8A an der Bodenfläche des Grabens tiefer als die Tiefe Y1 in der Umgebung der ersten seitlichen Wandoberfläche 13 positioniert ist, in der die die Verarmung unterbindende Schicht 6B ausgebildet ist. Andererseits sind die zweite seitliche Wandoberfläche 14 und das Siliciumcarbid-Halbleitersubstrat 1 durch die Verarmungsschicht, die sich von der Schutzschicht 8A an der Bodenfläche des Grabens aus erstreckt, und die Verarmungsschicht voneinander getrennt, die sich von dem Körperbereich 5 aus erstreckt, da das obere Ende der Schutzschicht 8A an der Bodenfläche des Grabens flacher als die Tiefe Y2 in der Umgebung der zweiten seitlichen Wandoberfläche 14 positioniert ist, in der die die Verarmung unterbindende Schicht 6B nicht ausgebildet ist. Daher fließt der Strom im EIN-Zustand nicht.
  • Mit anderen Worten, unterhalb des Körperbereichs 5 in der (11-20)-Ebene mit dem Versatzwinkel θ ist die die Verarmung unterbindende Schicht 6B an einer Position in Kontakt mit der (11-20)-Ebene mit dem Versatzwinkel θ ausgebildet. Ferner ist unterhalb des Körperbereichs 5 in der (-1-120)-Ebene mit dem Versatzwinkel θ die Siliciumcarbid-Driftschicht 2 an einer Position in Kontakt mit der (-1-120)-Ebene mit dem Versatzwinkel θ ausgebildet. Dann kann die Tiefe des Grabens 7 wie folgt wiedergegeben werden.
    Gleichung 3 Tiefe Y 1 < Tiefe des Grabens < Tiefe Y 2
    Figure DE112016005558T5_0003
  • Daher ist es möglich, lediglich den Kanal zu deaktivieren, der in einer Ebene ausgebildet ist, in der es für den Strom schwierig ist zu fließen, mit anderen Worten, eine derartige Steuerung durchzuführen, dass in einer Ebene, in der es für den Strom schwierig ist zu fließen, keinerlei Kanal gebildet wird. Daher ist es möglich, eine Schwankung des Stroms in der Siliciumcarbid-Halbleitereinheit niedrig zu halten und die Zuverlässigkeit der Siliciumcarbid-Halbleitereinheit zu erhöhen. Ferner sind die Hauptoberfläche des Siliciumcarbid-Halbleitersubstrats 1 und die Richtung der Kristallachse mit dem Versatzwinkel nicht auf diese Beispiele beschränkt, wenngleich bei den vorstehend beschriebenen bevorzugten Ausführungsformen eine Siliciumcarbid-Halbleitereinheit beschrieben ist, bei der eine Hauptoberfläche des Siliciumcarbid-Halbleitersubstrats 1 einen Versatzwinkel aufweist, der zu der (0001)-Ebene in Richtung zu der [11-20]-Richtung hin geneigt ist. Daher handelt es sich bei der ersten seitlichen Wandoberfläche 13 des Grabens 7 in einem Fall, in dem die Hauptoberfläche des Siliciumcarbid-Halbleitersubstrats 1 nicht die (0001)-Ebene ist, oder in einem weiteren Fall, in dem die Hauptoberfläche des Siliciumcarbid-Halbleitersubstrats 1 einen Versatzwinkel aufweist, der in einer anderen Richtung als der [11-20]-Richtung geneigt ist, nicht um die (11-20)-Ebene mit dem Versatzwinkel θ, sondern um eine Ebene orthogonal zu der Richtung der Kristallachse mit einer Neigung des Versatzwinkels, und bei der zweiten seitlichen Wandoberfläche 14 handelt es sich außerdem nicht um die (-1-120)-Ebene mit dem Versatzwinkel θ, sondern um eine Ebene parallel zu der ersten seitlichen Wandoberfläche 13 und dieser gegenüberliegend, wobei die Gate-Elektrode 10 dazwischen eingefügt ist.
  • Des Weiteren muss der Versatzwinkel θ bei den jeweiligen Siliciumcarbid-Halbleitereinheiten der vorstehend beschriebenen bevorzugten Ausführungsformen lediglich größer als 0 Grad sein, und der Wert des Versatzwinkels θ ist nicht speziell beschränkt.
  • Effekte der vorstehend beschriebenen bevorzugten Ausführungsformen
  • Im Folgenden werden die Effekte der vorstehend beschriebenen bevorzugten Ausführungsformen beschrieben. Bei der folgenden Beschreibung kann, wenngleich die Effekte basierend auf den spezifischen Strukturen beschrieben werden, die in den vorstehend beschriebenen bevorzugten Ausführungsformen gezeigt sind, die Struktur durch irgendeine andere spezifische, in der vorliegenden Beschreibung gezeigte Struktur innerhalb des Umfangs ersetzt werden, in dem die gleichen Effekte hervorgerufen werden können.
  • Des Weiteren kann diese Ersetzung über eine Mehrzahl von bevorzugten Ausführungsformen hinweg durchgeführt werden. Mit anderen Worten, die jeweiligen Strukturen, die bei den verschiedenen bevorzugten Ausführungsformen gezeigt sind, können kombiniert werden, um die gleichen Effekte hervorzurufen.
  • Bei den vorstehend beschriebenen bevorzugten Ausführungsformen weist die Siliciumcarbid-Halbleitereinheit Folgendes auf: eine Siliciumcarbid-Driftschicht 2 des ersten Leitfähigkeitstyps, einen Körperbereich 5 des zweiten Leitfähigkeitstyps, einen Source-Bereich 3 des ersten Leitfähigkeitstyps, eine Mehrzahl von Gräben 7, eine Gate-Isolierschicht 9, eine Gate-Elektrode 10, eine Source-Elektrode 11, eine Drain-Elektrode 12 sowie eine die Verarmung unterbindende Schicht 6 des ersten Leitfähigkeitstyps. Die Siliciumcarbid-Driftschicht 2 ist an einer oberen Oberfläche eines Siliciumcarbid-Halbleitersubstrats 1 ausgebildet, das einen Versatzwinkel aufweist. Der Körperbereich 5 ist an einer oberen Oberfläche der Siliciumcarbid-Driftschicht 2 ausgebildet. Der Source-Bereich 3 ist teilweise an einer Oberflächenschicht des Körperbereichs 5 ausgebildet.
  • Die Mehrzahl von Gräben 7 durchdringt den Körperbereich 5 von einer oberen Oberfläche des Source-Bereichs 3 aus und reicht bis zu der Siliciumcarbid-Driftschicht 2. Die Gate-Isolierschicht 9 ist an einer Wandoberfläche im Inneren von jedem der Mehrzahl von Gräben 7 ausgebildet. Die Gate-Elektrode 10 ist so im Inneren von jedem der Mehrzahl von Gräben 7 ausgebildet, dass sie die Gate-Isolierschicht 9 bedeckt. Die Source-Elektrode 11 ist so ausgebildet, dass sie den Source-Bereich 3 bedeckt. Die Drain-Elektrode 12 ist auf der Seite einer unteren Oberfläche der Siliciumcarbid-Driftschicht 2 ausgebildet. Die die Verarmung unterbindende Schicht 6 ist an einer unteren Oberfläche des Körperbereichs 5 ausgebildet und weist eine Störstellenkonzentration auf, die höher als jene der Siliciumcarbid-Driftschicht 2 ist.
  • Die die Verarmung unterbindende Schicht 6 ist so positioniert, dass sie in einer Draufsicht sandwichartig zwischen der Mehrzahl von Gräben angeordnet ist. In einer Richtung mit dem Versatzwinkel des Siliciumcarbid-Halbleitersubstrats 1 unterscheidet sich ein Abstand zwischen der die Verarmung unterbindenden Schicht 6 und dem einen der Gräben 7 benachbart zu der die Verarmung unterbindenden Schicht 6 von einem anderen Abstand zwischen der die Verarmung unterbindenden Schicht 6 und dem anderen der Gräben 7 benachbart zu der die Verarmung unterbindenden Schicht 6.
  • Wenn der Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 klein ist, fließt der Strom problemlos herein, da der Pfad für den Strom im EIN-Zustand breit gehalten wird. Wenn der Abstand zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 andererseits groß ist, wird es für den Strom schwierig, hereinzufließen, da der Pfad für den Strom im EIN-Zustand eng wird.
  • Daher ist es bei einer derartigen Struktur durch Einstellen des Abstands zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 gemäß der Kristallebene möglich, den Unterschied des Stroms im EIN-Zustand zwischen den seitlichen Wandoberflächen jedes Grabens 7 niedrig zu halten und die Schwankung des Stroms und die Schwankung der Schwellenspannung in der Siliciumcarbid-Halbleitereinheit niedrig zu halten. Daher ist es möglich, eine Siliciumcarbid-Halbleitereinheit zu erzielen, die stabil ist und eine hohe Zuverlässigkeit sicherstellt.
  • Die in der vorliegenden Beschreibung gezeigten Komponenten, die sich von diesen Komponenten unterscheiden, können gegebenenfalls weggelassen werden. Mit anderen Worten, lediglich diese Komponenten können die vorstehend beschriebenen Effekte hervorrufen. Auch in einem Fall, in dem zumindest eine der anderen in der vorliegenden Beschreibung gezeigten Komponenten gegebenenfalls zu den vorstehend beschriebenen Komponenten hinzugefügt wird, d.h. in einem Fall, in dem die in der vorliegenden Beschreibung gezeigten Komponenten, die nicht als die vorstehend beschriebenen Komponenten beschrieben sind, zu den vorstehend beschriebenen Komponenten, können dennoch die gleichen vorstehend beschriebenen Effekte hervorgerufen werden.
  • Des Weiteren weist die Siliciumcarbid-Halbleitereinheit bei den vorstehend beschriebenen bevorzugten Ausführungsformen eine Grabenbodenflächen-Schutzschicht 8 des zweiten Leitfähigkeitstyps auf, die an einer Bodenfläche des Grabens 7 ausgebildet ist. Da eine derartige Struktur das Anliegen eines hohen elektrischen Felds an der Bodenfläche des Grabens 7 unterbinden kann, ist es möglich, die elektrische Feldstärke, die an der Gate-Isolierschicht 9 anliegt, zu reduzieren und die Zuverlässigkeit der Gate-Isolierschicht 9 zu erhöhen.
  • Des Weiteren ist bei den vorstehend beschriebenen bevorzugten Ausführungsformen ein Abstand zwischen der die Verarmung unterbindenden Schicht 6 und dem einen der Gräben 7 benachbart zu dieser in einer nach unten weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist, kleiner als ein anderer Abstand zwischen der die Verarmung unterbindenden Schicht 6 und dem anderen der Gräben 7 benachbart zu dieser in einer nach oben weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist.
  • Bei einer derartigen Struktur kann der Strompfad in der Umgebung des Kanalbereichs, der an der ersten seitlichen Wandoberfläche 13 ausgebildet ist, bei der es sich um eine Kristallebene handelt, in welcher der Strom problemlos fließt, enger gestaltet werden, indem die die Verarmung unterbindende Schicht 6 in der Umgebung nicht gebildet wird. Andererseits kann der Strompfad in der Umgebung des Kanalbereichs, der an der zweiten seitlichen Wandoberfläche 14 ausgebildet ist, bei der es sich um eine Kristallebene handelt, in welcher es für den Strom schwierig ist zu fließen, breiter gestaltet werden, indem die die Verarmung unterbindende Schicht in der Umgebung gebildet wird. Daher ist es möglich, den Unterschied der Ströme im EIN-Zustand zwischen den seitlichen Wandoberflächen jedes Grabens 7 niedrig zu halten und die Schwankungen des Stroms und die Schwankungen der Schwellenspannung in der Siliciumcarbid-Halbleitereinheit niedrig zu halten.
  • Bei den vorstehend beschriebenen bevorzugten Ausführungsformen befindet sich die die Verarmung unterbindende Schicht 6B in einer nach unten weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist, beabstandet von dem einen der Gräben 7 benachbart zu dieser. Dann ist die die Verarmung unterbindende Schicht 6B in einer nach oben weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist, in Kontakt mit dem anderen der Gräben 7 benachbart zu dieser positioniert.
  • Ferner ist die obere Oberfläche der Schutzschicht 8A an der Bodenfläche des Grabens tiefer als das untere Ende der Verarmungsschicht positioniert, die sich von dem Körperbereich 5 aus in die die Verarmung unterbindende Schicht 6B hinein erstreckt. Dabei ist die obere Oberfläche der Schutzschicht 8A an der Bodenfläche des Grabens flacher als das untere Ende der Verarmungsschicht positioniert, die sich von dem Körperbereich 5 aus in die Siliciumcarbid-Driftschicht 2 hinein erstreckt.
  • Bei einer derartigen Struktur ist es durch Deaktivieren lediglich des Kanals, der an der zweiten seitlichen Wandoberfläche 14 ausgebildet es, bei der es sich um eine Kristallebene handelt, in der es für den Strom schwierig ist zu fließen, und durch Steuern des Stroms derart, dass er nicht in dem Strompfad an der zweiten seitlichen Wandoberfläche 14 fließt, möglich, den Unterschied der Ströme im EIN-Zustand zwischen den seitlichen Wandoberflächen jedes Grabens 7 niedrig zu halten und die Schwankungen des Stroms und die Schwankungen der Schwellenspannung in der Siliciumcarbid-Halbleitereinheit niedrig zu halten.
  • Des Weiteren ist bei den vorstehend beschriebenen bevorzugten Ausführungsformen die Schwellenspannung in einem Feldeffekttransistor, der in einer nach unten weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist, an einer seitlichen Wandoberfläche des Grabens 7 ausgebildet ist, gleich jener in einem Feldeffekttransistor, der in einer nach oben weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist, an einer seitlichen Wandoberfläche des Grabens 7 ausgebildet ist.
  • Bei einer derartigen Struktur ist es durch Einstellen des Abstands zwischen der die Verarmung unterbindenden Schicht und der seitlichen Wandoberfläche des Grabens 7 gemäß der Kristallebene möglich, den Unterschied der Ströme im EIN-Zustand zwischen den seitlichen Wandoberflächen jedes Grabens 7 niedrig zu halten und die Schwankungen des Stroms und die Schwankungen der Schwellenspannung in der Siliciumcarbid-Halbleitereinheit niedrig zu halten.
  • Bei den vorstehend beschriebenen bevorzugten Ausführungsformen weist die Siliciumcarbid-Halbleitereinheit Folgendes auf: eine Siliciumcarbid-Driftschicht 2 des ersten Leitfähigkeitstyps, einen Körperbereich 5 des zweiten Leitfähigkeitstyps, einen Source-Bereich 3 des ersten Leitfähigkeitstyps, eine Mehrzahl von Gräben 7, eine Gate-Isolierschicht 9, eine Gate-Elektrode 10, eine Source-Elektrode 11, eine Drain-Elektrode 12 sowie eine die Verarmung unterbindende Schicht 6A des ersten Leitfähigkeitstyps.
  • Die Siliciumcarbid-Driftschicht 2 ist an einer oberen Oberfläche eines Siliciumcarbid-Halbleitersubstrats 1 ausgebildet, das einen Versatzwinkel aufweist. Der Körperbereich 5 ist an einer oberen Oberfläche der Siliciumcarbid-Driftschicht 2 ausgebildet. Der Source-Bereich 3 ist teilweise an einer Oberflächenschicht des Körperbereichs 5 ausgebildet. Die Mehrzahl von Gräben 7 durchdringt den Körperbereich 5 von einer oberen Oberfläche des Source-Bereichs 3 aus und reicht bis zu der Siliciumcarbid-Driftschicht 2. Die Gate-Isolierschicht 9 ist an einer Wandoberfläche im Inneren von jedem der Mehrzahl von Gräben 7 ausgebildet.
  • Die Gate-Elektrode 10 ist so im Inneren von jedem der Mehrzahl von Gräben 7 ausgebildet, dass sie die Gate-Isolierschicht 9 bedeckt. Die Source-Elektrode 11 ist so ausgebildet, dass sie den Source-Bereich 3 bedeckt. Die Drain-Elektrode 12 ist auf der Seite einer unteren Oberfläche der Siliciumcarbid-Driftschicht 2 ausgebildet. Die die Verarmung unterbindende Schicht 6A ist an einer unteren Oberfläche des Körperbereichs 5 ausgebildet und weist eine Störstellenkonzentration auf, die höher als jene der Siliciumcarbid-Driftschicht 2 ist.
  • Die die Verarmung unterbindende Schicht 6A ist so positioniert, dass sie in einer Draufsicht sandwichartig zwischen der Mehrzahl von Gräben 7 angeordnet ist. Die die Verarmung unterbindende Schicht 6A weist eine erste Schicht und eine zweite Schicht auf. Hierbei entspricht die Schicht 23 mit einer hohen Konzentration der ersten Schicht. Die Schicht 24 mit einer geringen Konzentration entspricht der zweiten Schicht. Die Schicht 23 mit einer hohen Konzentration ist auf einer nach unten weisenden Seite einer Kristallebene positioniert, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist. Die Schicht 24 mit einer geringen Konzentration ist an einer nach oben weisenden Seite der Kristallebene positioniert, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist. Die Schicht 23 mit einer hohen Konzentration weist eine Störstellenkonzentration auf, die höher als jene der Schicht 24 mit einer geringen Konzentration ist.
  • Bei einer derartigen Struktur ist es möglich, der Unterschied der Ströme im EIN-Zustand zwischen den seitlichen Wandoberflächen jedes Grabens 7 niedrig zu halten und die Schwankungen des Stroms und die Schwankungen der Schwellenspannung in der Siliciumcarbid-Halbleitereinheit niedrig zu halten, da die Schicht 24 mit einer geringen Konzentration auf einer Seite der ersten seitlichen Wandoberfläche 13 positioniert ist, bei der es sich um eine Kristallebene handelt, in welcher der Strom problemlos fließt, und die Schicht 23 mit einer hohen Konzentration auf einer Seite der zweiten seitlichen Wandoberfläche 14 positioniert ist, bei der es sich um eine Kristallebene handelt, in der es für den Strom schwierig ist zu fließen. Daher ist es möglich, eine Siliciumcarbid-Halbleitereinheit zu erzielen, die stabil ist und eine hohe Zuverlässigkeit sicherstellt.
  • Ferner ist bei den vorstehend beschriebenen bevorzugten Ausführungsformen ein Abstand zwischen der Schicht 23 mit einer hohen Konzentration und dem einen der Gräben 7 benachbart zu dieser in einer nach unten weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist, kleiner als ein anderer Abstand zwischen der Schicht 24 mit einer geringen Konzentration und dem anderen der Gräben 7 benachbart zu dieser in einer nach oben weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist.
  • Bei einer derartigen Struktur ist es durch Einstellen des Abstands zwischen der ersten seitlichen Wandoberfläche 13 und der Schicht 24 mit einer geringen Konzentration und des Abstands zwischen der zweiten seitlichen Wandoberfläche 14 und der Schicht 23 mit einer hohen Konzentration möglich, den Unterschied der Ströme im EIN-Zustand zwischen den seitlichen Wandoberflächen jedes Grabens 7 niedrig zu halten und die Schwankungen des Stroms und die Schwankungen der Schwellenspannung in der Siliciumcarbid-Halbleitereinheit niedrig zu halten.
  • Des Weiteren ist die Schutzschicht 8 an der Bodenfläche des Grabens bei den vorstehend beschriebenen Ausführungsformen mit der Source-Elektrode 11 elektrisch verbunden. Bei einer derartigen Struktur ist es möglich, die Gate-Drain-Kapazität zu reduzieren und die Schalteigenschaften zu verbessern. Ferner ist es möglich, das Aufwachsen der Verarmungsschicht von der Schutzschicht 8 an der Bodenfläche des Grabens aus zu unterstützen, um das elektrische Feld in der Siliciumcarbid-Driftschicht 2 zu reduzieren und die elektrische Feldstärke zu reduzieren, die an der Gate-Isolierschicht 9 anliegt.
  • Bei den vorstehend beschriebenen bevorzugten Ausführungsformen weist das Siliciumcarbid-Halbleitersubstrat 1 einen Versatzwinkel auf, der zu der (0001)-Ebene in Richtung zu der [11-20]-Achsenrichtung hin geneigt ist. Des Weiteren handelt es sich bei einer seitlichen Wandoberfläche des Grabens 7 in einer nach unten weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist, um eine (-1-120)-Ebene. Bei einer seitlichen Wandoberfläche des Grabens 7 in einer nach oben weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht 2 geneigt ist, handelt es sich um eine (11-20)-Ebene.
  • Bei einer derartigen Struktur ist es durch Einstellen des Abstands zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 gemäß der Kristallebene möglich, den Unterschied des Stroms im EIN-Zustand zwischen den seitlichen Wandoberflächen jedes Grabens 7 niedrig zu halten und die Schwankung des Stroms und die Schwankung der Schwellenspannung in der Siliciumcarbid-Halbleitereinheit niedrig zu halten.
  • Ferner ist der Versatzwinkel des Siliciumcarbid-Halbleitersubstrats 1 bei den vorstehend beschriebenen bevorzugten Ausführungsformen nicht kleiner als 1 Grad und nicht größer als 10 Grad. Bei einer derartigen Struktur ist es durch Einstellen des Abstands zwischen der die Verarmung unterbindenden Schicht 6 und der seitlichen Wandoberfläche des Grabens 7 gemäß der Kristallebene möglich, den Unterschied der Ströme im EIN-Zustand zwischen den seitlichen Wandoberflächen jedes Grabens 7 niedrig zu halten und die Schwankungen des Stroms und die Schwankungen der Schwellenspannung in der Siliciumcarbid-Halbleitereinheit niedrig zu halten.
  • Des Weiteren ist die Konzentration von Störstellen des ersten Leitfähigkeitstyps der die Verarmung unterbindenden Schicht 6 bei den vorstehend beschriebenen bevorzugten Ausführungsformen nicht geringer als 1 × 1017 cm-3 und nicht höher als 5 × 1017 cm-3. Bei einer derartigen Struktur ist es möglich, die Dicke der die Verarmung unterbindenden Schicht 6 zu reduzieren, da die Breite der Verarmungsschicht, die sich unterhalb des Körperbereichs 5 erstreckt, effektiv reduziert werden kann.
  • Variationen der vorstehend beschriebenen bevorzugten Ausführungsformen
  • Wenngleich die vorstehend beschriebenen bevorzugten Ausführungsformen in einigen Fällen zum Beispiel die Materialqualität, das Material, die Abmessung, die Form, die relative Anordnungsrelation oder die Ausführungsbedingung für jede Komponente beschreiben, sind diese in sämtlichen Aspekten nur beispielhaft, und die vorliegende Erfindung ist nicht auf jene beschränkt, die in der vorliegenden Beschreibung beschrieben sind.
  • Somit kann eine nicht beschränkte Anzahl von Modifikationen und Variationen, die nicht exemplarisch dargestellt sind, innerhalb des Umfangs der Erfindung realisiert werden, die in der vorliegenden Beschreibung offenbart ist. Beispiele dieser Modifikationen und Variationen weisen zum Beispiel Fälle auf, in denen zumindest eine Komponente verformt ist, in denen zumindest eine Komponente hinzugefügt oder weggelassen ist und in denen zumindest eine Komponente bei zumindest einer bevorzugten Ausführungsform herausgenommen und mit einer Komponente bei irgendeiner anderen bevorzugten Ausführungsform kombiniert wird.
  • Wenn die vorstehend beschriebenen bevorzugten Ausführungsformen angebe, dass „eine“ Komponenten enthalten ist, können auch „eine oder mehrere“ Komponenten enthalten sein, solange sich kein Widerspruch ergibt. Des Weiteren ist jede Komponente eine konzeptionelle Einheit, die Fälle aufweist, in denen die eine Komponenten aus einer Mehrzahl von Strukturen besteht, in denen die eine Komponente einem Teil einer Struktur entspricht und in denen eine Mehrzahl von Komponenten in der einen Struktur enthalten ist. Des Weiteren weist jede Komponente eine Struktur mit irgendeiner anderen Beschaffenheit oder Form auf, solange die gleiche Funktion ausgeführt werden kann.
  • Auf die Beschreibung in der vorliegenden Spezifikation kann für alle Zwecke wie auf die vorliegende Erfindung Bezug genommen werden, und sie wird nicht als der Stand der Technik angesehen.
  • Wenn bei den vorstehend beschriebenen bevorzugten Ausführungsformen eine Materialbezeichnung oder dergleichen verwendet wird, die nicht speziell spezifiziert ist, weist das Material auch ein solches auf, das irgendein anderes Additiv enthält, wie beispielsweise eine Legierung, solange sich kein Widerspruch ergibt.
  • Wenngleich es sich bei den vorstehend beschriebenen bevorzugten Ausführungsformen bei dem Halbleitersubstrat um ein Halbleitersubstrat vom n-Typ handelt, kann das Halbleitersubstrat auch eines vom p-Typ sein. Mit anderen Worten, wenngleich der MOSFET bei den vorstehend beschriebenen bevorzugten Ausführungsformen als ein Beispiel für die Siliciumcarbid-Halbleitereinheit beschrieben worden ist, kann auch ein Fall angenommen werden, bei dem die exemplarische Siliciumcarbid-Halbleitereinheit ein Bipolartransistor mit isoliertem Gate (IGBT) ist.
  • In einem Fall, in dem die exemplarische Siliciumcarbid-Halbleitereinheit ein IGBT ist, kann, wenngleich eine Schicht des zu jenem der Driftschicht entgegengesetzten Leitfähigkeitstyps an der unteren Oberfläche der Driftschicht positioniert ist, die Schicht, die an der unteren Oberfläche der Driftschicht positioniert ist, eine Schicht, die neu an der unteren Oberfläche der Driftschicht gebildet wird, oder ein Substrat sein, an dem die Driftschicht gebildet wird, wie in dem Fall, der bei den vorstehenden bevorzugten Ausführungsformen beschrieben ist.
  • Bezugszeichenliste
    • 1
    Siliciumcarbid-Halbleitersubstrat
    2
    Siliciumcarbid-Driftschicht
    3
    Source-Bereich
    4
    Körperkontaktbereich
    5
    Körperbereich
    6
    die Verarmung unterbindende Schicht
    6A
    die Verarmung unterbindende Schicht
    6B
    die Verarmung unterbindende Schicht
    7
    Graben
    8
    Schutzschicht an der Bodenfläche des Grabens
    8A
    Schutzschicht an der Bodenfläche des Grabens
    9
    Gate-Isolierschicht
    10
    Gate-Elektrode
    11
    Source-Elektrode
    12
    Drain-Elektrode
    13
    erste seitliche Wandoberfläche
    14
    zweite seitliche Wandoberfläche
    15
    dritte seitliche Wandoberfläche
    16
    vierte seitliche Wandoberfläche
    17
    Ebene
    18
    Ebene
    19
    Ebene
    20
    Ebene
    21
    Ebene
    22
    Winkel
    23
    Schicht mit einer hohen Konzentration
    24
    Schicht mit einer geringen Konzentration
    50
    Zwischen-Isolierschicht
    X1
    erster Abstand
    X2
    zweiter Abstand
    X3
    dritter Abstand
    X4
    vierter Abstand
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2011100967 A [0004]

Claims (13)

  1. Siliciumcarbid-Halbleitereinheit, die Folgendes aufweist: - eine Siliciumcarbid-Driftschicht (2) eines ersten Leitfähigkeitstyps, die an einer oberen Oberfläche eines Siliciumcarbid-Halbleitersubstrats (1) ausgebildet ist, das einen Versatzwinkel aufweist; - einen Körperbereich (5) eines zweiten Leitfähigkeitstyps, der an einer oberen Oberfläche der Siliciumcarbid-Driftschicht (2) ausgebildet ist; - einen Source-Bereich (3) des ersten Leitfähigkeitstyps, der teilweise an einer Oberflächenschicht des Körperbereichs (5) ausgebildet ist; - eine Mehrzahl von Gräben (7), die den Körperbereich (5) von einer oberen Oberfläche des Source-Bereichs (3) aus durchdringen und bis zu der Siliciumcarbid-Driftschicht (2) reichen; - eine Gate-Isolierschicht (9), die an einer Wandoberfläche im Inneren von jedem der Mehrzahl von Gräben (7) ausgebildet ist; - eine Gate-Elektrode (10), die so im Inneren von jedem der Mehrzahl von Gräben (7) ausgebildet ist, dass sie die Gate-Isolierschicht (9) bedeckt; - eine Source-Elektrode (11), die so ausgebildet ist, dass sie den Source-Bereich (3) bedeckt; - eine Drain-Elektrode (12), die auf der Seite einer unteren Oberfläche der Siliciumcarbid-Driftschicht (2) ausgebildet ist; - eine die Verarmung unterbindende Schicht (6, 6B) des ersten Leitfähigkeitstyps, die an einer unteren Oberfläche des Körperbereichs (5) ausgebildet ist und eine Störstellenkonzentration aufweist, die höher als jene der Siliciumcarbid-Driftschicht (2) ist, wobei - die die Verarmung unterbindende Schicht (6, 6B) so positioniert ist, dass sie in einer Draufsicht sandwichartig zwischen der Mehrzahl von Gräben (7) angeordnet ist, und - sich der Abstand zwischen der die Verarmung unterbindenden Schicht (6, 6B) und dem einen der Gräben (7) benachbart zu der die Verarmung unterbindenden Schicht (6, 6B) von dem Abstand zwischen der die Verarmung unterbindenden Schicht (6, 6B) und dem anderen der Gräben (7) benachbart zu der die Verarmung unterbindenden Schicht (6, 6B) in einer Richtung mit dem Versatzwinkel des Siliciumcarbid-Halbleitersubstrats (1) unterscheidet.
  2. Siliciumcarbid-Halbleitereinheit nach Anspruch 1, die ferner eine Grabenbodenflächen-Schutzschicht (8, 8A) des zweiten Leitfähigkeitstyps aufweist, die an einer Bodenfläche von jedem der Gräben (7) ausgebildet ist.
  3. Siliciumcarbid-Halbleitereinheit nach Anspruch 1 oder 2, wobei der Abstand zwischen einer seitlichen Wandoberfläche von jedem der Gräben (7) in einer nach unten weisenden Richtung einer Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, und der die Verarmung unterbindenden Schicht (6) benachbart zu dieser kleiner als der Abstand zwischen einer seitlichen Wandoberfläche von jedem der Gräben (7) in einer nach oben weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, und der die Verarmung unterbindenden Schicht (6) benachbart zu dieser ist.
  4. Siliciumcarbid-Halbleitereinheit nach Anspruch 2, wobei - die die Verarmungsschicht unterbindende Schicht (6B) beabstandet von dem einen der Gräben (7), der benachbart zu dieser ist, in einer nach unten weisenden Richtung einer Kristallebene positioniert ist, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, und in Kontakt mit dem anderen der Gräben (7), der benachbart zu dieser ist, in einer nach oben weisenden Richtung einer Kristallebene positioniert ist, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, und - eine obere Oberfläche der Schutzschicht (8A) an der Bodenfläche des Grabens tiefer als ein unteres Ende einer Verarmungsschicht, die sich von dem Körperbereich (5) aus in die die Verarmung unterbindende Schicht (6B) hinein erstreckt, und flacher als ein unteres Ende einer Verarmungsschicht positioniert ist, die sich von dem Körperbereich (5) aus in die Siliciumcarbid-Driftschicht (2) hinein erstreckt.
  5. Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei die Schwellenspannung eines Feldeffekttransistors, der in einer nach unten weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, an der seitlichen Wandoberfläche von jedem der Gräben (7) ausgebildet ist, gleich jener eines Feldeffekttransistors ist, der in der nach oben weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, an der seitlichen Wandoberfläche von jedem der Gräben (7) ausgebildet ist.
  6. Siliciumcarbid-Halbleitereinheit, die Folgendes aufweist: - eine Siliciumcarbid-Driftschicht (2) eines ersten Leitfähigkeitstyps, die an einer oberen Oberfläche eines Siliciumcarbid-Halbleitersubstrats (1) ausgebildet ist, das einen Versatzwinkel aufweist; - einen Körperbereich (5) eines zweiten Leitfähigkeitstyps, der an einer oberen Oberfläche der Siliciumcarbid-Driftschicht (2) ausgebildet ist; - einen Source-Bereich (3) des ersten Leitfähigkeitstyps, der teilweise an einer Oberflächenschicht des Körperbereichs (5) ausgebildet ist; - eine Mehrzahl von Gräben (7), die den Körperbereich (5) von einer oberen Oberfläche des Source-Bereichs (3) aus durchdringen und bis zu der Siliciumcarbid-Driftschicht (2) reichen; - eine Gate-Isolierschicht (9), die an einer Wandoberfläche im Inneren von jedem der Mehrzahl von Gräben (7) ausgebildet ist; - eine Gate-Elektrode (10), die so im Inneren von jedem der Mehrzahl von Gräben (7) ausgebildet ist, dass sie die Gate-Isolierschicht (9) bedeckt; - eine Source-Elektrode (11), die so ausgebildet ist, dass sie den Source-Bereich (3) bedeckt; - eine Drain-Elektrode (12), die auf der Seite einer unteren Oberfläche der Siliciumcarbid-Driftschicht (2) ausgebildet ist; und - eine die Verarmung unterbindende Schicht (6A) des ersten Leitfähigkeitstyps, die an einer unteren Oberfläche des Körperbereichs (5) ausgebildet ist und eine Störstellenkonzentration aufweist, die höher als jene der Siliciumcarbid-Driftschicht (2) ist, wobei - die die Verarmung unterbindende Schicht (6A) so positioniert ist, dass sie in einer Draufsicht sandwichartig zwischen der Mehrzahl von Gräben (7) angeordnet ist, - die die Verarmung unterbindende Schicht (6A) eine erste Schicht (23) aufweist, die auf einer nach unten weisenden Seite einer Kristallebene positioniert ist, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, und eine zweite Schicht (24) aufweist, die auf einer nach oben weisenden Seite der Kristallebene positioniert ist, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, und - die erste Schicht (23) eine Störstellenkonzentration aufweist, die höher als jene der zweiten Schicht (24) ist.
  7. Siliciumcarbid-Halbleitereinheit nach Anspruch 6, wobei der Abstand zwischen der ersten Schicht (23) und dem einen der Gräben (7) benachbart zu dieser in einer nach unten weisenden Richtung einer Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, kleiner als der Abstand zwischen der zweiten Schicht (24) und dem anderen der Gräben (7) benachbart zu dieser in einer nach oben weisenden Richtung der Kristallebene ist, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist.
  8. Siliciumcarbid-Halbleitereinheit nach Anspruch 6 oder 7, die ferner eine Grabenbodenflächen-Schutzschicht (8) des zweiten Leitfähigkeitstyps aufweist, die an einer Bodenfläche von jedem der Gräben (7) ausgebildet ist.
  9. Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 6 bis 8, wobei die Schwellenspannung eines Feldeffekttransistors, der in der nach unten weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, an der seitlichen Wandoberfläche von jedem der Gräben (7) ausgebildet ist, gleich jener eines Feldeffekttransistors ist, der in der nach oben weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, an der seitlichen Wandoberfläche von jedem der Gräben (7) ausgebildet ist.
  10. Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 2, 4 und 8, wobei die Schutzschicht (8, 8A) an der Bodenfläche des Grabens mit der Source-Elektrode (11) elektrisch verbunden ist.
  11. Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 1 bis 10, wobei - das Siliciumcarbid-Halbleitersubstrat (1) einen Versatzwinkel aufweist, der zu einer (0001)-Ebene in Richtung zu einer [11-20]-Achsenrichtung hin geneigt ist, - eine seitliche Wandoberfläche von jedem der Gräben (7) in einer nach unten weisenden Richtung einer Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, eine (-1-120)-Ebene ist, und - eine seitliche Wandoberfläche von jedem der Gräben (7) in einer nach oben weisenden Richtung der Kristallebene, die um den Versatzwinkel zu der oberen Oberfläche der Siliciumcarbid-Driftschicht (2) geneigt ist, eine (11-20)-Ebene ist.
  12. Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 1 bis 11, wobei der Versatzwinkel des Siliciumcarbid-Halbleitersubstrats (1) nicht kleiner als 1 Grad und nicht größer als 10 Grad ist.
  13. Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 1 bis 12, wobei die Konzentration von Störstellen des ersten Leitfähigkeitstyps der die Verarmung unterbindenden Schicht (6, 6A, 6B) nicht geringer als 1 × 1017 cm-3 und nicht höher als 5 × 1017 cm-3 ist.
DE112016005558.7T 2015-12-03 2016-09-29 Siliciumcarbid-Halbleitereinheit Active DE112016005558B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015236370 2015-12-03
JP2015-236370 2015-12-03
PCT/JP2016/078902 WO2017094339A1 (ja) 2015-12-03 2016-09-29 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
DE112016005558T5 true DE112016005558T5 (de) 2018-08-16
DE112016005558B4 DE112016005558B4 (de) 2023-01-12

Family

ID=58796873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016005558.7T Active DE112016005558B4 (de) 2015-12-03 2016-09-29 Siliciumcarbid-Halbleitereinheit

Country Status (5)

Country Link
US (1) US10199457B2 (de)
JP (1) JP6463506B2 (de)
CN (1) CN108292680B (de)
DE (1) DE112016005558B4 (de)
WO (1) WO2017094339A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015007172B4 (de) 2015-12-07 2022-10-27 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019091754A (ja) * 2017-11-13 2019-06-13 株式会社日立製作所 炭化ケイ素半導体装置、電力変換装置および炭化ケイ素半導体装置の製造方法
JP2019091796A (ja) * 2017-11-14 2019-06-13 トヨタ自動車株式会社 スイッチング素子とその製造方法
JP2022106563A (ja) * 2021-01-07 2022-07-20 三菱電機株式会社 半導体装置
DE112022001123T5 (de) * 2021-03-23 2023-12-21 Rohm Co., Ltd. Halbleiterbauteil

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522427B (zh) 2008-01-29 2014-07-30 富士电机株式会社 半导体装置
JP4793390B2 (ja) 2008-02-13 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5721351B2 (ja) 2009-07-21 2015-05-20 ローム株式会社 半導体装置
US8686439B2 (en) 2011-06-27 2014-04-01 Panasonic Corporation Silicon carbide semiconductor element
JP5673393B2 (ja) * 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
US9425261B2 (en) 2012-12-28 2016-08-23 Mitsubishi Electric Corporation Silicon-carbide semiconductor device and method for manufacturing the same
US9337271B2 (en) 2012-12-28 2016-05-10 Mitsubishi Electric Corporation Silicon-carbide semiconductor device and manufacturing method therefor
WO2014122919A1 (ja) * 2013-02-05 2014-08-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP2015065365A (ja) 2013-09-26 2015-04-09 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置およびその製造方法
DE112014004583T5 (de) * 2013-10-04 2016-08-18 Mitsubishi Electric Corporation Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
JP6199755B2 (ja) * 2014-01-27 2017-09-20 トヨタ自動車株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015007172B4 (de) 2015-12-07 2022-10-27 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit

Also Published As

Publication number Publication date
US10199457B2 (en) 2019-02-05
CN108292680A (zh) 2018-07-17
US20180358429A1 (en) 2018-12-13
JP6463506B2 (ja) 2019-02-06
CN108292680B (zh) 2021-01-22
WO2017094339A1 (ja) 2017-06-08
DE112016005558B4 (de) 2023-01-12
JPWO2017094339A1 (ja) 2018-04-19

Similar Documents

Publication Publication Date Title
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112015004374B4 (de) Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112013007363B4 (de) Halbleitervorrichtung
DE112016005558B4 (de) Siliciumcarbid-Halbleitereinheit
DE112013006262T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102013103219B4 (de) Rückwärts leitender Bipolartransistor mit isoliertem Gate
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102018115110B3 (de) Siliziumcarbid-halbleitervorrichtung
DE102013112009A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellengebiet und einem Randgebiet
DE102012206605A1 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE102019108062A1 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE112020002535T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102004054286A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE102018106967B3 (de) SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE102016106848A1 (de) Halbleitervorrichtung mit einem Transistor
WO2021037637A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final