DE112020002535T5 - Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE112020002535T5
DE112020002535T5 DE112020002535.7T DE112020002535T DE112020002535T5 DE 112020002535 T5 DE112020002535 T5 DE 112020002535T5 DE 112020002535 T DE112020002535 T DE 112020002535T DE 112020002535 T5 DE112020002535 T5 DE 112020002535T5
Authority
DE
Germany
Prior art keywords
layer
gate trench
ion implantation
type
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020002535.7T
Other languages
English (en)
Inventor
Masato Noborio
Takehiro Kato
Yusuke Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112020002535T5 publication Critical patent/DE112020002535T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

Ein Source-Bereich (4) ist aus einer Epitaxieschicht derart hergestellt, dass er die Dickenvariation eines Basis-Bereichs (3) und die Variation eines Schwellwerts Vt verringert. Außerhalb eines Zellenteils (RC) ist eine Seitenfläche eines Gate-Grabens (6) verglichen mit einer Seitenfläche eines Gate-Grabens (6) in dem Zellenteil (RC), die von der Epitaxieschicht des Source-Bereichs bereitgestellt ist, der mit dem Basis-Bereich in Kontakt ist, relativ zu einer Normalenrichtung einer Hauptfläche eines Substrats (1) geneigt. Dadurch kann, sogar wenn eine Gate-Isolierschicht (7) einen Dünnschichtabschnitt in dem Zellenteil aufweist, die Gate-Isolierschicht einen Dickschichtabschnitt außerhalb des Zellenteils aufweisen.

Description

  • Querverweis auf verwandte Anmeldungen
  • Diese Anmeldung basiert auf der am 23. Mai 2019 eingereichten japanischen Patentanmeldung Nr. 2019 - 96 864; deren Offenbarungsgehalt ist hierin durch Bezugnahme aufgenommen.
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Siliziumcarbid (SiC)-Halbleitervorrichtung die ein vertikales Halbleiterelement mit einer Gate-Graben-Struktur aufweist und aus SiC hergestellt ist, und ein Verfahren zum Herstellen derselben.
  • Stand der Technik
  • Bisher gab es eine SiC-Halbleitervorrichtung, die eine Gate-Graben-Struktur als eine Struktur aufweist, bei der eine Kanaldichte so erhöht ist, dass ein großer Strom fließen kann. In einer derartigen SiC-Halbleitervorrichtung werden ein p-Typ-Basis-Bereich und ein n+-Typ-Source-Bereich auf einer n-Typ-Driftschicht nacheinander gebildet und eine Gate-Graben-Struktur wird derart gebildet, dass sie sich von der Fläche des n+-Typ-Source-Bereichs durch den p-Typ-Basis-Bereich ausbreitet und die n-Typ-Driftschicht erreicht. Insbesondere wird der p-Typ-Basis-Bereich auf der n-Typ-Driftschicht epitaktisch aufgewachsen und dann wird eine n-Typ-Verunreinigung durch Ionenimplantation in den p-Typ-Basis-Bereich implantiert, um einen Teil des p-Typ-Basis-Bereichs in den n-Typ umzuwandeln, so dass ein n+-Typ-Source-Bereich gebildet wird (siehe zum Beispiel Patentliteratur 1).
  • Literatur zum Stand der Technik
  • Patentliteratur
  • [Patentliteratur 1] WO 2016 / 063 644 A
  • Kurzbeschreibung der Erfindung
  • Die während des Epitaxiewachstums verursachte Variation der Schichtdicke steigt jedoch wahrscheinlich an, wenn die aufzuwachsende Schichtdicke groß ist, aber die Variation im Bereich der Ionenimplantation nicht so groß ist. Folglich ist die Variation der Schichtdicke des p-Typ-Basis-Bereichs nach der Ionenimplantation die Variation, die der Schichtdicke durch das Epitaxiewachstum entspricht. Als Ergebnis ist in dem Fall, in dem der n+-Typ-Source-Bereich durch Ionenimplantation in den p-Typ-Basis-Bereich gebildet wird, die Dickenvariation des n+-Typ-Source-Bereichs klein, aber die Dickenvariation des p-Typ-Basis-Bereichs, in dem der Kanalbereich gebildet wird, groß. Folglich kann die Variation des Schwellwerts Vt auftreten.
  • Die Erfinder der vorliegenden Erfindung untersuchten eine Situation, in der nicht nur der p-Typ-Basis-Bereich durch Epitaxiewachstum gebildet wird, sondern auch der n+-Typ-Source-Bereich durch Epitaxiewachstum gebildet wird. Da als ein Ergebnis die Dickenvariation auf den p-Typ-Basis-Bereich und den n+-Typ-Source-Bereich verteilt wird, ist es möglich, die Dickenvariation des p-Typ-Basis-Bereichs zu reduzieren und somit die Variation des Schwellwerts Vt zu unterdrücken. Ferner kann in dem Fall, in dem der n+-Typ-Source-Bereich durch Epitaxiewachstum gebildet wird, die Gate-Graben-Struktur eine Seitenfläche aufweisen, die zur Fläche des n+-Typ-Source-Bereichs im Wesentlichen senkrecht ist.
  • Bei einer derartigen Konfiguration hat sich jedoch bestätigt, dass die Dicke einer Gate-Isolierschicht an der Ecke auf der Grabeneingangsseite reduziert ist und die Gate-Isolierschicht an dem verdünnten Abschnitt wahrscheinlich zerstört wird, wenn ein großes elektrisches Feld angelegt wird, was in einer Verschlechterung der Gate-Lebensdauer resultiert.
  • In der Gate-Graben-Struktur ist eine Gate-Abdeckung bzw. Gate-Liner, die die Gate-Elektrode zur Außenseite des Gate-Grabens ausbreitet, an mindestens einer der beiden Enden in Längsrichtung bereitgestellt. Die Abdeckung ist auch auf dem verdünnten Abschnitt der Gate-Isolierschicht angeordnet. Folglich wird angenommen, dass ein großes elektrisches Feld an den Abschnitt der Gate-Isolierschicht angelegt wird, der mit der Gate-Abdeckung bereitgestellt ist, und somit die Gate-Isolierschicht zerstört wird.
  • Es ist Aufgabe der vorliegenden Erfindung, eine SiC-Halbleitervorrichtung, die eine Struktur aufweist, die imstande ist, eine Veränderung des Schwellwerts Vt zu unterdrücken und eine Verringerung der Gate-Lebensdauer zu verhindern, sowie ein Verfahren zum Herstellen derselben bereitzustellen.
  • Eine Siliziumcarbid-Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung weist auf: ein Substrat eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, wobei das Substrat aus Siliziumcarbid hergestellt ist und eine Hauptfläche aufweist; eine Driftschicht des ersten Leitfähigkeitstyps, wobei die Driftschicht aus dem Siliziumcarbid hergestellt ist und eine niedrigere Verunreinigungskonzentration als die des Substrats aufweist, wobei die Driftschicht zu der Hauptfläche des Substrats benachbart angeordnet ist; einen Basis-Bereich des zweiten Leitfähigkeitstyps, wobei der Basis-Bereich aus dem Siliziumcarbid hergestellt ist und über der Driftschicht angeordnet ist; einen Source-Bereich des ersten Leitfähigkeitstyps, wobei der Source-Bereich eine höhere Verunreinigungskonzentration als die der Driftschicht aufweist und in dem Zellenteil über dem Basis-Bereich angeordnet ist, wobei der Source-Bereich eine Epitaxieschicht aus dem Siliziumcarbid zumindest an einem Teil, der mit dem Basis-Bereich in Kontakt ist, aufweist; eine Gate-Graben-Struktur, die in einem Gate-Graben angeordnet ist und eine Gate-Isolierschicht, die auf einer Innenwandfläche des Gate-Grabens angeordnet ist, und eine Gate-Elektrode, die auf dem Gate-Isolierschicht angeordnet ist, aufweist, wobei der Gate-Graben eine Tiefe von einer Frontfläche des Source-Bereichs bis zu einer Position, die tiefer als der Basis-Bereich ist, aufweist, wobei der Gate-Graben einen linearen Abschnitt aufweist, der eine Längsrichtung in einer Richtung definiert und sich von einem Zellenteil zu einer Position außerhalb des Zellenteils ausbreitet; eine isolierende Zwischenschicht, die über dem Source-Bereich und der Gate-Graben-Struktur angeordnet ist und ein Kontaktloch, das mit dem Source-Bereich verbunden ist, aufweist; eine erste Elektrode, die auf der Isolierenden Zwischenschicht angeordnet ist und durch das Kontaktloch mit dem Source-Bereich elektrisch verbunden ist; und eine zweite Elektrode, die mit einer Rückfläche des Substrats elektrisch verbunden ist. Ferner ist eine Seitenfläche des Gate-Grabens außerhalb des Zellenteils verglichen mit einer Seitenfläche des Gate-Grabens in dem Zellenteil, die durch die Epitaxieschicht des Source-Bereichs bereitgestellt ist, die bzw. der mit dem Basis-Bereich in Kontakt ist, relativ zu einer Normalenrichtung der Hauptfläche des Substrats geneigt bzw. schräg.
  • Da, wie oben beschrieben, zumindest der Abschnitt des Source-Bereichs, der mit dem Basis-Bereich in Kontakt ist, durch die Epitaxiewachstumsschicht bereitgestellt ist, ist es möglich, die Dickenvariation des Basis-Bereichs zu verringern und folglich die Variation des Schwellwerts Vt zu unterdrücken. Ferner ist die Seitenfläche des Gate-Grabens in einem Bereich außerhalb des Zellenteils verglichen mit der Seitenfläche des Gate-Grabens in dem Zellenteil, die durch die Epitaxiewachstumsschicht des Source-Bereichs bereitgestellt ist, der mit dem Basis-Bereich in Kontakt ist, relativ zur Normalenrichtung der Hauptfläche des Substrats geneigt bzw. schräg. Folglich kann, sogar falls die Gate-Isolierschicht einen Dünnschichtabschnitt im Zellenteil aufweist, die Gate-Isolierschicht einen Dickschichtabschnitt im Bereich außerhalb des Zellenteils aufweisen. Dadurch ist es möglich, die Zerstörung der Gate-Isolierschicht durch das Anlegen eines großen elektrischen Feldes an beiden Enden der Gate-Graben-Struktur in der Längsrichtung zu unterdrücken. Ferner ist es möglich, die Verschlechterung der Lebensdauer der Gate-Isolierschicht zu unterdrücken.
  • Ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß einem anderen Aspekt der vorliegenden Erfindung weist auf: Bereitstellen eines Substrats eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, wobei das Substrat aus Siliziumcarbid hergestellt ist und eine Hauptfläche aufweist; Bilden einer Driftschicht des ersten Leitfähigkeitstyps auf dem Substrat, wobei die Driftschicht aus dem Siliziumcarbid hergestellt ist und eine niedrigere Verunreinigungskonzentration als die des Substrats aufweist; Bilden eines Basis-Bereichs des zweiten Leitfähigkeitstyps auf der Driftschicht, wobei der Basis-Bereich aus dem Siliziumcarbid hergestellt ist; Bilden eines Source-Bereichs des ersten Leitfähigkeitstyps auf dem Basis-Bereich, wobei der Source-Bereich aus dem Siliziumcarbid durch ein Epitaxiewachstum hergestellt ist und eine höhere Verunreinigungskonzentration als die der Driftschicht aufweist; Bilden der Gate-Graben-Struktur durch Bilden eines Gate-Grabens, Bilden einer Gate-Isolierschicht auf einer Innenwandfläche des Gate-Grabens und Bilden einer Gate-Elektrode auf der Gate-Isolierschicht, wobei der Gate-Graben so gebildet ist, dass er sich von einer Frontfläche des Source-Bereichs zu einer Position, die tiefer als der Basis-Bereich ist, ausbreitet und einen linearen Abschnitt, der eine Längsform bzw. longitudinale Form in einer Richtung definiert und sich von dem Zellenteil zu einer Position außerhalb des Zellenteils ausbreitet, aufweist; Bilden einer isolierenden Zwischenschicht über dem Source-Bereich und der Gate-Graben-Struktur, wobei der isolierende Zwischenschicht ein Kontaktloch, das mit dem Source-Bereich verbunden ist, aufweist; Bilden einer ersten Elektrode, die mit dem Source-Bereich durch das Kontaktloch elektrisch verbunden ist; und Bilden einer zweiten Elektrode, die zu einer Rückfläche des Substrats benachbart. Ferner weist das Bilden der Gate-Graben-Struktur Neigen der Seitenfläche des Gate-Grabens außerhalb des Zellenteils, verglichen zu einer Seitenfläche des Gate-Grabens im Zellenteil, die von einem Abschnitt des Source-Bereichs bereitgestellt ist, der mit dem Basis-Bereich in Kontakt ist und durch Epitaxiewachstum gebildet wird, relativ zu einer normalen Richtung zur Hauptfläche des Substrats auf.
  • Wie oben beschrieben, ist es möglich, durch Bilden des Source-Bereichs auf dem Basis-Bereich durch Epitaxiewachstum die Dickenvariation des Basis-Bereichs zu verringern und dadurch die Variation des Schwellwerts Vt zu unterdrücken. Ferner ist beim Bilden der Gate-Graben-Struktur die Seitenfläche des Gate-Grabens verglichen mit der Seitenfläche des Gate-Grabens im Zellenteil, die von der Epitaxieschicht des Source-Bereichs bereitgestellt ist, der mit dem Basis-Bereich in Kontakt ist, relativ zur Normalenrichtung der Hauptfläche des Substrats außerhalb des Zellenteils geneigt. Folglich kann die Gate-Isolierschicht, auch wenn die Gate-Isolierschicht einen Dünnschichtabschnitt im Zellenteil aufweist, einen Dickschichtabschnitt außerhalb des Zellenteils aufweisen. Dadurch ist es möglich, die Zerstörung der Gate-Isolierschicht durch das Anlegen eines großen elektrischen Feldes an beiden Enden der Gate-Graben-Struktur in Längsrichtung zu unterdrücken und die Verschlechterung der Lebensdauer des Gate-Isolierschicht zu verhindern.
  • Es ist anzumerken, dass die in Klammern gesetzten Bezugszeichen, die den jeweiligen Komponenten und dergleichen beigefügt sind, ein Beispiel für die Entsprechung zwischen diesen Komponenten und dergleichen und den spezifischen Bauteilen und dergleichen, die in den nachfolgend beschriebenen Ausführungsformen vorhanden sind, darstellen.
  • Figurenliste
    • 1 ist ein Diagramm, das ein oberes Layout einer SiC-Halbleitervorrichtung gemäß einer ersten Ausführungsform schematisch zeigt;
    • 2 ist eine Querschnittansicht entlang einer Linie II-II in 1;
    • 3 ist eine Querschnittansicht und eine perspektivische Ansicht entlang der Linie III-III in 1, bei der ein Teil über einer isolierenden Zwischenschicht weggelassen ist;
    • 4 ist eine Querschnittansicht entlang einer Linie IV-IV in 1;
    • 5 ist eine Querschnittansicht entlang einer Linie V-V in 1;
    • 6A ist eine Querschnittansicht, die einen Prozess zum Herstellen der SiC-Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt;
    • 6B ist eine Querschnittansicht, die einen Prozess zum Herstellen der SiC-Halbleitervorrichtung im Anschluss an 6A zeigt;
    • 6C ist eine Querschnittansicht, die einen Prozess zum Herstellen der SiC-Halbleitervorrichtung im Anschluss an 6B zeigt;
    • 6D ist eine Querschnittansicht, die einen Prozess zum Herstellen der SiC-Halbleitervorrichtung im Anschluss an 6C zeigt;
    • 6E ist eine Querschnittansicht, die einen Prozess zum Herstellen der SiC-Halbleitervorrichtung im Anschluss an 6D zeigt;
    • 6F ist eine Querschnittansicht, die einen Prozess zum Herstellen der SiC-Halbleitervorrichtung im Anschluss an 6E zeigt;
    • 6G ist eine Querschnittansicht, die einen Prozess zum Herstellen der SiC-Halbleitervorrichtung im Anschluss an 6F zeigt;
    • 6H ist eine Querschnittansicht, die einen Prozess zum Herstellen der SiC-Halbleitervorrichtung im Anschluss an 6G zeigt; und
    • 7 ist ein Diagramm, das ein Layout einer oberen Fläche eines Spitzenabschnitts einer Gate-Graben-Struktur in einer SiC-Halbleitervorrichtung gemäß einer zweiten Ausführungsform schematisch zeigt.
  • Beschreibung von Ausführungsformen
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Figuren beschrieben. In den nachfolgend beschriebenen Ausführungsformen werden die gleichen oder gleichwertige Teile mit den gleichen Bezugszeichen gekennzeichnet.
  • (Erste Ausführungsform)
  • Es wird eine erste Ausführungsform beschrieben. Als ein Beispiel wird eine SiC-Halbleitervorrichtung beschrieben, in der ein invertierter MOSFET als vertikales Halbleiterelement, das eine Gate-Graben-Struktur aufweist, gebildet ist.
  • Eine in 1 gezeigte SiC-Halbleitervorrichtung weist einen Zellenteil RC, der mit einem MOSFET, der eine Gate-Graben-Struktur aufweist, gebildet ist, und einen äußeren Peripherieteil RO, der den Zellenteil RC umgibt, auf. Der äußere Peripherieteil RO weist einen Schutzringteil RG und einen Verbindungsteil RJ, der im Inneren des Schutzringteils RG, d.h. zwischen dem Zellenteil RC und dem Schutzringteil RG, angeordnet ist, auf. Obwohl 1 keine Querschnittansicht ist, wird teilweise eine Schraffur gezeigt, um die Figur leichter verständlich zu machen.
  • Wie in 2 gezeigt, ist die SiC-Halbleitervorrichtung unter Verwendung eines n+-Typ-Substrats 1, das aus SiC hergestellt ist, gebildet. Eine n--Typ-Verunreinigungsschicht, eine n--Typ-Stromdispersionsschicht 2a, ein p-Typ-Basis-Bereich 3 und ein n+-Typ-Source-Bereich 4, die aus SiC hergestellt sind, werden auf der Hauptfläche des n+-Typ-Substrats 1 epitaktisch übereinander gewachsen.
  • Das n+-Typ-Substrat 1 weist zum Beispiel eine n-Typ-Verunreinigungskonzentration von 1,0 × 1019/cm3 auf, und eine Fläche des n+-Typ-Substrats 1 ist eine (0001)-Si-Fläche. Die n--Typ-Verunreinigungsschicht 2 weist zum Beispiel eine n-Typ-Verunreinigungskonzentration von 0,5 × 1016/cm3 bis 2,0 × 1016/cm3 auf. Die n-Typ-Stromdispersionsschicht 2a weist eine höhere n-Typ-Verunreinigungskonzentration, d.h. einen niedrigeren Widerstand als die n--Typ-Verunreinigungsschicht 2, auf und hat die Aufgabe, den JFET-Widerstand zu verringern, indem sie einen Strom über einen größeren Bereich verteilt bzw. dispergiert und fließen lässt. Zum Beispiel weist die n-Typ-Stromdispersionsschicht 2a eine Dicke von z. B. 8 x 1016/cm3 und eine Dicke von 0,5 µm auf. Obwohl die n--Typ-Verunreinigungsschicht 2 und die n-Typ-Stromdispersionsschicht 2a der Einfachheit halber als unterschiedliche Schichten beschrieben werden, bilden beide Schichten, n-Typ-Verunreinigungsschicht 2 und n--Typ-Stromdispersionsschicht 2a, eine Driftschicht.
  • Zusätzlich ist der p-Typ-Basis-Bereich 3 ein Bereich, in dem ein Kanalbereich gebildet ist. Der p-Typ-Basis-Bereich 3 weist zum Beispiel eine Verunreinigungskonzentration von etwa 2,0 × 1017/cm3 und eine Dicke von 300 nm auf. Der n+-Typ-Source-Bereich 4 weist eine höhere Verunreinigungskonzentration als die n--Typ-Verunreinigungsschicht 2 auf. Der n+-Typ-Source-Bereich 4 weist eine n-Typ-Verunreinigungskonzentration von z. B. 2,5 × 1018 bis 1,0 × 1019/cm3 in einem Flächenabschnitt und eine Dicke von etwa 0,5 µm auf.
  • Im Zellenteil RC befinden sich der p-Typ-Basis-Bereich 3 und der n+-Typ-Source-Bereich 4 auf der Fläche des n+-Typ-Substrats 1. In einem Verbindungsteil RJ wird der n+-Typ-Source-Bereich 4 durch eine Ionenimplantationsschicht 31 ersetzt, die später beschrieben wird. Im Schutzringteil RG wird ein Vertiefungsabschnitt 20 bzw. Aussparungsabschnitt so gebildet, dass er den n+-Typ-Source-Bereich 4 oder die Ionenimplantationsschicht 31 und den p-Typ-Basis-Bereich 3 durchdringt und die n-Typ-Stromdispersionsschicht 2a erreicht.
  • Im Zellenteil RC wird die p-Typ-Tiefenschicht 5 bzw. tiefe p-Typ-Schicht so gebildet, dass sie den n+-Typ-Source-Bereich 4 und den p-Typ-Basis-Bereich 3 durchdringt und die n-Typ-Stromdispersionsschicht 2a erreicht. Die p-Typ-Tiefenschicht 5 weist eine höhere p-Typ-Verunreinigungskonzentration als der p-Typ-Basis-Bereich 3 auf. Insbesondere ist eine Vielzahl der p-Typ-Tiefenschichten 5 in streifenförmigen Gräben 5a angeordnet, die in der n-Typ-Stromdispersionsschicht 2a in gleichen Abständen, ohne sich zu überschneiden, angeordnet sind und durch eine durch Epitaxiewachstum gebildeten p-Typ-Epitaxieschicht bereitgestellt werden. Der Graben 5a weist zum Beispiel eine Breite von 1 µm oder weniger und ein Längenverhältnis von 2 oder mehr auf.
  • Zum Beispiel weist jede p-Typ-Tiefenschicht 5 eine p-Typ-Verunreinigungskonzentration von etwa 1,0 × 1017 bis 1,0 × 1019/cm3, eine Breite von etwa 0,7 µm und eine Tiefe von etwa 2,0 µm auf. Der tiefste untere Abschnitt jeder p-Typ-Tiefenschicht 5 befindet sich an der gleichen Position wie eine Grenzposition zwischen der n-Typ-Stromdispersionsschicht 2a und der n--Typ-Verunreinigungsschicht 2 oder an einer Position, die näher am p-Typ-Basis-Bereich 3 als die Grenzposition ist. Das heißt, die p-Typ-Tiefenschicht 5 und die n-Typ-Stromdispersionsschicht 2a sind so gebildet, dass sie die gleiche Tiefe aufweisen, oder die n-Typ-Stromdispersionsschicht 2a ist in einer tieferen Tiefe als die p-Typ-Tiefenschicht 5 gebildet. Wie in 1 gezeigt, wird die p-Typ-Tiefenschicht 5 von einem Ende zum anderen Ende des Zellenteils RC gebildet. Die p-Typ-Tiefenschicht 5 weist die gleiche Längsrichtung wie die Gate-Graben-Struktur, die später beschrieben wird, auf und breitet sich über beide Enden der Gate-Graben-Struktur weiter aus, um sich mit einer später beschriebenen p-Typ-Verbindungsschicht 30 zu verbinden, die sich außerhalb des Zellenteils RC ausbreitet.
  • Ferner wird ein Gate-Graben 6 gebildet, um den p-Typ-Basis-Bereich 3 und den n+-Typ-Source-Bereich 4 zu durchdringen und die n--Typ-Verunreinigungsschicht 2 zu erreichen. Zum Beispiel weist der Gate-Graben 6 eine Breite von 0,8 µm und eine Tiefe von 1,0 µm auf. Der Gate-Graben 6 ist nicht nur im Zellenteil RC gebildet, sondern ragt auch vom Zellenteil RC zum Verbindungsteil RJ vor. Der oben beschriebene p-Typ-Basis-Bereich 3, der n+-Typ-Source-Bereich 4 und die Ionenimplantationsschicht 31 sind so angeordnet, dass sie mit den Seitenflächen des Gate-Grabens 6 in Kontakt sind. Insbesondere bildet der n+-Typ-Source-Bereich 4 im Zellenteil RC eine Seitenfläche des Gate-Grabens 6 auf einer Eingangsseite des Gate-Grabens 6, und im Verbindungsteil RJ bildet die Ionenimplantationsschicht 31 eine Seitenfläche des Gate-Grabens auf einer Eingangsseite des Gate-Grabens 6. Der Gate-Graben 6 ist so ausgebildet, dass er einen linearen Abschnitt aufweist, der eine Breitenrichtung in einer linken und rechten Richtung von 2, eine Längsrichtung in einer Richtung senkrecht zur Papierfläche von 2 und eine Tiefenrichtung in einer Auf- und Abwärtsrichtung in 2 definiert. Wie in 1 gezeigt, weist der Gate-Graben 6 nur einen linearen Abschnitt im Zellenteil RC auf. In der vorliegenden Ausführungsform weist der Gate-Graben 6 ferner auch im Verbindungsabschnitt RJ nur einen linearen Abschnitt auf. Eine Vielzahl von Gate-Graben 6 wird bereitgestellt. Die Gate-Gräben 6 sind in gleichen Abständen parallel angeordnet und bilden eine Streifenform, und jeder der Gate-Gräben 6 ist zwischen den p-Typ-Tiefenschichten 5 angeordnet.
  • In der vorliegenden Ausführungsform ist, wie in den 2, 3 und 5 gezeigt, die Form der Seitenflächen des Gate-Grabens 6 im Inneren des Zellenteils RC und im Inneren des Verbindungsteils RJ unterschiedlich. Insbesondere ist im Zellenteil RC die Seitenfläche des Gate-Grabens 6 zur Hauptfläche des n+-Typ-Substrats 1 senkrecht. Im Verbindungsteil RJ ist die Fläche des Eingangsabschnitts des Gate-Grabens 6 relativ zur Normalenrichtung der Hauptfläche des n+-Typ-Substrats 1 derart geneigt, dass die Breite des Grabens am Eingangsabschnitt des Grabens breiter als am Bodenabschnitt ist. Wie in 4 gezeigt, ist am Spitzenabschnitt des Gate-Grabens 6 die Fläche des Eingangsabschnitts des Gate-Grabens 6 gegenüber der Normalenrichtung der Hauptfläche des n+-Typ-Substrats 1 in ähnlicher Weise geneigt wie die Seitenfläche des Gate-Grabens 6 im Verbindungsteil RJ. Nachfolgend werden die geneigten Abschnitte der Seitenfläche und der Spitzenabschnitt des Gate-Grabens 6 als die geneigten Abschnitte bezeichnet.
  • Ein Abschnitt des p-Typ-Basis-Bereichs 3, der sich an der Seitenfläche des Gate-Grabens 6 befindet, fungiert als Kanalbereich, der während des Betriebs des vertikalen MOSFET den n+-Typ-Source-Bereich 4 und die n--Typ-Verunreinigungsschicht 2 verbindet. Eine Gate-Isolierschicht 7 ist auf der Innenwandfläche des Gate-Grabens 6, die den Kanalbereich aufweist, gebildet. Die Gate-Isolierschicht 7 ist aus einer thermischen Oxidschicht hergestellt. Eine Gate-Elektrode 8, die aus dotiertem Poly-Si hergestellt ist, ist auf einer Fläche der Gate-Isolierschicht 7 gebildet. Somit ist der Gate-Graben 6 mit der Gate-Isolierschicht 7 und der Gate-Elektrode 8 gefüllt. Als Ergebnis wird eine Gate-Graben-Struktur gebildet.
  • Die Gate-Isolierschicht 7 ist auf der gesamten Innenwandfläche des Gate-Grabens 6 gebildet. Die Dicke der Gate-Isolierschicht 7 ist jedoch in Abhängigkeit von einer Position unterschiedlich. Insbesondere in einem Teil des Gate-Grabens 6, der sich im Inneren des Zellenteils RC, d.h. in einem Teil des Gate-Grabens 6, in dem die Seitenfläche durch den n+-Typ-Source-Bereich 4 bereitgestellt ist und die Seitenfläche zur Hauptfläche des n+-Typ-Substrats 1 senkrecht ist, befindet, ist die Dicke der Gate-Isolierschicht 7 an einer Ecke des Eingangs des Gate-Grabens 6 dünn. Nachfolgend wird der Abschnitt der Gate-Isolierschicht 7, der in diesem Abschnitt ausgedünnt ist, als Dünnschichtabschnitt 7a bezeichnet. In einem Teil des Gate-Grabens 6, der sich im Verbindungsabschnitt RJ außerhalb des Zellenteils RC, d.h. in einem Teil des Gate-Grabens 6, in dem die später beschriebene Ionenimplantationsschicht 31 auf der Seitenfläche gebildet wird und die Seitenfläche den geneigten Abschnitt aufweist, befindet, ist die Dicke der Gate-Isolierschicht 7 dicker als die Dicke des Dünnschichtabschnitts 7a. Nachfolgend wird die Gate-Isolierschicht 7 in diesem Teil als Dickschichtabschnitt 7b bezeichnet.
  • Ferner wird auf den Flächen des n+-Typ-Source-Bereichs 4 und der p-Typ-Tiefenschicht 5 sowie auf der Gate-Elektrode 8 über eine isolierende Zwischenschicht 10 eine Source-Elektrode 9, die einer ersten Elektrode entspricht, gebildet. Die Source-Elektrode 9 ist aus mehreren Metallen, zum Beispiel Ni/Al und dergleichen, hergestellt. Von den mehreren Metallen ist mindestens ein Abschnitt, der in Kontakt mit einem n-Typ-SiC ist, insbesondere mindestens ein Abschnitt, der mit dem n+-Typ-Source-Bereich 4 in Kontakt ist, aus einem Metall hergestellt, das einen ohmschen Kontakt mit dem n-Typ-SiC aufweisen kann. Ferner ist von den mehreren Metallen mindestens ein Abschnitt, der mit einem p-Typ-SiC in Kontakt ist, insbesondere ein Abschnitt, der mit den p-Typ-Tiefenschichten 5 in Kontakt ist, aus einem Metall hergestellt, das einen ohmschen Kontakt mit dem p-Typ-SiC aufweisen kann. Die Source-Elektrode 9 ist elektrisch isoliert, da sie auf der isolierenden Zwischenschicht 10 gebildet ist. Die Source-Elektrode 9 steht über ein in der isolierenden Zwischenschicht 10 gebildetes Kontaktloch mit dem n+-Typ-Source-Bereich 4 und den p-Typ-Tiefenschichten 5 in elektrischem Kontakt.
  • Ferner ist eine Drain-Elektrode 11, die einer zweiten Elektrode entspricht, auf einer Rückfläche des n+-Typ-Substrats 1 gebildet, um mit dem n+-Typ-Substrat 1 elektrisch verbunden zu sein. Eine derartige Struktur bildet einen n-Kanal-Inversions-MOSFET mit Gate-Graben-Struktur. Eine Vielzahl von derartigen MOSFETs ist angeordnet, um den Zellenteil RC zu bilden.
  • Andererseits wird der Schutzringteil RG mit dem Vertiefungsabschnitt 20 gebildet, der die später beschriebene Ionenimplantationsschicht 31 und den p-Typ-Basis-Bereich 3 durchdringt und, wie oben beschrieben, die n-Typ-Stromdispersionsschicht 2a erreicht. Folglich sind an einer vom Zellenteil RC entfernten Position die Ionenimplantationsschicht 31 und der p-Typ-Basis-Bereich 3 entfernt, und die n-Typ-Stromdispersionsschicht 2a ist exponiert. Ferner ragen der Zellenteil RC und der Verbindungsabschnitt RJ, die sich an einer Innenseite des Vertiefungsabschnitts 20 befinden, in der Dickenrichtung des n+-Typ-Substrats 1 inselförmig hervor, um dadurch einen Mesateil RM zu bilden. An der Seitenfläche des Vertiefungsabschnitts 20, d.h. an der Grenzposition zwischen dem Mesateil RM und dem Vertiefungsabschnitt 20, ist die Ecke des Mesateils RM geneigt. Die Gate-Isolierschicht 7 wird auch in dem Vertiefungsabschnitt 20 gebildet, und die isolierende Zwischenschicht 10 wird auf der Gate-Isolierschicht 7 gebildet. Ein Rest 8a des Poly-Si, das zum Bilden der Gate-Elektrode 8 verwendet wurde, kann jedoch an der Grenzposition zwischen dem Vertiefungsabschnitt 20 und dem Mesateil RM verbleiben.
  • Ferner ist eine Vielzahl von p-Typ-Schutzringen 21 in einem Flächenabschnitt der n-Typ-Stromdispersionsschicht 2a, der sich unter dem Vertiefungsabschnitt 20 befindet, so bereitgestellt, dass sie den Zellenteil RC umgibt. In der vorliegenden Ausführungsform weisen die p-Typ-Schutzringe 21 jeweils eine rechteckige Form mit vier abgerundeten Ecken auf. Alternativ kann der p-Typ-Schutzring 21 auch eine andere Rahmenform aufweisen, wie etwa eine runde Form. Der p-Typ-Schutzring 21 ist in einem in der n-Typ-Stromdispersionsschicht 2a gebildeten Graben 21a angeordnet und ist aus einem durch Epitaxiewachstum gebildeten p-Typ-Epitaxieschicht hergestellt. Der Graben 21a weist zum Beispiel eine Breite von 1 µm oder weniger und ein Längenverhältnis von 2 oder mehr auf.
  • Jedes Teil, das den p-Typ-Schutzring 21 bildet, weist in ähnlicher Weise wie die p-Typ-Tiefenschichten 5 die oben beschriebene Struktur auf. Der p-Typ-Schutzring 21 ist von der p-Typ-Tiefenschicht 5, die eine gerade lineare Form aufweist, insofern unterschiedlich, als der p-Typ-Schutzring 21 eine lineare Form aufweist, die den Zellenteil RC und den Verbindungsteil RJ in einer rahmenartigen Form als eine obere Flächenform umgibt, aber die anderen Merkmale des p-Typ-Schutzrings 21 sind ähnlich denen der p-Typ-Tiefenschicht 5. Das heißt, der p-Typ-Schutzring 21 weist dieselbe Breite und dieselbe Dicke, d.h. Tiefe, wie die p-Typ-Tiefenschichten 5 auf. Ferner können die Abstände der p-Typ-Schutzringe 21 gleich sein. Alternativ können die p-Typ-Schutzringe 21 so angeordnet sein, dass die Abstände auf der Innenseite, d.h. auf der Seite des Zellenteils RC, enger sind und zu einer äußeren Peripherieseite hin ansteigen, um die Konzentration des elektrischen Feldes auf der Innenseite zu verringern und die Äquipotenziallinien zur äußeren Peripherieseite hin zu lenken.
  • Obwohl nicht gezeigt, wird eine EQR-Struktur an der äußeren Peripherie der p-Typ-Schutzringe 21 bereitgestellt, um dadurch den Schutzringteil RG, der mit einer äußeren peripheren Widerstands-Spannungsstruktur bereitgestellt ist, die das Zellenteil RC umgibt, zu bilden.
  • Ein Teil, der den Zellenteil Rc und den Schutzringteil RG verbindet, wird als Verbindungsteil RJ bezeichnet. In dem Verbindungsteil RJ ist eine Vielzahl von Verbindungsschichten 30 in dem Flächenabschnitt der n--Typ-Verunreinigungsschicht 2 gebildet. Im Fall der vorliegenden Ausführungsform ist, wie die gestrichelte Linienschraffur in 1 zeigt, der Verbindungsteil RJ an der äußeren Peripherie des Zellenteils RC so gebildet, dass er den Zellenteil RC umgibt, und die Vielzahl von p-Typ-Schutzringen 21, die jeweils eine viereckige Form mit abgerundeten vier Ecken aufweist, ist so gebildet, dass sie die äußere Peripherie des Verbindungsteils RJ umgibt. Die p-Typ-Verbindungsschichten 30 sind parallel zu den im Zellenteil RC gebildeten p-Typ-Tiefenschichten 5 angeordnet. In der vorliegenden Ausführungsform sind die p-Typ-Verbindungsschichten 30 in gleichen Abständen, die den Abständen zwischen den benachbarten p-Typ-Tiefenschichten 5 entsprechen, angeordnet. Ferner wird an einer Stelle, an der der Abstand zwischen dem Zellenteil RC und dem p-Typ-Schutzring 21 groß ist, die p-Typ-Verbindungsschicht 30 von der p-Typ-Tiefenschicht 5 so ausgebreitet, dass der Abstand zwischen dem Spitzenabschnitt der p-Typ-Verbindungsschicht 30 und dem p-Typ-Schutzring 21 verkürzt ist.
  • Jede der p-Typ-Verbindungsschichten 30 ist in einem Graben 30a, der den n+-Typ-Source-Bereich 4 und den p-Typ-Basis-Bereich 3 durchdringt und die n-Typ-Verunreinigungsschicht 2 erreicht, angeordnet. Die p-Typ-Verbindungsschicht 30 wird durch eine p-Typ-Epitaxieschicht bereitgestellt, die durch Epitaxiewachstum hergestellt ist. In einem Bereich zwischen dem Zellenteil RC und dem Schutzringteil RG ist die p-Typ-Verbindungsschicht 30 mit der Spitze der p-Typ-Tiefenschicht 5 in der Längsrichtung der p-Typ-Tiefenschicht 5 verbunden. Der Graben 30a weist zum Beispiel eine Breite von 1 µm oder weniger und ein Längenverhältnis von 2 oder mehr auf. Da die p-Typ-Verbindungsschicht 30 mit dem p-Typ-Basis-Bereich 3 verbunden ist, ist das Potenzial der p-Typ-Verbindungsschicht 30 auf das Source-Potenzial fixiert.
  • Jeder Teil, der die p-Typ-Verbindungsschicht 30 bildet, weist eine ähnliche Struktur wie die oben beschriebene p-Typ-Tiefenschicht 5 und der p-Typ-Schutzring 21 auf. Die p-Typ-Verbindungsschicht 30 ist von dem rahmenförmigen p-Typ-Schutzring 21 insofern unterschiedlich, dass die p-Typ-Verbindungsschicht 30 eine gerade lineare Form als obere Fläche aufweist, aber die anderen Merkmale sind gleich. Das heißt, die p-Typ-Verbindungsschicht 30 weist die gleiche Breite und Dicke, d.h. Tiefe, wie die p-Typ-Tiefenschicht 5 und der p-Typ-Schutzring 21 auf. In der vorliegenden Ausführungsform ist das Intervall zwischen den p-Typ-Verbindungsschichten 30 gleich dem Intervall zwischen den p-Typ-Tiefenschichten 5 im Zellenteil RC. Alternativ kann das Intervall auch zu dem Intervall zwischen den p-Typ-Tiefenschichten 5 unterschiedlich sein.
  • Durch Bilden der oben beschriebenen p-Typ-Verbindungsschichten 30 und Festlegen des Abstands zwischen den p-Typ-Verbindungsschichten 30 auf einen vorgegebenen Abstand, der zum Beispiel gleich oder kleiner als das Intervall zwischen den p-Typ-Tiefenschichten 5 ist, kann ein exzessives Ansteigen der Äquipotenziallinie in einem Bereich zwischen den p-Typ-Verbindungsschichten 30 verhindert werden. Dadurch ist es möglich, die Bildung eines Abschnitts zu unterdrücken, in dem die Konzentration des elektrischen Feldes zwischen den p-Typ-Verbindungsschichten 30 auftritt, und es ist möglich, die Verringerung der Durchbruchspannung zu unterdrücken.
  • Ferner wird die Ionenimplantationsschicht 31 durch Implantieren von Ionen in den Abschnitt des Verbindungsteils RJ gebildet, der dem n+-Typ-Source-Bereich 4 im Zellenteil RC entspricht. In der vorliegenden Ausführungsform ist der gesamte obere Teil des p-Typ-Basis-Bereichs 3 durch die Ionenimplantationsschicht 31 bereitgestellt. Der Leitfähigkeitstyp des Abschnitts der Ionenimplantationsschicht 31, der sich auf der Seitenfläche des Gate-Grabens 6 befindet, ist frei wählbar. In diesem Fall wird der Leitfähigkeitstyp jedoch durch Ionenimplantation einer p-Typ-Verunreinigung in den n+-Typ-Source-Bereich 4, der durch Epitaxiewachstum gebildet ist, zum p-Typ invertiert.
  • Wie in den 3 und 4 gezeigt, breitet sich ferner die Gate-Abdeckung 8b von der Gate-Elektrode 8 an der Spitze der Gate-Graben-Struktur aus, die sich in den Verbindungsteil RJ ausbreitet. Die isolierende Zwischenschicht 10 wird auch auf den Flächen der Gate-Abdeckung 8b und der Ionenimplantationsschicht 31 gebildet. Ein Gate-Pad 32 und ein Zieh-Pad 33 bzw. Drawing-Pad zum Herausziehen von Löchern sind über der isolierenden Zwischenschicht 10 im Verbindungsteil RJ an vom Zellenteil RC entfernten Stellen gebildet. Das Gate-Pad 32 ist mit der Gate-Abdeckung 8b über ein in der isolierenden Zwischenschicht 10 gebildetes Kontaktloch (nicht gezeigt) elektrisch verbunden. Das Zieh-Pad 33 ist auch mit der p-Typ-Verbindungsschicht 30 und der lonenimplantationsschicht 31 durch ein in der isolierenden Zwischenschicht 10 gebildetes Kontaktloch (nicht gezeigt) elektrisch verbunden.
  • Wie oben beschrieben, sind im Verbindungsteil RJ die Seitenfläche und der Spitzenabschnitt des Gate-Grabens 6 mit den schrägen Abschnitten verbunden. Insbesondere wird der Abschnitt des Gate-Grabens 6, der der Position der Ionenimplantationsschicht 31 entspricht, als geneigter Abschnitt gebildet, und der geneigte Abschnitt breitet sich in die Tiefe, die der Grenzposition zwischen der Ionenimplantationsschicht 31 und dem p-Typ-Basis-Bereich 3 entspricht, aus. In dem Fall der vorliegenden Ausführungsform wird die Ionenimplantationsschicht 31 in dem gesamten Bereich innerhalb des Verbindungsteils RJ gebildet. Alternativ kann die Ionenimplantationsschicht 31 zumindest in Abschnitten, die die Seitenfläche und den Spitzenabschnitt des Gate-Grabens 6 außerhalb des Zellenteils RC bilden, gebildet werden. In einer derartigen Konfiguration können die geneigten Abschnitte vollständig an Positionen der Seitenflächen und der Spitzenabschnitte der Gate-Gräben 6 gebildet werden, die sich mit der Gate-Abdeckung 8b überlappen.
  • Die Ionenimplantationsschicht 31 ist vollständig entlang des äußeren Kantenabschnitts bzw. Randabschnitts des Verbindungsteils RJ bereitgestellt. Folglich sind, wie in 2 gezeigt, an der Grenzposition des Verbindungsteils RJ mit dem äußeren Kantenabschnitt des Mesateils RM, d.h. der Grenzposition mit dem Vertiefungsabschnitt 20, die Ionenimplantationsschicht 31, der p-Typ-Basis-Bereich 3 und die n-Typ-Stromdispersionsschicht 2a in dieser Reihenfolge von oben angeordnet. Folglich kann die Struktur an der Grenzposition zu einer npn-Struktur, die aus dem n+-Typ-Source-Bereich 4, dem p-Typ-Basis-Bereich 3 und der n-Typ-Stromdispersionsschicht 2a in dieser Reihenfolge von oben hergestellt wird, wie in dem Fall, in dem die Schicht, die der lonenimplantationsschicht 31 entspricht, als n+-Typ-Source-Bereich 4 belassen wird, unterschiedlich sein.
  • Die SiC-Halbleitervorrichtung ist wie oben beschrieben konfiguriert. In der SiC-Halbleitervorrichtung, die wie oben beschrieben konfiguriert ist, wird, wenn der MOSFET eingeschaltet ist, ein Kanalbereich im Flächenabschnitt des p-Typ-Basis-Bereichs 3, der sich auf der Seitenfläche des Gate-Grabens 6 befindet, durch Steuern der an die Gate-Elektrode 8 angelegten Spannung gebildet. Als Ergebnis wird ein Stromfluss zwischen der Source-Elektrode 9 und der Drain-Elektrode 11 über den n+-Typ-Source-Bereich 4 und die n--Typ-Verunreinigungsschicht 2 verursacht.
  • Zudem wird das Eindringen eines elektrischen Feldes in den Boden des Gate-Grabens durch die p-Typ-Tiefenschichten 5 begrenzt, selbst wenn zur Zeit des Abschaltens des MOSFET eine hohe Spannung angelegt ist, da die p-Typ-Tiefenschichten 5 so gebildet sind, dass sie zur einer Position ausbreiten, die tiefer als die Gate-Graben-Struktur ist. Dadurch wird die Konzentration des elektrischen Feldes am Boden des Gate-Grabens verringert. Als Ergebnis wird der Durchbruch der Gate-Isolierschicht 7 unterdrückt.
  • Ferner wird im Verbindungsteil RJ das Ansteigen der Äquipotenziallinien verhindert, und die Äquipotenziallinien werden in Richtung des Schutzringteils RG geführt. Im Schutzringteil RG ermöglicht der p-Typ-Schutzring 21 den Abschluss der Äquipotenziallinien, wobei die Intervalle der Äquipotenziallinien zur äußeren Peripherie hin verbreitert werden. Somit kann auch im Schutzringteil RG eine gewünschte Durchbruchspannung erreicht werden.
  • In der SiC-Halbleitervorrichtung mit einer derartigen Struktur ist die Seitenfläche des Eingangsabschnitts des Gate-Grabens 6, der die Gate-Graben-Struktur bildet, senkrecht zur Hauptfläche des n+-Typ-Substrats 1 im Zellenteil RC. Andererseits stellt die Seitenfläche des Eingangsabschnitts des Gate-Grabens 6 den geneigten Abschnitt im Verbindungsteil RJ bereit. Als Ergebnis kann die Gate-Isolierschicht 7, sogar wenn sie als Dünnschichtabschnitt 7a im Zellenteil RC gebildet ist, als Dickschichtabschnitt 7b im Verbindungsteil RJ gebildet sein. Folglich ist es möglich, eine Zerstörung der Gate-Isolierschicht 7 durch ein großes elektrisches Feld, das an beiden Enden der Gate-Graben-Struktur in Längsrichtung angelegt wird, zu verhindern und somit die Verringerung der Lebensdauer der Gate-Isolierschicht 7 zu unterdrücken.
  • Wenn die Löcher zur Zeit des Lawinendurchbruchs des vertikalen MOSFETs nicht ordnungsgemäß aus der äußeren Peripherie des Zellenteils RC herausgezogen werden, ist die Widerstandsfähigkeit der SiC-Halbleitervorrichtung wahrscheinlich verringert. Es ist anzunehmen, dass der Verbindungsteil RJ nicht mit der Ionenimplantationsschicht 31 bereitgestellt ist und die oberste Schicht des Halbleiters in ähnlicher Weise wie der Zellenteil RC mit dem n+-Typ-Source-Bereich 4 gebildet ist. Da bei derartigen Strukturen der PN-Übergang zwischen dem n+-Typ-Source-Bereich 4 und dem p-Typ-Basis-Bereich 3 gebildet ist, kann das Loch nicht herausgezogen werden.
  • Andererseits wird in der vorliegenden Ausführungsform die oberste Schicht des Halbleiters durch die Ionenimplantationsschicht 31 bereitgestellt, die aus der p -Schicht hergestellt ist. Folglich können die Löcher aus dem p-Typ-Basis-Bereich 3 über die lonenimplantationsschicht 31 und über das Zieh-Pad 33 herausgezogen werden, indem das Zieh-Pad 33, das über der isolierenden Zwischenschicht 10 gebildet ist, und die lonenimplantationsschicht 31 elektrisch miteinander verbunden sind. Dadurch werden die Löcher zur Zeit des Lawinendurchbruchs des vertikalen MOSFET aus der äußeren Peripherie des Zellenteils RC zufriedenstellend herausgezogen, und somit ist es möglich, die Verringerung der Widerstandsfähigkeit der SiC-Halbleitervorrichtung zu unterdrücken.
  • In der SiC-Halbleitervorrichtung der vorliegenden Ausführungsform wird ferner die Grenzposition zwischen dem Mesateil RM und dem Vertiefungsabschnitt 20 aus der lonenimplantationsschicht 31, dem p-Typ-Basis-Bereich 3 und der n-Typ-Stromdispersionsschicht 2a in dieser Reihenfolge von oben gebildet. Das heißt, die Grenzposition ist so gebildet, dass sie, wie in dem Fall, in dem die Ionenimplantationsschicht 31 als n+-Typ-Source-Bereich 4 belassen wird, nicht die npn-Struktur, die aus dem n+-Typ-Source-Bereich 4, dem p-Typ-Basis-Bereich 3 und der n-Typ-Stromdispersionsschicht 2a in dieser Reihenfolge von oben nach unten hergestellt ist, aufweist.
  • Da die Gate-Isolierschicht 7 und die Gate-Elektrode 8, wie später beschrieben wird, nach dem Bilden des Vertiefungsabschnitts 20 und des Gate-Grabens 6 gebildet werden, wird die Gate-Graben-Struktur mit der ähnlichen Struktur nicht nur im Gate-Graben 6, sondern auch im Vertiefungsabschnitt 20 gebildet. Folglich wird das Poly-Si, das das Material der Gate-Elektrode 8 ist und das in dem Vertiefungsabschnitt 20 verbleibt, später entfernt. Wie in 2 gezeigt, kann der Poly-Si-Rest 8a jedoch an der Grenzposition zwischen dem Vertiefungsabschnitt 20 und dem Mesateil RM verbleiben.
  • In dem Fall einer derartigen Struktur, bei der der Grenzabschnitt zwischen dem Mesateil RM und dem Vertiefungsabschnitt 20 die npn-Struktur aufweist, wird aufgrund einer externen Ladung oder dergleichen ein invertierter Kanal in dem p-Typ-Basis-Bereich 3 gebildet, falls das Potenzial des Restes 8a, der ein Schwebepotenzial aufweist, ansteigt. Als Ergebnis kann das Problem auftreten, dass ein Leckstrom durch die Source-Elektrode 9 oder dergleichen, die mit dem n+-Typ-Source-Bereich 4 elektrisch verbunden ist, fließt.
  • Andererseits wird durch Bereitstellen der Ionenimplantationsschicht 31, die wie in der vorliegenden Ausführungsform aus einer p-Schicht hergestellt ist, keine npn-Struktur gebildet und somit ist es möglich, das Auftreten des Leckstroms zu unterdrücken, sogar wenn der Rest 8a verbleibt.
  • Als nächstes wird ein Verfahren zum Herstellen der SiC-Halbleitervorrichtung gemäß der Ausführungsform unter Bezugnahme auf die 6A bis 6H beschrieben.
  • [Prozess, der in Fig. 6A gezeigt ist]
  • Zunächst wird ein n+-Typ-Substrat 1 als ein Halbleitersubstrat vorbereitet. Dann wird eine aus SiC hergestellte n--Typ Verunreinigungsschicht 2 auf der Hauptfläche des n+-Typ Substrats 1 epitaktisch aufgewachsen.
  • [Prozess, der in Fig. 6B gezeigt ist]
  • Anschließend werden in dieser Reihenfolge eine n-Typ-Stromdispersionsschicht 2a, ein p-Typ-Basis-Bereich 3 und ein n+-Typ-Source-Bereich 4 auf der n--Typ-Verunreinigungsschicht 2 epitaktisch aufgewachsen. Da der n+-Typ-Source-Bereich 4 auf diese Weise durch Epitaxiewachstum gebildet wird, verteilt sich die Dickenvariation auf den p-Typ-Basis-Bereiche 3 und den n+-Typ-Source-Bereich 4. Dadurch wird die Dickenvariation des p-Typ-Basis-Bereichs 3 verringert, und die Variation des Schwellwerts Vt kann somit unterdrückt werden.
  • Nachdem eine Maske (nicht gezeigt) auf den n+-Typ-Source-Bereich 4 gelegt wurde, wird ein Bereich der Maske, der dem Bereich entspricht, in dem eine lonenimplantationsschicht 31 gebildet werden soll, geöffnet. Die Ionenimplantationsschicht 31 wird durch Ionenimplantation einer p-Typ-Verunreinigung, zum Beispiel Aluminium, unter Verwendung der Maske gebildet. Zu dieser Zeit befindet sich die Kristallstruktur des ionenimplantierten Abschnitts in einem Zustand der Beschädigung, wie etwa einer Verzerrung.
  • [Prozess, der in Fig. 6C gezeigt ist]
  • Anschließend wird eine Maske (nicht gezeigt) auf die Flächen des n+-Typ-Source-Bereichs 4 und der Ionenimplantationsschicht 31 gelegt, und die Abschnitte der Maske, die dem Abschnitt entsprechen, in dem eine p-Typ-Tiefenschicht 5, ein p-Typ-Schutzring 21 und eine p-Typ-Verbindungsschicht 30 gebildet werden sollen, sind geöffnet. Anschließend wird unter Verwendung der Maske ein anisotroper Ätzprozess wie reaktives Ionenätzen (RIE) oder dergleichen durchgeführt, um die Gräben 5a, 21a und 30a zu bilden.
  • [Prozess, der in Fig. 6D gezeigt ist]
  • Nachdem die Maske entfernt und die p-Typ-Schicht gebildet ist, wird ein Rückätzen durchgeführt, um einen Abschnitt der p-Typ-Schicht zu entfernen, die über der Fläche des n+-Typ-Source-Bereichs 4 gebildet wurde, so dass die p-Typ-Tiefenschicht 5, der p-Typ-Schutzring 21 und die p-Typ-Verbindungsschicht 30 gebildet werden.
  • Zu dieser Zeit werden die p-Typ-Schichten in den Gräben 5a, 21a und 30a durch einen Einbettungsepitaxieprozess gefüllt. Da die Gräben 5a, 21a und 30a jedoch mit der gleichen Breite gebildet sind, ist es möglich, das Auftreten von Anormalitäten oder Unebenheiten auf der Fläche der p-Typ-Schicht zu unterdrücken. Folglich kann die p-Typ-Schicht in jedem der Gräben 5a, 21a und 30a zuverlässig gefüllt werden, und die Fläche der p-Typ-Schicht weist eine ebene Form mit kleinen Unebenheiten auf.
  • Wie oben beschrieben, wird die Ionenimplantationsschicht 31 nach dem in 6B gezeigten Verfahren gebildet. Alternativ kann die Ionenimplantationsschicht 31 auch nach dem Bilden der p-Typ-Tiefenschicht 5, des p-Typ-Schutzrings 21 und der p-Typ-Verbindungsschicht 30 gebildet werden. In einem derartigen Fall ist es möglich, eine Durchführung einer Schadenreparatur aufgrund der hohen Temperatur während des Epitaxiewachstums und eines exzessiven Ätzens der Ionenimplantationsschicht 31, die während des Rückätzens beschädigt wird, zu vermeiden.
  • [Prozess, der in Fig. 6E gezeigt ist]
  • Nachdem eine Maske (nicht gezeigt) auf dem n+-Typ-Source-Bereich 4 oder dergleichen gebildet wurde, wird ein Bereich der Maske, in dem ein Gate-Graben 6 gebildet werden soll, geöffnet. Anschließend wird unter Verwendung der Maske ein anisotroper Ätzvorgang, wie etwa RIE, durchgeführt, um den Gate-Graben 6 zu bilden.
  • Ferner wird, nachdem die Maske entfernt ist, erneut eine Maske (nicht gezeigt) gebildet, und ein Bereich der Maske, in dem ein Vertiefungsabschnitt 20 zu bilden ist, wird geöffnet. Dann wird unter Verwendung der Maske ein anisotropes Ätzen, wie etwa RIE, durchgeführt, um den Vertiefungsabschnitt 20 zu bilden. Als Ergebnis wird an der Position, an der der Vertiefungsabschnitt 20 gebildet wird, die n-Typ-Stromdispersionsschicht 2a durch den n+-Typ-Source-Bereich 4 und den p-Typ-Basis-Bereich 3 exponiert. Somit wird eine Struktur gebildet, bei der eine Vielzahl von n-Typ-Schutzringen 21 auf der Fläche der n-Typ-Stromdispersionsschicht angeordnet ist.
  • In diesem Fall werden der Gate-Graben 6 und der Vertiefungsabschnitt 20 in getrennten Verfahren unter Verwendung unterschiedlicher Masken gebildet. Alternativ dazu können der Gate-Graben 6 und der Vertiefungsabschnitt 20 unter Verwendung derselben Maske gleichzeitig gebildet werden.
  • [Prozess, der in Fig. 6F gezeigt ist]
  • Nachdem die Maske entfernt ist, wird die Gate-Isolierschicht 7 durch thermische Oxidation gebildet, so dass die Gate-Isolierschicht 7 die Innenwandfläche des Gate-Grabens 6 und die Fläche des n+-Typ-Source-Bereichs 4 bedeckt. In diesem Fall wird der n+-Typ-Source-Bereich 4, der nicht durch Ionenimplantation beschädigt wurde, im gleichen Maße wie der p-Typ-Basis-Bereich 3 thermisch oxidiert. Andererseits ist die lonenimplantationsschicht 31, die beschädigt wurde, mit höherer Wahrscheinlichkeit wie der p-Typ-Basis-Bereich 3 thermisch oxidiert. Folglich wird im Zellenteil RC die Fläche des Gate-Grabens 6 auf der Eingangsseite des Gate-Grabens 6 im Wesentlichen senkrecht zur Hauptfläche des n+-Typ-Substrats 1 gehalten. Im Verbindungsteil RJ hingegen wird die Fläche des Gate-Grabens 6 auf der Eingangsseite zum geneigten Abschnitt. Folglich weist die Gate-Isolierschicht 7 an dem Eckabschnitt auf der Eingangsseite des Gate-Grabens 6 den Dünnschichtabschnitt 7a im Zellenteil RC und den Dickschichtabschnitt 7b im Verbindungsteil RJ auf.
  • In diesem Fall wird der Eingang des Gate-Grabens 6 durch Durchführen der thermischen Oxidation so hergestellt, dass er einen schrägen Abschnitt im Verbindungsteil RJ aufweist, aber die Form kann durch Durchführen einer thermischen Behandlung bzw. Wärmebehandlung erhalten werden. Zum Beispiel kann die Oxidation der Ionenimplantationsschicht 31 im Verbindungsteil RJ auch durch Durchführen einer Opferoxidation stärker gefördert werden als die des n+-Typ-Source-Bereichs 4 im Zellenteil RC. Somit kann der Eingang des Gate-Grabens 6 im Verbindungsteil RJ einen geneigten Abschnitt aufweisen. Folglich ist in dem Fall, in dem die Gate-Isolierschicht 7 nicht durch thermische Oxidation gebildet wird, zum Beispiel sogar dann, wenn die Gate-Isolierschicht 7 durch chemische Gasphasenabscheidung (CVD) gebildet wird, die Gate-Isolierschicht 7 so hergestellt, dass sie den Dünnschichtabschnitt 7a im Zellenteil RC aufweist und im Verbindungsteil RJ der Dickschichtabschnitt 7b dicker als der Dünnschichtabschnitt 7a ist.
  • Danach wird ein Poly-Si, das mit einer p- oder n-Typ-Verunreinigung dotiert ist, abgeschieden und dann rückgeätzt, so dass das Poly-Si zumindest im Gate-Graben 6 gelassen wird, um dadurch die Gate-Elektrode 8 zu bilden. Als Ergebnis wird die Gate-Graben-Struktur gebildet.
  • Die Gate-Graben-Struktur kann nur im Gate-Graben 6 gebildet werden. Da der Vertiefungsabschnitt 20 jedoch so gebildet ist, dass er den Mesateil RM aufweist, wird auch eine ähnliche Struktur im Vertiefungsabschnitt 20 gebildet. Obwohl dieser Abschnitt durch Rückätzen des Poly-Si entfernt wird, kann ein Rest 8a an der Grenzposition zwischen dem Mesateil RM und dem Vertiefungsabschnitt 20 verbleiben.
  • [Prozess, der in Fig. 6G gezeigt ist]
  • Eine isolierende Zwischenschicht 10, die zum Beispiel durch eine Oxidschicht bereitgestellt wird, wird so gebildet, dass sie die Flächen der Gate-Elektrode 8 und der Gate-Isolierschicht 7 bedeckt. Nachdem eine Maske (nicht gezeigt) auf der Fläche der isolierenden Zwischenschicht 10 gebildet wurde, wird ein Abschnitt der Maske, der sich zwischen den Gate-Elektroden 8 befindet, d.h. ein Abschnitt, der der p-Typ-Tiefenschicht 5 und ihrer Umgebung entspricht, geöffnet. Danach wird die isolierende Zwischenschicht 10 unter Verwendung der Maske gemustert, um ein Kontaktloch zum Exponieren der p-Typ-Tiefenschicht 5 und des n+-Typ-Source-Bereichs 4 zu bilden. Ferner ist ein Kontaktloch zum teilweisen Exponieren der Gate-Elektrode 8 und der Ionenimplantationsschicht 31 auch an einer Position gebildet, die in einem Querschnitt vorhanden ist, der unterschiedlich zu dem ist, der in 6G gezeigt ist.
  • [Prozess, der in Fig. 6H gezeigt ist]
  • Ein Elektrodenmaterial, das zum Beispiel eine mehrschichtige Struktur aus mehreren Metallen aufweist, wird auf der Fläche der isolierenden Zwischenschicht 10 gebildet. Dann wird das Elektrodenmaterial gemustert, um dadurch die Source-Elektrode 9 und das Zieh-Pad 33 zu bilden. Ferner ist das Gate-Pad 32 auch an einer Position gebildet, die in einem anderen Querschnitt vorhanden ist als der, der in 6H gezeigt ist. Eine Gate-Abdeckung 8b, die mit der Gate-Elektrode 8 jeder Zelle verbunden ist, ist an einer Position bereitgestellt, die in einem Querschnitt vorhanden ist, der zu dem unterschiedlich ist, der auf 6H gezeigt ist. Ein Kontaktloch ist in der isolierenden Zwischenschicht 10 so gebildet, dass es an der Position offen ist, an der sich die Gate-Abdeckung 8b ausbreitet, so dass das Gate-Pad 32 und die Gate-Elektrode 8 elektrisch verbunden sind. In ähnlicher Weise wird ein Kontaktloch, das mit der Ionenimplantationsschicht 31 verbunden ist, an einer Position gebildet, die in einem Querschnitt vorhanden ist, der zu dem, der in 6H gezeigt ist, unterschiedlich ist, und das Zieh-Pad 33 und die Ionenimplantationsschicht 31 sind durch das Kontaktloch elektrisch verbunden.
  • Obwohl ein nachfolgender Prozess nicht gezeigt ist, wird die SiC-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform durch Durchführen eines Prozesses zum Bilden einer Drain-Elektrode 11 auf der Rückfläche des n+-Typ-Substrats 1 oder dergleichen abgeschlossen.
  • Wie oben beschrieben, breitet sich bei der vorliegenden Ausführungsform die Seitenfläche des Eingangsabschnitts des Gate-Grabens 6, der die Gate-Graben-Struktur bildet, im Zellenteil RC zur Hauptfläche des n+-Typ-Substrats 1 senkrecht aus, wohingegen sie im Verbindungsteil RJ als der geneigte Abschnitt geneigt ist. Als Ergebnis kann die Gate-Isolierschicht 7, sogar wenn Gate-Isolierschicht 7 den Dünnschichtabschnitt 7a im Zellenteil RC aufweist, so hergestellt werden, dass sie den Dickschichtabschnitt 7b, der dicker als der Dünnschichtabschnitt 7a ist, im Verbindungsteil RJ aufweist. Folglich ist es möglich, die Zerstörung der Gate-Isolierschicht 7 durch Anlegen eines großen elektrischen Feldes an beiden Enden der Gate-Graben-Struktur in Längsrichtung zu verhindern und somit eine Verringerung der Lebensdauer der Gate-Isolierschicht 7 zu verhindern. Da ferner der n+-Typ-Source-Bereich 4 durch Epitaxiewachstum gebildet wird, verteilt sich die Dickenvariation auf den p-Typ-Basis-Bereich 3 und den n+-Typ-Source-Bereich 4. Dadurch wird die Dickenvariation des p-Typ-Basis-Bereichs 3 verringert, und die Variation des Schwellwerts Vt kann unterdrückt werden. Folglich ist es möglich, eine SiC-Halbleitervorrichtung zu erhalten, die eine Struktur aufweist, die imstande ist, die Veränderung des Schwellwertes Vt zu unterdrücken und die Verringerung der Gate-Lebensdauer zu verhindern.
  • (Andere Ausführungsformen)
  • Während die vorliegende Erfindung gemäß der oben beschriebenen Ausführungsform beschrieben wurde, ist die vorliegende Erfindung nicht auf diese Ausführungsform beschränkt und weist verschiedene Modifikationen und gleichwertige Modifikationen auf. Darüber hinaus sind auch verschiedene Kombinationen und Formen und ferner andere Kombinationen und Formen, die nur ein Element oder mehr oder weniger als diese Elemente aufweisen, im Geist und Umfang der vorliegenden Erfindung vorhanden.
    • (1) In der oben beschriebenen Ausführungsform besteht der n+-Typ-Source-Bereich 4 nur aus der Epitaxiewachstumsschicht. Alternativ kann der n+-Typ-Source-Bereich 4 aus der Epitaxiewachstumsschicht bestehen und einen ionenimplantierten Bereich im Flächenschichtabschnitt aufweisen, so dass die n-Typ-Verunreinigungskonzentration ansteigt. Sogar in einem derartigen Fall kann der Effekt zum Unterdrücken der Variation des Schwellwerts Vt erhalten werden, da die Grenzposition zwischen dem n+-Typ-Source-Bereich 4 und dem p-Typ-Basis-Bereich 3 sowie deren Dicke durch das Epitaxiewachstum definiert sind. Ferner kann in dem derartigen Fall die Seitenfläche des Gate-Grabens 6 im Flächenabschnitt des n+-Typ-Source-Bereichs 4 geneigt sein. Da die Ionenimplantation jedoch nur an dem Flächenschichtabschnitt des n+-Typ-Source-Bereichs 4 durchgeführt wird, ist die Tiefe des geneigten Abschnitts der Seitenfläche des Gate-Grabens 6 in dem Teil, in dem die Seitenfläche des Gate-Grabens 6 aus der Ionenimplantationsschicht 31 hergestellt ist, tiefer als in dem Teil, in dem die Seitenfläche des Gate-Grabens 6 aus dem n+-Typ-Source-Bereich 4 hergestellt ist. An der unteren Position des n+-Typ-Source-Bereichs 4, d.h. in dem Abschnitt, der mit dem p-Typ-Basis-Bereich 3 in Kontakt ist, weist die Seitenfläche des Gate-Grabens 6 dann eine Struktur auf, die zur Hauptfläche des n+-Typ-Substrats 1 senkrecht ist.
    • (2) In jeder der oben beschriebenen Ausführungsformen wird der n-Kanal-MOSFET mit invertiertem Gate-Graben als Beispiel für das vertikale Leistungselement beschrieben. Jede der oben beschriebenen Ausführungsformen ist jedoch lediglich ein Beispiel für ein vertikales Halbleiterelement, das eine Gate-Graben-Struktur aufweist, und kann eine andere Struktur oder einen anderen Leitfähigkeitstyp aufweisen, solange es sich um ein vertikales Halbleiterelement handelt, das einen Stromfluss zwischen einer ersten Elektrode, die auf einer Frontfläche des Halbleitersubstrats bereitgestellt wird, und einer zweiten Elektrode, die auf einer Rückfläche des Halbleitersubstrats bereitgestellt wird, ermöglicht.
  • Zum Beispiel wurde gemäß einer ersten Ausführungsform und dergleichen der n-Kanal-MOSFET, bei dem ein erster Leitfähigkeitstyp der n-Typ und ein zweiter Leitfähigkeitstyp der p-Typ ist, beispielhaft beschrieben. Alternativ kann es sich bei dem Halbleiterelement um einen MOSFET vom p-Kanal-Typ handeln, bei dem die Leitfähigkeitstypen der jeweiligen Komponenten gegenüber denen des MOSFET vom n-Kanal-Typ invertiert sind. In der obigen Beschreibung wird der MOSFET als ein Beispiel für ein Halbleiterelement beschrieben. Alternativ kann die vorliegende Erfindung auch auf einen IGBT angewendet werden, der eine ähnliche Struktur aufweist. In dem IGBT wird nur der Leitfähigkeitstyp des n+-Typ-Substrats 1 vom n-Typ zum p-Typ in Bezug auf jede der oben beschriebenen Ausführungsformen geändert, und andere Strukturen und Herstellungsverfahren sind die gleichen wie die der oben beschriebenen Ausführungsformen.
  • (3) In der oben beschriebenen Ausführungsform wird die Gate-Graben-Struktur nur durch einen rein linearen Abschnitt bereitgestellt. Andererseits kann die Gate-Graben-Struktur eine Konfiguration aufweisen, bei der beide Enden der benachbarten Gate-Gräben 6 an der Außenseite des Zellenteils RC, d.h. im Verbindungsteil RJ, halbkreisförmig miteinander verbunden sind, so dass der Gate-Graben 6, wie in 7 gezeigt, von oben gesehen, eine ovale Form aufweist. Auch in einem derartigen Fall kann die gesamte Fläche um den halbkreisförmigen Abschnitt, der sich an der Spitze des Gate-Grabens 6 befindet, als der lineare Abschnitt von der Ionenimplantationsschicht 31 bereitgestellt werden, so dass die Seitenfläche des Gate-Grabens 6 geneigt ist.
  • (5) Ferner ist in den oben beschriebenen Ausführungsformen die Ionenimplantationsschicht 31 die p-Typ-Schicht. Es ist jedoch nicht immer erforderlich, dass die Ionenimplantationsschicht 31 eine p-Typ-Schicht ist, solange sie den Zweck erfüllt, die seitliche Fläche des Gate-Grabens 6 zu neigen. Die Ionenimplantationsschicht 31 kann eine n-Typ-Schicht sein. Ferner kann, obwohl Aluminium als Beispiel für die Dotierungsquelle für die Ionenimplantation verwendet wird, eine n-Typ-Verunreinigung, wie etwa Stickstoff, oder ein inertes Element, wie Kohlenstoff, Silizium oder Argon, das nicht als Verunreinigung dient, verwendet werden.

Claims (14)

  1. Siliziumcarbid-Halbleitervorrichtung, die mit einem invertierten vertikalen Halbleiterelement bereitgestellt ist, das eine Gate-Graben-Struktur in einem Zellenteil aufweist, wobei die Siliziumcarbid-Halbleitervorrichtung aufweist: ein Substrat (1) eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, wobei das Substrat aus Siliziumcarbid hergestellt ist und eine Hauptfläche aufweist; eine Driftschicht (2, 2a) des ersten Leitfähigkeitstyps, wobei die Driftschicht aus dem Siliziumcarbid hergestellt ist und eine niedrigere Verunreinigungskonzentration als die des Substrats aufweist, wobei die Driftschicht zur Hauptfläche des Substrats benachbart angeordnet ist; einen Basis-Bereich (3) des zweiten Leitfähigkeitstyps, wobei der Basis-Bereich aus dem Siliziumcarbid hergestellt ist und über der Driftschicht angeordnet ist; einen Source-Bereich (4) des ersten Leitfähigkeitstyps, wobei der Source-Bereich eine höhere Verunreinigungskonzentration als die der Driftschicht aufweist und in dem Zellenteil über dem Basis-Bereich angeordnet ist, wobei der Source-Bereich eine Epitaxieschicht aus dem Siliziumcarbid zumindest in einem Teil, der mit dem Basis-Bereich in Kontakt ist, aufweist; wobei die Gate-Graben-Struktur in einem Gate-Graben (6) angeordnet ist und eine Gate-Isolierschicht (7), die auf einer Innenwandfläche des Gate-Grabens angeordnet ist, und eine Gate-Elektrode (8), die auf der Gate-Isolierschicht angeordnet ist, aufweist, wobei der Gate-Graben eine Tiefe von einer Frontfläche des Source-Bereichs bis zu einer Position, die tiefer als der Basis-Bereich ist, aufweist, wobei der Gate-Graben einen linearen Abschnitt, der eine Längsrichtung in einer Richtung definiert und sich von dem Zellenteil bis zu einer Position außerhalb des Zellenteils ausbreitet, aufweist; eine isolierende Zwischenschicht (10), die über dem Source-Bereich und der Gate-Graben-Struktur angeordnet ist und ein Kontaktloch, das mit dem Source-Bereich verbunden ist, aufweist; eine erste Elektrode (9), die auf der isolierenden Zwischenschicht angeordnet und über das Kontaktloch mit dem Source-Bereich elektrisch verbunden ist; und eine zweite Elektrode (11), die mit einer Rückfläche des Substrats elektrisch verbunden ist, wobei eine Seitenfläche des Gate-Grabens außerhalb des Zellenteils verglichen mit einer Seitenfläche des Gate-Grabens in dem Zellenteil, die von der Epitaxieschicht des Source-Bereichs bereitgestellt ist, die mit dem Basis-Bereich in Kontakt ist, relativ zu einer Normalenrichtung der Hauptfläche des Substrats geneigt ist.
  2. Siliziumcarbid-Halbleitervorrichtung gemäß Anspruch 1, wobei in einem Bereich außerhalb des Zellenteils eine Seitenfläche eines Eingangsabschnitts des Gate-Grabens durch eine Ionenimplantationsschicht (31) bereitgestellt ist, und die Seitenfläche des Eingangsabschnitts des Gate-Grabens relativ zur Normalenrichtung der Hauptfläche des Substrats an einer Position, die der Ionenimplantationsschicht entspricht, geneigt ist.
  3. Siliziumcarbid-Halbleitervorrichtung gemäß Anspruch 2, wobei die Gate-Elektrode in dem Bereich außerhalb des Zellenteils eine Gate-Abdeckung (8b) aufweist, und die Seitenfläche des Eingangsabschnitts des Gate-Grabens durch die lonenimplantationsschicht an einer Position, die der Gate-Abdeckung entspricht, bereitgestellt ist.
  4. Siliziumcarbid-Halbleitervorrichtung gemäß Anspruch 2 oder 3, wobei die Ionenimplantation durch eine Schicht des zweiten Leitfähigkeitstyps bereitgestellt ist.
  5. Siliziumcarbid-Halbleitervorrichtung gemäß Anspruch 4, die ferner aufweist: einen äußeren Peripherieteil (RO), der den Zellenteil umgibt, wobei der äußere Peripherieteil auch mit der Ionenimplantationsschicht, die aus der Schicht des zweiten Leitfähigkeitstyps hergestellt ist und über dem Basis-Bereich angeordnet ist, und der isolierenden Zwischenschicht, die auf der Ionenimplantationsschicht angeordnet ist, bereitgestellt ist, der äußere Peripherieteil ferner mit einem über der isolierenden Zwischenschicht angeordneten Zieh-Pad (33) bereitgestellt ist, und das Zieh-Pad durch ein in der isolierenden Zwischenschicht bereitgestelltes Kontaktloch mit der Ionenimplantationsschicht elektrisch verbunden.
  6. Siliziumcarbid-Halbleitervorrichtung gemäß Anspruch 5, wobei der äußere Peripherieteil einen Schutzringteil (RG), der einen äußeren Umfang des Zellenteils umgibt, und einen Verbindungsteil (RJ), der zwischen dem Zellenteil und dem Schutzringteil angeordnet ist, aufweist, die Driftschicht in dem Schutzringteil von der Driftschicht in dem Zellenteil vertieft ist, um einen Vertiefungsabschnitt (20) zu bilden, um dadurch einen inselförmigen Mesateil (RM) zu bilden, in dem der Zellenteil und der Verbindungsteil von dem Schutzringteil in einer Dickenrichtung des Substrats hervorstehen, die Ionenimplantationsschicht an einem äußeren Kantenabschnitt des Verbindungsteils bereitgestellt ist, und die Driftschicht, der Basis-Bereich und die Ionenimplantationsschicht übereinander an einer Grenzposition zwischen dem Mesateil und dem Vertiefungsabschnitt angeordnet sind.
  7. Siliziumcarbid-Halbleitervorrichtung gemäß Anspruch 6, wobei die Ionenimplantationsschicht in einem gesamten Bereich des Verbindungsteils bereitgestellt ist.
  8. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung, die einen Zellenteil (RC) aufweist, der mit einem invertierten vertikalen Halbleiterelement, das eine Gate-Graben-Struktur aufweist, gebildet ist, wobei das Verfahren aufweist: Bereitstellen eines Substrats (1) eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, wobei das Substrat aus Siliziumcarbid hergestellt ist und eine Hauptfläche aufweist; Bilden einer Driftschicht (2, 2a) des ersten Leitfähigkeitstyps auf dem Substrat, wobei die Driftschicht aus dem Siliziumcarbid hergestellt ist und eine niedrigere Verunreinigungskonzentration als die des Substrats aufweist; Bilden eines Basis-Bereichs (3) des zweiten Leitfähigkeitstyps auf der Driftschicht, wobei der Basis-Bereich auf dem Siliziumcarbid hergestellt ist; Bilden eines Source-Bereichs (4) des ersten Leitfähigkeitstyps auf dem Basis-Bereich, wobei der Source-Bereich durch Epitaxiewachstum aus Siliziumcarbid hergestellt ist und eine höhere Verunreinigungskonzentration als die der Driftschicht aufweist; Bilden der Gate-Graben-Struktur durch Bilden eines Gate-Grabens (6), Bilden einer Gate-Isolierschicht (7) auf einer Innenwandfläche des Gate-Grabens und Bilden einer Gate-Elektrode (8) auf der Gate-Isolierschicht, wobei der Gate-Graben so gebildet ist, dass er sich von einer Frontfläche des Source-Bereichs zu einer Position, die tiefer als der Basis-Bereich ist, ausbreitet und einen linearen Abschnitt, der eine Längsform in einer Richtung definiert und sich von dem Zellenteil zu einer Position außerhalb des Zellenteils ausbreitet, aufweist; Bilden einer isolierenden Zwischenschicht (10) über dem Source-Bereich und der Gate-Graben-Struktur, wobei die isolierende Zwischenschicht ein Kontaktloch, das mit dem Source-Bereich verbunden ist, aufweist; Bilden einer ersten Elektrode (9), die über das Kontaktloch mit dem Source-Bereich elektrisch verbunden ist; und Bilden einer zweiten Elektrode (11), die zu einer Rückfläche des Substrats benachbart ist, wobei das Bilden der Gate-Graben-Struktur Neigen einer Seitenfläche des Gate-Grabens außerhalb des Zellenteils verglichen mit einer Seitenfläche des Gate-Grabens in dem Zellenteil, die von einem Abschnitt des Source-Bereichs bereitgestellt wird, der in Kontakt mit dem Basis-Bereich ist und durch das Epitaxiewachstum gebildet wird, relativ zu einer Normalenrichtung der Hauptfläche des Substrats aufweist.
  9. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß Anspruch 8, das ferner aufweist: nach dem Bilden des Source-Bereichs, Bilden einer Ionenimplantationsschicht (31) durch Durchführen einer Ionenimplantation außerhalb des Zellenteils, um dadurch eine Ionenimplantationsschicht (31) zu bilden, wobei beim Bilden der Gate-Graben-Struktur der Gate-Graben derart gebildet wird, dass Seitenflächen des Gate-Grabens an beiden Enden des Gate-Grabens in der Längsrichtung durch die Ionenimplantationsschicht bereitgestellt werden, und das Bilden der Gate-Graben-Struktur ein thermisches Behandeln nach dem Bilden des Gate-Grabens aufweist, so dass ein Teil der Seitenflächen des Gate-Grabens, der durch die Ionenimplantationsschicht bereitgestellt wird, relativ zur Normalenrichtung der Hauptfläche des Substrats geneigt wird.
  10. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß Anspruch 9, wobei das Bilden der Gate-Graben-Struktur Bilden einer Gate-Abdeckung (8b) der Gate-Elektrode außerhalb des Zellenteils aufweist, so dass ein Eingangsabschnitt der Seitenflächen des Gate-Grabens an einer Position, die dem Gate-Abdeckung entspricht, durch die Ionenimplantationsschicht bereitgestellt wird.
  11. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß Anspruch 9 oder 10, wobei das Bilden der Gate-Graben-Struktur Durchführen einer thermischen Oxidation als das thermische Behandeln aufweist, um die Gate-Isolierschicht zu bilden.
  12. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß einem der Ansprüche 9 bis 11, wobei beim Bilden der Ionenimplantationsschicht die Ionenimplantationsschicht durch Ionenimplantation einer Verunreinigung des zweiten Leitfähigkeitstyps in eine Schicht des zweiten Leitfähigkeitstyps gebildet wird.
  13. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß Anspruch 12, wobei beim Bilden der Ionenimplantationsschicht die Ionenimplantationsschicht auch in einem äußeren Peripherieteil (RO), der den Zellenteil umgibt, gebildet wird, und beim Bilden der isolierenden Zwischenschicht die isolierende Zwischenschicht auch auf der Ionenimplantationsschicht gebildet wird und ein Kontaktloch, das mit der Ionenimplantationsschicht verbunden ist, gebildet wird, wobei das Verfahren ferner aufweist: nach dem Bilden der isolierenden Zwischenschicht, Bilden eines Zieh-Pads (33) über der isolierenden Zwischenschicht derart, dass es durch das Kontaktloch mit der lonenimplantationsschicht elektrisch verbunden ist.
  14. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß Anspruch 13, das ferner aufweist: Bilden eines Schutzringteils (RG) und eines Verbindungsteils (RJ) in dem äußeren Peripherieteil, wobei der Schutzringteil eine äußere Peripherie des Zellenteils umgibt, wobei der Verbindungsteil zwischen dem Zellenteil und dem Schutzringteil angeordnet ist, wobei beim Bilden des Schutzringteils und des Verbindungsteils ein Vertiefungsabschnitt (20) in der Driftschicht in einem Teil, der dem Schutzringteil entspricht, nach dem Bilden der Ionenimplantationsschicht gebildet wird, so dass die Driftschicht von der Driftschicht in dem Zellenteil vertieft ist, um dadurch den Schutzringteil zu bilden, und ein inselförmiger Mesateil (RM) an einer inneren Peripherie des Schutzringteils gebildet wird, um von dem Schutzringteil in einer Dickenrichtung des Substrats vorzustehen, um dadurch das Verbindungsteil an einem äußeren Umfang des Zellenteils in dem Mesateil zu bilden, und beim Bilden der Ionenimplantationsschicht die Ionenimplantationsschicht auch auf einem äußeren Kantenabschnitt des Verbindungsteils gebildet wird, so dass die Driftschicht, der Basis-Bereich und die Ionenimplantationsschicht an einer Grenzposition zwischen dem Mesateil und dem Vertiefungsabschnitt übereinander angeordnet sind.
DE112020002535.7T 2019-05-23 2020-05-22 Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben Pending DE112020002535T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019096864A JP7420485B2 (ja) 2019-05-23 2019-05-23 炭化珪素半導体装置およびその製造方法
JP2019-096864 2019-05-23
PCT/JP2020/020300 WO2020235676A1 (ja) 2019-05-23 2020-05-22 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112020002535T5 true DE112020002535T5 (de) 2022-02-17

Family

ID=73455023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020002535.7T Pending DE112020002535T5 (de) 2019-05-23 2020-05-22 Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (5)

Country Link
US (1) US20220059657A1 (de)
JP (1) JP7420485B2 (de)
CN (1) CN113826213B (de)
DE (1) DE112020002535T5 (de)
WO (1) WO2020235676A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022026643A (ja) * 2020-07-31 2022-02-10 ローム株式会社 半導体装置
JPWO2022209357A1 (de) * 2021-03-30 2022-10-06
CN115440588B (zh) * 2022-04-08 2023-12-05 上海林众电子科技有限公司 一种超结绝缘双极型晶体管的终结区制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607326B1 (ko) * 2005-06-30 2006-08-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8610204B2 (en) * 2011-03-15 2013-12-17 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2012209344A (ja) * 2011-03-29 2012-10-25 Toyota Motor Corp 半導体装置
JP6169966B2 (ja) * 2013-12-26 2017-07-26 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6354525B2 (ja) * 2014-11-06 2018-07-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6669628B2 (ja) * 2016-10-20 2020-03-18 トヨタ自動車株式会社 スイッチング素子
JP6632513B2 (ja) * 2016-12-07 2020-01-22 株式会社東芝 半導体装置及びその製造方法
JP6673232B2 (ja) * 2017-01-17 2020-03-25 株式会社デンソー 炭化珪素半導体装置

Also Published As

Publication number Publication date
US20220059657A1 (en) 2022-02-24
JP2020191409A (ja) 2020-11-26
JP7420485B2 (ja) 2024-01-23
CN113826213A (zh) 2021-12-21
CN113826213B (zh) 2023-12-08
WO2020235676A1 (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102005059534B4 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE10261464B4 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
WO1999023703A1 (de) Hochspannungsfeste randstruktur für halbleiterbauelemente
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE112015004374T5 (de) Halbleitervorrichtung
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE112020002535T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112009005299T5 (de) Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE102012219644A1 (de) Halbleitervorrichtung
DE112014003489T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112013001287T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112016005558B4 (de) Siliciumcarbid-Halbleitereinheit
DE112016002613T5 (de) Leistungs-Halbleiterbauelement
DE212020000485U1 (de) SiC-Halbleiterbauteil
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate

Legal Events

Date Code Title Description
R012 Request for examination validly filed