DE102018115110B3 - Siliziumcarbid-halbleitervorrichtung - Google Patents

Siliziumcarbid-halbleitervorrichtung Download PDF

Info

Publication number
DE102018115110B3
DE102018115110B3 DE102018115110.1A DE102018115110A DE102018115110B3 DE 102018115110 B3 DE102018115110 B3 DE 102018115110B3 DE 102018115110 A DE102018115110 A DE 102018115110A DE 102018115110 B3 DE102018115110 B3 DE 102018115110B3
Authority
DE
Germany
Prior art keywords
region
gate
semiconductor device
channel
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018115110.1A
Other languages
English (en)
Inventor
Andreas Hürner
Dethard Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018115110.1A priority Critical patent/DE102018115110B3/de
Priority to US16/437,768 priority patent/US11031463B2/en
Priority to CN201910541533.3A priority patent/CN110634944B/zh
Application granted granted Critical
Publication of DE102018115110B3 publication Critical patent/DE102018115110B3/de
Priority to US17/316,178 priority patent/US11444155B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

Eine Siliziumcarbid-Halbleitervorrichtung (500) umfasst eine erste Lastelektrode (310), einen selbstleitenden Sperrschicht-Feldeffekttransistor (810) und einen Feldeffekttransistor (820) mit isoliertem Gate. Der Sperrschicht-Feldeffekttransistor (810) enthält ein Kanalgebiet, das mit der ersten Lastelektrode (310) elektrisch verbunden ist. Der Feldeffekttransistor (820) mit isoliertem Gate und der Sperrschicht-Feldeffekttransistor (810) sind elektrisch in Reihe verbunden. Der Feldeffekttransistor (820) mit isoliertem Gate enthält ein Sourcegebiet (110) und ein Bodygebiet (120). Das Sourcegebiet (110) ist mit einem Kanalgebiet (811) des Sperrschicht-Feldeffekttransistors (810) elektrisch verbunden. Das Bodygebiet (120) ist mit der ersten Lastelektrode (310) elektrisch verbunden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Siliziumcarbid-Halbleitervorrichtungen mit hohem Spannungs-Sperrvermögen.
  • HINTERGRUND
  • Die breite Bandlücke von Siliziumcarbid (SiC) zusammen mit einer geringen intrinsischen Trägerkonzentration und einem hohen kritischen elektrischen Feld ist zweckmäßig, um Leistungs-Halbleitervorrichtungen mit großer Sperrspannung und kleinem Ein- bzw. Durchlasswiderstand herzustellen.
  • Leistungs-Halbleitervorrichtungen werden typischerweise verwendet, um die Übertragung elektrischer Energie von einer Eingangsstufe zu einer Ausgangsstufe, zum Beispiel in DC/AC-Wandlern, AC/AC-Wandlern oder AC/DC-Wandlern, zu steuern. In typischen Wandlertopologien transformiert sich eine Kurzschlussbedingung an einer Lastseite in eine Kurzschlussbedingung für die Leistungs-Halbleitervorrichtung. Eine Kurzschluss-Detektionsschaltung kann die Kurzschlussbedingung detektieren und kann die Leistungs-Halbleitervorrichtung ausschalten und/oder kann einen Leistungs- bzw. Schutzschalter aktivieren. Für eine Zeitspanne zwischen dem Beginn und Ende der Kurzschlussbedingung fließt ein hoher Kurzschlussstrom durch die Leistungs-Halbleitervorrichtung.
  • Die Druckschrift DE 10 2016 113 846 A1 bezieht sich auf MOSFETs mit Kompensationsstruktur. Auf der Bauteilvorderseite wird das vorderseitige Potential von n-Säulen der Kompensationsstruktur abgegriffen, das im eingeschalteten Zustand des MOSFETs bis zu einem gewissen Grad proportional zu einer Drain/Source Spannung VDS zwischen der Vorderseitenoberfläche und einer Rückseitenoberfläche des MOSFETs ist. Die Druckschrift DE 10 2016 125 030 A1 beschreibt das Ausbilden von Metallkontaktschichten auf Siliziumcarbid. Die Druckschrift DE 10 2016 110 035 A1 beschreibt elektrische Baugruppen, die jeweils eine bipolare Schaltvorrichtung und eine Transistorschaltung umfassen, wobei die Transistorschaltung und die bipolare Schaltvorrichtung elektrisch parallel verbunden sind und wobei die Transistorschaltung einen selbstleitenden Transistor mit breiter Bandlücke aufweist.
  • Es besteht ein Bedarf daran, die Kurzschlussfestigkeit von Siliziumcarbidvorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Siliziumcarbid-Halbleitervorrichtung, die eine erste Lastelektrode, einen selbstleitenden Sperrschicht- bzw. Junction-Feldeffekttransistor und ein Feldeffekttransistor mit isoliertem Gate enthält. Der selbstleitende Sperrschicht-Feldeffekttransistor enthält ein Kanalgebiet, das mit der ersten Lastelektrode elektrisch verbunden ist. Der Feldeffekttransistor mit isoliertem Gate und der Sperrschicht-Feldeffekttransistor sind elektrisch in Reihe verbunden. Der Feldeffekttransistor mit isoliertem Gate enthält ein Sourcegebiet und ein Bodygebiet. Das Sourcegebiet ist mit dem Kanalgebiet des selbstleitenden Sperrschicht-Feldeffekttransistors elektrisch verbunden. Das Bodygebiet ist mit der ersten Lastelektrode elektrisch verbunden.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung, die eine Gatestruktur, ein Sourcegebiet und eine Zusatz-Steuerungsstruktur enthält. Die Gatestruktur erstreckt sich von einer ersten Oberfläche eines Siliziumcarbidkörpers in den Siliziumcarbidkörper. Das Sourcegebiet erstreckt sich von der ersten Oberfläche in den Siliziumcarbidkörper. Die Zusatz-Steuerungsstruktur erstreckt sich von der ersten Oberfläche in das Sourcegebiet. Eine vertikale Ausdehnung der Zusatz-Steuerungsstruktur ist kleiner als eine vertikale Ausdehnung des Sourcegebiets.
  • Eine weitere Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung, die eine erste Lastelektrode, eine Gatestruktur und ein Sourcegebiet enthält. Die Gatestruktur erstreckt sich von einer ersten Oberfläche eines Siliziumcarbidkörpers in den Siliziumcarbidkörper. Das Sourcegebiet erstreckt sich von der ersten Oberfläche in den Siliziumcarbidkörper und umfasst einen Kontaktbereich und einen Kanalbereich. Der Kontaktbereich ist mit der ersten Lastelektrode in Kontakt. Der Kanalbereich ist mit der Gatestruktur in Kontakt. Der Kontaktbereich und der Kanalbereich bilden einen unipolaren Übergang.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in diese Offenbarung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen einer SiC-Vorrichtung und einer Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Andere Ausführungsformen sind in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben.
    • 1A zeigt ein Schaltungsdiagramm einer SiC-Vorrichtung, die einen JFET und einen IGFET enthält, die elektrisch in Reihe verbunden sind, gemäß einer Ausführungsform.
    • 1B zeigt eine schematische vertikale Querschnittsansicht eines Bereichs einer SiC-Vorrichtung, die einen IGFET und einen im Sourcegebiet des IGFET integrierten JFET enthält, gemäß einer Ausführungsform.
    • 2 zeigt eine schematische Querschnittsansicht einer SiC-Vorrichtung gemäß einer Ausführungsform mit einem Zusatzgebiet, das sich von einer ersten Oberfläche in ein Sourcegebiet einer IGFET-Zelle erstreckt.
    • 3 zeigt eine schematische vertikale Querschnittsansicht eines Bereichs einer SiC-Vorrichtung gemäß einer Ausführungsform, die eine Vielzahl von Zusatzbereichen enthält, die sich von einer ersten Oberfläche in ein Sourcegebiet erstrecken.
    • 4A - 4C zeigen schematische horizontale und vertikale Querschnittsansichten eines Bereichs einer SiC-Vorrichtung gemäß einer anderen Ausführungsform, die eine Vielzahl von Zusatzbereichen enthält, die sich von einer ersten Oberfläche in das Sourcegebiet erstrecken.
    • 5A - 5B zeigen schematische horizontale und vertikale Querschnittsansichten eines Bereichs einer SiC-Vorrichtung gemäß einer Ausführungsform mit einer Zusatz-Steuerungsstruktur, die in einem Abstand zu einer Gatestruktur ausgebildet ist.
    • 6A - 6B zeigen schematische horizontale und vertikale Querschnittsansichten eines Bereichs einer SiC-Vorrichtung gemäß einer Ausführungsform mit Zusatzgebieten in Kontakt mit einer Gatestruktur.
    • 7 zeigt eine schematische vertikale Querschnittsansicht eines Bereichs einer SiC-Vorrichtung gemäß einer Ausführungsform mit Kontaktgräben.
  • DETAILLIERTE BESCHREIBUNG
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Zwei angrenzende dotierte Gebiete des gleichen Leitfähigkeitstyps und mit verschiedenen Dotierstoffkonzentrationen bilden einen unipolaren Übergang, z.B. einen (n/n+)-Übergang oder einen (p/p+)-Übergang, entlang einer Grenzfläche zwischen den beiden dotierten Gebieten. Beim unipolaren Übergang kann ein Dotierstoffkonzentrationsprofil orthogonal zum unipolaren Übergang eine Stufe oder einen Wendepunkt zeigen, bei der oder dem sich das Dotierstoffkonzentrationsprofil von konkav in konvex oder umgekehrt ändert.
  • Für einen Parameter angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter y mit einem Wert von höchstens d liest sich als y ≤ d.
  • IGFETs (Feldeffekttransistor mit isoliertem Gate) sind spannungsgesteuerte Vorrichtungen, die MOSFETs (Metall-Oxid-Halbleiter-FETs) und andere FETs mit Gateelektroden, die auf einem dotierten Halbleitermaterial basieren, und/oder mit Gate-Dielektrika, die nicht ausschließlich auf einem Oxid basieren, umfassen.
  • Gemäß zumindest einer Ausführungsform kann eine SiC-Vorrichtung eine erste Lastelektrode, einen selbstleitenden JFET (Sperrschicht-Feldeffekttransistor) und/oder einen IGFET umfassen. Der IGFET und der JFET können elektrisch in Reihe verbunden sein. Der JFET kann ein Kanalgebiet enthalten, das mit der ersten Lastelektrode elektrisch verbunden ist. Der IGFET kann ein Sourcegebiet enthalten, das mit dem Kanalgebiet elektrisch verbunden, z.B. in direktem Kontakt, ist. Der IGFET enthält ferner ein Bodygebiet, das mit der ersten Lastelektrode elektrisch verbunden sein kann.
  • Für Lastbedingungen innerhalb eines SOA (sicheren Arbeitsbereichs) ist eine Änderung des elektrischen Widerstands des Kanalgebiets vernachlässigbar. Der SOA definiert Spannungs- und Strombedingungen, unter welchen man erwarten kann, dass die SiC-Vorrichtung ohne Selbstschädigung arbeitet. Der SOA ist durch maximale Werte für Vorrichtungsparameter wie maximaler Dauerlaststrom, maximale Gatespannung und andere gegeben.
  • Mit zunehmendem Laststrom durch das JFET-Kanalgebiet nimmt der Spannungsabfall entlang dem JFET-Kanalgebiet Vxs zu. Da VGS konstant gehalten wird, kann die Gate-Source-Spannung VGX des IGFET abnehmen.
  • Unter Kurzschlussbedingungen reduziert der Spannungsabfall entlang dem JFET-Kanalgebiet den Sättigungsstrom durch den IGFET. Indem geometrische Abmessungen und/oder eine Dotierstoffkonzentration des JFET geeignet definiert werden, kann der Sättigungsstrom der SiC-Vorrichtung so eingestellt werden, dass die maximale thermische Beanspruchung ausreichend gering ist, um eine irreversible Schädigung, z.B. ein Schmelzen eines Metallkontakts, zu vermeiden. Die SiC-Vorrichtung kann eine hohe Kurzschlussfestigkeit zeigen.
  • Der zunehmende Spannungsabfall entlang dem JFET-Kanalgebiet kann aus dem Temperaturanstieg im JFET-Kanalgebiet aufgrund einer Zunahme im Laststrom resultieren. Mit zunehmender Temperatur kann die Ladungsträgerbeweglichkeit abnehmen, und der elektrische Widerstand des JFET-Kanalgebiets kann zunehmen.
  • Gemäß einer Ausführungsform kann der Sperrschicht-Feldeffekttransistor ein Gategebiet enthalten. Das Gategebiet des Sperrschicht-Feldeffekttransistors und das JFET-Kanalgebiet können einen pn-Übergang bilden. Das Gategebiet kann mit der ersten Lastelektrode verbunden sein. Entlang dem pn-Übergang kann eine Potentialdifferenz zwischen dem Gategebiet und dem Kanalgebiet mit zunehmendem Abstand zur ersten Lastelektrode mit einer Rate steigen, die mit zunehmendem Laststrom ansteigt. Eine Verarmungszone, die sich vom pn-Übergang in das Kanalgebiet erstreckt, engt die effektive Fläche allmählich ein, durch die Ladungsträger durch das Kanalgebiet fließen, und trägt zumindest dazu bei, dass der elektrische Widerstand des Kanalgebiets mit steigenden Laststrom ansteigt.
  • Gemäß einer Ausführungsform kann die erste Lastelektrode über einen Pfad mit niedriger Impedanz und ohne einen ohmschen Nebenwiderstand mit einem Sourceanschluss elektrisch verbunden sein. Dadurch können statische Verluste der SiC-Vorrichtung niedrig gehalten werden.
  • Gemäß einer Ausführungsform ist der Sperrschicht-Feldeffekttransistor dafür konfiguriert, durch einen Spannungsabfall über das Kanalgebiet gesteuert zu werden. Der Spannungsabfall wird durch einen Stromfluss zwischen der ersten Lastelektrode und dem Feldeffekttransistor mit isoliertem Gate hervorgerufen.
  • Gemäß einer Ausführungsform kann der IGFET eine Graben-Gatestruktur enthalten. Das JFET-Kanalgebiet kann mit der Gatestruktur so in direktem Kontakt sein, dass ein Bereich des JFET-Kanalgebiets zumindest einen Bereich des IGFET-Sourcegebiets bildet. Der JFET kann keinen oder nur einen geringen Einfluss auf die Flächeneffizienz (engl. area efficiency) der Vorrichtung haben. Die Flächeneffizienz der Vorrichtung kann als das Verhältnis zwischen der gesamten Kanalbreite des IGFET und einer gesamten Oberfläche der SiC-Vorrichtung definiert werden.
  • Gemäß einer Ausführungsform kann die SiC-Vorrichtung eine Vielzahl von Transistorzellen enthalten. Jede Transistorzelle kann eine IGFET-Zelle und eine in der IGFET-Zelle eingebettete JFET-Zelle enthalten. Beispielsweise kann die JFET-Zelle in einem Sourcegebiet der IGFET-Zelle so eingebettet sein, dass die JFET-Zelle keinen oder nur einen geringen Einfluss auf eine Flächeneffizienz der SiC-Vorrichtung haben kann.
  • Gemäß zumindest einer anderen Ausführungsform kann eine SiC-Vorrichtung eine Gatestruktur enthalten, die sich von einer ersten Oberfläche eines Siliziumcarbidkörpers in den Siliziumcarbidkörper erstreckt. Die Gatestruktur kann somit eine Graben-Gatestruktur sein. Ein Sourcegebiet kann sich von der ersten Oberfläche in den Siliziumcarbidkörper erstrecken. Eine Zusatz-Steuerungsstruktur kann sich von der ersten Oberfläche in das Sourcegebiet erstrecken, wobei eine vertikale Ausdehnung der Zusatz-Steuerungsstruktur kleiner als eine vertikale Ausdehnung des Sourcegebiets ist. Das Sourcegebiet kann mit der Gatestruktur in direktem Kontakt sein.
  • Die vertikale Ausdehnung eines Gebiets oder einer Struktur ist die maximale Ausdehnung des Gebiets oder der Struktur orthogonal zur ersten Oberfläche. Mit anderen Worten ist die vertikale Ausdehnung des Gebiets oder der Struktur gleich dem Abstand zwischen der ersten Oberfläche und demjenigen Punkt des betreffenden Gebiets oder der betreffenden Struktur, der von der ersten Oberfläche am entferntesten ist.
  • Die Zusatz-Steuerungsstruktur kann die vertikale Ausdehnung zumindest eines Bereichs des Sourcegebiets einengen, so dass, falls ein hoher Strom durch das Sourcegebiet fließt, der elektrische Widerstand des Sourcegebiets zwischen einem ersten Ende des Sourcegebiets an der ersten Oberfläche und einem zweiten Ende des Sourcegebiets an der Gatestruktur mit einer höheren Rate als ohne Zusatz-Steuerungsstruktur ansteigen kann. Der Anstieg des elektrischen Widerstands kann auf einer Temperaturzunahme im Kanalgebiet und/oder auf Verarmungszonen beruhen, die sich in das Sourcegebiet ausbreiten können. Ein Sättigungsstrom der Halbleitervorrichtung kann auf einen signifikant niedrigeren Wert als für ein Vergleichsbeispiel ohne die Zusatz-Steuerungsstruktur eingestellt werden. Der niedrigere Sättigungsstrom kann ohne Vergrößern einer horizontalen Fläche des Sourcegebiets erzielt werden.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung eine erste Lastelektrode enthalten. Das Sourcegebiet kann einen Kontaktbereich und einen Kanalbereich umfassen, wobei der Kontaktbereich mit der ersten Lastelektrode in Kontakt sein kann. Der Kanalbereich kann mit dem Kontaktbereich und mit der Gatestruktur in Kontakt sein. Eine mittlere Dotierstoffkonzentration im Kanalbereich kann höchstens 10 % einer maximalen Dotierstoffkonzentration im Kontaktbereich betragen.
  • Eine vergleichsweise hohe Dotierstoffkonzentration des Kontaktbereichs kann einen niederohmigen ohmschen Kontakt mit der ersten Lastelektrode ausbilden. Die Dotierstoffkonzentration im Kanalbereich kann unabhängig von der Dotierstoffkonzentration im Kontaktbereich ausgewählt werden, so dass eine Verarmungszone, die sich in dem Kanalbereich erstreckt, den Kanalbereich beim Sättigungsstrom in einem ausreichenden Maß abschnüren kann.
  • Die Zusatz-Steuerungsstruktur kann ein Zusatzgebiet enthalten, wobei das Zusatzgebiet und das Sourcegebiet einen pn-Übergang bilden können. Das Zusatzgebiet kann zu einem Verengen und/oder Abschnüren des Kanalbereichs beitragen. Indem der Kanalbereich von zwei Seiten aus allmählich verengt wird, verengt die Verarmungszone den Kanalbereich mit einer höheren Rate, und eine höhere Dotierstoffkonzentration kann für den Kanalbereich ausgewählt werden, um den gleichen Sättigungsstrom zu erzielen. Die höhere Dotierstoffkonzentration kann die statischen Verluste im Ein-Zustand reduzieren.
  • Gemäß einer Ausführungsform kann das Zusatzgebiet eine Vielzahl von Zusatzbereichen umfassen, und/oder der Kanalbereich kann eine Vielzahl von Kanalsegmenten umfassen. Die Zusatzbereiche und die Kanalsegmente können sich entlang einer horizontalen ersten Richtung parallel zur ersten Oberfläche abwechseln. Die Kanalsegmente können entlang der horizontalen ersten Richtung verteilt, insbesondere gleichmäßig verteilt, sein. In einem Beispiel kann ein Abstand zwischen benachbarten Kanalsegmenten der gleiche für jedes der Kanalsegmente sein. Die Zusatzbereiche können gegendotierte Säulen ausbilden, die sich in das Sourcegebiet erstrecken. Ein Aufteilen des Zusatzgebiets in eine Vielzahl getrennter Zusatzbereiche kann für einen gegebenen Sättigungsstrom den elektrischen Widerstand des Sourcegebiets in einem Arbeitsbereich mit einem signifikant niedrigeren Laststrom als dem Sättigungsstrom verringern.
  • Gemäß einer Ausführungsform kann die Gatestruktur eine longitudinale horizontale Ausdehnung entlang einer horizontalen zweiten Richtung aufweisen, wobei die horizontale zweite Richtung zur horizontalen ersten Richtung orthogonal ist. Die longitudinale horizontale Ausdehnung ist die größere von zwei orthogonalen horizontalen Ausdehnungen der Gatestruktur. Jedes der Kanalsegmente kann einen unterschiedlichen Abstand zur Gatestruktur als die anderen Kanalsegmente aufweisen.
  • Gemäß einer anderen Ausführungsform kann die Gatestruktur eine longitudinale horizontale Ausdehnung entlang einer horizontalen zweiten Richtung aufweisen, wobei die horizontale zweite Richtung zur horizontalen ersten Richtung parallel ist. Die Kanalsegmente und Kanalbereiche können orthogonal zur Gatestruktur verlaufen.
  • Im Allgemeinen kann ein Abstand von Mitte zu Mitte zwischen benachbarten Kanalsegmenten unabhängig von einem Abstand von Mitte zu Mitte zwischen benachbarten Gatestrukturen ausgewählt werden.
  • Gemäß einer Ausführungsform kann das Sourcegebiet einen dritten Bereich zwischen der Zusatz-Steuerungsstruktur und der Gatestruktur enthalten. Der dritte Bereich kann eine Verarmung eines Sourcegebiet-Bereichs entspannen, der mit der Gatestruktur in direktem Kontakt ist und der einen Ladungsträgerfluss zwischen dem Kanalbereich und einem entlang der Gatestruktur ausgebildeten Inversionskanal beeinflussen kann.
  • Gemäß zumindest einer weiteren Ausführungsform kann eine Halbleitervorrichtung eine erste Lastelektrode, eine Gatestruktur, die sich von einer ersten Oberfläche eines Siliziumcarbidkörpers in den Siliziumcarbidkörper erstreckt, und ein Sourcegebiet enthalten, das sich von der ersten Oberfläche in den Siliziumcarbidkörper erstreckt. Das Sourcegebiet kann einen Kontaktbereich und einen Kanalbereich umfassen. Der Kontaktbereich kann mit der ersten Lastelektrode in Kontakt sein. Der Kanalbereich kann mit der Gatestruktur in Kontakt sein. Der Kontaktbereich und der Kanalbereich können einen unipolaren Übergang bilden.
  • Eine vergleichsweise hohe Dotierstoffkonzentration im Kontaktbereich kann einen niederohmigen ohmschen Kontakt zwischen dem Sourcegebiet und der ersten Lastelektrode ermöglichen. Die Dotierstoffkonzentration im Kanalbereich kann unabhängig von der Dotierstoffkonzentration im Kontaktbereich so ausgewählt werden, dass eine sich in den Kanalbereich erstreckende Verarmungszone einen elektrischen Widerstand des Sourcegebiets über einen vergleichsweise weiten Bereich modulieren kann.
  • Gemäß einer Ausführungsform kann sich eine Zusatz-Steuerungsstruktur von der ersten Oberfläche in das Sourcegebiet erstrecken. Die Zusatz-Steuerungsstruktur kann zumindest einen Bereich des Sourcegebiets einengen, so dass eine sich in das Sourcegebiet erstreckende Verarmungszone den elektrischen Widerstand des Sourcegebiets effektiver modulieren kann.
  • Gemäß einer Ausführungsform kann eine mittlere Dotierstoffkonzentration im Kanalbereich höchstens 10 % einer maximalen Dotierstoffkonzentration im Kontaktbereich betragen. Die Dotierstoffkonzentration im Kontaktbereich kann ausreichend hoch sein, um einen niederohmigen ohmschen Kontakt zwischen der ersten Lastelektrode und dem Sourcegebiet vorzusehen. Die Dotierstoffkonzentration im Kanalgebiet kann ausreichend niedrig sein, so dass sich in das Sourcegebiet erstreckende Verarmungszonen einen Sättigungsstrom der Halbleitervorrichtung effektiv reduzieren können.
  • Gemäß einer Ausführungsform ist eine vertikale Ausdehnung der Zusatz-Steuerungsstruktur kleiner als eine vertikale Ausdehnung des Sourcegebiets, beispielsweise so dass das Sourcegebiet einen durchgehenden Bereich unter der Zusatz-Steuerungsstruktur umfassen kann. Der durchgehende Bereich kann den elektrischen Widerstand des Sourcegebiets im SOA reduzieren.
  • Gemäß einer Ausführungsform kann die Zusatz-Steuerungsstruktur ein Zusatzgebiet enthalten. Das Zusatzgebiet und das Sourcegebiet können einen pn-Übergang bilden. Eine Verarmungszone kann sich vom Zusatzgebiet in das Sourcegebiet erstrecken, so dass der Sättigungsstrom ohne Erhöhen des Durchlasswiderstands während eines normalen Betriebsmodus weiter reduziert werden kann.
  • 1A zeigt eine SiC-Vorrichtung 500 mit drei Anschlüssen mit einem Sourceanschluss S, einem Drainanschluss D und einem Gateanschluss G. Die SiC-Vorrichtung 500 enthält einen selbstleitenden JFET 810, der mit einem IGFET 820 elektrisch in Reihe verbunden ist. Eine Sourceseite eines Kanalgebiets 811 des JFET 810 kann mit einer ersten Lastelektrode 310 elektrisch geschaltet bzw. verbunden sein, die den Sourceanschluss S bilden kann oder die mit ihm elektrisch verbunden sein kann. Eine Drainseite des JFET-Kanalgebiets 811 ist mit einem Sourcegebiet 110 des IGFET 820 elektrisch verbunden. Die Drainseite des JFET-Kanalgebiets 811 und das IGFET-Sourcegebiet 110 bilden einen internen Knoten INX. Ein Draingebiet 823 des IGFET 820 kann mit dem Drainanschluss D elektrisch verbunden sein. Ein JFET-Gategebiet G1 und ein Bodygebiet 120 des IGFET 820 können mit dem Sourceanschluss S elektrisch verbunden sein.
  • Eine Gateelektrode 155 des IGFET 820 ist mit dem Gateanschluss S elektrisch verbunden.
  • Das JFET-Kanalgebiet 811 weist eine Kanallänge entlang einer Stromflussrichtung zwischen einem ersten Kanalende und einem zweiten Kanalende auf. Das erste Kanalende kann einen ohmschen Kontakt, z.B. einen niederohmigen Kontakt, mit der ersten Lastelektrode 310 bilden. Das zweite Kanalende kann direkt an das Sourcegebiet 110 des IGFET 820 grenzen.
  • Das JFET-Kanalgebiet 811 und das IGFET-Sourcegebiet 110 können direkt miteinander in Kontakt sein. Beispielsweise können das JFET-Kanalgebiet 811 und das Sourcegebiet 110 Bereiche eines homogenen dotierten Gebiets sein, das aus einem Epitaxieprozess und/oder aus einer oder mehreren Implantationen resultiert, die im gleichen Bereich eines Siliziumcarbidkörpers wirksam sind. Gemäß einer anderen Ausführungsform können das JFET-Kanalgebiet 811 und das Sourcegebiet 110 einen unipolaren Übergang, z.B. einen (n/n+)-Übergang oder einen (p/p+)-Übergang, bilden, wobei eine Differenz zwischen den Dotierstoffkonzentrationen auf beiden Seiten des unipolaren Übergangs geringer als eine Größenordnung sein kann. Die Dotierstoffkonzentration in dem JFET-Kanalgebiet 811 kann so ausreichend niedrig sein, dass sich die Verarmungszone nicht signifikant in das gegendotierte Gebiet, z.B. das IGFET-Bodygebiet, ausbreitet. Das IGFET-Sourcegebiet 110 und das JFET-Kanalgebiet 811 können in einem gewissen Maß in der Weise überlappen, dass das gleiche Gebiet als Teil des JFET-Kanalgebiets 811 und als Teil des IGFET-Sourcegebiets 110 wirksam sein kann.
  • Der JFET kann ferner ein JFET-Gategebiet G1 enthalten, wobei das JFET-Gategebiet G1 und das JFET-Kanalgebiet 811 einen pn-Übergang bilden. Das JFET-Gategebiet G1 kann über einen Pfad mit niedriger Impedanz mit der ersten Lastelektrode 310 elektrisch verbunden sein. Das IGFET-Bodygebiet 120 und das JFET-Gategebiet G1 können in einem gewissen Maß in der Weise überlappen, dass das gleiche Gebiet als Teil des JFET-Gategebiets G1 und als Teil des IGFET-Bodygebiets 120 wirksam sein kann.
  • Im Folgenden wird ein Operationsmodus der SiC-Vorrichtung 500 bezüglich einer Ausführungsform beschrieben, die eine n-Kanal-SiC-Vorrichtung 500 mit einem JFET-Kanalgebiet 811 vom n-Typ, einem IGFET-Sourcegebiet 110 vom n-Typ, einem JFET-Gategebiet G1 vom p-Typ und einem IGFET-Bodygebiet 120 vom p-Typ betrifft. Andere Ausführungsformen können sich auf eine p-Kanal-SiC-Vorrichtung 500 mit einem JFET-Kanalgebiet 811 vom p-Typ, einem IGFET-Sourcegebiet 110 vom p-Typ, einem IGFET-Bodygebiet 120 vom n-Typ und einem JFET-Gategebiet G1 vom n-Typ beziehen.
  • Im Durchlass- bzw. Vorwärts-Operationsmodus wird eine positive Drain-Source-Spannung VDS zwischen dem Drainanschluss D und dem Sourceanschluss S angelegt. Eine eine vordefinierte Schwelle übersteigende Gate-Source-Spannung VGS schaltet den IGFET 820 ein, wobei sich ein Inversionskanal vom n-Typ durch einen Feldeffekt im Bodygebiet 120 ausbildet. Im Ein-Zustand fließen Elektronen vom Sourceanschluss S durch das JFET-Kanalgebiet 811 und durch den Inversionskanal zum Drainanschluss D.
  • Im Ein-Zustand ist die effektive IGFET-Gatespannung gegeben durch einen Spannungsabfall über das Gate-Dielektrikum am drainseitigen Ende des Inversionskanals, d.h. eine Spannungsdifferenz zwischen dem an den Gateanschluss angelegten Potential und dem Potential des Inversionskanals am drainseitigen Ende. Das Potential des Inversionskanals am drainseitigen Ende ist durch das Potential am internen Knoten INX und den Spannungsabfall entlang dem Inversionskanal gegeben.
  • Mit anderen Worten hängt die effektive IGFET-Gatespannung direkt von der effektiven IGFET-Gate-Source-Spannung VGX ab, die die Potentialdifferenz zwischen Gateanschluss G und dem internen Knoten INX ist. Für einen Laststrom innerhalb des SOA sind ein elektrischer Widerstand des JFET 810 und eine Kanalspannung VXS entlang dem JFET-Kanalgebiet 811 vernachlässigbar, und die effektive IGFET-Gate-Source-Spannung VGX bleibt durch den Laststrom unbeeinflusst. Mit zunehmendem Laststrom steigt die Temperatur im JFET-Kanal an, und eine Ladungsträgermobilität nimmt ab. Der elektrische Widerstand des JFET-Kanalgebiets 811 nimmt zu, und die JFET-Kanalspannung VXS steigt an. Ein Anstieg der JFET-Kanalspannung VXS reduziert die effektive IGFET-Gate-Source-Spannung VGX, so dass der Sättigungsstrom des IGFET 820 abnimmt.
  • Die zunehmende Kanalspannung VXS nimmt ferner mit einer Rate zu, mit der ein Spannungsabfall über den pn-Übergang zwischen dem JFET-Gategebiet G1 und dem JFET-Kanalgebiet 811 mit zunehmendem Abstand zur ersten Lastelektrode 310 zunimmt. Eine Verarmungszone, die sich vom pn-Übergang in das JFET-Kanalgebiet 811 ausbreitet, verengt mehr und mehr das JFET-Kanalgebiet 811 für Elektronen und trägt zumindest zur Erhöhung des Kanalwiderstands und der Kanalspannung VXS bei.
  • Parameter des JFET 810 wie geometrische Abmessungen und Dotierstoffkonzentration können ausgewählt werden, um einen Sättigungsstrom für die SiC-Vorrichtung 500 zu erzielen, der ausreichend niedrig ist, um zu verhindern, dass die SiC-Vorrichtung 500 irreversibel geschädigt wird. Zusätzlich oder alternativ dazu können Parameter des JFET 810 so ausgewählt werden, dass das JFET-Kanalgebiet 811 vollständig abgeschnürt wird, wenn der Laststrom eine vordefinierte Schwelle übersteigt und/oder wenn der Sättigungsstrom länger als eine vordefinierte Zeitspanne fließt. Der JFET 810 ermöglicht ein Kombinieren niedriger statischer Verluste im Ein-Zustand für hohe Lastströme mit einem niedrigen Sättigungsstrom und/oder mit einer hohen Kurzschlussfestigkeit.
  • Die SiC-Vorrichtung 500 kann eine Vielzahl von Transistorzellen enthalten, wobei die Transistorzelle eine IGFET-Zelle und eine in der IGFET-Zelle eingebettete JFET-Zelle enthalten kann, so dass jede IGFET-Zelle einer JFET-Zelle zugeordnet werden kann und jede JFET-Zelle einer IGFET-Zelle zugeordnet werden kann. Durch eine vertikale Integration der JFET-Zelle in das Sourcegebiet der IGFET-Zelle hat die JFET-Zelle keinen Einfluss auf die Flächeneffizienz der SiC-Vorrichtung 500.
  • 1B zeigt eine SiC-Vorrichtung 500, die eine IGFET-Funktionalität zwischen einem Gateanschluss G, einem ersten Lastanschluss L1 und einem zweiten Lastanschluss L2 liefert. Bezüglich der Anschlüsse G, L1, L2 zeigt die SiC-Vorrichtung 500 die Funktionalität eines IGFET, und die SiC-Vorrichtung 500 kann einen herkömmlichen MOSFET mit dem gleichen nominalen Spannungs-Sperrvermögen ersetzen. Die SiC-Vorrichtung 500 kann eine Vielzahl von Transistorzellen TC enthalten, wobei jede Transistorzelle TC eine in einem Sourcegebiet 110 einer IGFET-Zelle integrierte JFET-Zelle enthalten kann. Die SiC-Vorrichtung 500 kann eine vertikale Leistungs-Halbleitervorrichtung sein, in der ein Laststrom zwischen einer erste Lastelektrode an einer Vorderseite und einer zweiten Lastelektrode auf der Rückseite fließt.
  • Die SiC-Vorrichtung 500 umfasst einen Siliziumcarbidkörper 100, der auf einem Siliziumcarbidkristall basieren kann, der die Hauptbestandteile Silizium und Kohlenstoff enthält. Der Siliziumcarbidkristall kann unerwünschte Verunreinigungen bzw. Störstellen wie Wasserstoff und Sauerstoff und/oder beabsichtigte Störstellen, z.B. Dotierstoffatome, enthalten. Der Polytyp des Siliziumcarbidkristalls kann beispielsweise 2H, 6H, 15R oder 4H sein.
  • Eine erste Oberfläche 101 an einer Vorderseite Siliziumcarbidkörpers 100 kann planar oder gerippt sein. Eine Oberflächennormale 104, die zu einer planaren ersten Oberfläche 101 orthogonal oder zu einer mittleren Ebene einer gerippten ersten Oberfläche 101 orthogonal ist, definiert eine vertikale Richtung. Zur Oberflächennormale 104 orthogonale Richtungen sind horizontale und laterale Richtungen.
  • Auf der Rückseite des Siliziumcarbidkörpers 100 kann sich eine entgegengesetzte zweite Oberfläche 102 parallel zur ersten Oberfläche 101 erstrecken. Eine Gesamtdicke des Siliziumcarbidkörpers 100 zwischen den ersten und zweiten Oberflächen 101, 102 kann im Bereich von einigen hundert nm bis einige hundert µm liegen. Das nominale Spannungs-Sperrvermögen der SiC-Vorrichtung 500 kann zumindest 330 V, z.B. zumindest 600 V, betragen.
  • Die Transistorzellen TC sind an der Vorderseite entlang der ersten Oberfläche 101 ausgebildet. Eine Transistorzelle TC kann eine Graben-Gatestruktur 150 enthalten, die sich von der ersten Oberfläche 101 in den Siliziumcarbidkörper 100 erstreckt. Eine vertikale Ausdehnung der Gatestruktur 150 kann in einem Bereich von 0,3 µm bis 5 µm, z.B. in einem Bereich von 0,5 µm bis 2 µm, liegen. Am Boden können die Gatestrukturen 150 gerundet sein, wobei ein Radius der Krümmung zumindest das Doppelte der Dicke eines im Folgenden beschriebenen Gate-Dielektrikums 159 betragen kann. Seitenwände 151, 152 der Gatestrukturen 150 können vertikal sein oder können mit zunehmendem Abstand zur ersten Oberfläche 101 spitz zulaufen.
  • Die Gatestruktur 150 kann in einer Streifenstruktur mit einer longitudinalen Ausdehnung entlang einer horizontalen zweiten Richtung 192 orthogonal zur Querschnittsebene angeordnet sein. Die longitudinale Ausdehnung ist größer als eine horizontale Breite der Gatestruktur 150. Die horizontale Breite der Gatestruktur 150 in der Ebene der ersten Oberfläche 101 kann in einem Bereich von 500 nm bis 5 µm, z.B. in einem Bereich von 1 µm bis 3 µm, liegen.
  • Jede Gatestruktur 150 kann sich von einer Seite eines Transistorzellengebiets zu einer gegenüberliegenden Seite erstrecken, wobei die Länge der Gatestrukturen 150 bis zu einige Millimeter betragen kann. Gemäß anderen Ausführungsformen kann eine Vielzahl getrennter Gatestrukturen 150 entlang einer von einer Seite des Transistorzellengebiets zur gegenüberliegenden Seite verlaufenden Linie ausgebildet sein, oder die Gatestrukturen 150 können miteinander verbunden sein und können ein Gitter bilden. Gemäß einer anderen Ausführungsform können zwei orthogonale horizontale Abmessungen der Gatestruktur 150 innerhalb der gleichen Größenordnung liegen.
  • Die Gatestrukturen 150 der SiC-Vorrichtung 500 können gleich beabstandet sein, können die gleiche Breite aufweisen und/oder können ein regelmäßiges Muster bilden. Ein Abstand von Mitte zu Mitte zwischen benachbarten Gatestrukturen 150 (auch „Pitch“ genannt) kann in einem Bereich von 1 µm bis 10 µm, z.B. von 2 µm bis 5 µm, liegen.
  • Jede Gatestruktur 150 umfasst ein Gate-Dielektrikum 159 und eine leitfähige Gateelektrode 155, wobei die Gateelektrode 155 vom Siliziumcarbidkörper 100 elektrisch getrennt ist. Beispielsweise kann das Gate-Dielektrikum 159 die Gateelektrode vom Siliziumcarbidkörper 100 komplett trennen. Gemäß anderen Ausführungsformen können zwischen der Gateelektrode 155 und dem Siliziumcarbidkörper 100 eine oder mehr weitere dielektrische Strukturen mit einer vom Gate-Dielektrikum 159 verschiedenen Materialkonfiguration und/oder dicker als das Gate-Dielektrikum 159 ausgebildet werden.
  • Das Gate-Dielektrikum 159 trennt die Gateelektrode 155 zumindest von einem Bodygebiet 120 und kann ein Halbleiter-Dielektrikum enthalten oder daraus bestehen, zum Beispiel ein thermisch aufgewachsenes oder abgeschiedenes Halbleiteroxid, z.B. Siliziumoxid, ein Halbleiternitrid, z.B. abgeschiedenes oder thermisches aufgewachsenes Siliziumnitrid, und/oder ein Halbleiter-Oxinitrid, z.B. Siliziumoxinitrid. Die Dicke und Materialkonfiguration des Gate-Dielektrikums 159 können ausgewählt werden, um eine Schwellenspannung in einem Bereich von 1,0 V bis 8 V für die Transistorzelle TC zu erzielen. Die Gateelektrode 155 enthält ein leitfähiges Material oder mehr leitfähige Materialien, z.B. hochdotiertes polykristallines Silizium.
  • Eine Driftstruktur 130 trennt die Transistorzellen TC von der zweiten Oberfläche 102 auf der Rückseite des Siliziumcarbidkörpers 100. Die Driftstruktur 130 kann eine hochdotierte Kontaktstruktur 139 entlang der zweiten Oberfläche 102 und eine schwachdotierte Driftzone 131 zwischen den Transistorzellen TC und der hochdotierten Kontaktstruktur 139 umfassen.
  • Die hochdotierte Kontaktstruktur 139 kann ein Substratbereich sein oder kann einen solchen enthalten, der von einem kristallinen Ingot erhalten wird, und bildet einen ohmschen Kontakt mit einer zweiten Lastoberfläche 320, die direkt an die zweite Oberfläche 102 grenzt. Eine mittlere Dotierstoffkonzentration in der Kontaktstruktur 139 ist ausreichend hoch, um einen niederohmigen ohmschen Kontakt mit der zweiten Lastelektrode 320 sicherzustellen. Die Kontaktstruktur 139 kann den gleichen Leitfähigkeitstyp wie die Driftzone 131 aufweisen.
  • Die Driftzone 131 kann in einer mittels Epitaxie auf der Kontaktstruktur 139 gewachsenen Schicht ausgebildet sein. Eine mittlere Netto-Dotierstoffkonzentration in der Driftzone 131 kann im Bereich von 1E15 cm-3 bis 5E16 cm-3 liegen. Eine vertikale Ausdehnung der Driftzone ist auf ein nominales Sperrvermögen der SiC-Vorrichtung 500 bezogen. Die Driftstruktur 130 kann weitere dotierte Gebiete enthalten, welche den Leitfähigkeitstyp der Driftzone 131 aufweisen können, zum Beispiel Feldstoppzonen, Sperr- bzw. Barrierezonen und/oder Stromausbreitungszonen, oder welche den entgegengesetzten Leitfähigkeitstyp der Driftzone 131 aufweisen können.
  • Die Driftzone 131 kann direkt an die Kontaktstruktur 139 grenzen, oder eine Pufferschicht, die einen unipolaren Homoübergang mit der Driftzone 131 ausbildet, kann zwischen der Driftzone 131 und der Kontaktstruktur 139 ausgebildet sein.
  • Jede Transistorzelle TC enthält ferner ein Sourcegebiet 110 und ein Bodygebiet 120. Das Sourcegebiet 110 kann direkt an die erste Oberfläche 101 grenzen. Das Bodygebiet 120 trennt das Sourcegebiet 110 von der Driftstruktur 130. Das Sourcegebiet 110 und das Bodygebiet 120 können mit einer ersten Seitenwand 151 der Gatestruktur 150 in direktem Kontakt sein.
  • Das Bodygebiet 120 bildet einen ersten pn-Übergang pn1 mit der Driftstruktur 130 und einen zweiten pn-Übergang pn2 mit dem Sourcegebiet 110. Eine vertikale Ausdehnung des Bodygebiets 120 entspricht einer Kanallänge der Transistorzelle TC und kann in einem Bereich von 0,2 µm bis 1,5 µm liegen. Das Sourcegebiet 110 und das Bodygebiet 120 sind mit einer ersten Lastelektrode 310 an der Vorderseite elektrisch verbunden.
  • Die erste Lastelektrode 310 kann den ersten Lastanschluss L1, welcher ein Anodenanschluss einer MCD oder ein Sourceanschluss eines IGFET sein kann, bilden oder kann mit ihm elektrisch verbunden oder gekoppelt sein. Die zweite Lastelektrode 320 kann einen zweiten Lastanschluss L2, welcher ein Kathodenanschluss einer MCD oder ein Drainanschluss eines IGFET sein kann, bilden oder kann mit einem solchen elektrisch verbunden oder gekoppelt sein.
  • Ein Abschirmgebiet 160 des Leitfähigkeitstyps des Bodygebiets 120 kann einen Bereich der Gatestruktur 150 von der Driftstruktur 130 trennen. Das Abschirmgebiet 160 kann mit einer zweiten Seitenwand 152 der Gatestruktur 150 in direktem Kontakt sein. Das Abschirmgebiet 160 kann mit der ersten Lastelektrode 310 elektrisch verbunden sein. Eine maximale Dotierstoffkonzentration im Abschirmgebiet 160 kann höher, z.B. zumindest zehnmal höher, als eine Dotierstoffkonzentration im Bodygebiet 120 sein. Ein lokales Maximum einer Dotierstoffkonzentration des Abschirmgebiets 160 kann zwischen der Gatestruktur 150 und der zweiten Oberfläche 102 liegen. Das Abschirmgebiet 160 kann einen dritten pn-Übergang pn3 mit dem Sourcegebiet 110 bilden.
  • Gemäß einer Ausführungsform ist die Transistorzelle TC eine n-Kanal-IGFET-Zelle mit einem p-dotierten Bodygebiet 120, einem n-dotierten Sourcegebiet 110 und einer n-dotierten Driftzone 131. Gemäß einer anderen Ausführungsform ist die Transistorzelle TC eine p-Kanal-IGFET-Zelle mit einem n-dotierten Bodygebiet 120, einem p-dotierten Sourcegebiet 110 und einer p-dotierten Driftzone 131.
  • Das Gate-Dielektrikum 159 koppelt kapazitiv einen Kanalabschnitt eines Bodygebiets 120 vom p-Typ einer n-Kanal-SiC-Vorrichtung 500 mit der Gateelektrode 155. Wenn ein Potential an der Gateelektrode 155 eine Schwellenspannung der SiC-Vorrichtung 500 übersteigt, bewirkt das elektrische Feld der Gateelektrode 155, dass im Bodygebiet 120 Minoritätsladungsträger (Elektronen) einen Inversionskanal entlang dem Gate-Dielektrikum 159 ausbilden. Der Inversionskanal verbindet das Sourcegebiet 110 mit der Driftstruktur 130 und schafft einen leitfähigen Pfad für Elektronen, so dass im Ein-Zustand der SiC-Vorrichtung 500 ein Laststrom in einer vertikalen Richtung durch den Siliziumcarbidkörper 100 von der ersten Lastelektrode 310 zur zweiten Lastelektrode 320 fließt.
  • Eine Zusatzstruktur 200 erstreckt sich von der ersten Oberfläche 101 in das Sourcegebiet 110. Eine vertikale Ausdehnung v2 der Zusatzstruktur 200 kann kleiner als eine vertikale Ausdehnung v1 des Sourcegebiets 110 sein. Die Zusatzstruktur 200 kann ein dielektrisches Material, ein leitfähiges Material und/oder ein dotiertes Halbleitermaterial enthalten.
  • Im Sourcegebiet 110 fließt der Laststrom zwischen einem ersten Ende des Sourcegebiets 110 und einem zweiten Ende des Sourcegebiets 110, wobei das erste Ende mit der ersten Lastelektrode 310 in direktem Kontakt ist und das zweite Ende mit der Gatestruktur 150 in direktem Kontakt ist. Das zweite Ende des Sourcegebiets 110 markiert einen internen Netzwerkknoten INX, der sich aus der endlichen Leitfähigkeit des Sourcegebiets 110 ergibt.
  • Da die erste Lastelektrode 310 mit sowohl dem Bodygebiet 120 als auch dem Sourcegebiet 110 elektrisch verbunden ist, fällt keine andere Spannung als eine Diffusionsspannung über die dritten und zweiten pn-Übergänge pn2, pn3 ab, solange kein Laststrom fließt. Mit zunehmendem Laststrom nimmt ein Spannungsabfall zwischen dem zweiten Ende und dem ersten Ende des Sourcegebiets zu. Da im Bodygebiet 120 kein Strom fließt, ist das Potential im Bodygebiet 120 an das Potential der ersten Lastelektrode 310 gebunden, und ein Spannungsabfall entlang den dritten und zweiten pn-Übergängen pn3, pn2 nimmt mit zunehmendem Abstand zur ersten Lastelektrode 310 und mit zunehmendem Laststrom zu.
  • Eine Verarmungszone 119, die sich von den dritten und zweiten pn-Übergängen pn3, pn2 in das Sourcegebiet 110 erstreckt, expandiert mit zunehmendem Laststrom und verengt allmählich die Fläche, durch die die Ladungsträger im Sourcegebiet 110 fließen. Die expandierende Verarmungszone 119 erhöht den elektrischen Widerstand des Sourcegebiets 110 zwischen dem ersten Ende und dem zweiten Ende. Ein positiver Temperaturkoeffizient des elektrischen Widerstands des Sourcegebiets 110 kann zur Erhöhung des elektrischen Widerstands in einem signifikanten Maß beitragen.
  • Die Zusatzstruktur 200 reduziert die effektive Querschnittsfläche für einen lateralen Stromfluss parallel zum zweiten pn-Übergang pn2 und für einen vertikalen Stromfluss parallel zum dritten pn-Übergang pn3, so dass ein ausreichender Anstieg des elektrischen Widerstands für eine signifikante Reduzierung des Sättigungsstroms erzielt werden kann.
  • Bereiche des Bodygebiets 120 und des Abschirmgebiets 160, die die zweiten und dritten pn-Übergänge pn2, pn3 bilden, können als JFET-Gategebiet G1 im Sinne von 1A effektiv sein. Das Sourcegebiet 110 kann als JFET-Kanalgebiet 811 im Sinne von 1A effektiv sein. Die Driftstruktur 130 kann als IGFET-Draingebiet 823 in 1A effektiv sein.
  • Die Zusatzstruktur 200 kann ein dotiertes Gebiet des Leitfähigkeitstyps des Bodygebiets 120 sein, so dass sich Verarmungszonen 119 von gegenüberliegenden Seiten aus in das Sourcegebiet 110 erstrecken. Gemäß einer anderen Ausführungsform kann die Zusatzstruktur 200 ein schwachdotiertes Gebiet des Leitfähigkeitstyps des Sourcegebiets 110 sein.
  • In 2 ist die SiC-Vorrichtung 500 ein SiC-TMOSFET (SiC-Graben-MOSFET) mit n-Kanal-Transistorzellen TC. Die erste Lastelektrode 310 bildet einen Sourceanschluss S oder ist mit einem Sourceanschluss S elektrisch verbunden oder gekoppelt. Die zweite Lastelektrode 320 bildet einen Drainanschluss D oder ist mit einem Drainanschluss D elektrisch verbunden oder gekoppelt. Ein Zwischenschicht-Dielektrikum 210 trennt die erste Lastelektrode 310 und die Gateelektrode 155 voneinander.
  • Das Sourcegebiet 110 kann einen hochdotierten Kontaktbereich 111 umfassen, der mit der ersten Lastelektrode 310 in direktem Kontakt ist. Das Sourcegebiet 110 umfasst ferner einen Kanalbereich 112, wobei eine maximale Dotierstoffkonzentration im Kanalbereich 112 höchstens 10 % einer maximalen Dotierstoffkonzentration im Kontaktbereich 111 beträgt und wobei ein erstes Ende des Kanalbereichs 112 einen unipolaren Übergang mit den Kontaktbereich 111 ausbildet. Ein zweites Ende des Kanalbereichs 112 kann mit der Gatestruktur 150 in Kontakt sein.
  • Die Zusatzstruktur 200 umfasst eine Zusatzgebiet 170, das einen zusätzlichen pn-Übergang pnx mit dem Sourcegebiet 110 ausbildet. Das Zusatzgebiet 170 kann durch Ionenimplantation gebildet werden. Das Zusatzgebiet 170 kann auf freiem Potential liegen. Gemäß der veranschaulichen Ausführungsform kann das Zusatzgebiet 170 mit der ersten Lastelektrode 310 elektrisch verbunden sein, so dass sich Verarmungszonen 119 von gegenüberliegenden Seiten aus in das Sourcegebiet 110 ausbreiten.
  • Durch Vorsehen von Verarmungszonen 119 auf gegenüberliegenden Seiten kann ein Steuerungsverhältnis, das ein Verhältnis zwischen einer Änderung des elektrischen Widerstands des Sourcegebiets und einer Änderung des Laststroms beschreibt, erhöht werden und/oder eine Dotierstoffkonzentration im Kanalgebiet 112 kann erhöht werden, so dass der elektrische Widerstand des Sourcegebiets 110 für Lastbedingungen innerhalb des SOA reduziert werden kann. Der Kanalbereich 112, das Bodygebiet 120 und das Zusatzgebiet 170 bilden einen lateralen JFET innerhalb des Sourcegebiets 110 der Transistorzelle TC.
  • Gemäß einer Ausführungsform kann die SiC-Vorrichtung 500 eine erste Lastelektrode 310 und einen Siliziumcarbidkörper 100 umfassen, wobei sich eine Gatestruktur 150 von einer ersten Oberfläche 101 des Siliziumcarbidkörpers 100 in den Siliziumcarbidkörper 100 erstreckt. Ein halbleitendes Gebiet 120, 160, 170, das im Siliziumcarbidkörper 100 ausgebildet ist, ist mit der ersten Lastelektrode 310 elektrisch verbunden. Das halbleitende Gebiet 120, 160, 170 und ein Sourcegebiet 110 bilden einen pn-Übergang pn2, pn3, pnx, wobei sich das Sourcegebiet 110 von der ersten Lastelektrode 310 zur Gatestruktur 150 erstreckt. Das Sourcegebiet 110 umfasst einen Kanalbereich 112 mit einer ersten Dotierstoffkonzentration N1 und einer minimalen Breite w1 senkrecht zum pn-Übergang pn2, pn3, pnx, wobei die erste Dotierstoffkonzentration geringer als 1E17 cm-3 ist.
  • In der Halbleitervorrichtung ändert sich ein elektrischer Widerstand des Kanalbereichs 112 um einen Faktor 2 bei einer Erhöhung des Laststroms durch das Sourcegebiet 110 um einen Faktor 4.
  • 3 bezieht sich auf eine SiC-Vorrichtung 500 mit einem auf 4H-SiC basierenden Siliziumcarbidkörper 100. Die <0001>-Kristallachse ist um einen Winkel α zur Achse zur Oberflächennormalen 104 geneigt. Die <11-20>-Kristallachse ist um den Winkel α zur Achse bezüglich der horizontalen Ebene geneigt.
  • Die <1-100>-Kristallachse ist orthogonal zur Querschnittsebene. Der Winkel α zur Achse kann in einem Bereich von 2° bis 8° liegen. Beispielsweise kann der Winkel α zur Achse etwa 4° betragen.
  • Die Gatestrukturen 150 können mit zunehmendem Abstand zur ersten Oberfläche 101 spitz zulaufen bzw. sich verjüngen. Beispielsweise kann ein Verjüngungswinkel der Gatestrukturen 150 bezüglich der vertikalen Richtung gleich dem Winkel α zur Achse sein oder kann vom Winkel α zur Achse um nicht mehr als ±1 Grad abweichen, so dass zumindest eine erste Seitenwand 151 von zwei gegenüberliegenden longitudinalen Seitenwänden 151, 152 zu einer Hauptkristallebene mit hoher Ladungsträgerbeweglichkeit, z.B. einer {11-20}-Kristallebene, parallel ist. Die zweite Seitenwand 152 kann zur Hauptkristallebene um den doppelten Winkel α zur Achse, z.B. um 4 Grad oder mehr, beispielsweise um etwa 8 Grad, geneigt sein. Die Gatestruktur 150 weist eine longitudinale Ausdehnung entlang einer horizontalen zweiten Richtung 192 orthogonal zur Querschnittsebene auf.
  • Das Sourcegebiet 110 kann einen ersten Sourcebereich, der den Kanalbereich 112 und den Kontaktbereich 111 umfasst, und einen zweiten Sourcebereich 118 umfassen, der entlang der zweiten Seitenwand 152 der Gatestruktur 150 ausgebildet ist. Der erste Sourcebereich und der zweite Sourcebereich 118 können über die erste Lastelektrode 310 elektrisch verbunden sein. Alternativ dazu oder zusätzlich können erste und zweite Sourcebereiche, die zwischen zwei benachbarten Gatestrukturen 150 ausgebildet sind, durch dritte Sourcebereiche verbunden sein, die sich im Siliziumcarbidkörper 100 vom Kontaktbereich 111 zum zweiten Sourcebereich 118 erstrecken. Die Driftstruktur 130 kann ein Stromausbreitungsgebiet 137 umfassen, das direkt an das Bodygebiet 120 grenzt und das sich zwischen benachbarten Abschirmgebieten 160 erstrecken kann.
  • Das Zusatzgebiet 170 umfasst eine Vielzahl von Zusatzbereichen 171, und der Kanalbereich 112 umfasst eine Vielzahl von Kanalsegmenten 1121. Die Kanalsegmente 1121 und die Zusatzbereiche 171 wechseln sich entlang einer ersten horizontalen Richtung 191 ab, die zur zweiten Richtung 192 orthogonal ist. Die Kanalsegmente 1121 können einen im Sourcegebiet 110 der Transistorzelle TC integrierten vertikalen JFET bilden.
  • In 4A - 4C wechseln sich die Kanalsegmente 1121 und die Zusatzbereiche 171 entlang einer horizontalen ersten Richtung 191 ab, die zur zweiten Richtung 192 parallel ist. Ein Kanal-Hauptbereich 1122 zwischen den Zusatzbereichen 171 und dem Bodygebiet 120 kann die Kanalsegmente 1121 verbinden. Die Kanalsegemente 1121 können einen im Sourcegebiet 110 der Transistorzelle TC integrierten vertikalen JFET ausbilden.
  • In 5A - 5B umfasst das Sourcegebiet 110 einen dritten Bereich 113 zwischen den Zusatzbereichen 171 und der Gatestruktur 150. Beispielsweise kann der dritte Bereich 113 Zusatzbereiche 171 von der Gatestruktur 150 trennen. Die Kanalsegmente 1121 und die Zusatzbereiche 171 können sich entlang einer Richtung parallel zu einer longitudinalen Ausdehnung der Gatestruktur 150 abwechseln.
  • Gemäß 6A - 6B können sich die Zusatzbereiche 171 hinab bis zu dem oder in das Bodygebiet 120 erstrecken. Alternativ dazu oder zusätzlich können die Zusatzbereiche 171 mit der Gatestruktur 150 in Kontakt sein. Die Kanalsegmente 1121 können einen im Sourcegebiet 110 der Transistorzelle TC integrierten lateralen JFET ausbilden.
  • Die in 7 veranschaulichte SiC-Vorrichtung 500 enthält eine Gatestruktur 150, die sich von einer ersten Oberfläche 101 in einen Siliziumcarbidkörper 100 erstreckt, wobei Seitenwände 151, 152 der Gatestruktur 150 zur ersten Oberfläche 101 vertikal und zu Hauptkristallebenen des Siliziumcarbidkörpers 100 parallel sein können.
  • Eine erste Lastelektrode 310 umfasst einen Grabenkontakt 314, der sich zwischen benachbarten Gatestrukturen 150 durch eine Öffnung in einem Zwischenschicht-Dielektrikum 210 in den Siliziumcarbidkörper 100 erstrecken kann. Abschirmgebiete 160 mit dem Leitfähigkeitstyp der Bodygebiete 120 können entlang einem Boden und/oder entlang Seitenwänden des Grabenkontakts 314 ausgebildet sein und können eine höhere Dotierstoffkonzentration als die Bodygebiete 120 aufweisen. Die Abschirmgebiete 160 können von den Gatestrukturen 150 lateral beabstandet sein.
  • Eine Zusatzstruktur 200, wie unter Bezugnahme auf 1A bis 5B beschrieben, beispielsweise eine Zusatzstruktur 170 wie unter Bezugnahme auf 2 bis 5B beschrieben, kann zwischen der ersten Oberfläche 101 und dem Sourcegebiet 110 ausgebildet sein. Die Zusatzstruktur 200 kann sich von Grabenkontakt 314 zur Gatestruktur 150 erstrecken.

Claims (18)

  1. Siliziumcarbid-Halbleitervorrichtung, umfassend: eine erste Lastelektrode (310); einen selbstleitenden Sperrschicht-Feldeffekttransistor (810) mit einem Kanalgebiet (811), das mit der ersten Lastelektrode (310) elektrisch verbunden ist; und einen Feldeffekttransistor (820) mit isoliertem Gate, wobei der Feldeffekttransistor (820) mit isoliertem Gate und der Sperrschicht-Feldeffekttransistor (810) elektrisch in Reihe verbunden sind, der Feldeffekttransistor (820) mit isoliertem Gate ein Sourcegebiet (110) und ein Bodygebiet (120) umfasst, das Sourcegebiet (110) mit dem Kanalgebiet (811) elektrisch verbunden ist und das Bodygebiet (120) mit der ersten Lastelektrode (310) elektrisch verbunden ist.
  2. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei der Sperrschicht-Feldeffekttransistor (810) ein Gategebiet (G1) umfasst, das Gategebiet (G1) und das Kanalgebiet (811) einen pn-Übergang bilden und wobei das Gategebiet (G1) mit der ersten Lastelektrode (310) elektrisch verbunden ist.
  3. Siliziumcarbid-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: einen Sourceanschluss (S), der mit der ersten Lastelektrode (310) elektrisch verbunden ist.
  4. Siliziumcarbid-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Sperrschicht-Feldeffekttransistor (810) dafür konfiguriert ist, durch einen Spannungsabfall über dem Kanalgebiet (811) gesteuert zu werden, wobei der Spannungsabfall durch einen Stromfluss zwischen der ersten Lastelektrode (310) und dem Feldeffekttransistor (820) mit isoliertem Gate hervorgerufen wird.
  5. Siliziumcarbid-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Feldeffekttransistor (820) mit isoliertem Gate eine Graben-Gatestruktur (150) umfasst.
  6. Siliziumcarbid-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, umfassend: eine Vielzahl von Transistorzellen (TC), wobei jede Transistorzelle (TC) eine IGFET-Zelle und eine in der IGFET-Zelle eingebettete JFET-Zelle umfasst.
  7. Halbleitervorrichtung, umfassend: eine Gatestruktur (150), die sich von einer ersten Oberfläche (101) des Siliziumcarbidkörpers (100) in den Siliziumcarbidkörper (100) erstreckt; ein Sourcegebiet (110), das sich von der ersten Oberfläche (101) in den Siliziumcarbidkörper (100) erstreckt; und eine Zusatz-Steuerungsstruktur (200), die sich von der ersten Oberfläche (101) in das Sourcegebiet (110) erstreckt, wobei eine vertikale Ausdehnung (v2) der Zusatz-Steuerungsstruktur (200) kleiner als eine vertikale Ausdehnung (v1) des Sourcegebiets (110) ist.
  8. Halbleitervorrichtung nach Anspruch 7, ferner umfassend: eine erste Lastelektrode (310), wobei das Sourcegebiet (110) einen Kontaktbereich (111) und einen Kanalbereich (112) umfasst, der Kontaktbereich (111) mit der ersten Lastelektrode (310) in Kontakt ist, der Kanalbereich (112) mit dem Kontaktbereich (111) und mit der Gateelektrode (155) in Kontakt ist und wobei eine mittlere Dotierstoffkonzentration des Kanalbereichs (112) höchstens 10 % einer maximalen Dotierstoffkonzentration im Kontaktbereich (111) beträgt.
  9. Halbleitervorrichtung nach einem der Ansprüche 7 oder 8, wobei die Zusatz-Steuerungsstruktur (200) ein Zusatzgebiet (170) umfasst, wobei das Zusatzgebiet (170) und das Sourcegebiet (110) einen pn-Übergang ausbilden.
  10. Halbleitervorrichtung nach Anspruch 9, wobei das Zusatzgebiet (170) eine Vielzahl von Zusatzbereichen (171) umfasst, der Kanalbereich (112) eine Vielzahl von Kanalsegmenten (1121) umfasst und die Kanalsegmente (1121) und die Zusatzbereiche (171) sich entlang einer horizontalen ersten Richtung (191) abwechseln.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die Gatestruktur (150) eine longitudinale Ausdehnung entlang einer horizontalen zweiten Richtung (192) orthogonal zur horizontalen ersten Richtung (191) aufweist.
  12. Halbleitervorrichtung nach Anspruch 10, wobei die Gatestruktur (150) eine longitudinale Ausdehnung entlang einer horizontalen zweiten Richtung (192) parallel zur horizontalen ersten Richtung (191) aufweist.
  13. Halbleitervorrichtung nach einem der Ansprüche 8 bis 12, wobei das Sourcegebiet (110) einen dritten Bereich (113) zwischen der Zusatz-Steuerungsstruktur (200) und der Gatestruktur (150) umfasst.
  14. Halbleitervorrichtung, umfassend: eine erste Lastelektrode (310); eine Gatestruktur (150), die sich von einer ersten Oberfläche (101) eines Siliziumcarbidkörpers (100) in den Siliziumcarbidkörper (100) erstreckt, wobei die Gatestruktur (150) eine Gateelektrode (155) und ein Gatedielektrikum (159) zwischen der Gateelektrode (155) und dem Siliziumcarbidkörper (100) aufweist; ein Sourcegebiet (110), das sich von der ersten Oberfläche (101) in den Siliziumcarbidkörper (100) erstreckt, wobei das Sourcegebiet (110) einen Kontaktbereich (111) und einen Kanalbereich (112) umfasst, der Kontaktbereich (111) mit der ersten Lastelektrode (310) in Kontakt ist, der Kanalbereich (112) mit der Gatestruktur (150) in Kontakt ist und der Kontaktbereich (111) und der Kanalbereich (112) einen unipolaren Übergang bilden.
  15. Halbleitervorrichtung nach Anspruch 14, ferner umfassend: eine Zusatz-Steuerungsstruktur (200), die sich von der ersten Oberfläche (101) in das Sourcegebiet (110) erstreckt.
  16. Halbleitervorrichtung nach einem der Ansprüche 14 und 15, wobei eine mittlere Dotierstoffkonzentration im Kanalbereich (112) höchstens 10 % einer maximalen Dotierstoffkonzentration im Kontaktbereich (111) beträgt.
  17. Halbleitervorrichtung nach einem der Ansprüche 14 bis 16, wobei eine vertikale Ausdehnung (v2) der Zusatz-Steuerungsstruktur (200) kleiner als eine vertikale Ausdehnung (v1) des Sourcegebiets (110) ist.
  18. Halbleitervorrichtung nach einem der Ansprüche 14 bis 17, wobei die Zusatz-Steuerungsstruktur (200) ein Zusatzgebiet (170) umfasst und wobei das Zusatzgebiet (170) und das Sourcegebiet (110) einen pn-Übergang bilden.
DE102018115110.1A 2018-06-22 2018-06-22 Siliziumcarbid-halbleitervorrichtung Active DE102018115110B3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018115110.1A DE102018115110B3 (de) 2018-06-22 2018-06-22 Siliziumcarbid-halbleitervorrichtung
US16/437,768 US11031463B2 (en) 2018-06-22 2019-06-11 Silicon carbide semiconductor device
CN201910541533.3A CN110634944B (zh) 2018-06-22 2019-06-21 碳化硅半导体器件
US17/316,178 US11444155B2 (en) 2018-06-22 2021-05-10 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018115110.1A DE102018115110B3 (de) 2018-06-22 2018-06-22 Siliziumcarbid-halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102018115110B3 true DE102018115110B3 (de) 2019-09-26

Family

ID=67848055

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018115110.1A Active DE102018115110B3 (de) 2018-06-22 2018-06-22 Siliziumcarbid-halbleitervorrichtung

Country Status (3)

Country Link
US (2) US11031463B2 (de)
CN (1) CN110634944B (de)
DE (1) DE102018115110B3 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
CN111933715A (zh) * 2020-09-25 2020-11-13 电子科技大学 一种碳化硅mosfet器件
US11183566B1 (en) 2021-05-05 2021-11-23 Genesic Semiconductor Inc. Performance silicon carbide power devices
EP4123722B1 (de) * 2021-07-20 2024-04-03 Hitachi Energy Ltd Leistungshalbleiterbauelement
US11908933B2 (en) 2022-03-04 2024-02-20 Genesic Semiconductor Inc. Designs for silicon carbide MOSFETs
CN116469923B (zh) * 2023-04-25 2023-10-20 南京第三代半导体技术创新中心有限公司 高可靠性沟槽型碳化硅mosfet器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016110035A1 (de) 2016-05-31 2017-11-30 Infineon Technologies Ag Elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen Transistor mit breiter Bandlücke umfasst
DE102016113846A1 (de) 2016-07-27 2018-02-01 Infineon Technologies Austria Ag Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102016125030A1 (de) 2016-12-20 2018-06-21 Infineon Technologies Ag Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665988A (en) * 1995-02-09 1997-09-09 Fuji Electric Co., Ltd. Conductivity-modulation semiconductor
EP1656721A4 (de) * 2003-08-21 2008-05-07 Fultec Pty Ltd Verfahren und systeme für integrierte elektronische trennschaltungen
US9240402B2 (en) * 2008-02-13 2016-01-19 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
JP4877286B2 (ja) * 2008-07-08 2012-02-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2012109348A (ja) * 2010-11-16 2012-06-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
EP2763160B1 (de) * 2011-09-30 2018-12-12 Renesas Electronics Corporation Halbleiterbauelement
US9111919B2 (en) * 2013-10-03 2015-08-18 Cree, Inc. Field effect device with enhanced gate dielectric structure
JP6871058B2 (ja) * 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016110035A1 (de) 2016-05-31 2017-11-30 Infineon Technologies Ag Elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen Transistor mit breiter Bandlücke umfasst
DE102016113846A1 (de) 2016-07-27 2018-02-01 Infineon Technologies Austria Ag Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102016125030A1 (de) 2016-12-20 2018-06-21 Infineon Technologies Ag Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur

Also Published As

Publication number Publication date
US11031463B2 (en) 2021-06-08
US20190393299A1 (en) 2019-12-26
CN110634944B (zh) 2023-02-28
US11444155B2 (en) 2022-09-13
US20210265461A1 (en) 2021-08-26
CN110634944A (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
DE102018115110B3 (de) Siliziumcarbid-halbleitervorrichtung
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102017110969A1 (de) Halbleitervorrichtung mit grosser bandlücke mit graben-gatestrukturen
DE102014107325A1 (de) Halbleiterbauelement
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102018127797B4 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102014111360A1 (de) Halbleiterbauelement, elektronische schaltung undverfahren zum schalten von hohen spannungen
DE102014114836B4 (de) Halbleitervorrichtung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE112009005299T5 (de) Halbleitervorrichtung
DE112014006692B4 (de) Halbleiteranordnung
DE19630628A1 (de) Siliciumkarbidtransistor mit hoher Durchbruchspannung
DE102014104589B4 (de) Halbleitervorrichtung und integrierte Schaltung
DE102019108062A1 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE112016005558T5 (de) Siliciumcarbid-Halbleitereinheit
DE102019130376A1 (de) Siliziumcarbid-vorrichtung mit schottky-kontakt
DE102018106967B3 (de) SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102018115728A1 (de) Halbleitervorrichtung, die einen Siliziumcarbidkörper und Transistorzellen enthält

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative