DE102016113846A1 - Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden eines Halbleiterbauelements - Google Patents

Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden eines Halbleiterbauelements Download PDF

Info

Publication number
DE102016113846A1
DE102016113846A1 DE102016113846.0A DE102016113846A DE102016113846A1 DE 102016113846 A1 DE102016113846 A1 DE 102016113846A1 DE 102016113846 A DE102016113846 A DE 102016113846A DE 102016113846 A1 DE102016113846 A1 DE 102016113846A1
Authority
DE
Germany
Prior art keywords
drift region
semiconductor device
compensation regions
electrode structure
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016113846.0A
Other languages
English (en)
Inventor
Anton Mauder
Armin Willmeroth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016113846.0A priority Critical patent/DE102016113846A1/de
Priority to US15/660,426 priority patent/US20180033886A1/en
Priority to CN201710623095.6A priority patent/CN107665889A/zh
Publication of DE102016113846A1 publication Critical patent/DE102016113846A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement umfasst eine Mehrzahl von Kompensationsregionen, die in einem Halbleitersubstrat des Halbleiterbauelements angeordnet sind. Die Kompensationsregionen der Mehrzahl von Kompensationsregionen weisen einen ersten Leitfähigkeitstyp auf. Ferner umfasst das Halbleiterbauelement eine Mehrzahl von Drift-Region-Abschnitten einer Drift-Region einer vertikalen elektrischen Elementanordnung, die in dem Halbleitersubstrat des Halbleiterbauelements angeordnet sind. Die Drift-Region weist einen zweiten Leitfähigkeitstyp auf. Ferner sind Drift-Region-Abschnitte der Mehrzahl von Drift-Region-Abschnitten und Kompensationsregionen der Mehrzahl von Kompensationsregionen abwechselnd in einer lateralen Richtung angeordnet. Zusätzlich weist das Halbleiterbauelement eine Abgriffselektrodenstruktur in Kontakt mit einem Abgriffsabschnitt der Drift-Region an einer Vorderseitenoberfläche des Halbleitersubstrats auf. Der Abgriffsabschnitt befindet sich lateral zwischen zwei benachbarten Kompensationsregionen der Mehrzahl von Kompensationsregionen.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf Konzepte für Leistungshalbleiterbauelemente und insbesondere auf Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden von Halbleiterbauelementen.
  • Hintergrund
  • Eine Überwachung von Spannungen oder Strömen ist für eine große Vielzahl von Anwendungen erwünscht. Zum Beispiel ist die Messung und Überwachung der Vorwärtsspannung von Leistungstransistoren in Schaltnetzteilen eine schwierige Aufgabe. Andere Anwendungen benötigen möglicherweise die Erzeugung eines Einschaltstroms zum Anschalten von Bauelementen.
  • Zusammenfassung
  • Es kann ein Bedarf bestehen zum Bereitstellen eines verbesserten Konzeptes für Halbleiterbauelemente, das eine Überwachung von Spannungen oder Strömen oder ein Bereitstellen von Einschaltströmen ermöglicht.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt sein.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, umfassend eine Mehrzahl von Kompensationsregionen, die in einem Halbleitersubstrat des Halbleiterbauelements angeordnet sind. Die Kompensationsregionen der Mehrzahl von Kompensationsregionen weisen einen ersten Leitfähigkeitstyp auf. Ferner umfasst das Halbleiterbauelement eine Mehrzahl von Drift-Region-Abschnitten einer Drift-Region einer vertikalen elektrischen Elementanordnung, die in dem Halbleitersubstrat des Halbleiterbauelements angeordnet ist. Die Drift-Region weist einen zweiten Leitfähigkeitstyp auf. Ferner sind Drift-Region-Abschnitte der Mehrzahl von Drift-Region-Abschnitten und Kompensationsregionen der Mehrzahl von Kompensationsregionen abwechselnd in einer lateralen Richtung angeordnet. Zusätzlich umfasst das Halbleiterbauelement eine Abgriffselektrodenstruktur in Kontakt mit einem Abgriffsabschnitt der Drift-Region an einer Vorderseitenoberfläche des Halbleitersubstrats. Ferner befindet sich der Abgriffsabschnitt lateral zwischen zwei benachbarten Kompensationsregionen der Mehrzahl von Kompensationsregionen. Zusätzlich ist die Abgriffselektrodenstruktur ohne resistive Verbindung mit der Mehrzahl von Kompensationsregionen implementiert.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, umfassend einen Feldeffekttransistor mit isoliertem Gate und einen Sperrschicht-Feldeffekttransistor. Eine Drain-Region des Feldeffekttransistors mit isoliertem Gate und eine Drain-Region des Sperrschicht-Feldeffekttransistors sind mit einer Drain-Kontaktschnittstelle zum Verbinden des Halbleiterbauelements mit einer externen Last elektrisch verbunden. Ferner ist zumindest eine Source-Region des Feldeffekttransistors mit isoliertem Gate mit einer Gate-Region des Sperrschicht-Feldeffekttransistors elektrisch verbunden. Zusätzlich ist eine Abgriffselektrodenstruktur mit einer Source-Region des Sperrschicht-Feldeffekttransistors elektrisch verbunden.
  • Einigen Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Bilden einer Mehrzahl von Kompensationsregionen, die in einem Halbleitersubstrat angeordnet sind. Die Kompensationsregionen der Mehrzahl von Kompensationsregionen weisen einen ersten Leitfähigkeitstyp auf. Ferner ist eine Mehrzahl von Drift-Region-Abschnitten einer Drift-Region einer vertikalen elektrischen Elementanordnung in dem Halbleitersubstrat angeordnet. Die Drift-Region weist einen zweiten Leitfähigkeitstyp auf. Zusätzlich sind Drift-Region-Abschnitte der Mehrzahl von Drift-Region-Abschnitten und Kompensationsregionen der Mehrzahl von Kompensationsregionen abwechselnd in einer lateralen Richtung angeordnet. Ferner umfasst das Verfahren ein Bilden einer Abgriffselektrodenstruktur in Kontakt mit einem Abgriffsabschnitt der Drift-Region an einer Vorderseitenoberfläche des Halbleitersubstrats. Der Abgriffsabschnitt befindet sich lateral zwischen zwei benachbarten Kompensationsregionen der Mehrzahl von Kompensationsregionen.
  • Kurze Beschreibung der Figuren
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend nur beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen
  • 1 einen schematischen Querschnitt eines Halbleiterbauelements zeigt;
  • 2 einen schematischen Querschnitt eines anderen Halbleiterbauelements zeigt;
  • 3 ein schematisches Profil eines Potentials an einer Abgriffselektrodenstruktur eines Halbleiterbauelements zeigt;
  • 4a eine schematische vertikale Potentialverteilung innerhalb des Halbleitersubstrats eines Halbleiterbauelements zeigt;
  • 4b ein Detail der in 4a gezeigten, vertikalen Potentialverteilung zeigt;
  • 5 ein Schaltungsdiagramm eines Halbleiterbauelements zeigt;
  • 6 eine schematische Darstellung eines elektrischen Bauelements zeigt;
  • 7 eine schematische Darstellung eines anderen elektrischen Bauelements zeigt; und
  • 8 ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements zeigt.
  • Detaillierte Beschreibung
  • Verschiedene Ausführungsbeispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren kann die Dicke der Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
  • Während Abänderungen und alternative Formen von Ausführungsbeispielen möglich sind, werden Ausführungsbeispiele davon dementsprechend in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Ausführungsbeispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz Ausführungsbeispiele alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Ziffern auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt” mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollen auf gleichartige Weise ausgelegt werden (z. B. „zwischen” gegenüber „direkt zwischen”, „benachbart” gegenüber „direkt benachbart” etc.).
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Ausführungsbeispiele und soll nicht begrenzend für Ausführungsbeispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine” und „das, der, die” auch die Pluralformen umfassen, sofern aus dem Zusammenhang nicht eindeutig etwas anderes hervorgeht. Es versteht sich weiterhin, dass die Begriffe „umfasst”, „umfassend”, „aufweist” und/oder „aufweisend” bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Komponenten angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Ausführungsbeispiele gehören. Weiterhin versteht es sich, dass Begriffe, die z. B. in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollen, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht. Sollte die vorliegende Offenbarung einem Ausdruck jedoch eine bestimmte Bedeutung geben, die von einer Bedeutung abweicht, wie sie ein Durchschnittsfachmann üblicherweise versteht, soll diese Bedeutung in dem spezifischen Kontext, in dem diese Definition hier gegeben ist, berücksichtigt werden.
  • 1 zeigt einen schematischen Querschnitt eines Halbleiterbauelements 100 gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 100 umfasst eine Mehrzahl von Kompensationsregionen 110, die in einem Halbleitersubstrat 102 des Halbleiterbauelements 100 angeordnet sind. Die Kompensationsregionen 110 der Mehrzahl von Kompensationsregionen 110 weisen einen ersten Leitfähigkeitstyp auf. Ferner umfasst das Halbleiterbauelement 100 eine Mehrzahl von Drift-Region-Abschnitten 120 einer Drift-Region einer vertikalen elektrischen Elementanordnung, die in dem Halbleitersubstrat 102 des Halbleiterbauelements 100 angeordnet sind. Die Drift-Region weist einen zweiten Leitfähigkeitstyp auf. Ferner sind Drift-Region-Abschnitte 120 der Mehrzahl von Drift-Region-Abschnitten 120 und Kompensationsregionen 110 der Mehrzahl von Kompensationsregionen 110 abwechselnd in einer lateralen Richtung angeordnet. Zusätzlich umfasst das Halbleiterbauelement 100 eine Abgriffselektrodenstruktur 140 in Kontakt mit einem Abgriffsabschnitt 130 der Drift-Region an einer Vorderseitenoberfläche des Halbleitersubstrats 102. Ferner befindet sich der Abgriffsabschnitt 130 lateral zwischen zwei benachbarten Kompensationsregionen 110 der Mehrzahl von Kompensationsregionen 110. Zusätzlich ist die Abgriffselektrodenstruktur 140 ohne resistive Verbindung mit der Mehrzahl von Kompensationsregionen implementiert.
  • Durch Implementieren eines Abgriffskontakts zu einem Abschnitt einer Drift-Region einer vertikalen elektrischen Elementanordnung zwischen zwei Kompensationsregionen kann eine Spannung oder ein Strom an der Vorderseitenoberfläche des Halbleitersubstrats abgegriffen werden. Die Spannung, die an dem Abgriffskontakt auftritt, kann proportional oder nahezu gleich zu einer Spannung an einer Rückseite des Halbleitersubstrats in einem leitfähigen Zustand der vertikalen elektrischen Elementanordnung sein. Auf diese Weise kann ein Überwachen von Spannungen oder Strömen oder ein Bereitstellen von Einschaltströmen ermöglicht werden. Zum Beispiel kann eine sehr frühzeitige Detektion einer Überlastsituation oder ein kritischer Spannungsabfall über die vertikale elektrische Elementanordnung durch Überwachen einer Spannung, die zwischen zwei Kompensationsregionen abgegriffen wird, ermöglicht werden. Alternativ oder zusätzlich kann ein Einschaltstrom zum Leistungsversorgen eines elektrischen Bauelements oder Schaltung in einer Einschaltphase an dem Abgriffskontakt bereitgestellt sein.
  • Die Abgriffselektrodenstruktur 140 kann innerhalb einer oder mehrerer elektrisch leitfähiger Schichten über dem Halbleitersubstrat 102 implementiert sein. Zum Beispiel umfasst die Abgriffselektrodenstruktur 140 eine oder mehrere laterale Verdrahtungsleitungen und eine oder mehrere vertikale Verbindungen (z. B. Vias) zum elektrischen Verbinden des Abgriffsabschnitts 130 mit einer Abgriffskontaktschnittstelle (z. B. Anschlussfläche) der Halbleiterschnittstelle, um eine Verbindung mit einem externen elektrischen Bauelement zu ermöglichen, oder zum elektrischen Verbinden des Abgriffsabschnitts 130 mit einer Schaltung (z. B. Steuerschaltung oder Einschaltschaltung) auf dem Halbleitersubstrat 102 des Halbleiterbauelements 100. Die Abgriffselektrodenstruktur 140 kann z. B. mit einer Abgriffskontaktanschlussfläche verbunden sein, die (ohne resistive Verbindung) von einer Source-Kontakt-Anschlussfläche elektrisch isoliert ist. Die Abgriffselektrodenstruktur 140 kann Aluminium, Kupfer, Wolfram und/oder Polysilizium und/oder eine Legierung aus Aluminium, Kupfer, Wolfram und/oder Polysilizium aufweisen oder aus derselben bestehen. Die Abgriffselektrodenstruktur 140 ist in Kontakt mit dem Halbleitersubstrat 102 an einem Abgriffskontaktbereich, der einen Abgriffskontakt mit dem Abgriffsabschnitt 130 des Halbleitersubstrats 102 implementiert. Der Abgriffsabschnitt 130 kann eine hoch dotierte Oberflächendotierungsregion aufweisen, um einen ohmschen Kontakt zwischen der Abgriffselektrodenstruktur 140 und dem Abgriffsabschnitt 130 zu implementieren.
  • Die Abgriffselektrodenstruktur 140 ist ohne resistive Verbindung mit der Mehrzahl von Kompensationsregionen implementiert (z. B. von einer Elektrodenstruktur elektrisch isoliert, die die Mehrzahl von Kompensationsregionen verbindet, mit z. B. eine Source-Elektrodenstruktur). Zum Beispiel kann die Abgriffselektrodenstruktur 140 ohne resistive (ohmsche) Verbindung mit einer Source-Elektrodenstruktur (Source-Verdrahtungsstruktur) implementiert sein, die mit Source-Dotierungsregionen einer Transistoranordnung verbunden ist (z. B. Source-Regionen einer Mehrzahl von Transistorzellen einer Transistoranordnung), sodass die Elektrodenstruktur 140 von der Source-Elektrodenstruktur elektrisch isoliert sein kann.
  • Das Potential, das in dem Abgriffsabschnitt 130 entsteht und an dem Abgriffskontakt in einem leitfähigen Zustand der vertikalen elektrischen Elementanordnung auftritt, ist ungefähr gleich zu einem Potential an einer Rückseitenoberfläche des Halbleitersubstrats 102 und/oder innerhalb der Drift-Region-Abschnitte 120, da der Abgriffsabschnitt 130 Teil der Drift-Region ist (z. B. weisen alle Abschnitte der Drift-Region den zweiten Leitfähigkeitstyp auf), und es kann beinahe keinen Strom geben, der durch diesen Drift-Region-Abschnitt (139) fließt. Daher kann eine Spannung, die an der Abgriffselektrodenstruktur 140 auftritt, im Wesentlichen gleich oder proportional zu einem Spannungsabfall zwischen der Vorderseitenoberfläche und einer Rückseitenoberfläche des Halbleitersubstrats 102 in einem leitfähigen Zustand oder Ein-Zustand der vertikalen elektrischen Elementanordnung sein. Zum Beispiel kann sich die Drift-Region zu der Rückseitenoberfläche des Halbleitersubstrats 102 erstrecken oder eine hoch dotierte Halbleiter-Bulk-Region (die den zweiten Leitfähigkeitstyp aufweist) kann sich zwischen der Drift-Region und der Rückseitenoberfläche des Halbleitersubstrats 102 mit einem unbedeutenden Einfluss auf den Spannungsabfall befinden. Die Spannung, die an der Abgriffselektrodenstruktur 140 auftritt, kann überwacht oder wiederholt erfasst werden, um eine unerwartete Änderung der Spannung zu detektieren (um z. B. eine Überlastsituation zu detektieren).
  • Zum Beispiel ist zumindest die vertikale elektrische Elementanordnung (z. B. eine vertikale Diodenanordnung oder eine vertikale Transistoranordnung) des Halbleiterbauelements 100 eine Kompensations- oder Superjunction-(Superübergang-)Struktur, die ein Steuern und/oder ein Leiten und/oder ein Sperren eines Stromflusses zwischen der Vorderseite des Halbleiterbauelements und einer Rückseite des Halbleiterbauelements ermöglicht. Die vertikale elektrische Elementanordnung umfasst Drift-Region-Abschnitte 120 und Kompensationsregionen 110, die in zumindest einer lateralen Richtung innerhalb einer Zellregion des Halbleitersubstrats abwechselnd angeordnet sind. Zum Beispiel kann sich die Mehrzahl von Kompensationsregionen 110 in eine Tiefe von mehr als 10 μm (oder mehr als 30 μm oder mehr als 50 μm) erstrecken. Zum Beispiel können die Kompensationsregionen 110 streifenförmig (z. B. säulenförmig (pillar-shaped, column-shaped) in einem Querschnitt) sein. Ferner können die Drift-Region-Abschnitte 120 auch streifenförmig sein. Zum Beispiel sind eine Anzahl von Drift-Region-Abschnitten 120 und eine Anzahl von Kompensationsregionen 110, die abwechselnd angeordnet sind, größer als 50 (oder größer als 100 oder größer als 500).
  • Zum Beispiel können die Mehrzahl von Kompensationsregionen und/oder die Mehrzahl von Drift-Region-Abschnitten 120 Regionen des Halbleitersubstrats 102 sein, die in einer Draufsicht des Halbleitersubstrats 102 des Halbleiterbauelements 100 eine Streifengeometrie aufweisen. Eine Streifenform kann eine Geometrie sein, die sich in einer ersten lateralen Richtung wesentlich weiter erstreckt als in einer orthogonalen zweiten lateralen Richtung. Zum Beispiel können die Kompensationsregionen der Mehrzahl von Kompensationsregionen und/oder die Drift-Region-Abschnitte 120 der Drift-Region eine laterale Länge von mehr als 10 × (oder mehr als 50 × oder mehr als 100 ×) eine laterale Breite der Kompensationsregionen der Mehrzahl von Kompensationsregionen 110 und/oder der Mehrzahl von Drift-Region-Abschnitten 120 aufweisen. Zum Beispiel können die laterale Länge einer Kompensationsregion 110 und/oder eines Drift-Region-Abschnitts 120 die größte laterale Erstreckung der Kompensationsregion 110 und/oder des Drift-Region-Abschnitts 120 sein, und die laterale Breite einer Kompensationsregion 110 und/oder eines Drift-Region-Abschnitts 120 kann eine kürzeste laterale Abmessung der Kompensationsregion und/oder des Drift-Region-Abschnitts sein. Zum Beispiel können die Mehrzahl von Kompensationsregionen 110 und/oder die Mehrzahl von Drift-Region-Abschnitten 120 eine vertikale Erstreckung aufweisen, die größer als die laterale Breite und kürzer als die laterale Länge ist.
  • Kompensationsstrukturen oder Superübergang-Strukturen können auf einer gegenseitigen Kompensation von zumindest einem Teil der Ladung von n- und p-dotierten Bereichen in der Drift-Region basieren. Zum Beispiel können bei einem vertikalen Transistor p- und n-Streifen (Drift-Region-Abschnitte und Kompensationsregionen) paarweise in einem Querschnitt des Halbleitersubstrats angeordnet sein. Zum Beispiel können die Kompensationsregionen 110 eine lateral summierte Anzahl von Dotierstoffen pro Einheitsbereich des ersten Leitfähigkeitstyps aufweisen, die von einer lateral summierten Anzahl von Dotierstoffen pro Einheitsbereich des zweiten Leitfähigkeitstyps, die in den Drift-Region-Abschnitten enthalten sind, um weniger als +/–25% der lateral summierten Anzahl von Dotierstoffen pro Einheitsbereich des ersten Leitfähigkeitstyps, die in den Kompensationsregionen 110 innerhalb der Zellenregion enthalten sind, abweicht.
  • Zum Beispiel umfasst eine Kompensationsregion 110 der Mehrzahl von Kompensationsregionen 110 eine lateral summierte Anzahl von Dotierstoffen pro Einheitsbereich des ersten Leitfähigkeitstyps, die von einer Hälfte einer lateral summierten Anzahl von Dotierstoffen pro Einheitsbereich des zweiten Leitfähigkeitstyps, die in zwei Drift-Region-Abschnitten 120 enthalten, die sich benachbart zu gegenüberliegenden Seiten der streifenförmigen Kompensationsregion befinden, um weniger als +/–25% (oder weniger als 15%, weniger als +/–10%, weniger als +/–5%, weniger als 2% oder weniger als 1%) der lateral summierten Anzahl von Dotierstoffen pro Einheitsbereich des ersten Leitfähigkeitstyps, die in der Kompensationsregion enthalten sind, abweicht. Die lateral summierte Anzahl von Dotierstoffen pro Einheitsbereich kann im Wesentlichen konstant sein oder kann für unterschiedliche Tiefen variieren. Die lateral summierte Anzahl von Dotierstoffen pro Einheitsbereich kann zum Beispiel gleich oder nahezu gleich zu einer Anzahl von freien Ladungsträgern innerhalb einer Kompensationsregion 110 oder eines Drift-Region-Abschnitts 120 sein, die in einer bestimmten Tiefe kompensiert werden sollen.
  • Zum Beispiel können die Kompensationsregionen 110 und die Drift-Region-Abschnitte 120 eine durchschnittliche Dotierungskonzentration zwischen 1·1016 cm–3 und 1·1017 cm–3 (oder zwischen 2·1016 cm–3 und 5·1016 cm–3) aufweisen.
  • Zum Beispiel umfasst die Drift-Region zusätzlich eine Puffer-Region oder Puffer-Schicht (oder Basisschicht), die sich unter den Kompensationsregionen 110 befindet. Zum Beispiel kann sich die Puffer-Region oder Puffer-Schicht vertikal zwischen den Unterseiten der Kompensationsregionen 110 und einer Rückseitenoberfläche des Halbleitersubstrats oder einer hoch dotierten Bulk-Halbleiterregion (z. B. durchschnittliche Dotierungskonzentration von mehr als 1·1018 cm–3 oder mehr als 1·1019 cm–3 und einer Dicke zwischen 5 μm und 200 μm) befinden. Die Puffer-Region oder Puffer-Schicht kann sich lateral entlang der gesamten Zellregion der vertikalen elektrischen Elementanordnung erstrecken. Eine durchschnittliche Dotierungskonzentration der Puffer-Region oder Puffer-Schicht kann zum Beispiel weniger sein als 50% einer durchschnittlichen Dotierungskonzentration der Drift-Region-Abschnitte 120. Zum Beispiel kann die Puffer-Region oder Puffer-Schicht eine durchschnittliche Dotierungskonzentration zwischen 1·1015 cm–3 und 1·1016 cm–3 (oder zwischen 3·1015 cm–3 und 6·1015 cm–3) aufweisen. Die Puffer-Region oder Puffer-Schicht kann eine Dicke zwischen 5 μm und 50 μm (oder zwischen 10 μm und 30 μm) aufweisen.
  • Zum Beispiel können die zwei Kompensationsregionen 110 der Mehrzahl von Kompensationsregionen 110, die benachbart sind zu dem Abgriffsabschnitt 130, eine (minimale) laterale Distanz zueinander aufweisen, die größer ist als eine Distanz anderer Kompensationsregionen der Mehrzahl von Kompensationsregionen 110 (z. B. wie in 1 angezeigt) oder können eine gleiche (minimale) laterale Distanz zueinander aufweisen, die größer ist als andere Kompensationsregionen von einer Mehrzahl von Kompensationsregionen 110 (z. B. wie in dem in 2 gezeigten Beispiel angezeigt).
  • Eine Region, die den ersten Leitfähigkeitstyp aufweist, kann eine p-dotierte Region (z. B. verursacht durch Einbringen von Aluminiumionen oder Borionen) oder eine n-dotierte Region (z. B. verursacht durch Einbringen von Antimonionen, Stickstoffionen, Phosphorionen oder Arsenionen) sein. Folglich zeigt der zweite Leitfähigkeitstyp eine entgegengesetzte n-dotierte Region oder p-dotierte Region an. Anders ausgedrückt kann der erste Leitfähigkeitstyp eine p-Dotierung anzeigen und der zweite Leitfähigkeitstyp kann eine n-Dotierung anzeigen, oder umgekehrt.
  • Das Halbleitersubstrat 102 kann eine Zellregion aufweisen, die lateral von einer Randabschlussregion umgeben ist. Die Zellregion kann eine Region des Halbleitersubstrats 102 sein, die verwendet wird, um mehr als 90% eines Stroms durch das Halbleitersubstrat 102 in einem Ein-Zustand oder leitenden Zustand der vertikalen elektrischen Elementanordnung zu leiten. Die Randabschlussregion kann sich zwischen einem Rand des Halbleitersubstrats 102 und der Zellregion befinden, um eine zwischen der Vorderseitenoberfläche des Halbleitersubstrats 102 und einer Rückseitenoberfläche des Halbleitersubstrats 102 innerhalb der Zellregion lateral in Richtung des Randes des Halbleitersubstrats 102 angelegte, maximale Spannung zu unterstützen oder zu sperren oder zu reduzieren oder abzuführen. Zum Beispiel ist die Mehrzahl von Drift-Region-Abschnitten 120 der Drift-Region der vertikalen elektrischen Elementanordnung innerhalb der Zellregion des Halbleitersubstrats 102 des Halbleiterbauelements 100 angeordnet.
  • Das Halbleitersubstrat 102 des Halbleiterbauelements 100 kann ein Siliziumsubstrat sein. Alternativ kann das Halbleitersubstrat 102 ein Halbleitersubstrat mit Breitbandabstand mit einem Bandabstand sein, der größer ist als der Bandabstand von Silizium (1,1 eV). Zum Beispiel kann das Halbleitersubstrat 102 ein auf Siliziumcarbid (SiC) basierendes Halbleitersubstrat oder ein auf Galliumarsenid (GaAs) basierendes Halbleitersubstrat oder ein auf Galliumnitrid (GaN) basierendes Halbleitersubstrat sein. Das Halbleitersubstrat 102 kann ein Halbleiterwafer oder ein Halbleiterchip sein.
  • Zum Beispiel können die vertikale Richtung und eine vertikale Abmessung oder Dicken von Schichten orthogonal zu einer Vorderseitenoberfläche des Halbleitersubstrats 102 gemessen werden und eine laterale Richtung und laterale Abmessungen können parallel zu der Vorderseitenoberfläche des Halbleitersubstrats 102 gemessen werden.
  • Die vertikale elektrische Elementanordnung kann eine elektrische Struktur sein, die einen vertikalen Stromfluss durch das Halbleitersubstrat 102 in einem leitfähigen Zustand der vertikalen elektrischen Elementanordnung ermöglicht. Die vertikale elektrische Elementanordnung kann eine vertikale Diodenanordnung oder eine vertikale Transistoranordnung (z. B. ein Metall-Oxid-Halbleiter-Feldeffekttransistor oder Bipolartransistor mit isoliertem Gate) sein.
  • Das Halbleiterbauelement 100 kann ein Leistungshalbleiterbauelement sein. Ein Leistungshalbleiterbauelement oder eine elektrische Struktur (z. B. Transistorstruktur oder Diodenstruktur) des Leistungshalbleiterbauelements kann zum Beispiel eine Durchbruchspannung oder Sperrspannung von mehr als 10 V (z. B. eine Durchbruchspannung von 10 V, 20 V oder 50 V), mehr als 30 V, mehr als 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr als 500 V (z. B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z. B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • Zum Beispiel implementieren der Abgriffsabschnitt 130 und die benachbarten Kompensationsregionen 110 eine Sperrschicht-Feldeffekttransistorstruktur. Auf diese Weise kann die Spannung, die an der Abgriffselektrodenstruktur 140 auftritt, selbst in einem Sperrzustand der vertikalen elektrischen Elementanordnung mit einer hohen Spannung, die an die vertikale elektrische Elementanordnung angelegt ist, gering gehalten werden, da die Kompensationsregionen 110, die benachbart zu dem Abgriffsabschnitt 130 sind, den Abgriffsabschnitt 130 ausräumen können, ähnlich zu der Ausräumung der Drift-Region-Abschnitte 120 während des Abschaltens. Zum Beispiel können der Abgriffsabschnitt 130 der Drift-Region und die benachbarten Kompensationsregionen 110 der Mehrzahl von Kompensationsregionen 110 implementiert sein, sodass eine Spannung, die an der Abgriffselektrodenstruktur 140 in einem Sperrzustand der vertikalen elektrischen Elementanordnung auftritt, geringer ist als 5% (oder geringer als 10%, geringer als 2% oder geringer als 1%) eines Sperrzustands, der angelegt ist oder in dem Sperrzustand auftritt, und/oder geringer als 30 V (oder geringer als 20 V oder geringer als 10 V) ist.
  • Der Spannungsbereich, der an der Abgriffselektrodenstruktur 140 auftritt, kann auf verschiedene Weise angepasst werden. Zum Beispiel kann eine maximale Spannung an dem Abgriffskontakt durch eine laterale Breite des Abgriffsabschnitts 130 an der Oberfläche des Halbleiterbauelements 102 und/oder in einer Tiefe der Kompensationsregionen 110 beeinflusst werden.
  • Zum Beispiel kann sich eine laterale Breite eines Drift-Region-Abschnitts 120 der Mehrzahl von Drift-Region-Abschnitten 120 der Drift-Region, die in einer Messtiefe von einer halben Tiefe einer Kompensationsregion 110 der Mehrzahl von Kompensationsregionen 110 gemessen wird, von einer in der Messtiefe gemessenen, lateralen Breite des Abgriffsabschnitts 130 der Drift-Region um mehr als 10% (oder mehr als 20% oder mehr als 50%) der in der Messtiefe gemessenen, lateralen Breite des Abgriffsabschnitts 130 der Drift-Region unterscheiden (kann z. B. größer oder geringer sein als dieselbe). Die maximale Spannung, die an der Abgriffsregion 130 auftritt, kann höher sein, wenn die laterale Breite der Abgriffsregion 130 größer ist, und kann geringer sein, wenn die Abgriffsregion 130 schmaler ist.
  • Zusätzlich oder alternativ kann sich eine laterale Breite eines Drift-Region-Abschnitts 120 der Mehrzahl von Drift-Region-Abschnitten 120 der Drift-Region, die an der Vorderseitenoberfläche des Halbleitersubstrats 102 gemessen wird, von einer lateralen Breite des Abgriffsabschnitts 130 der Drift-Region, die an der Vorderseitenoberfläche des Halbleitersubstrats 102 gemessen wird, um mehr als 10% (oder mehr als 20% oder mehr als 50%) der an der Vorderseitenoberfläche des Halbleitersubstrats 102 gemessenen, lateralen Breite des Abgriffsabschnitts 130 der Drift-Region unterscheiden (kann z. B. größer oder geringer sein als dieselbe). Zum Beispiel können die lateralen Breiten an der Vorderseitenoberfläche des Halbleitersubstrats 102 durch eine Breite einer Body-Dotierungsregion der vertikalen elektrischen Elementanordnung eingestellt sein. Die maximale Spannung, die an der Abgriffsregion 130 auftritt, kann höher sein, wenn die laterale Breite der Abgriffsregion 130 an der Vorderseitenoberfläche größer ist, und kann geringer sein, wenn die Abgriffsregion 130 an der Vorderseitenoberfläche schmaler ist.
  • Ferner kann die maximale Spannung an dem Abgriffskontakt durch eine Dotierungskonzentration der Abgriffsregion 130 nahe der Oberfläche beeinflusst sein. Regionen mit geringeren Dotierungskonzentrationen können früher ausgeräumt werden.
  • Zum Beispiel kann eine Dotierungskonzentration innerhalb eines Drift-Region-Abschnitts 120 der Drift-Region, die in einer Source-Tiefe gleich einer Tiefe einer Source-Dotierungsregion der vertikalen elektrischen Elementanordnung gemessen wird, größer (oder geringer) sein als eine in der Source-Tiefe gemessene Dotierungskonzentration innerhalb des Abgriffsabschnitts 130 der Drift-Region (z. B. um mehr als 10% oder mehr als 50% der Dotierungskonzentration innerhalb des Abgriffsabschnitts). Zum Beispiel kann die Tiefe der Source-Dotierungsregion zwischen 500 nm und 2 μm sein.
  • Zum Beispiel kann die vertikale elektrische Elementanordnung eine vertikale Feldeffekttransistoranordnung sein. Bei diesem Beispiel kann die vertikale elektrische Elementanordnung eine oder mehrere Source-Regionen, eine oder mehrere Body-Regionen und ein oder mehrere Gates, die einen Strom zwischen der einen oder den mehreren Source-Regionen und dem Drift-Region-Abschnitt 120 durch die eine oder die mehreren Body-Regionen steuern, umfassen. Eine Source-Elektrodenstruktur kann mit der einen oder den mehreren Source-Regionen an der Vorderseite des Halbleitersubstrats 102 und mit einer Source-Kontaktschnittstelle (z. B. Source-Anschlussfläche) des Halbleiterbauelements elektrisch verbunden (ohmsch) sein. Die Source-Elektrodenstruktur ist von der Abgriffselektrodenstruktur elektrisch isoliert (z. B. ohne resistive Verbindung implementiert). Zusätzlich kann die Source-Elektrodenstruktur mit der einen oder den mehreren Body-Regionen elektrisch verbunden (ohmsch) sein. Ferner kann die Source-Elektrodenstruktur mit der Mehrzahl von Kompensationsregionen elektrisch verbunden (ohmsch) sein. Zusätzlich kann die vertikale Feldeffekttransistoranordnung eine Gate-Elektrodenstruktur umfassen, die mit dem einen oder den mehreren Gates der vertikalen Feldeffekttransistoranordnung elektrisch verbunden (ohmsch) ist. Zum Beispiel ist die vertikale Feldeffekttransistoranordnung ohne ein Gate zum Steuern eines Stroms durch den Abgriffsabschnitt 130 der Drift-Region implementiert. Auf diese Weise trägt die Abgriffsregion 130 nicht erheblich zu einem durch die vertikale Feldeffekttransistoranordnung gesteuerten Stromfluss bei, mit Ausnahme eines unbedeutenden Stroms durch den Abgriffskontakt. Zum Beispiel kann der Strom, der durch die Abgriffsregion 130 geleitet wird, geringer sein als 10% (oder geringer als 1% oder geringer als 0,1%) eines Stroms, der durch einen Drift-Region-Abschnitt 120 in einem Ein-Zustand oder leitfähigen Zustand der vertikalen Feldeffekttransistoranordnung geleitet wird.
  • Zum Beispiel ist die Abgriffselektrodenstruktur 140 von der Source-Elektrodenstruktur der vertikalen Feldeffekttransistoranordnung elektrisch isoliert und von der Gate-Elektrodenstruktur der vertikalen Feldeffekttransistoranordnung elektrisch isoliert.
  • 2 zeigt einen schematischen Querschnitt eines Halbleiterbauelements 200 gemäß einem Ausführungsbeispiel. Die Implementierung des Halbleiterbauelements 200 ist ähnlich zu der Implementierung des in 1 gezeigten Halbleiterbauelements. Das Halbleiterbauelement 200 umfasst eine vertikale Feldeffekttransistoranordnung. Die vertikale Feldeffekttransistoranordnung umfasst eine Mehrzahl von Source-Regionen 216, eine Mehrzahl von Body-Regionen 212 (jeweils umfassend einen hoch dotierten Kontaktabschnitt 214), eine Mehrzahl von Kompensationsregionen 110, eine Mehrzahl von Drift-Region-Abschnitten 120 einer Drift-Region und eine Mehrzahl von Gates 250. Die Gates sind mit einer gemeinsamen Gate-Elektrodenstruktur G verbunden. Die Mehrzahl von Source-Regionen 216 (die z. B. den zweiten Leitfähigkeitstyp mit einer Dotierungskonzentration von mehr als 1·1019 cm–3 oder über 5·1019 cm–3 aufweisen), die Mehrzahl von Body-Regionen 212 (die z. B. den ersten Leitfähigkeitstyp mit einer Dotierungskonzentration zwischen 5·1016 cm–3 und 1·1018 cm–3 aufweisen und in eine Tiefe zwischen 2 μm und 3 μm reichen) und die Mehrzahl von Kompensationsregionen 110 sind kurzgeschlossen und durch Kontaktstrukturen innerhalb von Kontaktgräben 218 mit einer gemeinsamen Source-Elektrodenstruktur S verbunden. Ferner umfasst das Halbleiterbauelement 200 eine Abgriffselektrodenstruktur D', die mit einer Abgriffsregion 130 der Drift-Region verbunden ist. Ein hoch dotierter Oberflächenabschnitt 232 des Abgriffsabschnitts 130 ermöglicht einen ohmschen Kontakt zwischen der Abgriffselektrodenstruktur D' und dem Abgriffsabschnitt 130. Ferner umfasst die Drift-Region eine Puffer-Schicht 202, die sich unter den Kompensationsregionen 110 befindet. Zusätzlich kann eine hoch dotierte Bulk-Halbleiterschicht 204 zwischen der Drift-Region und einer Rückseiten-Drain-Metallisierung 206 angeordnet sein.
  • 2 zeigt ein Beispiel einer Struktur mit einem Drain-Erfassungs-Anschluss D'. Zum Beispiel zeigt 2 eine Struktur zum Implementieren eines Drain-Erfassungs-Anschluss, der – im Fall eines Hochimpedanzabgreifens des Potentials an dem Punkt D' – die Spannung an dem Punkt D' auf einen Wert begrenzen kann, der ungefähr der lateralen Ausräumspannung zwischen p- und n-Säulen entspricht.
  • 2 zeigt eine vereinfachte Darstellung der Grenze der Raumladezone 208 in der n-Säule, wenn eine positive Drain-Source-Spannung anliegt (z. B. ohne einen Stromfluss und bei einer homogenen Dotierung der Säulen dargestellt). Sobald sich die Raumladezonen 208 gegenseitig kontaktieren, wird der hochomig verbundene Stift D' (Abgriffskontakt) z. B. von dem Drain-Potential abgekoppelt und bleibt auf seinem (festen) Potential in dem Bereich von z. B. wenigen Volt bis wenigen 10 V. Im Sperrfall thermisch erzeugte Löcher fließen z. B. über die p-Säulen in der Richtung der Source ab, thermisch erzeugte Elektronen fließen in der Richtung des Drains ab. Der fließende (geringe) Sperrstrom hat möglicherweise keinen (bedeutenden) Einfluss auf das Potential an dem Punkt D' und wird möglicherweise insbesondere nicht integriert.
  • Insgesamt kann an Punkt D' (an dem Abgriffskontakt) ein Potentialverlauf resultieren wie in 3 dargestellt, bei dem drei Bereiche unterschieden werden können. In Bereich 1 kann die Drain-Spannung 1:1 oder nahezu 1:1 (z. B. unter Vernachlässigung eines Spannungsabfalls zwischen Drain und Abgriffskontakt, während der Abgriffsabschnitt nicht ausgeräumt ist) am Anschluss D' bereitgestellt sein. Dieser Bereich kann für präzisere Messzwecke verwendet werden. In Bereich 2 beginnt z. B. das Abschnüren, weshalb sich der Spannungsanstieg an Anschluss D' verlangsamt, bevor in Bereich 3 Anschluss D' vollständig abgeschnürt wird und sein Potential, wenn überhaupt, nur noch geringfügig ansteigt. Die Bereiche 2 und 3 können für die Detektion eines Überlastfalls an dem Transistor, z. B. eines Kurzschlusses, verwendet werden. 3 zeigt ein Beispiel eines qualitativen Verlaufs des Potentials VD'S an dem Anschluss D' abhängig von dem Potential VDS an dem Anschluss D (Drain-Anschluss), beides in Bezug auf das Source-Potential.
  • Da der Bereich unterhalb von D' nicht für den Stromfluss benötigt wird, kann z. B. durch ein geringes Modifizieren der n-Kompensationsdotierung nahe der Oberfläche die laterale Ausräumspannung des relevanten n-Kompensationsbereichs (Abgriffsabschnitt) reduziert werden (z. B. wird die Dotierung reduziert), sodass das maximale Potential, das an D' angelegt ist, noch weiter reduziert werden kann. Alternativ oder zusätzlich können die Body-Bereiche in dieser Region verbreitet werden, sodass das Potential nahe an D' weiter reduziert werden kann.
  • Zum Beispiel kann bei einem Super-Junction-Transistor mit einer Streifenstruktur ein Streifen daher ohne einen Source-Bereich ausgeführt werden. Zum Beispiel kann dies ein Streifen sein, der durch die (unter der) Gate-Anschlussfläche oder unter einer Verteilungsstruktur für das Gate-Potential verläuft (die z. B. nicht verwendet werden, um den Laststrom in einem Leistungstransistor zu tragen). Auf diese Weise kann der Raumverbrauch für die Messstruktur erheblich reduziert werden und kann sogar auf den Bereich der Kontakt-Anschlussfläche (der Abgriffselektrodenstruktur) begrenzt werden.
  • Bei einem eingeschalteten Transistor entspricht das an D' angelegte Potential z. B. möglicherweise nicht exakt dem Drain-Potential, da der Spannungsabfall in der Puffer- oder Basis-Schicht 204 (z. B. gering dotierter Abschnitt der Drift-Region) nicht mitgenommen wird. Im Fall einer erheblichen Erstreckung der Basis-Schicht kann der auftretende Fehler in der Steuerung (z. B. Schaltung, die mit der Abgriffselektrodenstruktur verbunden ist und das Erfassungssignal verwendet) korrigiert werden. Dies kann z. B. mit geringem Aufwand gemacht werden, da die Basis-Schicht eine konstante Dotierung aufweisen kann und möglicherweise keine Ausräumeffekte aufweisen kann, im Gegensatz zu der Super-Junction Region.
  • Zum Beispiel kann der Anschluss D' auch als eine Stromquelle für eine Einschaltfunktion verwendet werden, da er eine normale EIN-Struktur sein kann.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 2 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1) oder nachstehend (z. B. 5-8) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 4a zeigt eine schematische vertikale Potentialverteilung innerhalb des Halbleitersubstrats eines Halbleiterbauelements in einem Sperrfall. Das Potential unter dem Gate-Kontakt bleibt dort z. B. unter 10 V. Wenn ein entsprechender Kontakt D' (Abgriffskontakt) (z. B. anstelle des Gates) integriert wird, kann sein Potential zum Beispiel auch auf 10 V begrenzt sein. 4b zeigt ein Detail des oberen Teils von 4a.
  • 5 zeigt ein Schaltungsdiagramm eines Halbleiterbauelements 500 gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 500 umfasst einen Feldeffekttransistor 510 mit isoliertem Gate (IGFET; IGFET = Insulated-Gate Field Effect Transistor) und einen Sperrschicht-Feldeffekttransistor 520 (JFET; JFET = Junction Field Effect Transistor). Eine Drain-Region des Feldeffekttransistors 510 mit isoliertem Gate und eine Drain-Region des Sperrschicht-Feldeffekttransistors 520 sind mit einer Drain-Kontaktschnittstelle 502 (z. B. Drain-Anschlussfläche oder Rückseiten-Drain-Metallisierung) zum Verbinden des Halbleiterbauelements 500 mit einer externen Last elektrisch verbunden (ohmsche Verbindung). Ferner ist zumindest eine Source-Region des Feldeffekttransistors 510 mit isoliertem Gate mit einer Gate-Region des Sperrschicht-Feldeffekttransistors 520 elektrisch verbunden (ohmsche Verbindung). Zusätzlich ist eine Abgriffselektrodenstruktur 504 mit einer Source-Region des Sperrschicht-Feldeffekttransistors elektrisch verbunden (ohmsche Verbindung).
  • Durch Implementieren eines JFET und eines IGFET (z. B. Metall-Isolator-Halbleiter-Feldeffekttransistor MISFET (MISFET = Metal-Insulation-Semiconductor Field Effect Transistor), Metall-Oxid-Halbleiter-Feldeffekttransistor MOSFET (MOSFET = Metal-Oxide-Semiconductor Field Effect Transistor) oder Bipolartransistor mit isoliertem Gate IGBT) mit einem gemeinsamen Drain und Source des IGFET, verbunden mit dem Gate des JFET, schnürt der JFET ab, wenn die Drain-Spannung ansteigt. Daher kann die maximale Spannung an der Source des JFET gering gehalten werden. Ferner kann die Spannung an der Source des JFET gleich oder proportional zu der Drain-Spannung in einem leitfähigen Zustand des IGFET sein. Auf diese Weise kann das an der Abgriffselektrodenstruktur erhaltene Signal für verschiedene Anwendungen (z. B. zum Detektieren von Überlastsituationen oder Bereitstellen von Einschaltströmen) verwendet werden.
  • Zum Beispiel ist die zumindest eine Source-Region des Feldeffekttransistors 510 mit isoliertem Gate mit einer Gate-Region des Sperrschicht-Feldeffekttransistors 520 durch einen resistiven Pfad elektrisch verbunden (ohmsche Verbindung), der innerhalb des Halbleitersubstrats (z. B. durch einen resistiven Pfad zwischen den inneren Body-Regionen und dem Gate des JFET) und/oder außerhalb des Halbleitersubstrats (z. B. durch eine Source-Elektrodenstruktur oder leitfähiges Material (Metall) in einem Kontaktgraben des IGFET, der die Source-Region und die Body-Region verbindet und eine ohmsche Verbindung zwischen der Source und dem Gate des JFET implementiert, was die Body-Region sein kann) implementiert ist.
  • Zum Beispiel können die eine oder die mehreren Source-Regionen (z. B. alle) des Feldeffekttransistors 510 mit isoliertem Gate und die eine oder die mehreren Gate-Regionen (z. B. zwei benachbarte Kompensationsregionen) des Sperrschicht-Feldeffekttransistors 520 mit einem Referenzpotential (z. B. Masse) verbunden oder verbindbar sein (ohmsche Verbindung). Zum Beispiel können die eine oder die mehreren Source-Regionen des Feldeffekttransistors 510 mit isoliertem Gate und die eine oder die mehreren Gate-Regionen des Sperrschicht-Feldeffekttransistors 520 mit einer Source-Elektrodenstruktur des Halbleiterbauelements 500 verbunden sein, die mit einer Source-Kontaktschnittstelle (z. B. Source-Anschlussfläche) verbunden ist (ohmsche Verbindung). Ferner sind eine oder mehrere Body-Regionen (z. B. alle) des Feldeffekttransistors mit isoliertem Gate mit der Source-Anschlussfläche des Feldeffekttransistors mit isoliertem Gate elektrisch verbunden (ohmsche Verbindung).
  • Der IGFET 510 und der JFET 520 können auf einem Halbleitersubstrat integriert sein, wie oben (z. B. 1 oder 2) oder unten beschrieben. Der IGFET 510 kann eine vertikale elektrische Elementanordnung sein, wie z. B. in Verbindung mit 1 oder 2 beschrieben.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 5 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1–4b) oder nachstehend (z. B. 6–8) beschriebenen Ausführungsbeispielen erwähnt sind.
  • Einige Ausführungsbeispiele beziehen sich auf ein elektrisches Bauelement, das ein Halbleiterbauelement gemäß dem beschriebenen Konzept oder einem vorstehend (z. B. 1, 2 oder 5) oder nachstehend beschriebenen Ausführungsbeispiel umfasst. Ferner umfasst das elektrische Bauelement eine Steuerschaltung, die mit der Abgriffselektrodenstruktur des Halbleiterbauelements gekoppelt ist.
  • Die Steuerschaltung kann auf dem Halbleitersubstrat des Halbleiterbauelements implementiert sein oder kann ein separates Bauelement sein, das mit dem Halbleiterbauelement verbunden ist (z. B. in einem gemeinsamen Gehäuse oder in getrennten Gehäusen implementiert).
  • Die Steuerschaltung kann zum Beispiel ein Prozessor, eine Mikrosteuerung oder eine anwendungsspezifische integrierte Schaltung sein.
  • Die Steuerschaltung kann ausgebildet sein zum Schalten oder Aktivieren/Deaktivieren des Halbleiterbauelements (z. B. der vertikalen elektrischen Elementanordnung oder des Feldeffekttransistors mit isoliertem Gate des Halbleiterbauelements). Zum Beispiel kann die Steuerschaltung ausgebildet sein zum Steuern eines Schaltens oder eines Deaktivierens des Halbleiterbauelements basierend auf einem Signal, das durch die Abgriffselektrodenstruktur des Halbleiterbauelements empfangen wird. Zum Beispiel kann die Steuerschaltung ausgebildet sein zum Schalten oder Deaktivieren des Halbleiterbauelements basierend auf einem Vergleich einer Spannung, die an der Abgriffselektrodenstruktur des Halbleiterbauelements auftritt, mit einer vordefinierten Schwellenspannung. Zum Beispiel kann das Halbleiterbauelement oder eine vertikale elektrische Elementanordnung des Halbleiterbauelements oder ein Feldeffekttransistor mit isoliertem Gate des Halbleiterbauelements abgeschaltet oder deaktiviert werden, wenn ein an der Abgriffselektrodenstruktur detektierter Strom oder Spannung möglicherweise über einer vordefinierten Schwelle ist. Zum Beispiel weiß die Steuerschaltung, wenn das Halbleiterbauelement in einem Ein-Zustand oder leitfähigen Zustand ist. In diesem Fall kann die Steuerschaltung eine Überlastsituation identifizieren, wenn die Spannung an der Abgriffselektrodenstruktur über eine voreingestellte Schwellenspannung ansteigt.
  • Zum Beispiel kann die Steuerschaltung ausgebildet sein zum Bereitstellen einer Gate-Spannung an eine Gate-Elektrodenstruktur der vertikalen elektrischen Elementanordnung des Halbleiterbauelements (z. B. 1 oder 2) oder eine Gate-Elektrodenstruktur des Feldeffekttransistors mit isoliertem Gate des Halbleiterbauelements (z. B. 5).
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das elektrische Bauelement kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1–5) oder nachstehend (z. B. 6–8) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 6 zeigt eine schematische Darstellung eines elektrischen Bauelements 600 gemäß einem Ausführungsbeispiel. Das elektrische Bauelement 600 umfasst eine Steuerschaltung 610 und ein Halbleiterbauelement 620. Die Implementierung des Halbleiterbauelements 620 ist ähnlich zu der Implementierung des in 5 gezeigten Halbleiterbauelements. Ein Messeingang der Steuerschaltung 610 ist mit einem Erfassungsanschluss (z. B. einer Anschlussfläche, die mit der Abgriffselektrodenstruktur verbunden ist) des Halbleiterbauelements 620 verbunden. Ferner kann die Steuerschaltung eine treiber-integrierte Schaltung umfassen, die ausgebildet ist zum Bereitstellen einer Gate-Spannung an einen Gate-Kontakt (z. B. Gate-Anschlussfläche) des Halbleiterbauelements 620 durch einen optionalen Widerstand 630. Das Halbleiterbauelement 620 umfasst einen Lasttransistor Tload [load = Last], der durch den IGFET 510 implementiert ist, und einen Erfassungstransistor Tsense [sense = Erfassen], der durch den JFET 520 implementiert ist. Die eine oder die mehreren Source-Regionen des IGFET 510 und die eine oder die mehreren Gate-Regionen (z. B. zwei benachbarte Kompensationsregionen) des JFET 520 können mit Massepotential verbunden oder verbindbar sein. Die Drain-Region des IGFET 510 und eine Drain-Region des JFET 520 sind mit einer externen Last elektrisch verbunden oder verbindbar.
  • Als Beispiel zeigt 6 die Anwendung einer vorgeschlagenen Struktur, die einen Lasttransistor und einen monolithisch integrierten Erfassungstransistor in einer Schaltung mit einer treiber-integrierten Schaltung IC (IC = Integrated Circuit) umfasst, wobei der Erfassungstransistor z. B. ungefähr die gleiche Sperrfähigkeit aufweist wie der Lasttransistor oder sogar noch mehr sperrt. Da beide Transistoren monolithisch integriert sind und einen gemeinsamen Drain-Anschluss und Randabschluss aufweisen, kann es möglich sein, diese Anforderung zu erfüllen. Als Ersatzschaltbild kann der Erfassungstransistor als ein selbstleitender JFET (in diesem Fall: n-Kanal) betrachtet werden. Bei einem Beispiel ist das p-Gate des Erfassungs-JFET auf dem gleichen Potential wie die Source des Lasttransistors. Der Messeingang der Antriebs-IC ist mit der Source des n-Kanal-JFET verbunden. Sobald das Potential der Source des n-Kanal-JFET über die Schwellenspannung des Transistors ansteigt, wird Letzterer abgeschnürt und begrenzt z. B. die Spannung an dem Eingang der IC auf unkritische Werte.
  • 6 zeigt ein Beispiel einer Schaltung mit einem integrierten Erfassungstransistor. Der Gate-Vorwiderstand für den Lasttransistor ist optional. Optional und nicht dargestellt sind Schutzmaßnahmen für das Gate des Lastwiderstandswertes, z. B. Klemmen mit Z-Dioden und/oder Dioden auf den Drain und/oder auf die Source, sowie andere Schutzwiderstände, z. B. zwischen Gate und Source zum Verhindern eines leitfähigen Lasttransistors bei einem Ausfall der Steuerungsspannung.
  • Die Schaltung von 6 kann verwendet werden, um einen Überlastfall an dem Lasttransistor zu detektieren, da dies z. B. keine besonders präzise Messung unter Verwendung von Toleranzen im Bereich von wenigen % erfordert. Wenn der aktuelle Einschaltwiderstandswert des Lasttransistors bekannt ist, der z. B. über seine Temperatur, Chipfläche etc. bestimmt werden kann, kann die Messung der Drain-Spannung z. B. allerdings auch verwendet werden, um den durch den Lasttransistor fließenden Laststrom zu messen.
  • Anstatt der in 6 gezeigten Schaltung mit einem sogenannten unsymmetrischen Schalten (single-ended switching) kann auch eine vorgeschlagene Struktur in Halbbrückenanordnungen eingesetzt werden. Zum Beispiel kann es möglich sein, den Betriebszustand der oberen Halbbrückentransistoren einfach und effizient zu überwachen.
  • Bei Superjunction-Technologien können die p- und n-Säulen jeweils durch maskierte Implantationen hergestellt werden, bei denen eine Dotierungsspezies über eine Öffnung implantiert wird, unter der sich die andere Dotierungsspezies befindet. Durch Anpassen der Öffnungen (z. B. anstatt einer großen Öffnung der Implantationsmaske, zwei oder mehr kleinere Öffnungen mit nicht mehr als der gleichen Gesamtöffnung und/oder teilweisen Überlappung der p- und n-Öffnung) oder Ändern der Distanz zwischen der p- und n-Öffnung kann sich die Abschnürspannung des Erfassungstransistors von der Ausräumspannung des Lasttransistors unterscheiden. Dies kann bedeuten, dass, über den Entwurf und ohne jegliche technologische Änderungen, die Spannungsbegrenzung des Erfassungstransistors, oder anders ausgedrückt, die Einsatzspannung des JFET auf vielfältige Weise variiert werden kann, um Anforderungen zu erfüllen, die aus dem Systementwurf resultieren.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 6 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1–5) oder nachstehend (z. B. 7–8) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 7 zeigt eine schematische Darstellung eines elektrischen Bauelements 700 gemäß einem Ausführungsbeispiel. Die Implementierung des elektrischen Bauelements 700 ist ähnlich zu der Implementierung des in 6 gezeigten Halbleiterbauelements. Allerdings ist ein Spannungsteiler zwischen dem Messeingang der Steuerschaltung 610 und dem Erfassungsanschluss des Halbleiterbauelements angeordnet. Der Spannungsteiler umfasst einen ersten Widerstand R1, der sich zwischen dem Messeingang der Steuerschaltung 610 und dem Erfassungsanschluss des Halbleiterbauelements befindet, und einen zweiten Widerstand R2, der zwischen Massepotential und einem Knoten zwischen dem Messeingang der Steuerschaltung 610 und dem ersten Widerstand R1 angeordnet ist. Der Widerstandswert des ersten und zweiten Widerstands kann ausgewählt sein, sodass eine Spannung, die an dem Messeingang der Steuerschaltung 610 auftritt, innerhalb eines erwünschten Spannungsbereichs ist.
  • 7 zeigt ein Beispiel einer Schaltung, bei der das Potential des Erfassungsausgangs über den Spannungsteiler dem Messeingang zugeführt wird. Zusätzlich zu den Widerständen R1 und/oder R2 können Kondensatoren parallel zu R2 (Tiefpassfilterung) und/oder zu R1 (Beschleunigung des Ansprechens) verwendet werden.
  • Bei dem in 7 gezeigten Ausführungsbeispiel wird der Erfassungsanschluss nicht direkt mit dem Messeingang der Antriebs-IC, sondern über z. B. einen Spannungsteiler, verbunden. In diesem Fall ist es möglich, auch höhere Abschnürspannungen an dem Erfassungstransistor zu realisieren, ohne die Antrieb-IC zu überlasten. Eine mögliche Anwendung für solche Systeme kann die Steuerung der Schaltzeit des Lasttransistors sein.
  • Ein Beispiel für eine Anwendung kann ein Sperrwandler sein, bei dem der Lasttransistor ausgeschaltet ist. Dann ist eine hohe Spannung über den Transformator während des Energietransports (Versorgung und reflektierte Spannung) angelegt, die dann z. B. auf ein Versorgungsspannungsniveau fällt. Parasiten, die in dem System existieren, können in erheblichen Spannungs-Unterschwingern resultieren (z. B. kann die Spannung an dem Lasttransistor in Extremfällen auf bis zu nahe 0 V fallen). Wenn der Lasttransistor bei einem solchen Spannungsminimum (sogenanntes Valley-Switching (Tal-Schalten)) eingeschaltet wird, können die Einschaltverluste dramatisch reduziert werden. Eine vorgeschlagene Schaltung kann für eine genaue, rationale Detektion solcher Valleys verwendet werden.
  • Ein anderes Beispiel für eine Anwendung einer vorgeschlagenen Schaltung ist in Resonanzkreisen, da der aktuelle Spannungszustand des Schalters immer detektiert werden kann. Zum Beispiel kann ein Einschalten des Transistors nur freigegeben werden, wenn seine Drain-Spannung unter einem bestimmten Wert ist. Somit kann die Kommutierung der Body-Diode in dem entsprechenden anderen Halbbrückenzweig vermieden werden, und daher kann eine erhebliche Menge an Schaltverlusten eingespart werden, und/oder die Robustheit der Schaltung und/oder die elektromagnetische Verträglichkeit EMV können verbessert werden.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 7 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1-6) oder nachstehend (z. B. 8) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 8 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Das Verfahren 800 umfasst ein Bilden 820 einer Mehrzahl von Kompensationsregionen, die in einem Halbleitersubstrat angeordnet sind. Die Kompensationsregionen der Mehrzahl von Kompensationsregionen weisen einen ersten Leitfähigkeitstyp auf. Ferner ist eine Mehrzahl von Drift-Region-Abschnitten einer Drift-Region einer vertikalen elektrischen Elementanordnung in dem Halbleitersubstrat angeordnet. Die Drift-Region weist einen zweiten Leitfähigkeitstyp auf. Zusätzlich sind Drift-Region-Abschnitte der Mehrzahl von Drift-Region-Abschnitten und Kompensationsregionen der Mehrzahl von Kompensationsregionen abwechselnd in einer lateralen Richtung angeordnet. Ferner umfasst das Verfahren 800 ein Bilden 820 einer Abgriffselektrodenstruktur in Kontakt mit einem Abgriffsabschnitt der Drift-Region an einer Vorderseitenoberfläche des Halbleitersubstrats. Der Abgriffsabschnitt befindet sich lateral zwischen zwei benachbarten Kompensationsregionen der Mehrzahl von Kompensationsregionen. Zusätzlich wird die Abgriffselektrodenstruktur ohne resistive Verbindung mit der Mehrzahl von Kompensationsregionen implementiert.
  • Durch Implementieren eines Abgriffskontakts zu einem Abschnitt einer Drift-Region einer vertikalen elektrischen Elementanordnung zwischen zwei Kompensationsregionen kann eine Spannung oder ein Strom an der Vorderseitenoberfläche des Halbleitersubstrats abgegriffen werden.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 8 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1–7) oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind.
  • Einige Ausführungsbeispiele beziehen sich auf einen Kompensationstransistor mit einer Möglichkeit zur Spannungsmessung. Bei einer Anzahl von Mess- und Überwachungsaufgaben in Schaltnetzteilen kann eine direkte Messung der Durchlassspannung von Leistungstransistoren ermöglicht werden. Somit können weitere periphere Bauelemente in den Systemen eingespart werden, was in reduzierten Kosten und Verlusten sowie kompakteren Strukturen resultieren kann. Gemäß einem Aspekt einer Implementierung einer Spannungsmessung zwischen Source und Drain können in dem normalen Ein-Zustand-Bereich eines Leistungstransistors nur wenige 10...100 mV und/oder eine Spannung von wenigen Volt anliegen, während in dem Sperrfall mehrere 100 V, manchmal sogar mehr als 1000 V angelegt sein können. Der interessante Messbereich kann auf einen Bereich von wenigen Volt beschränkt sein. Sobald höhere Spannungen an dem eingeschalteten Transistor außerhalb der Schalttransiente anliegen, kann dies eine unzulässige Überlast bedeuten, die eine Antwort erfordert.
  • Das vorgeschlagene Konzept kann sich z. B. auf ein System beziehen, um die Betriebssituation eines Lasttransistors (z. B. eines Super-Junction-Transistors) über einen monolithisch integrierten, selbstleitenden Erfassungstransistor zu bestimmen und um das Drain-Potential des Lasttransistors im Betrieb zu bestimmen.
  • Ein Aspekt bezieht sich auf eine Spannungsmessungs- und -Begrenzungs-Struktur in einem Kompensationsbauelement und die Verwendung dieser Struktur in einem elektronischen System, z. B. in einem Schaltnetzteil, um die Stromhöhe zu detektieren und um z. B. Überlastfälle zu detektieren. Diesbezüglich kann die Säulenstruktur von Kompensationsbauelementen verwendet werden, die z. B. bei vergleichsweise geringen Spannungen lateral ausgeräumt werden. Streifenzellen, z. B. streifenförmige Kompensationsbereiche, und Transistoren mit einem niedrigen Ein-Widerstandswert RDS,on·A [on = ein] bezogen auf die Oberfläche können verwendet werden, da diese Transistoren die Halbleiterbereiche in dem Bereich der pn-Kompensationssäulen bei vergleichsweise niedrigen Drain-Source-Spannungen bereits ausräumen können.
  • Ausführungsbeispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener, oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Ausführungsbeispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Ausführungsbeispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-)programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Die Beschreibung und Zeichnungen stellen nur die Grundsätze der Offenbarung dar. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder gezeigt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele ausdrücklich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Ausführungsbeispiele der Offenbarung wie auch bestimmte Beispiele derselben deren Entsprechungen umfassen.
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden können, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Ausführungsbeispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Ausführungsbeispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch ein Bauelement mit Mitteln zum Durchführen jedes der jeweiligen Schritte dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung von mehreren, in der Beschreibung oder den Ansprüchen offenbarten Schritten oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von mehreren Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann bei einigen Ausführungsbeispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese unterteilt werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (20)

  1. Ein Halbleiterbauelement (100, 200), umfassend: eine Mehrzahl von in einem Halbleitersubstrat (102) angeordneten Kompensationsregionen (110), wobei die Kompensationsregionen (110) der Mehrzahl von Kompensationsregionen (110) einen ersten Leitfähigkeitstyp aufweisen; eine Mehrzahl von Drift-Region-Abschnitten (120) einer Drift-Region einer vertikalen elektrischen Elementanordnung, die in dem Halbleitersubstrat (102) angeordnet sind, wobei die Drift-Region einen zweiten Leitfähigkeitstyp aufweist, wobei Drift-Region-Abschnitte (120) der Mehrzahl von Drift-Region-Abschnitten (120) und Kompensationsregionen (110) der Mehrzahl von Kompensationsregionen (110) abwechselnd in einer lateralen Richtung angeordnet sind; und eine Abgriffselektrodenstruktur (140) in Kontakt mit einem Abgriffsabschnitt (130) der Drift-Region an einer Vorderseitenoberfläche des Halbleitersubstrats (102), wobei sich der Abgriffsabschnitt (130) lateral zwischen zwei benachbarten Kompensationsregionen (110) der Mehrzahl von Kompensationsregionen (110) befindet, wobei die Abgriffselektrodenstruktur (140) ohne resistive Verbindung mit der Mehrzahl von Kompensationsregionen implementiert ist.
  2. Das Halbleiterbauelement gemäß Anspruch 1, wobei der Abgriffsabschnitt (130) der Drift-Region und die benachbarten Kompensationsregionen (110) der Mehrzahl von Kompensationsregionen (110) implementiert sind, sodass eine Spannung, die an der Abgriffselektrodenstruktur (140) in einem Sperrzustand der vertikalen elektrischen Elementanordnung auftritt, geringer ist als 5% einer Sperrspannung, die in dem Sperrzustand angelegt ist.
  3. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei sich eine laterale Breite eines Drift-Region-Abschnitts (120) der Mehrzahl von Drift-Region-Abschnitten (120) der Drift-Region, die in einer Messtiefe von einer halben Tiefe einer Kompensationsregion (110) der Mehrzahl von Kompensationsregionen (110) gemessen wird, von einer in der Messtiefe gemessenen, lateralen Breite des Abgriffsabschnitts (130) der Drift-Region um mehr als 10% der in der Messtiefe gemessenen, lateralen Breite des Abgriffsabschnitts (130) der Drift-Region unterscheidet.
  4. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei sich eine laterale Breite eines Drift-Region-Abschnitts (120) der Mehrzahl von Drift-Region-Abschnitten (120) der Drift-Region, die an der Vorderseitenoberfläche des Halbleitersubstrats (102) gemessen wird, von einer lateralen Breite des Abgriffsabschnitts (130) der Drift-Region, die an der Vorderseitenoberfläche des Halbleitersubstrats (102) gemessen wird, um mehr als 10% der an der Vorderseitenoberfläche des Halbleitersubstrats (102) gemessenen, lateralen Breite des Abgriffsabschnitts (130) der Drift-Region unterscheidet.
  5. Das Halbleiterbauelement gemäß einem der vorherigen Abschnitte, wobei eine Dotierungskonzentration innerhalb eines Drift-Region-Abschnitts (120) der Drift-Region, die in einer Source-Tiefe gleich einer Tiefe einer Source-Dotierungsregion der vertikalen elektrischen Elementanordnung gemessen wird, größer ist als eine in der Source-Tiefe gemessene Dotierungskonzentration innerhalb des Abgriffsabschnitts (130) der Drift-Region.
  6. Das Halbleiterbauelement gemäß einem der vorherigen Abschnitte, ferner umfassend eine Gate-Elektrodenstrukturen, die mit einem oder mehreren Gates der vertikalen elektrischen Elementanordnung elektrisch verbunden ist, wobei das eine oder die mehreren Gates ausgebildet sind zum Steuern eines Stroms durch die Drift-Region-Abschnitte (120) der Drift-Region der vertikalen elektrischen Elementanordnung.
  7. Das Halbleiterbauelement gemäß Anspruch 6, wobei die vertikale elektrische Elementanordnung ohne ein Gate zum Steuern eines Stroms durch den Abgriffsabschnitt (130) der Drift-Region implementiert ist.
  8. Das Halbleiterbauelement gemäß Anspruch 6 oder 7, wobei sich zumindest ein Teil der Abgriffselektrodenstruktur (140) unter zumindest einem Abschnitt der Gate-Elektrodenstruktur der vertikalen elektrischen Elementanordnung befindet.
  9. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei die Abgriffselektrodenstruktur (140) mit einer Kontaktschnittstelle des Halbleiterbauelements an einer Vorderseite des Halbleiterbauelements elektrisch verbunden ist.
  10. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei die Abgriffselektrodenstruktur von einer Source-Elektrodenstruktur der vertikalen elektrischen Elementanordnung elektrisch isoliert ist und von einer Gate-Elektrodenstruktur der vertikalen elektrischen Elementanordnung elektrisch isoliert ist.
  11. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei die Mehrzahl von Kompensationsregionen (110) und die Mehrzahl von Drift-Region-Abschnitten (120) der Drift-Region der vertikalen elektrischen Elementanordnung streifenförmig sind.
  12. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei die vertikale elektrische Elementanordnung eine vertikale Diodenanordnung oder eine vertikale Transistoranordnung ist.
  13. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei die vertikale elektrische Elementanordnung eine Sperrspannung von mehr als 30 V aufweist.
  14. Ein Halbleiterbauelement (500), umfassend: einen Feldeffekttransistor (510) mit isoliertem Gate; und einen Sperrschicht-Feldeffekttransistor (520), wobei eine Drain-Region des Feldeffekttransistors (510) mit isoliertem Gate und eine Drain-Region des Sperrschicht-Feldeffekttransistors (520) mit einer Drain-Kontaktschnittstelle (502) zum Verbinden des Halbleiterbauelements mit einer externen Last elektrisch verbunden sind, wobei zumindest eine Source-Region des Feldeffekttransistors (510) mit isoliertem Gate mit einer Gate-Region des Sperrschicht-Feldeffekttransistors (520) elektrisch verbunden ist, wobei eine Abgriffselektrodenstruktur (504) mit einer Source-Region des Sperrschicht-Feldeffekttransistors (510) elektrisch verbunden ist.
  15. Das Halbleiterbauelement gemäß Anspruch 14, wobei die zumindest eine Source-Region des Feldeffekttransistors (510) mit isoliertem Gate und die Gate-Region des Sperrschicht-Feldeffekttransistors (520) mit einem Referenzpotential verbunden oder verbindbar sind.
  16. Ein elektrisches Bauelement (600, 700), umfassend: ein Halbleiterbauelement (620) gemäß einem der vorherigen Ansprüche; und eine Steuerschaltung (610), die mit der Abgriffselektrodenstruktur des Halbleiterbauelements gekoppelt ist.
  17. Das elektrische Bauelement gemäß Anspruch 16, wobei die Steuerschaltung (610) ausgebildet ist zum Bereitstellen einer Gate-Spannung an eine Gate-Elektrodenstruktur einer vertikalen elektrischen Elementanordnung des Halbleiterbauelements (620) oder eine Gate-Elektrodenstruktur eines Feldeffekttransistors mit isoliertem Gate des Halbleiterbauelements (620).
  18. Das elektrische Bauelement gemäß Anspruch 16 oder 17, wobei die Steuerschaltung (610) ausgebildet ist zum Steuern eines Schaltens oder eines Deaktivierens des Halbleiterbauelements (620) basierend auf einem Signal, das von der Abgriffselektrodenstruktur des Halbleiterbauelements empfangen wird.
  19. Das elektrische Bauelement gemäß einem der Ansprüche 16–18, wobei die Steuerschaltung (610) ausgebildet ist zum Schalten oder Deaktivieren des Halbleiterbauelements (620) basierend auf einem Vergleich einer Spannung, die an der Abgriffselektrodenstruktur des Halbleiterbauelements (620) auftritt, mit einer vordefinierten Schwellenspannung.
  20. Ein Verfahren (800) zum Bilden eines Halbleiterbauelements, umfassend: Bilden (810) einer Mehrzahl von Kompensationsregionen, die in einem Halbleitersubstrat angeordnet sind, wobei die Kompensationsregionen der Mehrzahl von Kompensationsregionen einen ersten Leitfähigkeitstyp aufweisen, wobei eine Mehrzahl von Drift-Region-Abschnitten einer Drift-Region einer vertikalen elektrischen Elementanordnung in dem Halbleitersubstrat angeordnet ist, wobei die Drift-Region einen zweiten Leitfähigkeitstyp aufweist, wobei Drift-Region-Abschnitte der Mehrzahl von Drift-Region-Abschnitten und Kompensationsregionen der Mehrzahl von Kompensationsregionen abwechselnd in einer lateralen Richtung angeordnet sind; und Bilden (820) einer Abgriffselektrodenstruktur in Kontakt mit einem Abgriffsabschnitt der Drift-Region an einer Vorderseitenoberfläche des Halbleitersubstrats, wobei sich der Abgriffsabschnitt lateral zwischen zwei benachbarten Kompensationsregionen der Mehrzahl von Kompensationsregionen befindet, wobei die Abgriffselektrodenstruktur ohne resistive Verbindung mit der Mehrzahl von Kompensationsregionen implementiert ist.
DE102016113846.0A 2016-07-27 2016-07-27 Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden eines Halbleiterbauelements Withdrawn DE102016113846A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016113846.0A DE102016113846A1 (de) 2016-07-27 2016-07-27 Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US15/660,426 US20180033886A1 (en) 2016-07-27 2017-07-26 Semiconductor Devices, Electrical Devices and Methods for Forming a Semiconductor Device
CN201710623095.6A CN107665889A (zh) 2016-07-27 2017-07-27 半导体器件、电气装置以及用于形成半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016113846.0A DE102016113846A1 (de) 2016-07-27 2016-07-27 Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102016113846A1 true DE102016113846A1 (de) 2018-02-01

Family

ID=60951427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016113846.0A Withdrawn DE102016113846A1 (de) 2016-07-27 2016-07-27 Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Country Status (3)

Country Link
US (1) US20180033886A1 (de)
CN (1) CN107665889A (de)
DE (1) DE102016113846A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018115110B3 (de) 2018-06-22 2019-09-26 Infineon Technologies Ag Siliziumcarbid-halbleitervorrichtung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082039B2 (en) * 2017-11-08 2021-08-03 Gan Systems Inc. GaN transistor with integrated drain voltage sense for fast overcurrent and short circuit protection
JP2021076463A (ja) * 2019-11-08 2021-05-20 ルネサスエレクトロニクス株式会社 半導体装置
US11362179B2 (en) * 2020-07-21 2022-06-14 Icemos Technology Ltd. Radiation hardened high voltage superjunction MOSFET

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012209192A1 (de) * 2011-05-31 2012-12-06 Infineon Technologies Austria Ag Transistor mit steuerbaren Kompensationsgebieten
US20130320445A1 (en) * 2012-06-04 2013-12-05 Ming-Tsung Lee High voltage metal-oxide-semiconductor transistor device
US8674727B2 (en) * 2010-08-31 2014-03-18 Infineon Technologies Austria Ag Circuit and method for driving a transistor component based on a load condition

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6865093B2 (en) * 2003-05-27 2005-03-08 Power Integrations, Inc. Electronic circuit control element with tap element
US9667154B2 (en) * 2015-09-18 2017-05-30 Power Integrations, Inc. Demand-controlled, low standby power linear shunt regulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674727B2 (en) * 2010-08-31 2014-03-18 Infineon Technologies Austria Ag Circuit and method for driving a transistor component based on a load condition
DE102012209192A1 (de) * 2011-05-31 2012-12-06 Infineon Technologies Austria Ag Transistor mit steuerbaren Kompensationsgebieten
US20130320445A1 (en) * 2012-06-04 2013-12-05 Ming-Tsung Lee High voltage metal-oxide-semiconductor transistor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018115110B3 (de) 2018-06-22 2019-09-26 Infineon Technologies Ag Siliziumcarbid-halbleitervorrichtung
US11031463B2 (en) 2018-06-22 2021-06-08 Infineon Technologies Ag Silicon carbide semiconductor device
US11444155B2 (en) 2018-06-22 2022-09-13 Infineon Technologies Ag Silicon carbide semiconductor device

Also Published As

Publication number Publication date
US20180033886A1 (en) 2018-02-01
CN107665889A (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
DE102017103765B4 (de) Doppelgate-Transistorbauelement und Verfahren zum Betreiben
DE102008064698B4 (de) Leistungshalbleiterbauelement mit einer Sensorzelle
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE3821065C2 (de)
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE102014106294B4 (de) Schaltkomponente mit einem Steuerelement und einer integrierten Schaltung, System mit einem Controller und einer integrierten Schaltung und Leistungsversorgungssystem mit einem Leistungsversorgungselement
DE102015119349B4 (de) Intelligenter halbleiterschalter
DE112016006255T5 (de) Halbleitervorrichtung
DE102013218670A1 (de) Verpolungsschutz für High-Side-Schalter in n-Substrat
DE102014111360A1 (de) Halbleiterbauelement, elektronische schaltung undverfahren zum schalten von hohen spannungen
DE102015102756A1 (de) Halbleitereinrichtung
DE102010001215A1 (de) Halbleitervorrichtung
DE112017003835T5 (de) Halbleitervorrichtung
DE102008021672A1 (de) Gatesteuerung für ein Halbleiterbauelement mit großem Bandabstand
DE102007046705B3 (de) Schaltung für eine aktive Diode und Verfahren zum Betrieb einer aktiven Diode
DE102016113846A1 (de) Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102008050495A1 (de) Halbleitervorrichtung
DE102014106486B4 (de) Integrierte Schaltung mit einer Klemmstruktur und Verfahren zum Einstellen einer Schwellenspannung eines Klemmtransistors
DE102009028049B3 (de) Leistungshalbleiterbauelement mit Potenzialsonde, Leistungshalbleiteranordnung mit einem eine Potenzialsonde aufweisenden Leistungshalbleiterbauelement und Verfahren zum Betrieb eines Leistungshalbleiterbauelements mit einer Potenzialsonde
DE102015103103A1 (de) Elektronische schaltung und verfahren zum betrieb einertransistoranordnung
DE102012210153B4 (de) Verfahren und schaltung zum ansteuern eines elektronischen schalters
DE102017114568A1 (de) Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon
DE102009038776B4 (de) Halbleitervorrichtung mit einem internen Isoliertgatebipolartransistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee