JP2017135424A - 絶縁ゲート型炭化珪素半導体装置及びその製造方法 - Google Patents

絶縁ゲート型炭化珪素半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2017135424A
JP2017135424A JP2017089787A JP2017089787A JP2017135424A JP 2017135424 A JP2017135424 A JP 2017135424A JP 2017089787 A JP2017089787 A JP 2017089787A JP 2017089787 A JP2017089787 A JP 2017089787A JP 2017135424 A JP2017135424 A JP 2017135424A
Authority
JP
Japan
Prior art keywords
trench
base region
silicon carbide
conductivity type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017089787A
Other languages
English (en)
Other versions
JP6400778B2 (ja
Inventor
泰宏 香川
Yasuhiro Kagawa
泰宏 香川
梨菜 田中
Rina Tanaka
梨菜 田中
裕 福井
Yutaka Fukui
裕 福井
三浦　成久
Narihisa Miura
成久 三浦
阿部　雄次
Yuji Abe
雄次 阿部
昌之 今泉
Masayuki Imaizumi
昌之 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JP2017135424A publication Critical patent/JP2017135424A/ja
Application granted granted Critical
Publication of JP6400778B2 publication Critical patent/JP6400778B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Abstract

【課題】ゲート絶縁膜の電界を緩和し、オン抵抗の増大を抑制できる、絶縁ゲート型炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】｛０００１｝面からオフ方向に０°より大きいオフ角が設けられた主面を有する４Ｈ型の炭化珪素基板１上に第１導電型のドリフト層２ａと、ドリフト層２ａの表層側に第２導電型の第１のベース領域３と、第１導電型のソース領域４と、トレンチ５と、トレンチ内に形成されたゲート絶縁膜６と、トレンチ５の底部に接してドリフト層２ａ内に設けられた第２導電型の保護拡散層１３と、保護拡散層１３と第１のベース領域１３を接続するために、複数のトレンチ側壁面のうち少なくとも１つのトレンチ側壁面の少なくとも一部に接して設けられ、底面が保護拡散層１３の底面の深さ以下である第２導電型の第２のベース領域１４と、を備える。
【選択図】図２

Description

この発明は、トレンチゲート構造の絶縁ゲート型炭化珪素半導体装置に関するものである。
パワーエレクトロニクス分野において、モータ等の負荷への電力供給を制御するスイッチング素子として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置が広く使用されている。電力制御用の絶縁ゲート型半導体装置の一つに、ゲート電極が半導体層に埋め込まれて形成されたトレンチ型ＭＯＳＦＥＴがある。
従来のトレンチ型ＭＯＳＦＥＴでは、高電圧印加時にはゲート絶縁膜であるシリコン酸化膜にも電界が印加される。ここで、トレンチ形状に沿ってトレンチ内部に形成されているシリコン酸化膜のうち、ゲート電極が埋め込まれたトレンチ底部のシリコン酸化膜に最も高い電界が印加される。トレンチ底部のシリコン酸化膜に印加される電界を緩和するために、トレンチ底部に接するｎ型のドリフト層にｐ型の保護拡散層を形成する方法が提案されている。（例えば、特許文献１参照）。
ここで、ｐ型の保護拡散層は、トレンチ側壁に接するｎ型のドリフト層に形成されたｐ型の第２のベース領域により、チャネル領域が形成されるｐ型の第１のベース領域と電気的に接続されて電位が固定されている。第２のベース領域が形成されるトレンチ側壁面はｐ型領域となるため、ＭＯＳ特性が劣化する。つまり、第２のベース領域が形成されたトレンチ側壁面はチャネルとしてほぼ機能しなくなるため、トレンチ型ＭＯＳＦＥＴのチャネル密度が小さくなり、トレンチ型ＭＯＳＦＥＴのオン抵抗が増大してしまう。
特開２００４−３１１７１６号公報
炭化珪素すなわちＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）を用いたトレンチ型ＭＯＳＦＥＴでは、ＭＯＳ界面の品質がシリコンを用いたトレンチ型ＭＯＳＦＥＴに比べて悪いため、オン抵抗に占めるチャネル抵抗の割合が大きい。そのため、炭化珪素を用いたトレンチ型ＭＯＳＦＥＴにおいて、チャネル密度の低下によるオン抵抗の増大はシリコンに比べて非常に大きいことが問題となる。従って、炭化珪素を用いたトレンチ型ＭＯＳＦＥＴにおいて、第２のベース領域を形成する際にオン抵抗をできるだけ増大させないことが望まれる。
この発明は、上述のような問題を解決するためになされたもので、高電圧印加のゲート絶縁膜に印加される電界を緩和し、オン抵抗の増大を抑制できる絶縁ゲート型炭化珪素半導体装置及びその製造方法を提供することを目的とする。
この発明に係る絶縁ゲート型炭化珪素半導体装置は、トレンチ底部に接して設けられた保護拡散層と、この保護拡散層と第１のベース領域とを接続する第２のベース領域とを備え、第２のベース領域は、保護拡散層と第１のベース領域とに接して、ドリフト層内において複数のトレンチ側壁面のうち少なくとも１つのトレンチ側壁面の少なくとも一部に接して設けられ、底面が保護拡散層の底面の深さ以下であることを特徴とする。
本発明における絶縁ゲート型炭化珪素半導体装置は、トレンチ底部に保護拡散層を備えるのでトレンチ底部のゲート絶縁膜の電界を緩和でき、かつ、保護拡散層の電位を固定するための第２のベース領域を、複数のトレンチ側壁面のうち少なくとも１つのトレンチ側壁面に形成するので、オン抵抗の増大を抑制することができる。
この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの一部を示す上面図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの断面図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの炭化珪素基板の主面とトレンチ側壁との角度の関係を示す模式図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、ソース領域形成までを説明するための断面図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、第２のベース領域形成までを説明するための断面図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法を説明するための上面図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、トレンチのエッチングマスク形成を説明するための断面図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、トレンチのエッチングマスクを形成するまでを説明するための断面図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、トレンチ形成までを説明するための断面図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、保護拡散層形成までを説明するための断面図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、ゲート絶縁膜形成までを説明するための断面図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、コンタクトホール形成までを説明するための断面図である。 この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち完成までを説明するための断面図である。 この発明の実施の形態２に係るトレンチ型ＭＯＳＦＥＴの一部を示す上面図である。 この発明の実施の形態２に係るトレンチ型ＭＯＳＦＥＴのオン状態における電子の流れる経路を説明するための断面図である。 この発明の実施の形態３に係るトレンチ型ＭＯＳＦＥＴの炭化珪素基板の主面とトレンチ側壁との角度の関係を示す模式図である。 この発明の実施の形態４に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、保護拡散層形成を説明するための断面図である。 この発明の実施の形態４に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、第２のベース領域形成を説明するための断面図である。 この発明の実施の形態５に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、第２のベース領域形成を説明するための断面図である。 この発明の実施の形態５に係るトレンチ型ＭＯＳＦＥＴのオン状態における電子の流れる経路を説明するための断面図である。 この発明の実施の形態６に係るトレンチ型ＭＯＳＦＥＴの一部を示す上面図である。 この発明の実施の形態６に係るトレンチ型ＭＯＳＦＥＴを示す断面図である。 この発明の実施の形態６に係るトレンチ型ＭＯＳＦＥＴの効果を説明するための、ゲート電圧に対するドレイン電流の特性を示す。
実施の形態１．
まず、この発明の実施の形態１におけるゲート絶縁型炭化珪素半導体装置の構成を説明する。図１は、実施の形態１に係るトレンチ型ＭＯＳＦＥＴの一部を示す上面図である。なお、図１では、トレンチ型ＭＯＳＦＥＴのセルの構成が分かりやすいように、セルの上を覆っているソース電極、層間絶縁膜及びコンタクトホールの図示は省略している。図２は、実施の形態１に係るトレンチ型ＭＯＳＦＥＴの断面図である。本実施の形態ではゲート絶縁型炭化珪素半導体装置として、炭化珪素を用いたトレンチ型ＭＯＳＦＥＴについて説明する。
図１中、点線で囲まれた領域で示される１つのセル２０が、図１においては格子状に９つ並んでいる。図１で、一点鎖線で示されるＡ−Ａ断面図が図２（ａ）で、二点鎖線で示されるＢ−Ｂ断面図が図２（ｂ）に対応する。図１において示される炭化珪素基板１のオフ方向２１は本実施の形態では＜１１−２０＞方向とし、オフ方向２１に平行なトレンチ側壁２４の断面は図２（ａ）で示される。また、オフ方向２１に垂直なトレンチ側壁はオフ上流側トレンチ側壁２２とオフ下流側トレンチ側壁２３であり、図２（ｂ）で示される。
本実施の形態に係るトレンチ型ＭＯＳＦＥＴの１つのセル２０の構成を、図１及び図２を参照して説明する。第１導電型の炭化珪素基板１の主面上に成長された第１導電型の炭化珪素からなるエピタキシャル層２に、第２導電型の第１のベース領域３が形成されている。第１導電型のエピタキシャル層２のうち、第２導電型の第１のベース領域３が形成されていない領域がドリフト層２ａとなる。
尚、本実施の形態では第１導電型をｎ型、第２導電型をｐ型とする。
ここで、ｎ型の炭化珪素基板１のポリタイプは４Ｈとする。つまり、炭化珪素基板１にはｎ型（第１導電型）の４Ｈ−ＳｉＣ（４Ｈ型の炭化珪素）を用いる。
さらに、用いる炭化珪素基板１の主面は、オフ方向２１に０°より大きいオフ角θ１を有する（０００１）面あるいは（０００−１）面である。つまり、炭化珪素基板１は、Ｓｉ面のオフ基板もしくはＣ面のオフ基板のいずれかとする。本実施の形態では、オフ方向２１を＜１１−２０＞方向、オフ角θ１を４°とし、炭化珪素基板１の主面は、＜１１−２０＞方向に４°のオフ角が設けられた（０００１）面である場合を例に説明する。
ドリフト層２ａの表面側に位置する第１のベース領域３内には第１導電型（ｎ型）のソース領域４が形成されている。エピタキシャル層２には、ソース領域４と第１のベース領域３を貫通するように、ゲート電極７が埋め込まれるトレンチ５が形成される。つまりトレンチ５の底部は、第１のベース領域３より下方のドリフト層２ａに達している。トレンチ５の内壁には、トレンチ５の形状に沿ってシリコン酸化膜であるゲート絶縁膜６が設けられている。さらに、トレンチ５の内壁で囲まれたその内部には、ゲート絶縁膜６を介してゲート電極７が埋め込まれている。
ドリフト層２ａにおけるトレンチ５の底部に接する領域には、第２導電型（ｐ型）の保護拡散層１３が形成されている。保護拡散層１３は、トレンチ型ＭＯＳＦＥＴのオフ時にドリフト層２ａのｎ型（第１導電型）領域の空乏化を促進すると共に、トレンチ５の底部への電界集中を緩和することによってゲート絶縁膜６に印加される電界を低減し、ゲート絶縁膜６の破壊を防止する。
エピタキシャル層２の表面には、ゲート電極７を覆うように層間絶縁膜８が形成されている。層間絶縁膜８には、ソース領域４および第１のベース領域３に達するコンタクトホール８１が形成されている。図２において、コンタクトホールは点線で囲まれた領域に相当する。層間絶縁膜８上に配設されたソース電極９は当該コンタクトホール８１を埋めるように形成され、ソース領域４及び第１のベース領域３に接続される。尚、既に上述したとおり、図１ではエピタキシャル層２上の層間絶縁膜８、ソース電極９、コンタクトホール８１の図示を省略しているので、図１ではコンタクトホール８１が示されていないが、図２に断面が示されたコンタクトホール８１は、上面視で矩形の空間となっている。
ドレイン電極１０は、炭化珪素基板１の裏面に形成される。
図１に示すように、ゲート電極７は、上面視で格子状に配設されている。保護拡散層１３もゲート電極７と同様に、ゲート電極７が埋め込まれたトレンチ５の底部のドリフト層２ａ内に、格子状に延在している（図示せず）。トレンチ型ＭＯＳＦＥＴの活性領域内に設けられるセル２０では、ゲート電極７で区切られた区画（セル２０）のそれぞれがトレンチ型ＭＯＳＦＥＴとして機能する。
つまり、トレンチ型ＭＯＳＦＥＴはセル２０が配置される活性領域とそれ以外の終端領域とから構成され、本実施の形態では活性領域内の全てのトレンチ５に保護拡散層１３が設けられる。そのため、活性領域の全てのセル２０のトレンチ５に保護拡散層１３が設けられる。
本実施の形態では、セル２０にトレンチ５が形成され、トレンチ側壁となる四面のうち少なくとも一面に接して、図２（ｂ）に示すように、第１のベース領域３と保護拡散層１３とを電気的に接続するｐ型（第２導電型）の第２のベース領域１４が形成されている。第２のベース領域１４が接するトレンチ側壁面は、図１においては四角形のセル２０のゲート絶縁膜６が形成される４辺のうちの１辺に相当し、オフ上流側トレンチ側壁２２に相当している。
図２（ａ）及び（ｂ）においても、第２のベース領域１４が形成されているのはトレンチ５の図２（ｂ）に向かって右側のトレンチ側壁面であることが分かる。セル２０のオフ方向２１と直交する面のうち、オフ上流側トレンチ側壁２２に第２のベース領域１４が設けられている。
本実施の形態の図２（ｂ）ではオフ方向２１と直交するトレンチ側壁面のうち、オフ上流側トレンチ側壁２２に第２のベース領域１４が形成されているが、オフ下流側トレンチ側壁２３に形成されていても良い。つまり、本実施の形態では、トレンチ側壁は、オフ方向と平行なトレンチ側壁２４とオフ上流側トレンチ側壁２２とオフ下流側トレンチ側壁２３とからなるが、オフ方向と平行なトレンチ側壁２４に接して第２のベース領域１４が形成されていなければ良い。第２のベース領域１４が形成されるトレンチ側壁面については本実施の形態の特徴となる部分であり、詳細は後で述べる。
図２（ｂ）において第２のベース領域１４はトレンチ５のオフ上流側トレンチ側壁２２に接して形成されており、ｐ型（第２導電型）の第２のベース領域１４は第１のベース領域３の底部と、保護拡散層１３とオフ上流側トレンチ側壁２２とに接するようにドリフト層２ａ内に設けられ、ｐ型（第２導電型）の保護拡散層１３とｐ型（第２導電型）の第１のベース領域３とを電気的に接続する構造となっている。
第１のベース領域３はエピタキシャル層２の表面にてソース電極９と接続されており、活性領域内の全てのセル２０のトレンチ５の底部に位置するｐ型（第２導電型）の保護拡散層１３は、ｐ型（第２導電型）の第２のベース領域１４とｐ型（第２導電型）の第１のベース領域３とを介して、ソース電極９と電気的に接続される。よって、保護拡散層１３は電気的に浮いた状態（フローティング状態）でないので、電位が安定化されている。尚、第２のベース領域１４とゲート電極７との間はゲート絶縁膜６によって絶縁されている。
本実施の形態では、活性領域内の全てのセル２０のトレンチ５の底部に対して保護拡散層１３を設ける。そのため、トレンチ型ＭＯＳＦＥＴの活性領域内に位置する全てのトレンチ５の底部のゲート絶縁膜６に印加される電界を緩和でき、高電圧印加時のゲート絶縁膜６の絶縁破壊を抑制することができる。
ここで、炭化珪素はワイドバンドギャップ半導体であるので、シリコンに比べて高耐圧特性が実現できる。炭化珪素を用いたトレンチ型ＭＯＳＦＥＴにｐ型の第１のベース領域３とｎ型のドリフト層２ａとのｐｎ接合における電界強度がアバランシェを起こす程度の電圧を印加したとき、ゲート絶縁膜６の電界強度がシリコン酸化膜の絶縁破壊電界強度と同等になる。
そのため炭化珪素を用いたトレンチ型ＭＯＳＦＥＴでは活性領域内の全てのセル２０、つまり全てのトレンチ５の底部に保護拡散層１３を形成すれば、トレンチ５の底部のゲート絶縁膜６に印加される電界強度を十分に緩和することができる。つまり、特に高電圧下での動作が要求される炭化珪素を用いたトレンチ型ＭＯＳＦＥＴで、保護拡散層１３の形成されていないトレンチ５底部のゲート絶縁膜６で絶縁破壊を起こすことを防ぐことができる。
しかし、活性領域内の一部のセル２０のトレンチ５の底部にのみ保護拡散層１３が形成されていても、トレンチ５の底部のゲート絶縁膜６に印加される電界強度がある程度緩和される効果は得られ、本実施の形態の効果も得られる。
たとえば、数百〜１ｋＶなどそれほど高耐圧動作が要求されないトレンチ型ＭＯＳＦＥＴであれば、ゲート絶縁膜６の電界強度の緩和がある程度得られればよい。その場合、活性領域内で、保護拡散層１３及び第２のベース領域１４が形成されるセル２０の数が少なくなるので、オン抵抗の増大もより抑制できる。
ただし、保護拡散層１３が設けられたセル２０には、必ず第２のベース領域１４が形成される。
本実施の形態の構成によれば、少なくとも各セル２０ごとに第２のベース領域１４を設けているので、保護拡散層１３とソース電極９とを電気的に接続することができる。
本実施の形態のように活性領域内の全てのセル２０のトレンチ５の底部に保護拡散層１３を設ける場合、活性領域内の全てのセル２０のトレンチ５の側壁の一面の一部に接して第２のベース領域１４が形成される。つまり、本実施の形態では活性領域内のトレンチ５ごとに保護拡散層１３と第２のベース領域１４が設けられる。
次に、炭化珪素を用いたトレンチ型ＭＯＳＦＥＴの動作を簡単に説明する。ゲート電極７にしきい値電圧以上の正電圧が印加されると、第１のベース領域３のうちゲート電極７の側面（チャネル領域）に反転チャネル層が形成される。この反転チャネル層は、ソース領域４からドリフト層２ａへとキャリアとしての電子が流れる経路となる。反転チャネル層を通ってソース領域４からドリフト層２ａへ流れ込んだ電子は、ドレイン電極１０の正電圧により生じた電界に従い、炭化珪素基板１を通過してドレイン電極１０に到達する。このようにしてトレンチ型ＭＯＳＦＥＴは、ドレイン電極１０からソース電極９へとオン電流を流すことができるようになる。この状態がＭＯＳＦＥＴのオン状態である。
ここで、第２のベース領域１４が形成されたオフ上流側トレンチ側壁２２以外のトレンチ側壁面のチャネル領域では、第１のベース領域３の底部からソース領域４の底部までの距離がチャネル長となる。第２のベース領域１４が形成されたオフ上流側トレンチ側壁２２はトレンチ５の底部辺りまで第２のベース領域１４が形成されており、第２のベース領域１４の底部からソース領域４の底部までの距離がチャネル長となる。そのため、他のトレンチ側壁面に比べてチャネル長が長くなり、反転チャネル層が十分形成されずに、電子が流れる経路として機能しないか、若しくは反転チャネル層が形成されたとしてもチャネル領域における抵抗（チャネル抵抗）が、他のトレンチ側壁面に比べて高くなる。つまり、第２のベース領域１４が形成されるとチャネル抵抗が高くなり、トレンチ型ＭＯＳＦＥＴのオン時の抵抗（オン抵抗）が増大してしまう。
一方、ゲート電極７にしきい値電圧よりも低い電圧が印加されているときは、チャネル領域に反転チャネル層が形成されないため、ドレイン電極１０とソース電極９との間には電流が流れない。この状態がトレンチ型ＭＯＳＦＥＴのオフ状態である。オフ状態ではオン状態に比べてはるかに高いドレイン電圧が印加される。
ここで、トレンチ型ＭＯＳＦＥＴがオン状態からオフ状態へとターンオフするとき、例えば、数Ｖから数百Ｖへなど、ドレイン電極１０の電圧が急激に上昇するため、第２導電型の保護拡散層１３とドリフト層２ａの第１導電型の領域との間の寄生容量を介して、変位電流が保護拡散層１３に流れ込む。このとき、保護拡散層１３と第１のベース領域３との間の抵抗成分に電圧降下が生じる。つまり、トレンチ５の周辺に電圧降下が生じ、ゲート絶縁膜６に電界が印加される。これが大きくなるとゲート絶縁膜６の絶縁破壊が起こる。変位電流の大きさは、保護拡散層１３の面積とドレイン電圧（Ｖ）の時間（ｔ）に対する変動（ｄＶ／ｄｔ）とによって決まる。
変位電流に起因するゲート絶縁膜６の破壊を防止する上で、保護拡散層１３内を電流が流れる経路を短くし、保護拡散層１３と第１のベース領域３との間の抵抗値を小さくすることが有効である。
本実施の形態では、活性領域内の全てのセル２０のトレンチ５の底部に位置するｐ型（第２導電型）の保護拡散層１３は、ｐ型（第２導電型）の第２のベース領域１４とｐ型（第２導電型）の第１のベース領域３とを介して、ソース電極９と電気的に接続される。このため、変位電流が発生しても、保護拡散層１３から第２のベース領域１４と第１のベース領域３を通って、ソース電極９へ流れることができる。
また、本実施の形態によれば、少なくとも各セル２０ごとに、保護拡散層１３とソース電極９とを電気的に接続することができる。そのため、保護拡散層１３と第１のベース領域３の距離を短くすることができ、かつ、保護拡散層１３とソース電極９間において多数の接続経路を確保することができる。つまり、変位電流が保護拡散層１３を通ってソース電極９へ流れる経路の距離を短くできるので、トレンチ５の周辺の電圧降下を抑制し、ゲート絶縁膜６に印加される電界を小さくできる。従って、変位電流に起因するゲート絶縁膜６の破壊を防ぎ、信頼性の高いトレンチ型ＭＯＳＦＥＴを得ることができる。
また、第２のベース領域１４は格子状の各セル２０ごとに設けるため、ゲート電極７で区切られた区間のセルサイズ（セルピッチ）が小さくなるほど保護拡散層１３中の電流経路は短くなるため、より高い効果が得られる。従って、本実施の形態によれば、セルピッチを小さくすることによってトレンチ型ＭＯＳＦＥＴの高信頼性化および大容量化の両方を実現することができる。
ここで、本実施の形態の特徴である第２のベース領域１４が形成されるトレンチ側壁面について述べる。炭化珪素を用いたトレンチ型ＭＯＳＦＥＴでは、チャネル領域が形成されるトレンチ側壁面の面方位によってＭＯＳ特性が異なる。つまり、チャネル領域がどの面方位に形成されるかによって、チャネル抵抗が異なる。そのため、炭化珪素基板１の主面と第２のベース領域１４が形成されるトレンチ側壁面との関係などが重要になる。
図２に示すセル２０の断面図において、トレンチ５の側壁がエピタキシャル層２の表面に対して、９０°に形成された場合を考える。つまり、トレンチ５の側壁は、炭化珪素基板１の主面に対して９０°の角度で形成される。
このとき、炭化珪素基板１のオフ方向２１と平行なトレンチ側壁２４は、図１のＡ−Ａ断面視で示されるが、炭化珪素基板１との角度の関係を図３（ａ）に模式的に示す。ここで、オフ方向２１は図３（ａ）の断面視と垂直な方向であるので、オフ方向と平行なトレンチ側壁２４は（０００１）面に垂直で、＜１１−２０＞方向に平行な、（１−１００）面もしくは（−１１００）面となる。
ここで、（０００１）面を＜１−１００＞方向へ９０°傾けた面が（１−１００）面で、（０００−１）面を＜１−１００＞方向へ９０°傾けた面が（−１１００）面となる。｛１１００｝面は、（１−１００）面または（−１１００）面のいずれかの面であることを示す。ＭＯＳ特性は（１−１００）面と（０００−１）面は同等であることが知られている。
一方、オフ方向２１と垂直なトレンチ側壁は、図１におけるＢ−Ｂ断面視で示されるが、炭化珪素基板１との関係を図３（ｂ）に模式的に示す。図３（ｂ）では、炭化珪素基板１の主面は（０００１）面からオフ方向２１にオフ角４°が設けられた面である。そのため、オフ上流側トレンチ側壁２２は（０００１）面を＜１１−２０＞方向へ８６°傾けた面であり、（１１−２０）面を＜０００１＞方向へ４°傾けた４°オフ（１１−２０）面となる。また、オフ下流側トレンチ側壁２３は（０００―１）面を＜１１−２０＞方向へ８６°傾けた面であり、（−１−１２０）面を＜０００１＞方向へ４°傾けた４°オフ（―１―１２０）面となる。
ここで、（１１−２０）面は（０００１）面を＜１１−２０＞方向へ９０°傾けた面であり、（−１−１２０）面は（０００−１）面を＜１１−２０＞方向へ９０°傾けた面である。｛１１―２０｝面は、（１１−２０）面または（−１−１２０）面のいずれかの面であることを示す。
ちなみに、｛０００１｝面は、（０００１）面または（０００−１）面のいずれかの面であることを示す。
炭化珪素を用いたＭＯＳデバイスにおいて、反転チャネル層が＜０００１＞方向に平行な面のいずれかに形成された場合が、ＭＯＳ特性が良好であることが分かっている。ここでいうＭＯＳ特性は、チャネル抵抗が低く、しきい値電圧が低くなる特性をいう。
本実施の形態ではセル２０が格子状であるので、トレンチ側壁が＜０００１＞方向に平行な面の｛１−１００｝面または｛１１−２０｝面に形成された場合にＭＯＳ特性が良くなる。
炭化珪素を用いたＭＯＳデバイスにおいて反転チャネル層が＜０００１＞方向に平行な面に＜０００１＞方向へトレンチオフ角θ２（θ２＞０°）が付いた面に形成されるとき、＜０００１＞方向に平行な面よりＭＯＳ特性が劣化する。通常、トレンチオフ角θ２が大きいほどＭＯＳ特性の劣化は大きい。
本実施の形態では、トレンチ型ＭＯＳＦＥＴにおけるセル２０の４つのトレンチ側壁面は（１−１００）面と（―１１００）面、＜０００１＞方向へトレンチオフ角４°傾いた４°オフ（１１−２０）面とその反対側の４°オフ（−１−１２０）面を有する。
従って、｛１１−２０｝面から４°傾けた面である、オフ下流側トレンチ側壁２３もしくはオフ上流側トレンチ側壁２２に接するように第２のベース領域１４を形成することが望ましい。チャネル抵抗の大幅な増大につながる第２のベース領域１４を、チャネル抵抗が元々高いトレンチ側壁面に形成することで、トレンチ型ＭＯＳＦＥＴのオン抵抗増大を最小限に抑えることができる。
本実施の形態の図２（ｂ）では、４°オフ（１１−２０）面であるオフ上流側トレンチ側壁２２に第２のベース領域１４が設けられているが、４°オフ（―１―１２０）面であるオフ下流側トレンチ側壁２３に第２のベース領域１４が設けられても良い。
つまり、４つの面を有するトレンチ側壁のうち、＜０００１＞方向に平行な面に＜０００１＞方向へトレンチオフ角θ２（θ２＞０°）が付いた面に第２のベース領域１４が形成されれば良い。
上記構成によって、第２のベース領域１４はＭＯＳ特性の良い｛１−１００｝面であるオフ方向と平行なトレンチ側壁２４と、ＭＯＳ特性が若干劣化した４°オフ（１１−２０）面であるオフ上流側トレンチ側壁２２もしくは４°オフ（−１−１２０）面であるオフ下流側トレンチ側壁２３のいずれかに形成される。
本実施の形態の構成によれば、トレンチ側壁の四面のうち、ＭＯＳ特性が良い面には第２のベース領域１４を形成しないので、第２のベース領域１４によるオン抵抗の上昇を最小限に抑えることができる。
さらに、第２のベース領域１４が形成されたトレンチ側壁面はチャネル領域としてほとんど機能しないので、反転チャネル層の特性は第２のベース領域１４が形成されていない残り三面の特性によって決まる。反転チャネル層が形成される三面のうち二面は、特性が同等なオフ方向と平行なトレンチ側壁２４を用いるため、面方位によるゲート閾値電圧、ドレイン電流のばらつきを抑制し、各セル２０における反転チャネル層の形成される面ごとのオン状態のチャネル特性の差を低減できる。したがって、特定のトレンチ側壁面への電流集中を抑制することができる。
以下、図１及び図２に示したトレンチ型ＭＯＳＦＥＴの製造方法を説明する。図４〜図１３はその工程図である。これら図４〜図１３における各図の（ａ）及び（ｂ）は、それぞれ図１におけるＡ−Ａ断面及びＢ−Ｂ断面に対応する領域の断面視に対応している。
図４において、まず、炭化珪素基板１上にエピタキシャル層２を形成する。ここでは４Ｈのポリタイプを有するｎ型（第１導電型）で低抵抗の炭化珪素基板１を用意し、その上に化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりｎ型（第１導電型）のエピタキシャル層２をエピタキシャル成長させた。エピタキシャル層２のｎ型（第１導電型）不純物濃度は１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３、厚さは５〜５０μｍとした。
次に、エピタキシャル層２の表面に所定のドーパントをイオン注入することにより、ｐ型（第２導電型）の第１のベース領域３およびｎ型の（第１導電型）ソース領域４を形成する。ここでは、ｐ型（第２導電型）の第１のベース領域３をｐ型（第２導電型）不純物であるアルミニウム（Ａｌ）のイオン注入により形成する。Ａｌのイオン注入の深さは、エピタキシャル層２の厚さを超えない範囲で、０．５〜３μｍ程度とする。注入するＡｌの不純物濃度は、エピタキシャル層２のｎ型（第１導電型）不純物濃度より高くする。このとき、Ａｌの注入深さよりも深いエピタキシャル層２の領域がドリフト層２ａとなる。つまり、ｐ型（第２導電型）の第１のベース領域３が形成されないエピタキシャル層２内の領域がドリフト層２ａである。
尚、第１のベース領域３はエピタキシャル成長によって形成してもよい。その場合も第１のベース領域３の不純物濃度および厚さは、イオン注入によって形成する場合と同等とする。
ｎ型（第１導電型）のソース領域４は、ｎ型（第１導電型）不純物である窒素（Ｎ）を第１のベース領域３の表面にイオン注入することにより形成する。ソース領域４は、図１のように、この後形成されるゲート電極７（トレンチ５）のレイアウトに対応する格子状のパターンで形成される。従って、ゲート電極７が形成されたとき、ゲート電極７の両側にソース領域４が配設される。Ｎのイオン注入深さは、第１のベース領域３の厚さより浅くする。注入するＮの不純物濃度は、第１のベース領域３のｐ型（第２導電型）不純物濃度よりも高くし、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３の範囲とする。
次に、図５において、第１の注入マスク１６を介してｐ型（第２導電型）不純物であるＡｌをエピタキシャル層２の表面にイオン注入することにより、ｐ型（第２導電型）の第２のベース領域１４を形成する。第２のベース領域１４はセル２０にこの後形成されるトレンチ側壁の四面のうち、一面に形成される。
図６は本実施の形態に係るトレンチ型ＭＯＳＦＥＴの製造方法を説明するための上面図である。本実施の形態では、図６に示されるように、セル２０のオフ上流側トレンチ側壁２２が形成される領域にイオン注入が行われて第２のベース領域１４が形成される。
第２のベース領域１４は、この後形成されるトレンチ５のレイアウトに対応して、図６に示されるように、第２のベース領域１４が形成されるオフ上流側トレンチ側壁２２をまたぐように形成され、セル２０の配置に合わせて格子状のパターンで形成される。また、第２のベース領域１４の幅は第２のベース領域１４を形成するオフ上流側トレンチ側壁２２からセル２０の内側へ０．３μｍ以上の幅を有するように形成する。
以下に、第２のベース領域１４を形成するために注入するＡｌの不純物濃度及び第２のベース領域１４の深さと効果の関係について示す。第２のベース領域１４のｐ型（第２導電型）不純物濃度は、第１のベース領域３のｐ型（第２導電型）不純物濃度より高く、かつ、保護拡散層１３のｐ型（第２導電型）不純物濃度よりも高くする。この場合、トレンチ型ＭＯＳＦＥＴがオフの時に高電圧が印加されて保護拡散層１３がアバランシェを起こす前に、第２のベース領域１４が完全に空乏化し、保護拡散層１３と第１のベース領域３との接続が消失することを防ぐことができる。
さらに、第２のベース領域１４のｐ型（第２導電型）不純物濃度が高いと、第２のベース領域１４の抵抗を小さくすることができるため、トレンチ型ＭＯＳＦＥＴがターンオフする際の変位電流によるゲート絶縁膜６の絶縁破壊を防ぐ効果が得られやすい。しかし、第２のベース領域１４の不純物濃度が高い場合は、保護拡散層１３の底部よりも第２のベース領域１４の底部をエピタキシャル層２の表面に向かって浅く形成することで、保護拡散層１３よりも先に第２のベース領域１４がアバランシェを起こしてトレンチ型ＭＯＳＦＥＴの耐圧が低下することを防ぐ必要がある。
従って、第２のベース領域１４の不純物濃度は第１のベース領域３の不純物濃度より高く、好ましくは、保護拡散層１３の不純物濃度より高いほうが望ましく、第２のベース領域１４の深さはトレンチ５の深さ以上で、保護拡散層１３の深さ以下であることが望ましい。
続いて、図７のように、エピタキシャル層２の表面にエッチングマスクを１〜２μｍ程度の厚さで堆積し、その上にレジスト材からなるレジストマスク１２を形成する。レジストマスク１２は、フォトリソグラフィ技術により、トレンチ５の形成領域を開口したパターンに形成される。トレンチ５が格子状なので、レジストマスク１２はそれを反転したマトリクス状のパターンとなる。
そして、図８において、レジストマスク１２をマスクとする反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）処理により、エッチングマスクをパターニングする。つまりレジストマスク１２のパターンがシリコン酸化膜１１に転写される。パターニングされたシリコン酸化膜１１は次のトレンチ５を形成するエッチング工程におけるマスクとなる。
次に、図９で、パターニングされたエッチングマスクをマスクとするＲＩＥにより、エピタキシャル層２にソース領域４および第１のベース領域３を貫通するトレンチ５を形成する。トレンチ５の深さは、第１のベース領域３の深さ以上であり、第２のベース領域１４の深さ以下とし、０．５〜３μｍ程度とする。
トレンチ５のうち、図９（ａ）で示されるオフ方向２１である＜１１−２０＞方向と平行なトレンチ側壁面を、オフ方向と平行なトレンチ側壁２４、図９（ｂ）で示されるオフ方向２１である＜１１−２０＞方向に垂直なトレンチ側壁面で、オフ上流側のトレンチ側壁面をオフ上流側トレンチ側壁２２、オフ下流側のトレンチ側壁面をオフ下流側トレンチ側壁２３としている。
その後、図１０で、トレンチ５の部分を開口したパターン（レジストマスク１２と同様）の第２の注入マスク１５を形成し、それをマスクにするイオン注入により、トレンチ５の底部にｐ型（第２導電型）の保護拡散層１３を形成する。ここではｐ型（第２導電型）不純物としてＡｌを用いる。保護拡散層１３は第２のベース領域１４と接続するために、第２のベース領域１４の底部と接する深さに注入する。なお、第２の注入マスク１５の代わりに、トレンチ５の形成の際にパターニングされ、エッチング時にマスクとして用いられたエッチングマスクをそのまま使用してもよい。その場合は、エッチング時にマスクとして用いたエッチングマスクを注入マスクとして共用することにより、製造工程の簡略化およびコスト削減を図ることができる。ただし、第２の注入マスク１５の代わりにシリコン酸化膜１１を使用する場合は、トレンチ５を形成した後、ある程度の厚さのシリコン酸化膜１１が残存するように、エッチングマスクの厚さや、トレンチ５を形成するときのエッチング条件を調整する必要がある。
図１０の第２の注入マスク１５を除去した後、熱処理装置を用いて、上記の工程でイオン注入したＮおよびＡｌを活性化させるアニールを行う。このアニールは、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で、１３００〜１９００℃、３０秒〜１時間の条件で行う。
そして、図１１で、トレンチ５の内側を含むエピタキシャル層２の全面にゲート絶縁膜６を形成した後、ゲート電極７となるポリシリコンを減圧ＣＶＤ法により堆積し、それらをパターニングまたはエッチバックすることにより、トレンチ５内部にゲート絶縁膜６およびゲート電極７を形成する。ゲート絶縁膜６となるシリコン酸化膜は、エピタキシャル層２の表面を熱酸化法により形成してもよいし、エピタキシャル層２上及びトレンチ５の内側に堆積法により形成してもよい。
続いて、図１２では、減圧ＣＶＤ法により、エピタキシャル層２の表面全面に層間絶縁膜８を形成し、ゲート電極７を覆った後、層間絶縁膜８をパターニングすることで、ソース領域４および第１のベース領域３に達するコンタクトホール８１を形成する。図１２中、点線で囲まれた領域がコンタクトホール８１に相当する。
最後に、図１３では、エピタキシャル層２上にＡｌ合金等の電極材を堆積することで、層間絶縁膜８上並びにコンタクトホール８１内に、ソース電極９を形成する。さらに、炭化珪素基板１の下面にＡｌ合金等の電極材を堆積してドレイン電極１０を形成することにより、図２に示した構成のトレンチ型ＭＯＳＦＥＴが得られる。
本実施の形態を用いて作製した炭化珪素を用いたトレンチ型ＭＯＳＦＥＴでは、トレンチ側壁面のうちＭＯＳ特性が最も良い面方位には第２のベース領域１４を形成しないので、第２のベース領域１４によるオン抵抗の上昇を最小限に抑えることができる。すなわち、本実施の形態に係るトレンチ型ＭＯＳＦＥＴは、チャネル抵抗が低くなるトレンチオフ角θ２が０°である側壁はチャネルとして機能し、その低いチャネル抵抗を維持するので、第２のベース領域１４によるオン抵抗の上昇を効果的に抑えることができる。
また、本実施の形態によれば、各セル２０ごとに第２のベース領域１４を設けているので、各セル２０ごとに保護拡散層１３とソース電極９とを電気的に接続することができる。また、保護拡散層１３と第１のベース領域３の距離を短くすることができ、かつ、保護拡散層１３とソース電極９間において多数の接続経路を確保することができる。そのため、ターンオフ時の変位電流によるゲート絶縁膜６の絶縁破壊を抑制することができる。
さらに、本実施の形態を用いれば、活性領域内の全てのセル２０のトレンチ５の底部に保護拡散層１３を設けている。そのため、活性領域内の全てのトレンチ５の底部におけるゲート絶縁膜６の電界を緩和でき、高電圧印加時のゲート絶縁膜６の絶縁破壊を抑制することができる。
本実施の形態では、エピタキシャル層２と炭化珪素基板１とが同じ第１導電型を有する構造のトレンチ型ＭＯＳＦＥＴについて述べたが、エピタキシャル層２と炭化珪素基板１とが異なる導電型を有する構造のトレンチ型ＩＧＢＴに対しても適用可能である。例えば、図１に示したエピタキシャル層２が第１導電型のｎ型である構成に対し、炭化珪素基板１を第２導電型のｐ型にすればトレンチ型ＩＧＢＴの構成となる。その場合、トレンチ型ＭＯＳＦＥＴのソース領域４およびソース電極９は、それぞれトレンチ型ＩＧＢＴのエミッタ領域およびエミッタ電極に対応し、ドレイン電極１０はコレクタ電極に対応することになる。
さらに、本実施の形態では、第１導電型をｎ型、第２導電型をｐ型としたが、第１導電型をｐ型、第２導電型をｎ型としても良い。
また、本実施の形態では（０００１）面にオフ角が付いた面を炭化珪素基板１の主面として用いたが、（０００−１）面にオフ角が付いた面を炭化珪素基板１の主面として用いても良い。つまり｛０００１｝面にオフ角が付いた面を炭化珪素基板１の主面として用いればよい。｛０００１｝面は、（０００１）面または（０００−１）面のいずれかであることを示す。
本実施の形態ではオフ角は４°としたが、０°より大きい角度が付いていれば良い。｛０００１｝面に０°より大きいオフ角が付いていれば、トレンチ側壁の面方位のいずれかは＜０００１＞方向に平行な面に、＜０００１＞方向にトレンチオフ角θ２が付くからである。
また、本実施の形態では炭化珪素基板１の表面上に直接エピタキシャル層２が成長されているが、バッファ層を介して成長されていても良い。
本実施の形態では、オフ方向２１と平行な方向にトレンチ側壁を二面形成し、オフ方向と平行なトレンチ側壁２４には第２のベース領域１４を形成していない。このように、トレンチ側壁面のうち、少なくとも一面はオフ方向２１と平行であることが望ましい。オフ方向２１と平行な面のトレンチオフ角θ２は必ず０°となるので、ＭＯＳ特性の良好な＜０００１＞方向に平行な面にチャネル領域が形成できるからである。
また、本実施の形態ではゲート電極７は格子状のセル２０にて配置されているが、その他のセル配置であっても、トレンチ側壁が複数の面を有していれば本発明の効果を得ることが出来る。
つまり、セル２０が格子状でない場合でも、｛０００１｝面にオフ角が付いた面を炭化珪素基板１の主面に用いると、トレンチ側壁の複数の面のうち少なくとも一面は、＜０００１＞方向に平行な面にトレンチオフ角θ２が付いた面が生じる。この面は、＜０００１＞方向に平行な面に比べてＭＯＳ特性が劣化するため、＜０００１＞方向に平行な面にトレンチオフ角θ２が付いた面方位であるトレンチ側壁面に第２のベース領域１４が形成されれば、本実施の形態の効果が得られる。
さらに、本実施の形態１では炭化珪素基板１のオフ方向２１は＜１１−２０＞方向としたが、＜１−１００＞方向など、｛０００１｝面と平行な方向であればよい。
実施の形態２．
図１４は、本発明の実施の形態２に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の炭化珪素基板１の主面とトレンチ側壁面との角度との関係を示す模式図である。本実施の形態２は、トレンチ側壁にテーパがある場合などに、トレンチオフ角θ２が最も大きい面に第２のベース領域１４を形成することを特徴とする。それ以外については、実施の形態１と同様である。本実施の形態によれば、トレンチ側壁にテーパがある場合など、トレンチ側壁の面方位によってトレンチオフ角θ２に違いがある場合、トレンチオフ角θ２が最も大きい面、つまりチャネル抵抗が最も大きい面に第２のベース領域１４を形成して、オン抵抗の上昇を最小限に抑えることができるトレンチ型ＭＯＳＦＥＴを構成するものである。
図１４は、本実施の形態１の図３に対応して、本実施の形態２でトレンチ側壁にテーパ角θ４がある場合の、炭化珪素基板１の主面とトレンチ側壁面との角度の関係などを模式的に示した図である。図１４のように、本実施の形態２では、トレンチの幅が底部から上部に向かって拡がるように、トレンチ側壁にテーパが設けられている。
図１４（ａ）は、図３（ａ）のオフ方向と平行なトレンチ側壁２４が、テーパ角θ４を有する場合を模式的に示す図である。
図１４（ｂ）は、図３（ｂ）のオフ方向に垂直なトレンチ側壁が、テーパ角θ４を有する場合を模式的に示す図である。
実施の形態１の製造方法で説明したように、トレンチ５をエッチングで形成する際には、エピタキシャル層２に対して９０°の角度を目標にしても、プロセスによっては、数度のテーパ角θ４を有するテーパができてしまう場合がある。図１４のように、本実施の形態では、エピタキシャル層２に対して９０°の角度を有する面に対して、テーパ角θ４が発生するとする。
図１４（ａ）のオフ方向と平行なトレンチ側壁２４は、テーパ角θ４により、｛１−１００｝面に、テーパ角θ４と等しい角度のトレンチオフ角θ２が設けられることになる。
図１４（ｂ）のオフ上流側トレンチ側壁２２は、テーパ角θ４により、（０００１）面に、（８６°―θ４）の角度のトレンチオフ角θ２が設けられることになる。さらに、オフ下流側トレンチ側壁２３は、テーパ角θ４により、（０００−１）面に、（８６°＋θ４）の角度のトレンチオフ角θ２が設けられることになる。
つまり、オフ上流側トレンチ側壁２２は（１１−２０）面を＜０００１＞方向に（４°＋θ４）傾けているので、トレンチオフ角θ２は（４°＋θ４）である。また、オフ下流側トレンチ側壁２３は（―１―１２０）面を＜０００１＞方向に（４°―θ４）傾けているので、トレンチオフ角θ２は（４°―θ４）である。
トレンチ側壁にテーパ角θ４がある場合、トレンチ側壁の面方位は、テーパ角θ４と等しい角度のトレンチオフ角θ２の付いた｛１−１００｝面と、（４°±θ４）と等しいトレンチオフ角θ２の付いた｛１１−２０｝面となる。
ここで、トレンチオフ角θ２が最も大きい、｛−１−１２０｝面に（４°＋θ４）のオフが付いたオフ上流側トレンチ側壁２２が最もＭＯＳ特性が悪い。そのため、本実施の形態では、第２のベース領域１４は、オフ上流側トレンチ側壁２２に設けることが望ましい。
つまり、トレンチ側壁の複数の面が、テーパ等によりトレンチオフ角θ２が異なる面方位を示す場合、トレンチオフ角θ２が最も大きい面に第２のベース領域１４を設ける。
本実施の形態では、トレンチ側壁の複数の面が、トレンチオフ角θ２が異なるためにＭＯＳ特性が異なる場合に、最もＭＯＳ特性の悪い面に第２のベース領域１４を形成するので、トレンチ型ＭＯＳＦＥＴのオン抵抗の増大を最低限に抑制することができる。
本実施の形態ではトレンチ５にテーパがある場合を述べたが、テーパ以外にも、セル２０の構造やオフ方向２１によって、トレンチオフ角θ２が異なるためにＭＯＳ特性が異なる複数の面をトレンチ側壁が有する場合には、本実施の形態を同様に実施できることは言うまでも無い。
尚、本発明の実施の形態２では本発明の実施の形態１と相違する部分について説明し、同一または対応する部分についての説明は省略した。
実施の形態３．
図１５は、本発明の実施の形態３に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の一部を上面から見た上面図である。本実施の形態３の図１５は、実施の形態１における図６の変形例であり、図６における第２のベース領域１４が形成される領域を変形したものである。それ以外については、実施の形態１と同様である。本実施の形態により、ゲート絶縁膜６に印加される電界をより緩和することができる。
図１５において、第２のベース領域１４は、図６に示される第２のベース領域１４に比べ、オフ上流側トレンチ側壁２２の側壁面に沿って縮小され、セル２０の内側方向に向かって拡大されている。
このようにすることによって、第２のベース領域１４から伸びる空乏層によって第２のベース領域１４を形成しないトレンチ側壁面のゲート絶縁膜６に印加される電界を緩和することができる。
図１５のように、第２のベース領域１４がオフ上流側トレンチ側壁２２に形成され、第２のベース領域１４をセル２０の内側に向けて延ばすと、トレンチ型ＭＯＳＦＥＴがオフ状態のときに第２のベース領域１４から伸びる空乏層が、オフ下流側トレンチ側壁２３や、オフ方向と平行なトレンチ側壁２４に形成されたゲート絶縁膜６に印加される電界を緩和する効果が大きくなる。これは、第２のベース領域１４がオフ下流側トレンチ側壁２３に近づくことによる効果、及び、オフ方向と平行なトレンチ側壁２４のうち第２のベース領域１４に近い領域が増加することによる効果である。
ここで、図１５で示される第２のベース領域１４からオフ方向と平行なトレンチ側壁２４までの距離を第１の距離２５、第２のベース領域１４からオフ下流側トレンチ側壁２３までの距離を第２の距離２６とする。
図１５におけるＡ−Ａ断面視を図１６（ａ）、Ｂ−Ｂ断面視を図１６（ｂ）とする。図１６（ｂ）では、第２のベース領域１４が形成されるオフ上流側トレンチ側壁２２にはチャネル領域が形成されない場合を示している。図１６の断面視において、トレンチ型ＭＯＳＦＥＴがオン状態のとき、チャネル領域からドリフト層２ａに注入された電子は、ドリフト層２ａ内で横方向へ拡がりながらドレイン電極１０へ向かって流れる。図１６のように、チャネル領域からドレイン電極１０へ流れる縦方向（上から下へ向かう方向）の向きに対して、電子が拡がる角度を拡がり角度θ３とする。例えば、ドリフト層２ａの第１不純物濃度がほぼ一定である場合、拡がり角度θ３は４０〜５０度である。電子がドリフト層２ａ内を流れるとき、電子が流れる経路１９は、図１６で示される領域になる。拡がり角度θ３で電子が流れる経路１９内に、第２のベース領域１４が存在すると、電子の流れが第２のベース領域１４によって阻害され、電子が流れる実効的な体積が減少するため、オン抵抗の増加につながる。
ここで、第１のベース領域３の底部から第２のベース領域１４の底部までの距離を第３の距離２７とする。
図１５及び図１６（ａ）中の第１の距離２５は、（第３の距離２７）×（ｔａｎθ３）以上であることが望ましい。第１の距離２５が（第３の距離２７）×（ｔａｎθ３）より小さい場合、電子が流れる経路１９を阻害するように第２のベース領域１４が形成されることになるため、オン抵抗が上昇する。
第１の距離２５を大きくしすぎると、第２のベース領域１４の抵抗が高くなってしまうため、変位電流による電圧降下の影響でゲート絶縁膜６が破壊されやすくなるという問題がある。従って、第１の距離２５が（第３の距離２７）×（ｔａｎθ３）と等しいときに、オン抵抗の上昇を防ぎ、ゲート絶縁膜６の信頼性を高める効果が最も大きく得られる。
また、図１５及び図１６（ｂ）中の第２の距離２６は（第３の距離２７）×（ｔａｎθ３）以上であることが望ましい。第２の距離２６が（第３の距離２７）×（ｔａｎθ３）より小さい場合、電子が流れる経路１９を阻害するように第２のベース領域１４が形成されることになるため、オン抵抗が上昇する。
しかし、第２の距離２６を大きくしすぎると、第２のベース領域１４の抵抗が高くなってしまうため、変位電流による電圧降下の影響でゲート絶縁膜６が破壊されやすくなるという問題がある。従って、第２の距離２６が（第３の距離２７）×（ｔａｎθ３）と等しいときに、オン抵抗の上昇を防ぎ、ゲート絶縁膜６の信頼性を高める効果が最も大きく得られる。
尚、本発明の実施の形態３では本発明の実施の形態１または２と相違する部分について説明し、同一または対応する部分についての説明は省略した。
実施の形態４．
図１７及び図１８は本発明の実施の形態４に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の製造方法の一部を示す断面図である。本実施の形態４は、第２のベース領域１４を斜めイオン注入によって形成することを特徴とする。それ以外については、実施の形態１〜３と同様である。本実施の形態を用いれば、トレンチ型ＭＯＳＦＥＴの作製にかかるコストが削減できる。
実施の形態４におけるトレンチ型ＭＯＳＦＥＴの製造方法の一部の断面を図１７及び１８に示す。図１７は実施の形態１における図１０で説明した、第２導電型（ｐ型）の保護拡散層１３をイオン注入により形成するプロセスを説明する図である。尚、本実施の形態では実施の形態１における図５の第２のベース領域１４の注入を行わない。図１７で保護拡散層１３を形成した後、同じ第１の注入マスク１６を用いて、図１８で、Ａｌを斜めイオン注入することによりオフ上流側トレンチ側壁２２にｐ型の第２のベース領域１４を形成する。
図１７のように、斜めイオン注入はオフ方向２１である＜１１−２０＞に角度θｉｏｎの傾斜を付けて行う。こうすることで、図１７（ａ）で示されるオフ方向と平行なトレンチ側壁２４にはＡｌイオンは注入されず、図１７（ｂ）で示されるオフ上流側トレンチ側壁２２にのみＡｌイオンが注入される。図１７（ｂ）ではオフ上流側トレンチ側壁２２にのみＡｌイオンが注入されているが、オフ下流側トレンチ側壁２３にのみＡｌイオン注入が行われるように斜め注入を行っても良い。
ここで、イオン注入の角度θｉｏｎは、エピタキシャル層２の表面に垂直な方向と、イオン注入方向との角度である。イオン注入の角度θｉｏｎが０°の場合が、実施の形態１に相当する。イオン注入の角度θｉｏｎは、ｔａｎθｉｏｎ＝（トレンチ５の開口幅）／（注入マスク１５の厚さ＋トレンチ５の深さ）となる条件の角度以下とすることによって、オフ上流側トレンチ側壁２２にｐ型の第２のベース領域１４を形成することができる。
この範囲以外であると、Ａｌイオンが保護拡散層１３まで注入されずに、第２のベース領域１４と保護拡散層１３が接続されないためである。
本実施の形態を用いると、保護拡散層１３を形成するときと同一の注入用マスクを用いて第２のベース領域１４の注入を行うことができるため、注入用マスクの作製工程が削減でき、プロセスが省略できる。また、注入用マスクを２回作製する場合のパターニング合わせが必要でないので、パターニング合わせ時のずれの問題が生じない。
本実施の形態を用いると、第２のベース領域１４を形成するために高エネルギー注入を行う必要がない。つまり、オフ上流側トレンチ側壁２２にトレンチ側壁面から注入を行うので、実施の形態１に比べて注入深さが浅くてもよいため、注入時間が削減され、また、注入用マスクの薄膜化につながり、プロセスが容易化される。
尚、本発明の実施の形態４では本発明の実施の形態１から３と相違する部分について説明し、同一または対応する部分についての説明は省略した。
実施の形態５．
図１９は本発明の実施の形態５に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の製造方法の一部を示す断面図である。本実施の形態５は、実施の形態１から３において、第２のベース領域１４を形成する際に斜めイオン注入を行うことを特徴とする。それ以外については、実施の形態１から３と同様である。本実施の形態を用いれば、オン抵抗がより低く、ゲート絶縁膜６の信頼性がより高いトレンチ型ＭＯＳＦＥＴを得ることができる。
実施の形態５におけるトレンチ型ＭＯＳＦＥＴは、実施の形態１における図５で説明した第２のベース領域１４の注入を行う際に、図１９のようにオフ方向２１である＜１１−２０＞方向に傾斜を設けた斜めイオン注入を行う。尚、図１９（ａ）は図１５におけるＡ−Ａ断面視に相当し、図１９（ｂ）は図１５におけるＢ−Ｂ断面視に対応する。
本実施の形態を用いて作製したトレンチ型ＭＯＳＦＥＴのオン状態の断面図を図２０に示す。本実施の形態によって、電子が流れる経路１９を阻害しにくくなることが分かる。本実施の形態では、オフ上流側トレンチ側壁２２に第２のベース領域１４が形成されているが、図２０の断面視において、第２のベース領域１４のオフ上流側トレンチ側壁２２に対向する辺が、電子が流れる経路１９と同じ方向に傾斜が設けられる。
したがって、本実施の形態によれば、第２のベース領域１４の表面側では、セル２０内のオフ下流側トレンチ側壁２３に、第２のベース領域１４をより近づけることができるため、オン抵抗の増加を抑制しつつ、よりゲート絶縁膜６の電界を緩和することができる。
尚、本発明の実施の形態５では本発明の実施の形態１から３と相違する部分について説明し、同一または対応する部分についての説明は省略した。
実施の形態６．
図２１は、本発明の実施の形態６に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の一部を示す上面図である。本実施の形態６は、０°より大きいトレンチオフ角が付いたトレンチ側壁面の上面視における端部の位置に第２のベース領域１４が設けられたことを特徴とする。それ以外については、実施の形態１から５と同様である。本実施の形態を用いれば、誤動作の小さいトレンチ型ＭＯＳＦＥＴを得ることができる。
図２１で示される第２のベース領域１４が、セル２０の角部の位置に対応する、オフ上流側トレンチ側壁２２の端部に設けられている点が、実施の形態１における図６に示される第２のベース領域１４と異なる。尚、図２１の上面視から分かるように、トレンチ５の角部は、各トレンチ側壁の端部に相当する。つまり、図２１では、第２のベース領域１４は、隣り合うセルの接点となるトレンチ５の交差点の位置に設けられている。尚、本実施の形態では隣同士のセルに跨って第２のベース領域１４が設けられている。
図２２に、本実施の形態６に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の断面図を示す。図２２（ａ）は図２１におけるＣ−Ｃ断面図に、図２２（ｂ）は図２１におけるＤ−Ｄ断面図に相当する。
図２３に、本実施の形態６に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の効果を説明するための、ゲート電圧に対するドレイン電流の特性を示す。図２３において、本実施の形態を用いた場合の特性を実線で示し、本実施の形態を用いない従来の場合の特性を点線で示す。ゲート電圧を印加したとき、上面視においてトレンチ５の角部となる位置に電界が集中するため、角部以外のトレンチ側壁部と比較して角部のトレンチ側壁部では低いゲート電圧において反転チャネル層が形成され、角部以外と比較してオン電流が低いゲート電圧で流れる。すなわち、同じゲート電圧が印加されていても、トレンチ側壁の端部と端部以外では、実質的に印加されるゲート電界が異なる。このように、トレンチ側壁の端部において、低いゲート電圧でオン電流が流れ始める結果、図２３において点線で示される特性の様に、ドレイン電流の立ち上がり部分においてコブ（ピーク）が発生する。ピークが大きい程、誤動作の原因となり、好ましくない。
本実施の形態では、オフ上流側トレンチ側壁２２のうち、オン電流が早く流れ始める端部に第２のベース領域１４を形成したので、第２のベース領域１４が形成された領域でオン電流が流れるのを抑制し、誤動作の原因となるドレイン電流のピーク発生を抑制することが可能となる。
尚、本実施の形態のようにオフ上流側トレンチ側壁２２の端部に第２のベース領域１４を形成する場合、図２１の上面視のように、オフ方向２１へ第２のベース領域１４が厚みを有するため、オフ方向と平行なトレンチ側壁２４の端部に第２のベース領域１４が形成されてしまう場合がある。その結果、図２２（ａ）の断面視では、オフ方向と平行なトレンチ側壁２４に第２のベース領域１４が形成されている。
オフ方向と平行なトレンチ側壁２４はチャネル特性が良好な面方位を有するので、第２のベース領域１４が形成されることによってチャネル領域が縮小されてしまうのは好ましくない。従って、オフ方向２１への第２のベース領域１４の厚みは、第２のベース領域１４がオフ方向と平行なトレンチ側壁２４に出来るだけ形成されないように薄くすることが望ましい。
例えば、図１４で示されるように、トレンチ５がテーパ角θ４を有する場合、テーパ角θ４と等しいトレンチオフ角θ２を有するオフ方向と平行なトレンチ側壁２４にも第２のベース領域１４が形成されてしまう。この場合でも、トレンチオフ角θ２が最も大きいオフ上流側トレンチ側壁２２の端部に形成される第２のベース領域１４が、オフ方向と平行なトレンチ側壁２４に形成される第２のベース領域１４よりも大きくなるようにする。尚、この場合、トレンチオフ角θ２が最も小さいオフ下流側トレンチ側壁２３には第２のベース領域１４が形成されないことによっても、オン抵抗の増加をより抑制することができる。
本実施の形態では、第２のベース領域１４によるオン抵抗の増加を抑制する効果を得ながら、誤動作を抑制することが出来る。
また、セル２０の角部は、トレンチＭＯＳＦＥＴがオフ動作の際にも最も電界が印加される。本実施の形態を用いれば、第２のベース領域１４が設けられた、セル２０の角部に対応する位置のトレンチ５の側壁の電界が緩和され、ゲート絶縁膜６の信頼性をより向上する効果も得られる。
尚、本発明の実施の形態６では本発明の実施の形態１から５と相違する部分について説明し、同一または対応する部分についての説明は省略した。
１ 炭化珪素基板、２ エピタキシャル層、２ａ ドリフト層、３ 第１のベース領域、４ ソース領域、５ トレンチ、６ ゲート絶縁膜、７ ゲート電極、８ 層間絶縁膜、９ ソース電極、１０ ドレイン電極、１１ エッチングマスク、１２ レジストマスク、１３ 保護拡散層、１４ 第２のベース領域、１５ 第２の注入マスク、１６ 第１の注入マスク、２０ セル、２１ オフ方向、２２ オフ上流側トレンチ側壁、２３ オフ下流側トレンチ側壁、２４ オフ方向と平行なトレンチ側壁、２５ 第１の距離、２６ 第２の距離、２７ 第３の距離、８１ コンタクトホール。

Claims (15)

  1. ｛０００１｝面からオフ方向に０°より大きいオフ角が設けられた主面を有する４Ｈ型の炭化珪素基板と、
    前記炭化珪素基板上に設けられた第１導電型のドリフト層と、
    前記ドリフト層の表面側に位置する第２導電型の第１のベース領域と、
    前記第１のベース領域内に位置する第１導電型のソース領域と、
    前記第１のベース領域と前記ソース領域を貫通し、複数のトレンチ側壁面を有するトレンチと、
    前記トレンチ内に形成されたゲート絶縁膜と、
    前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれたゲート電極と、
    前記トレンチの底部に接して前記ドリフト層内に設けられた第２導電型の保護拡散層と、
    前記保護拡散層と前記第１のベース領域とに接して、前記ドリフト層内において前記複数のトレンチ側壁面のうち少なくとも１つの前記トレンチ側壁面の少なくとも一部に接して設けられ、底面が前記保護拡散層の底面の深さ以下である第２導電型の第２のベース領域と、
    を備えた絶縁ゲート型炭化珪素半導体装置。
  2. 前記複数のトレンチ側壁面のうち前記第２のベース領域が設けられた前記トレンチ側壁面と対向する前記トレンチ側壁面には、前記第２のベース領域が設けられない、
    請求項１に記載の絶縁ゲート型炭化珪素半導体装置。
  3. 前記複数のトレンチ側壁面には、前記オフ方向の上流側に位置するオフ上流側トレンチ側壁面と、前記オフ上流側トレンチ側壁面よりも前記オフ方向の下流側に位置するオフ下流側トレンチ側壁面とが含まれ、
    前記第２のベース領域は、前記オフ上流側トレンチ側壁面に設けられる、
    請求項１または２に記載の絶縁ゲート型炭化珪素半導体装置。
  4. 前記第２のベース領域の深さは、前記トレンチの深さ以上である、
    請求項１から３のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
  5. 前記第２のベース領域は、前記保護拡散層よりも第２導電型の不純物濃度が高い、
    請求項１から４のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
  6. 前記第２のベース領域は、前記第１のベース領域よりも第２導電型の不純物濃度が高い、
    請求項１から５のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
  7. 前記トレンチには、前記トレンチの幅が底部から上部に向かって拡がるようにテーパが設けられている、
    請求項１から６のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
  8. 前記ソース領域は、前記第２のベース領域の上部において前記第２のベース領域が設けられた前記トレンチ側壁面と接する、
    請求項１から７のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
  9. 前記第２のベース領域が設けられた前記オフ上流側トレンチ側壁面は、前記トレンチの複数の面のうち、最も大きいトレンチオフ角が付いた面である、
    請求項１から８のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
  10. 前記ゲート電極は、格子状に配置されている、
    請求項１から９のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
  11. 前記オフ方向は、＜１１−２０＞方向である、
    請求項１から１０のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
  12. 前記保護拡散層は、前記トレンチの底部において、前記第２のベース領域が設けられた前記トレンチ側壁面から、前記第２のベース領域が設けられた前記トレンチ側壁面と対向する前記トレンチ側壁面まで形成される、
    請求項１から１１のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
  13. 前記第１のベース領域と前記第２のベース領域との深さの差を第３の距離、炭化珪素中を＜０００１＞方向に拡散する電子が＜０００１＞方向から拡がる拡がり角度をθ３とし、前記第２のベース領域と前記第２のベース領域が形成されないトレンチ側壁面との距離が数１で示される距離以上であること、
    を特徴とする請求項１から１２のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
    Figure 2017135424
  14. 主面上に第１導電型のドリフト層となる第１導電型のエピタキシャル層が設けられ｛０００１｝面からオフ方向に０°より大きいオフ角が設けられた前記主面を有する４Ｈ型の炭化珪素基板において、前記エピタキシャル層の表層部に第２導電型の第１のベース領域を形成する工程と、
    前記第１のベース領域の表層部に第１導電型のソース領域を形成する工程と、
    前記第１のベース領域と前記ソース領域を貫通し、複数のトレンチ側壁面を有するトレンチを形成する工程と、
    前記ドリフト層に第２導電型の保護拡散層を形成する工程と、
    前記保護拡散層の一部と前記第１のベース領域の一部とに接するとともに、前記複数のトレンチ側壁面のうち少なくとも１つの前記トレンチ側壁面の少なくとも一部に接する第２導電型の第２のベース領域を形成する工程と、
    前記トレンチ内の前記トレンチ側壁にゲート絶縁膜を形成する工程と、
    前記トレンチ内に前記ゲート絶縁膜を介してゲート電極を埋め込む工程と、
    を備え、
    前記第２のベース領域を形成する工程において、前記第２のベース領域が設けられた前記トレンチ側壁面をまたぐように前記第２のベース領域が形成され、
    前記トレンチを形成する工程は、前記第２のベース領域を形成する工程後に行われる、
    絶縁ゲート型炭化珪素半導体装置の製造方法。
  15. 主面上に第１導電型のドリフト層となる第１導電型のエピタキシャル層が設けられ｛０００１｝面からオフ方向に０°より大きいオフ角が設けられた前記主面を有する４Ｈ型の炭化珪素基板において、前記エピタキシャル層の表層部に第２導電型の第１のベース領域を形成する工程と、
    前記第１のベース領域の表層部に第１導電型のソース領域を形成する工程と、
    前記第１のベース領域と前記ソース領域を貫通し、複数のトレンチ側壁面を有するトレンチを形成する工程と、
    前記ドリフト層に第２導電型の保護拡散層を形成する工程と、
    前記保護拡散層の一部と前記第１のベース領域の一部とに接するとともに、前記複数のトレンチ側壁面のうち少なくとも１つの前記トレンチ側壁面の少なくとも一部に接する第２導電型の第２のベース領域を形成する工程と、
    前記トレンチ内の前記トレンチ側壁にゲート絶縁膜を形成する工程と、
    前記トレンチ内に前記ゲート絶縁膜を介してゲート電極を埋め込む工程と、
    を備え、
    前記第２のベース領域を形成する工程は、前記トレンチを形成する工程後に、前記第２のベース領域が設けられる前記トレンチ側壁面に斜めイオン注入することによって前記第２のベース領域を形成する、
    絶縁ゲート型炭化珪素半導体装置の製造方法。
JP2017089787A 2013-02-05 2017-04-28 絶縁ゲート型炭化珪素半導体装置及びその製造方法 Active JP6400778B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013020666 2013-02-05
JP2013020666 2013-02-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014560678A Division JP6177812B2 (ja) 2013-02-05 2014-02-04 絶縁ゲート型炭化珪素半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018136000A Division JP6654221B2 (ja) 2013-02-05 2018-07-19 絶縁ゲート型炭化珪素半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017135424A true JP2017135424A (ja) 2017-08-03
JP6400778B2 JP6400778B2 (ja) 2018-10-03

Family

ID=51299519

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014560678A Active JP6177812B2 (ja) 2013-02-05 2014-02-04 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP2017089787A Active JP6400778B2 (ja) 2013-02-05 2017-04-28 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP2018136000A Active JP6654221B2 (ja) 2013-02-05 2018-07-19 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP2019213932A Active JP7105752B2 (ja) 2013-02-05 2019-11-27 絶縁ゲート型炭化珪素半導体装置
JP2021186466A Active JP7241848B2 (ja) 2013-02-05 2021-11-16 絶縁ゲート型炭化珪素半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014560678A Active JP6177812B2 (ja) 2013-02-05 2014-02-04 絶縁ゲート型炭化珪素半導体装置及びその製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2018136000A Active JP6654221B2 (ja) 2013-02-05 2018-07-19 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP2019213932A Active JP7105752B2 (ja) 2013-02-05 2019-11-27 絶縁ゲート型炭化珪素半導体装置
JP2021186466A Active JP7241848B2 (ja) 2013-02-05 2021-11-16 絶縁ゲート型炭化珪素半導体装置

Country Status (5)

Country Link
US (2) US9741797B2 (ja)
JP (5) JP6177812B2 (ja)
CN (2) CN104969357B (ja)
DE (1) DE112014000679B4 (ja)
WO (1) WO2014122919A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017641A (ja) * 2018-07-26 2020-01-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2022028028A (ja) * 2017-12-11 2022-02-14 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
US11610969B2 (en) 2017-12-11 2023-03-21 Fuji Electric Co., Ltd. Insulated-gate semiconductor device

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6335089B2 (ja) * 2014-10-03 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6715567B2 (ja) * 2014-12-16 2020-07-01 富士電機株式会社 半導体装置
US10468487B2 (en) * 2015-10-16 2019-11-05 Mitsubishi Electric Corporation Semiconductor device
DE102015118315A1 (de) * 2015-10-27 2017-04-27 Infineon Technologies Ag Halbleitervorrichtung mit Tiefdiffusionsregion
DE102015118550B4 (de) * 2015-10-29 2018-10-11 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP6696499B2 (ja) * 2015-11-24 2020-05-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN108292680B (zh) * 2015-12-03 2021-01-22 三菱电机株式会社 碳化硅半导体装置
GB2548126B (en) * 2016-03-09 2021-03-17 Dynex Semiconductor Ltd A SiC trench transistor
EP3467869B1 (en) * 2016-05-30 2020-05-06 Nissan Motor Co., Ltd. Semiconductor device
US10516017B2 (en) * 2016-07-19 2019-12-24 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method for same
JP2018060943A (ja) * 2016-10-06 2018-04-12 トヨタ自動車株式会社 スイッチング素子
JP6654543B2 (ja) * 2016-10-14 2020-02-26 トヨタ自動車株式会社 半導体装置の製造方法
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
JP6811118B2 (ja) * 2017-02-27 2021-01-13 株式会社豊田中央研究所 Ｍｏｓｆｅｔ
DE102017108738B4 (de) * 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
US10283358B2 (en) * 2017-05-18 2019-05-07 Hrl Laboratories, Llc Lateral GaN PN junction diode enabled by sidewall regrowth
JP7081087B2 (ja) * 2017-06-02 2022-06-07 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
DE112018002873T5 (de) * 2017-06-06 2020-02-27 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandler
AT520468B1 (de) * 2017-10-09 2021-02-15 Weirather Maschb Und Zerspanungstechnik Gmbh Einrichtung zum generativen Fertigen eines Bauteils aus einem pulverförmigen Ausgangsstoff
JP6896593B2 (ja) * 2017-11-22 2021-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN108183131A (zh) * 2017-12-05 2018-06-19 中国电子科技集团公司第五十五研究所 一种集成sbd结构的单侧mos型器件制备方法
CN111670502A (zh) * 2018-02-06 2020-09-15 住友电气工业株式会社 碳化硅半导体器件
JP7076222B2 (ja) * 2018-02-21 2022-05-27 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
US11251299B2 (en) * 2018-03-28 2022-02-15 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method of same
JP7259215B2 (ja) 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP7127445B2 (ja) * 2018-09-11 2022-08-30 富士電機株式会社 半導体装置
US11069770B2 (en) * 2018-10-01 2021-07-20 Ipower Semiconductor Carrier injection control fast recovery diode structures
US11538769B2 (en) 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression
US10892237B2 (en) 2018-12-14 2021-01-12 General Electric Company Methods of fabricating high voltage semiconductor devices having improved electric field suppression
CN111370486A (zh) * 2018-12-25 2020-07-03 深圳比亚迪微电子有限公司 沟槽型mos场效应晶体管及方法、电子设备
JP6957536B2 (ja) * 2019-01-04 2021-11-02 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
WO2020145109A1 (ja) * 2019-01-08 2020-07-16 三菱電機株式会社 半導体装置及び電力変換装置
CN110212020A (zh) * 2019-05-29 2019-09-06 西安电子科技大学 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法
JP7278913B2 (ja) 2019-09-13 2023-05-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7292175B2 (ja) * 2019-10-16 2023-06-16 株式会社東芝 半導体装置
CN110828547A (zh) * 2019-10-22 2020-02-21 深圳基本半导体有限公司 一种沟槽型功率开关器件及其制作方法
JP7451981B2 (ja) * 2019-12-10 2024-03-19 富士電機株式会社 半導体装置
JP7458217B2 (ja) 2020-03-19 2024-03-29 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
EP3930006A1 (en) 2020-06-24 2021-12-29 Infineon Technologies AG Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
US11355630B2 (en) 2020-09-11 2022-06-07 Wolfspeed, Inc. Trench bottom shielding methods and approaches for trenched semiconductor device structures
CN116313787A (zh) * 2021-12-21 2023-06-23 华润微电子（重庆）有限公司 带有超结结构的绝缘栅双极型晶体管及其制备方法
DE102023003690A1 (de) 2022-04-29 2024-01-18 Infineon Technologies Ag Halbleitervorrichtung mit breiter bandlücke

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329670A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005333068A (ja) * 2004-05-21 2005-12-02 Toshiba Corp 半導体装置
JP2007242852A (ja) * 2006-03-08 2007-09-20 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2010040652A (ja) * 2008-08-01 2010-02-18 Fuji Electric Systems Co Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2011222681A (ja) * 2010-04-08 2011-11-04 Hitachi Ltd 半導体装置
JP2012234908A (ja) * 2011-04-28 2012-11-29 Denso Corp 炭化珪素半導体装置
JP2013012590A (ja) * 2011-06-29 2013-01-17 Denso Corp 炭化珪素半導体装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
JP2007129259A (ja) * 1996-08-01 2007-05-24 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
EP0893830A1 (en) 1996-12-11 1999-01-27 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
GB2321337B (en) * 1997-01-21 2001-11-07 Plessey Semiconductors Ltd Improvements in or relating to semiconductor devices
JP4738562B2 (ja) * 2000-03-15 2011-08-03 三菱電機株式会社 半導体装置の製造方法
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP4292964B2 (ja) * 2003-08-08 2009-07-08 三菱電機株式会社 縦型半導体装置
US7279743B2 (en) 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
GB0403934D0 (en) 2004-02-21 2004-03-24 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and the manufacture thereof
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
JP4046140B1 (ja) * 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
JP5369464B2 (ja) * 2008-03-24 2013-12-18 富士電機株式会社 炭化珪素ｍｏｓ型半導体装置
US7989885B2 (en) * 2009-02-26 2011-08-02 Infineon Technologies Austria Ag Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same
TWI396240B (zh) * 2009-05-08 2013-05-11 Anpec Electronics Corp 製造功率半導體元件的方法
JP5721351B2 (ja) 2009-07-21 2015-05-20 ローム株式会社 半導体装置
JPWO2011092808A1 (ja) * 2010-01-27 2013-05-30 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5710644B2 (ja) 2010-12-10 2015-04-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP5728992B2 (ja) * 2011-02-11 2015-06-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN102148163B (zh) * 2011-03-04 2012-08-15 电子科技大学 超结结构和超结半导体器件的制造方法
JP5558392B2 (ja) * 2011-03-10 2014-07-23 株式会社東芝 半導体装置とその製造方法
JP2012209422A (ja) * 2011-03-30 2012-10-25 Sumitomo Electric Ind Ltd Ｉｇｂｔ
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
JP5776610B2 (ja) * 2012-04-03 2015-09-09 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329670A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005333068A (ja) * 2004-05-21 2005-12-02 Toshiba Corp 半導体装置
JP2007242852A (ja) * 2006-03-08 2007-09-20 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2010040652A (ja) * 2008-08-01 2010-02-18 Fuji Electric Systems Co Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2011222681A (ja) * 2010-04-08 2011-11-04 Hitachi Ltd 半導体装置
JP2012234908A (ja) * 2011-04-28 2012-11-29 Denso Corp 炭化珪素半導体装置
JP2013012590A (ja) * 2011-06-29 2013-01-17 Denso Corp 炭化珪素半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022028028A (ja) * 2017-12-11 2022-02-14 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
US11610969B2 (en) 2017-12-11 2023-03-21 Fuji Electric Co., Ltd. Insulated-gate semiconductor device
JP7331914B2 (ja) 2017-12-11 2023-08-23 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
US11798993B2 (en) 2017-12-11 2023-10-24 Fuji Electric Co., Ltd. Insulated-gate semiconductor device and method of manufacturing the same
JP2020017641A (ja) * 2018-07-26 2020-01-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7210182B2 (ja) 2018-07-26 2023-01-23 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
WO2014122919A1 (ja) 2014-08-14
CN109755321A (zh) 2019-05-14
JP7241848B2 (ja) 2023-03-17
JP2020038995A (ja) 2020-03-12
US9741797B2 (en) 2017-08-22
CN109755321B (zh) 2022-02-18
JP6654221B2 (ja) 2020-02-26
JP2018182335A (ja) 2018-11-15
US20150357415A1 (en) 2015-12-10
US10510843B2 (en) 2019-12-17
CN104969357B (zh) 2019-02-01
US20170309711A1 (en) 2017-10-26
JP2022010335A (ja) 2022-01-14
JPWO2014122919A1 (ja) 2017-01-26
JP6400778B2 (ja) 2018-10-03
CN104969357A (zh) 2015-10-07
DE112014000679B4 (de) 2019-01-17
JP6177812B2 (ja) 2017-08-09
DE112014000679T5 (de) 2015-10-29
JP7105752B2 (ja) 2022-07-25

Similar Documents

Publication Publication Date Title
JP6400778B2 (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP6049784B2 (ja) 炭化珪素半導体装置およびその製造方法
US7723783B2 (en) Semiconductor device
CN106796955B (zh) 半导体装置
JP2019537274A (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP2013258327A (ja) 半導体装置及びその製造方法
JP2009170552A (ja) 半導体装置およびその製造方法
JP5646044B2 (ja) 炭化珪素半導体装置およびその製造方法
US20180366574A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
JPWO2015015808A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5676923B2 (ja) 半導体装置の製造方法および半導体装置
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JPWO2017094339A1 (ja) 炭化珪素半導体装置
JP2010258385A (ja) 炭化珪素半導体装置およびその製造方法
JP6207627B2 (ja) 半導体装置
JP5059989B1 (ja) 半導体装置とその製造方法
JP2010093080A (ja) 半導体装置
JP6651801B2 (ja) 半導体装置および半導体装置の製造方法
WO2023112547A1 (ja) 半導体装置
JP2023070568A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180719

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180905

R150 Certificate of patent or registration of utility model

Ref document number: 6400778

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250