DE112014006158T5 - Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE112014006158T5
DE112014006158T5 DE112014006158.1T DE112014006158T DE112014006158T5 DE 112014006158 T5 DE112014006158 T5 DE 112014006158T5 DE 112014006158 T DE112014006158 T DE 112014006158T DE 112014006158 T5 DE112014006158 T5 DE 112014006158T5
Authority
DE
Germany
Prior art keywords
trenches
gate
contact hole
layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112014006158.1T
Other languages
English (en)
Inventor
Katsumi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014006158T5 publication Critical patent/DE112014006158T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Halbleitersubstrat (SB) weist eine erste Oberfläche (S1) und eine zweite Oberfläche (S2) auf. Eine Gate-Elektrode (22) weist ein Teil eingebettet in einem ersten Graben (TG) auf. Eine Kondensatorelektrode (23) weist einen Teil eingebettet in einem zweiten Graben (TD) auf. Eine Zwischenlagenisolierungsschicht (12) ist auf der zweiten Oberfläche (S2) vorgesehen und weist eine erste Kontaktbohrung (12T) und eine zweite Kontaktbohrung (12D) auf. Eine erste Hauptelektrode (3) ist auf der ersten Oberfläche (S1) vorgesehen. Eine zweite Hauptelektrode (13) berührt die zweite Oberfläche (S2) durch die erste Kontaktbohrung (12T) und berührt die Kondensatorelektrode (23) durch die zweite Kontaktbohrung (12D). Die ersten und zweiten Gräben (TG, TD) durchqueren einen ersten Abschnitt (A1) der zweiten Oberfläche (S2). Die ersten und zweiten Kontaktbohrungen (12T, 12D) sind jeweils nur in dem ersten Abschnitt (A1) und einem zweiten Abschnitt (A2) der zweiten Oberfläche (S2) angeordnet.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Leistungshalbleitervorrichtung, insbesondere auf eine Leistungshalbleitervorrichtung eines Trench-Gate-Typs.
  • Stand der Technik
  • Ein IGBT (Bipolartransistor mit isoliertem Gate) ist eine typische Hauptkomponente eines Leistungsmoduls, welches eine hohe Spannung wie zum Beispiel etwa 600 V oder mehr aushält. Insbesondere kann ein IGBT des Trench-Gate-Typs wegen seiner geringen EIN-Spannung einen Verlust reduzieren. Währenddessen ist in dem IGBT des Trench-Gate-Typs eine Sättigungsstromdichte beim Auftreten einer Unregelmäßigkeit im Allgemeinen hoch, was zu einem Lastkurzschluss führt, sodass ein von dem Auftreten des Kurzschlusses herrührender Temperaturanstieg leicht einen Ausfall verursacht. Somit ist es notwendig, einen Sättigungsstrom zu reduzieren, während eine EIN-Spannung (mit anderen Worten ein EIN-Widerstand) reduziert wird.
  • Eine Technik, welche das vorstehend genannte Thema als eins der zu lösenden Probleme berücksichtigt, ist in der internationalen Veröffentlichung Nr. 02/058160 (Patentdokument 1) offenbart. Dieses Dokument offenbart einen IGBT des Trench-Gate-Typs, der eine Gate-Elektrode in einem Graben eingebettet als ein Gate und eine ”leitfähige Schicht für einen Emitter” in einem Graben eingebettet als einen Emitter aufweist. In diesem IGBT wird ein Emitter-Potential nicht nur an einen Emitter-Bereich in einem Halbleitersubstrat angelegt sondern auch an die ”leitfähige Schicht für einen Emitter”. Eine Bohrung (Kontaktbohrung), die in einer Zwischenlagenisolierungsschicht zum Anlegen des Potentials vorgesehen ist, wird von dem Emitter-Bereich und der ”leitfähigen Schicht für einen Emitter” gemeinsam genutzt.
  • Dokument des Stands der Technik
  • Patentdokument
    • Patentdokument 1: Internationale Veröffentlichung Nr. 02/058160
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösende Probleme
  • Die Technik des vorstehend genannten Dokuments ist in der Lage, eine Sättigungsstromdichte in gewissem Maß zu reduzieren, während sie die EIN-Spannung reduziert. Eine EIN-Spannung ist jedoch ein wichtiges Merkmal, welches einen Leistungsverlust direkt beeinflusst, sodass eine weitere Verbesserung der EIN-Spannung wünschenswert gewesen ist.
  • Die vorliegende Erfindung ist entwickelt worden, um das vorstehend genannte Problem zu lösen. Es ist eine Aufgabe der vorliegenden Erfindung, eine Leistungshalbleitervorrichtung zur Verfügung zu stellen, die in der Lage ist, eine Sättigungsstromdichte zu reduzieren, während sie eine EIN-Spannung reduziert.
  • Mittel zum Lösen der Probleme
  • Eine Leistungshalbleitervorrichtung gemäß der vorliegenden Erfindung weist ein Halbleitersubstrat, eine erste Hauptelektrode, eine Grabenisolierungsschicht, eine Gate-Elektrode, eine Kondensatorelektrode, eine Zwischenlagenisolierungsschicht und eine zweite Hauptelektrode auf. Das Halbleitersubstrat weist eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche auf. Das Halbleitersubstrat weist einen ersten Bereich, der eine erste Leitfähigkeitsart aufweist, einen zweiten Bereich, der auf dem ersten Bereich vorgesehen ist und eine zweite von der ersten Leitfähigkeitsart verschiedene Leitfähigkeitsart aufweist, und einen dritten Bereich, der auf dem zweiten Bereich vorgesehen ist und in der zweiten Oberfläche angeordnet ist und die erste Leitfähigkeitsart aufweist, auf. Die zweite Oberfläche ist mit einer Mehrzahl von ersten Gräben und einer Mehrzahl von zweiten Gräben versehen. Die ersten Gräben liegen dem ersten bis dritten Bereich gegenüber. Die erste Hauptelektrode ist auf der ersten Oberfläche des Halbleitersubstrats vorgesehen. Die Grabenisolierungsschicht bedeckt die ersten Gräben und die zweiten Gräben des Halbleitersubstrats. Die Gate-Elektrode weist Teile auf, die mit der Grabenisolierungsschicht dazwischen in den ersten Gräben eingebettet sind. Die Kondensatorelektrode weist Teile auf, die mit der Grabenisolierungsschicht dazwischen in den zweiten Gräben eingebettet sind. Die Zwischenlagenisolierungsschicht ist auf der zweiten Oberfläche vorgesehen und weist eine erste Kontaktbohrung und eine zweite Kontaktbohrung auf. Die zweite Hauptelektrode ist auf der Zwischenlagenisolierungsschicht vorgesehen. Die zweite Hauptelektrode berührt den dritten Bereich durch die erste Kontaktbohrung und berührt die Kondensatorelektrode durch die zweite Kontaktbohrung. Die zweite Oberfläche des Halbleitersubstrats weist einen ersten Abschnitt in einer Richtung auf der zweiten Oberfläche und einen zweiten Abschnitt nach dem ersten Abschnitt in Richtung der einen Richtung auf. Jeder der ersten Gräben und jeder der zweiten Gräben durchquert den ersten Abschnitt in der einen Richtung. Den ersten und zweiten Abschnitt betrachtend ist die erste Kontaktbohrung nur in dem ersten Abschnitt angeordnet und die zweite Kontaktbohrung ist nur in dem zweiten Abschnitt angeordnet.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der Leistungshalbleitervorrichtung der vorliegenden Erfindung ist die zweite Kontaktbohrung, die zum Anlegen eines Potentials an die Kondensatorelektrode vorgesehen ist, außerhalb des ersten Abschnitts angeordnet, der zu einem Abschnitt korrespondiert, in welchem eine wirksame Gate-Struktur ausgebildet ist. Dies kann eine Sättigungsstromdichte reduzieren, während eine EIN-Spannung reduziert wird.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung und den begleitenden Zeichnungen ersichtlicher.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Draufsicht, die schematisch den Aufbau einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 2A ist eine Teil-Draufsicht, die schematisch einen gestrichelten Bereich II in 1 zeigt.
  • 2B ist eine Teil-Draufsicht, die schematisch den Aufbau eines unteren Teils von 2A zeigt.
  • 2C ist eine Teil-Draufsicht, die schematisch den Aufbau eines unteren Teils von 2B zeigt.
  • 2D ist eine Teil-Draufsicht, die schematisch den Aufbau eines unteren Teils von 2C zeigt.
  • 2E ist eine Teil-Draufsicht, die schematisch die Positionen von Kontaktbohrungen in 2B zeigt.
  • 3 ist eine schematische Teil-Schnittansicht, aufgenommen entlang einer Linie III-III in jeder von 2A bis 2D.
  • 4 ist eine schematische Teil-Schnittansicht, aufgenommen entlang einer Linie IV-IV in jeder von 2A bis 2D.
  • 5A zeigt ein Ergebnis einer Simulation über ein tatsächliches Potential in einem EIN-Zustand gemäß einem Vergleichsbeispiel 1, die in einem zu einem gestrichelten Bereich V aus 3 korrespondierenden Bereich durchgeführt wird.
  • 5B zeigt ein Beispiel eines Ergebnisses einer Simulation über ein aktuelles Potential in einem EIN-Zustand gemäß einem Arbeitsbeispiel, die in dem gestrichelten Bereich V aus 3 ausgeführt wird.
  • 6 zeigt Profile einer Ladungsträgerkonzentration von Elektronen und Löchern in einem EIN-Zustand und einer Dotierungskonzentration sowohl in einer Richtung D in 3 eines Arbeitsbeispiels, als auch einer Richtung eines Vergleichsbeispiels, die zu der Richtung D in 3 korrespondiert, als auch einer Richtung E (11) des Vergleichsbeispiels 2.
  • 7 ist ein Graph, der ein Verhältnis zwischen einer Kollektor-Emitter-Spannung VCE und einer Kollektorstromdichte JC sowohl in dem Arbeitsbeispiel (durchgehende Linie), als auch dem Vergleichsbeispiel 2 (strich-punktierte Linie) als auch dem Vergleichsbeispiel 3 (gestrichelte Linie) zeigt.
  • 8 ist ein Graph, der ein Verhältnis eines Dämpfungsgraben-Kondensatorverhältnisses mit jedem einer Sättigungsstromdichte JC(sat), einer EIN-Spannung VCE(sat), einer maximalen Unterbrechungs-Gate-Spannungspulsbreite tw und einer maximalen Unterbrechungsenergiedichte Esc in dem Arbeitsbeispiel zeigt.
  • 9 ist ein Graph, der ein Verhältnis zwischen der EIN-Spannung VCE(sat) und einem Grabenabstand WTP in dem Arbeitsbeispiel zeigt.
  • 10 ist ein Graph, der ein Verhältnis zwischen der EIN-Spannung VCE(sat) und einem Abschaltverlust EOFF sowohl in dem Arbeitsbeispiel (durchgehende Linie) als auch dem Vergleichsbeispiel 2 (gestrichelte Linie) zeigt.
  • 11 ist eine Teil-Schnittansicht, die den Aufbau einer Leistungshalbleitervorrichtung gemäß dem Vergleichsbeispiel 2 zeigt.
  • Beschreibung der Ausführungsformen
  • Aufbau
  • Eine Ausführungsform der vorliegenden Erfindung wird nachstehend basierend auf den Zeichnungen beschrieben. In den Zeichnungen sind identische oder korrespondierende Teile durch die gleichen Bezugszeichen gekennzeichnet und werden nicht wiederholt beschrieben.
  • 1 ist eine Draufsicht, die schematisch den Aufbau eines IGBTs 800 des Trench-Gate-Typs (Leistungshalbleitervorrichtung) gemäß der Ausführungsform zeigt. 2A zeigt einen gestrichelten Bereich II in 1. 2B bis 2D zeigen jeweils schematisch den Aufbau eines unteren Teils von 2A. 2E zeigt die Positionen von Kontaktbohrungen in einer Zwischenlagenisolierungsschicht in dem Ansichtsbereich von jeder von 2A bis 2D. 3 und 4 sind schematische Teil-Schnittansichten, die jeweils entlang einer Linie III-III und einer Linie IV-IV in jeder von 2A bis 2D aufgenommen sind.
  • Der IGBT 800 weist ein Substrat SB (Halbleitersubstrat), eine Kollektor-Elektrode 4 (erste Hauptelektrode), eine Grabenisolierungsschicht 10, eine Gate-Elektrode 22, eine Kondensator-Elektrode 23, eine Zwischenlagenisolierungsschicht 12, eine Emitter-Elektrode 13 (zweite Hauptelektrode), ein Oberflächen-Gate-Verdrahtungsteil 28 (Gate-Verdrahtungsteil), eine Gate-Kontaktstelle 29 und eine Passivierungsschicht 15 auf. Das Substrat SB (3 und 4) weist eine untere Oberfläche S1 (erste Oberfläche) und eine obere Oberfläche S2 (zweite Oberfläche gegenüber der ersten Oberfläche) auf. Die obere Oberfläche S2 (2D) ist mit einer Mehrzahl von Gate-Gräben TG (erste Gräben) und einer Mehrzahl von Dämpfungsgräben TD (zweite Gräben) versehen. Die Gräben in einer Gruppe, die sowohl die Gate-Gräben TG als auch die Dämpfungsgräben TD einschließt, können mit einem gleichen Abstand WTP (3) in einer Abstandsrichtung (eine Richtung orthogonal zu einer Richtung DX in 2D) angeordnet sein.
  • Das Substrat SB weist eine n–-Driftschicht 1 (erster Bereich), eine p-Basisschicht 8, eine n+-Emitterschicht 5, eine n-Pufferschicht 2, eine p-Kollektorschicht 3, eine p+-Schicht 6 und eine n-Schicht 24 (erster Bereich) auf. In dieser Ausführungsform besteht das Substrat SB aus Silizium (Si).
  • Die n–-Driftschicht 1 weist einen n-Typ (erste Leitfähigkeitsart) und eine Störstellenkonzentration von zum Beispiel etwa 1 × 1012 bis etwa 1 × 1015 cm–3 auf. Die n–-Driftschicht 1 kann durch Verwenden eines FZ-Wafers vorbereitet sein, der durch einen Floating-Zone-(FZ-)Prozess hergestellt wird. In diesem Fall kann ein Teil des Substrats SB bis auf die n–-Driftschicht 1 durch Ionenimplantierung und eine Temper-Technik ausgebildet werden. Die n-Schicht 24 ist zwischen der n–-Driftschicht 1 und der p-Basisschicht 8 vorgesehen. Die n-Schicht 24 weist den n-Typ und eine Störstellenhöchstkonzentration höher als die Störstellenkonzentration in der n–-Driftschicht 1 auf. Die Störstellenhöchstkonzentration in der n-Schicht 24 reicht zum Beispiel von etwa 1 × 1015 bis etwa 1 × 1017 cm–3. Die n-Schicht 24 erreicht eine Tiefenposition in dem Substrat SB, die von der oberen Oberfläche S2 aus gesehen zum Beispiel um von etwa 0,5 bis etwa 1,0 μm tiefer ist als die Tiefenposition der p-Basisschicht 8. Die n–-Driftschicht 1 und die n-Schicht 24 bilden einen Bereich (erster Bereich), der den n-Typ aufweist.
  • Die p-Basisschicht 8 (zweiter Bereich) ist auf dem Bereich (erster Bereich) vorgesehen, der die n–-Driftschicht 1 und die n-Schicht 24 aufweist. In dieser Ausführungsform ist die p-Basisschicht 8 direkt auf der n-Schicht 24 vorgesehen. Die p-Basisschicht 8 erreicht eine Tiefenposition in dem Substrat SB, die von der oberen Oberfläche S2 aus gesehen tiefer ist als die Tiefenposition der n+-Emitterschicht 5 und weniger tief als die Tiefenposition der n-Schicht 24. Die p-Basisschicht 8 weist einen p-Typ (zweite Leitfähigkeitsart, die sich von der ersten Leitfähigkeitsart unterscheidet) und eine Störstellenhöchstkonzentration von zum Beispiel etwa 1 × 1016 bis etwa 1 × 1018 cm–3 auf.
  • Die n+-Emitterschicht 5 (dritter Bereich) ist auf der p-Basisschicht 8 vorgesehen und in der oberen Oberfläche 32 angeordnet. Die n+-Emitterschicht 5 weist eine Tiefe von zum Beispiel etwa 0,2 bis 1,0 μm auf. Die n+-Emitterschicht 5 weist den n-Typ und eine Störstellenhöchstkonzentration von zum Beispiel etwa 1 × 1018 bis etwa 1 × 1021 cm–3 auf.
  • Die p+-Schicht 6 ist auf der p-Basisschicht 8 vorgesehen und in der oberen Oberfläche S2 angeordnet. Die p+-Schicht 6 weist eine Oberflächen-Störstellenkonzentration von zum Beispiel etwa 1 × 1018 bis etwa 1 × 1021 cm–3 auf. Die p+-Schicht 6 erreicht vorzugsweise eine Tiefenposition in dem Substrat SB, die von der oberen Oberfläche S2 aus gesehen gleich oder tiefer ist als die Tiefenposition der n+-Emitterschicht 5.
  • Die n-Pufferschicht 2 ist zwischen der n–-Driftschicht 1 und der p-Kollektorschicht 3 vorgesehen. Die n-Pufferschicht 2 weist eine Störstellenhöchstkonzentration von zum Beispiel etwa 1 × 1015 bis etwa 1 × 1017 cm–3 auf. Die n-Pufferschicht 2 erreicht eine Tiefenposition in dem Substrat SB von der unteren Oberfläche 51 aus gesehen von zum Beispiel etwa 1,5 bis etwa 50 μm.
  • Die p-Kollektorschicht 3 ist auf der unteren Oberfläche S1 des Substrats SB vorgesehen. Die p-Kollektorschicht 3 weist den p-Typ und eine Oberflächen-Störstellenkonzentration von zum Beispiel etwa 1 × 1016 bis etwa 1 × 1020 cm–3 auf. Die p-Kollektorschicht 3 erreicht eine Tiefenposition in dem Substrat SB von der unteren Oberfläche S1 aus gesehen von zum Beispiel etwa 0,3 bis etwa 1,0 μm.
  • Wie in 3 gezeigt, weist der Gate-Graben TG (erster Graben) eine Seitenwand auf, die jeder von der n–-Driftschicht 1 und der n-Schicht 24 (erster Bereich), der p-Basisschicht 8 und der n+-Emitterschicht 5 gegenüberliegt. Der Dämpfungsgraben TD (zweiter Graben) weist eine Seitenwand auf, die in dieser Ausführungsform jeder von der n–-Driftschicht 1, der n-Schicht 24 und der p-Basisschicht 8 gegenüberliegt. Die Grabenisolierungsschicht 10 bedeckt den Gate-Graben TG und den Dämpfungsgraben TD in dem Substrat SB.
  • Die Gate-Elektrode 22 (3) weist ein Teil mit der Grabenisolierungsschicht 10 dazwischen in dem Gate-Graben TG eingebettet auf. Die Gate-Elektrode 22 liegt der p-Basisschicht 8 zwischen der n+-Emitterschicht 5 und der n-Schicht 24 (erster Bereich) gegenüber, während die Grabenisolierungsschicht 10 zwischen der Gate-Elektrode 22 und dieser p-Basisschicht 8 eingebettet ist. Die Kondensatorelektrode 23 weist ein Teil mit der Grabenisolierungsschicht 10 dazwischen in dem Dämpfungsgraben eingebettet auf. Das Vorsehen der Kondensatorelektrode 23 reduziert eine Sättigungsstromdichte in dem IGBT 800 und unterdrückt eine Schwingungserscheinung einer Gate-Spannung, die durch das Auftreten eines Kurzschlusses einer Last des IGBTs 800 verursacht wird.
  • Die Gate-Elektrode 22 weist eine Gate-Verbindung 23G (2C) auf, durch welche Teile der Gate-Elektrode 22, die in mindestens zwei benachbarten der Gate-Gräben TG eingebettet sind, miteinander verbunden werden. Die Teile der Gate-Elektrode 22, die in den Gate-Gräben TG eingebettet sind, und die Gate-Verbindung 23G sind vorzugsweise unter Verwendung des gleichen Materials aus einem Stück gefertigt.
  • Die Kondensatorelektrode 23 (2C) weist eine Kondensatorverbindung 23D (2C) auf, durch welche Teile der Kondensatorelektrode 23, die in mindestens zwei benachbarten der Dämpfungsgräben TD (2D) eingebettet sind, miteinander verbunden werden. Als eine Folge können elektrische Bahnen zu den Dämpfungsgräben TD zusammengefügt werden. Die Teile der Kondensatorelektrode 23, die in den Dämpfungsgräben TD eingebettet sind, und die Kondensatorverbindung 23D sind vorzugsweise unter Verwendung des gleichen Materials aus einem Stück gefertigt.
  • Wie in 2A bis 2E gezeigt, weist die obere Oberfläche S2 des Substrats SB einen Abschnitt A1 (erster Abschnitt) in der Richtung DX (eine Richtung) auf der oberen Oberfläche S2, einen Abschnitt A2 (zweiter Abschnitt) nach dem Abschnitt A1 in Richtung der Richtung DX und einen Abschnitt A3 (dritter Abschnitt) nach dem Abschnitt A2 in Richtung der Richtung DX auf. Wie in 2D und 2E gezeigt, durchquert sowohl der Gate-Graben TG als auch der Dämpfungsgraben TD den Abschnitt A1 in der Richtung DX. Der Gate-Graben TG erstreckt sich von dem Abschnitt A1 durch den Abschnitt A2 in den Abschnitt A3.
  • Der Dämpfungsgraben TD (2D) weist ein Endteil auf, das in dem Abschnitt A2 angeordnet ist. Dies kann verhindern, dass die Kondensatorelektrode 23 (2C), die in dem Dämpfungsgraben TD eingebettet ist, die Gate-Verbindung 22G berührt. Auf diese Weise kann ein Kurzschluss zwischen der Kondensatorelektrode 23 und der Gate-Elektrode 22 verhindert werden.
  • Die Zwischenlagenisolierungsschicht 12 (3 und 4) ist auf der oberen Oberfläche S2 vorgesehen. Die Emitterelektrode 13 und das Oberflächen-Gate-Verdrahtungsteil 28 (1) sind auf der Zwischenlagenisolierungsschicht 12 vorgesehen. Die Zwischenlagenisolierungsschicht 12 (2B) weist eine MOS-Flächen-Kontaktbohrung 12T (erste Kontaktbohrung), eine Dämpfungsgrabenflächen-Kontaktbohrung 12D (zweite Kontaktbohrung) und eine Gate-Kontaktbohrung 12G (dritte Kontaktbohrung) auf. Die Emitterelektrode 13 berührt die n+-Emitterschicht 5 und die p+-Schicht 6 durch die MOS-Flächen-Kontaktbohrung 12T. Weiter berührt die Emitterelektrode 13 die Kondensatorverbindung 23D der Kondensatorelektrode 23 durch die Dämpfungsgrabenflächen-Kontaktbohrung 12D. Die MOS-Flächen-Kontaktbohrung 12T und die Dämpfungsgrabenflächen-Kontaktbohrung 12D sind voneinander isoliert.
  • Das Oberflächen-Gate-Verdrahtungsteil 28 (2A) berührt die Gate-Verbindung 22G (2B) der Gate-Elektrode 22 durch die Gate-Kontaktbohrung 12G, die in dem Abschnitt A3 angeordnet ist. Dies kann einen Kontakt mit der Gate-Elektrode 22 bilden, während der Dämpfungsgraben TD, der in den Abschnitten A1 und A2 angeordnet ist, umgangen wird.
  • Die MOS-Flächen-Kontaktbohrung 12T (2B) erstreckt sich entlang des Gate-Grabens TG (insbesondere in der Richtung DX). Die MOS-Flächen-Kontaktbohrung 12T ist auf der n+-Emitterschicht 5 und der p+-Schicht 6 vorgesehen. Ein MOS-Flächen-Kontakt 13T (2E und 3) der Emitterelektrode 13 ist in der MOS-Flächen-Kontaktbohrung 12T eingebettet. Der MOS-Flächen-Kontakt 13T berührt sowohl die n+-Emitterschicht 5 als auch die p+-Schicht 6.
  • Wie in 2B gezeigt, erstreckt sich die Dämpfungsgrabenflächen-Kontaktbohrung 12D vorzugsweise in einer Richtung, welche die Richtung DX kreuzt, bevorzugter in einer Richtung orthogonal zu der Richtung DX. Die Dämpfungsgrabenflächen-Kontaktbohrung 12D ist auf der Kondensatorverbindung 23D angeordnet. Ein Dämpfungskontakt 13D (2E und 4) der Emitterelektrode 13 ist in der Dämpfungsgrabenflächen-Kontaktbohrung 12D eingebettet. Der Dämpfungskontakt 13D berührt die Kondensatorverbindung 23D. In diesem Aufbau können Verbindungen zu den Teilen der Kondensatorelektrode 23, die in korrespondierenden der Mehrzahl von Dämpfungsgräben TD (2D) eingebettet sind, gemeinsam ausgebildet werden.
  • Die Gate-Kontaktbohrung 12G (2B) erstreckt sich vorzugsweise in einer Richtung, welche die Richtung DX kreuzt, bevorzugter in einer Richtung orthogonal zu der Richtung DX. Die Gate-Kontaktbohrung 12G ist auf der Gate-Verbindung 22G angeordnet. Ein Gate-Kontakt 28G (2E) des Oberflächen-Gate-Verdrahtungsteils 28 (2A) ist in der Gate-Kontaktbohrung 12G eingebettet. Der Gate-Kontakt 28G berührt die Gate-Verbindung 22G.
  • Wie in 2E, etc. gezeigt, ist bezüglich der Abschnitte A1 und A2 die MOS-Flächen-Kontaktbohrung 12T nur in dem Abschnitt A1 angeordnet, während die Dämpfungsgrabenflächen-Kontaktbohrung 12D nur in dem Abschnitt A2 angeordnet ist. Dies verhindert, ein Überlappen der MOS-Flächen-Kontaktbohrung 12T und der Dämpfungsgrabenflächen-Kontaktbohrung 12D im Sinne ihrer Positionen in der Richtung DX. Die Gate-Kontaktbohrung 12G ist in dem Abschnitt A3 angeordnet.
  • Die Kollektorelektrode 4 (3 und 4) ist auf der unteren Oberfläche S1 des Substrats SB vorgesehen. Die Kollektorelektrode 4 berührt die p-Kollektorschicht.
  • Vorteilhafte Wirkung
  • Gemäß dieser Ausführungsform ist die Dämpfungsgrabenflächen-Kontaktbohrung 12D (2E), die zum Anlegen eines Potentials an die Kondensatorelektrode 23 (2C) vorgesehen ist, außerhalb des Abschnitts A1 angeordnet. Dies ermöglicht, dass die Kondensatorelektrode 23 ein Potential aufweist, das sich von demjenigen der Emittereleketrode 13 (2A) in dem Abschnitt A1 (2C) unterscheidet, der zu einem Abschnitt korrespondiert, in welchem eine wirksame Gate-Struktur ausgebildet wird, während die Kondensatorelektrode 23 ein Potential aufweist, das demjenigen der Emitterelektrode 13 an einer Stelle direkt unter der Dämpfungsgrabenflächen-Kontaktbohrung 12D in dem Abschnitt A2 gleicht. Auf diese Weise kann eine Unterbrechungsfähigkeit, während eines Abschaltvorgangs verbessert werden, während eine EIN-Spannung reduziert wird. Das Nachfolgende beschreibt eine Betrachtung, die durchgeführt wird, um diese vorteilhafte Wirkung zu verifizieren.
  • 5A zeigt ein Ergebnis einer Simulation über ein aktuelles Potential in einem EIN-Zustand gemäß dem Vergleichsbeispiel 1, die in einem Bereich durchgeführt wurde, der zu einer gestrichelten Fläche V (3 korrespondiert. Anders als in dem IGBT der Ausführungsform ist in einem IGBT des Vergleichsbeispiels 1 die Dämpfungsgrabenflächen-Kontaktbohrung 12D an der gleichen Stelle wie die MOS-Flächen-Kontaktbohrung 12T im Sinne der Richtung DX (2B) vorgesehen. Genauer sind in dem IGBT des Vergleichsbeispiels 1 sowohl die MOS-Flächen-Kontaktbohrung 12T als auch die Dämpfungsgrabenflächen-Kontaktbohrung 12D zusammen in dem Abschnitt A1 vorgesehen. 5B zeigt ein Beispiel eines Ergebnisses einer Simulation über ein aktuelles Potential in einem EIN-Zustand gemäß dem Arbeitsbeispiel, die in der gestrichelten Fläche V (3) durchgeführt wurde. Das Arbeitsbeispiel (5B) erzeugt einen Strompfad zwischen dem Gate-Graben TG und dem Dämpfungsgraben TD mit einer Dichte, die höher ist als diejenige eines Strompfads in dem Vergleichsbeispiel 1 (5A). Diese Erscheinung wird als von der Anordnung der Dämpfungsgrabenflächen-Kontaktbohrung 12D resultierend angesehen. In dem Vergleichsbeispiel 1 ist die Dämpfungsgrabenflächen-Kontaktbohrung 12D in dem Abschnitt A1 angeordnet, der zu einem Abschnitt korrespondiert, in welchem eine wirksame Gate-Struktur ausgebildet ist (Strukturen, die in 14 und 15 aus der internationalen PCT Veröffentlichung Nr. 02/058160 gezeigt sind, korrespondieren zum Beispiel zu dem Vergleichsbeispiel 1). Somit wird eine Bahn zwischen benachbarten der Dämpfungsgräben TD gebildet, entlang der Ladungsträger passieren, sodass sie zu der vorstehend genannten Kontaktbohrung führen. Im Gegensatz ist gemäß dem Arbeitsbeispiel die Dämpfungsgrabenflächen-Kontaktbohrung 12D nicht in dem Abschnitt A1 angeordnet. Somit wird keine Bahn zwischen benachbarten der Dämpfungsgräben TD gebildet, entlang der Ladungsträger passieren. Eine Bahn, entlang der Ladungsträger passieren, wird nur zwischen dem Gate-Graben TG und dem Dämpfungsgraben TD entsprechend ausgebildet, wodurch der Strompfad einer höheren Dichte zwischen dem Gate-Graben TG und dem Dämpfungsgraben TD erzeugt wird.
  • 6 zeigt eine Ladungsträgerkonzentration von Elektronen, eine Ladungsträgerkonzentration von Löchern und eine Dotierungskonzentration in einem EIN-Zustand im Sinne einer Tiefe X in jeder von einer Richtung D (3) des Arbeitsbeispiels, einer Richtung des Vergleichsbeispiels 1 korrespondierend zu der Richtung D (3) und einer Richtung E eines Vergleichsbeispiels 2. Das Vergleichsbeispiel 2 ist ein IGBT 800Z (11) eines planaren Typs und nicht eines Graben-Typs. Diese Ladungsträgerkonzentrationsverteilungen zeigen, dass in einem Bereich von der n+-Emitterschicht 5 zu der n–-Driftschicht 1 auf einer flachen Seite (im Wesentlichen die linke Hälfte der Zeichnung) eine Ladungsträgerkonzentration des Arbeitsbeispiels höher ist als diejenigen der Vergleichsbeispiele 1 und 2.
  • Wie aus diesen Ergebnissen verstanden wird, wird berücksichtigt, dass eine erhöhte Störstellenkonzentration in der n–-Driftschicht 1 in einem EIN-Zustand gemäß dem Arbeitsbeispiel zur Reduzierung einer EIN-Spannung eines IGBTs beiträgt.
  • 7 zeigt ein Verhältnis zwischen einer Kollektor-Emitter-Spannung VCE und einer Kollektorstromdichte JC sowohl in dem Arbeitsbeispiel (durchgehende Linie) als auch dem Vergleichsbeispiel 2 (strich-punktierte Linie) und einem Vergleichsbeispiel 3 (gestrichelte Linie). Das Vergleichsbeispiel 3 ist ein IGBT, in welchem alle Gräben aus den Gate-Gräben TG mit dem Grabenabstand WTP dazwischen ohne den Dämpfungsgraben TD ausgebildet sind (3). Gemäß dem Arbeitsbeispiel (durchgehende Linie) fungiert der vorstehend genannte Mechanismus, der mit Bezug auf 5 und 6 beschrieben ist, um eine EIN-Spannung (eine Sättigungsspannung VCE(sat) mit einer bewerteten Stromdichte JC(rated)) zu reduzieren. Zusätzlich reduziert gemäß dem Arbeitsbeispiel das Vorhandensein des Dämpfungsgrabens TD die Anzahl der Gate-Gräben TG verglichen mit dem Vergleichsbeispiel 3 entsprechend. Dies reduziert eine wirksame Gate-Breite pro Einheitsfläche in einer Draufsicht (in dem Ansichtsbereich von 2D).
  • Eine Ersatzschaltung eines IGBTs, während der IGBT einen EIN-Zustand einnimmt, kann durch Verwenden einer Serienschaltung einer pn-Diode und eines MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) abgebildet werden. Ein Sättigungsbereich der Ausgangseigenschaften des IGBTs (rechter Bereich in dem Diagramm von 7) wird durch Verwenden der folgenden Formel ausgedrückt, die einen Sättigungsstrom IC des MISFETs zeigt:
  • Formel 1
    • IC = 1 / 2W / LμeffC0X(VGE – VGE(th))2 wobei W eine Gate-Breite ist, L eine Kanallänge ist, μeff eine effektive Mobilität ist, C0X die Kapazität einer Gate-Isolierungsschicht ist, VGE eine Gate-Emitter-Spannung ist und VGE(th) eine Schwellenwertspannung ist. Der Sättigungsstrom IC wird mit der Reduzierung der Gate-Breite W reduziert.
  • Wie vorstehend beschrieben, ist eine wirksame Gate-Breite in dem Arbeitsbeispiel kleiner als in dem Vergleichsbeispiel 3. Als eine Folge wird eine Sättigungsstromdichte JC(sat) reduziert, während der IGBT kurzgeschlossen wird. Wie daraus verstanden wird, ist das Arbeitsbeispiel eine Leistungshalbleitervorrichtung, die sowohl eine Reduzierung der EIN-Spannung VCE(sat) als auch eine Reduzierung der Sättigungsstromdichte JC(sat) erzielt.
  • Die Wirksamkeit dieser Ausführungsform von einem anderen Aspekt wird als Nächstes beschrieben. 8 zeigt ein Verhältnis eines Dämpfungsgraben-Kondensatorverhältnisses zu jedem von der Sättigungsstromdichte JC(sat), der EIN-Spannung VCE(sat), einer maximalen Unterbrechungs-Gate-Spannungspulsbreite tw, und einer maximalen Unterbrechungsenergiedichte ESC in einem kurzgeschlossenen Zustand gemäß dem Arbeitsbeispiel, welches eine Durchbruchspannung der 4500-V-Klasse aufweist. Die maximale Unterbrechungsenergiedichte ESC wird durch Integrieren des Produkts der Sättigungsstromdichte JC(sat) und der Kollektor-Emitter-Spannung VCE während eines Unterbrechungsvorgangs über die Zeit erhalten. Das Dämpfungsgraben-Kondensatorverhältnis ist ein Verhältnis der Anzahl von Dämpfungsgräben TD zu der Gesamtzahl der Gate-Gräben TG und der Dämpfungsgräben TD in einer Einheitszelle. In dem Fall von 2D bilden zum Beispiel ein Gate-Graben TG und sieben Dämpfungsgräben TD eine Einheitszelle. Somit ist das Dämpfungsgraben-Kondensatorverhältnis als {7/(1 + 7)} × 100 = 87,5(%) bestimmt. Die maximale Unterbrechungs-Gate-Spannungspulsbreite tw und die maximale Unterbrechungsenergiedichte ESC sind Anzeichen für die Leistungsfähigkeit eines IGBTs, während der IGBT kurzgeschlossen wird.
  • Gemäß dem Arbeitsbeispiel kann eine wirksame Gate-Breite pro Einheitsfläche einer Vorrichtung unter Verwendung des Dämpfungsgraben-Kondensatorverhältnisses angepasst werden. Insbesondere wird eine wirksame Gate-Breite pro Einheitsfläche durch Erhöhen dieses Verhältnisses reduziert. Eine Eigenschaft, um sowohl eine niedrige VCE(sat) als auch eine niedrige JC(sat) zu erzielen, hängt von dem Dämpfungsgraben-Kondensatorverhältnis ab. Somit hängt auch ein Index für die Leistungsfähigkeit eines IGBT, während der IGBT kurzgeschlossen ist, von dem Dämpfungsgraben-Kondensatorverhältnis ab. Mit einer Erhöhung des Dämpfungsgraben-Kondensatorverhältnisses tendiert der Index für die Leistungsfähigkeit des IGBTs, während der IGBT kurzgeschlossen ist, dazu, zu steigen. Die EIN-Spanung VCE(sat) wird mit der Erhöhung des Dämpfungsgraben-Kondensatorverhältnisses reduziert. Dies geschieht aus dem Grund, dass, weil das Dämpfungsgraben-Kondensatorverhältnis ansteigt, eine Ladungsträgerkonzentration in dem Bereich von der n+-Emitterschicht 5 in Richtung der n–-Driftschicht 1 in dem IGBT 800 ansteigt (im Wesentlichen die linke Hälfte in dem Diagramm von 6), wie in 5 und 6 gezeigt. Wie aus dem Vorstehenden verstanden wird, wird gemäß dieser Ausführungsform durch geeignetes Festlegen des Dämpfungsgraben-Kondensatorverhältnisses eine Leistungshalbleitervorrichtung erhalten, die sowohl eine niedrige VCE(sat) als auch eine niedrige JC(sat) erzielt.
  • Bezug nehmend auf 9 kann die EIN-Spannung VCE(sat) auch durch Reduzieren des Grabenabstands WTP (3) reduziert werden. Eine Reduzierung von WTP reduziert VCE(sat), weil sie eine Ladungsträgerkonzentration auf einer Emitterseite (linke Seite von 6) reduziert, wie in 6 gezeigt.
  • 10 zeigt ein Ausgleichsverhältnis zwischen der EIN-Spannung VCE(sat) und dem Abschaltverlust EOFF sowohl in dem Arbeitsbeispiel (durchgehende Linie) als auch dem Vergleichsbeispiel 2 (gestrichelte Linie) von 11. Ein Gesamtverlust, der bestimmt wird, wenn ein IGBT arbeitet, hängt sowohl von der EIN-Spannung VCE(sat) als auch von dem Abschaltverlust EOFF ab. Der Gesamtverlust wird mit einer Reduzierung der jeweiligen Werte der EIN-Spannung VCE(sat) und des Abschaltverlustes EOFF reduziert. Wie aus 10 zu sehen ist, wird das vorstehend genannte Ausgleichsverhältnis gemäß dem Arbeitsbeispiel verglichen mit dem Vergleichsbeispiel 2, das zu dem planaren IGBT korrespondiert, nennenswert verbessert.
  • Zusammengefasst ist diese Ausführungsform in der Lage, einen Index für die Leistungsfähigkeit eines IGBT zu verbessern, während der IGBT kurzgeschlossen wird, wie unter Bezugnahme auf 8 beschrieben, während sie in der Lage ist, einen Gesamtverlust durch Verbessern des Ausgleichsverhältnisses zwischen der EIN-Spannung VCE(sat) und dem Abschaltverlust EOFF zu reduzieren, wie unter Bezugnahme auf 10 beschrieben.
  • In der vorstehend genannten Ausführungsform kann die Gate-Verbindung 23G (2C) weggelassen sein. In diesem Fall kann die Mehrzahl von Gate-Elektroden 22 (2C), die in den korrespondierenden der Mehrzahl von Gate-Gräben TG (2D) vorgesehen sind, durch den Gate-Kontakt 28G (2E) des Oberflächen-Gate-Verdrahtungsteils 28 miteinander verbunden sein. Die Kondensatorverbindung 23D (2C) kann weggelassen sein. In diesem Fall kann die Mehrzahl von Kondensatorelektroden 23 (2C), die in korrespondierenden der Mehrzahl von Dämpfungsgräben TD (2D) vorgesehen sind, durch den Dämpfungskontakt 13D (2E) miteinander verbunden sein.
  • Die n-Schicht 24 kann von dem ”ersten Bereich” weggelassen sein, welcher die n–-Driftschicht 1 und die n-Schicht 24 (3 und 4) aufweist. In diesem Fall kann die p-Basisschicht 8 direkt auf der n–-Driftschicht 1 vorgesehen sein.
  • Die Emitterelektrode 13 (3 und 4) kann eine mehrlagige Struktur aufweisen. Zum Beispiel kann die Emitterelektrode 13 eine Sperrmetallschicht oder eine ohmsche Kontaktschicht aufweisen, die auf einer dem Substrat zugewandten Seite vorgesehen ist.
  • Der IGBT 800 dieser Ausführungsform ist insbesondere für eine hohe Durchbruchspannung in einer Klasse von etwa 3300 bis etwa 6500 V geeignet. Der Pegel einer Durchbruchspannung einer Leistungshalbleitervorrichtung ist jedoch nicht besonders eingeschränkt.
  • Ein Halbleitermaterial für das Substrat SB ist nicht auf Silizium (Si) beschränkt. Das Substrat SB kann auch aus einem Material mit breiter Bandlücke wie zum Beispiel Siliziumkarbid (SiC) oder Galliumnitrid (GaN) bestehen. Der n-Typ und der p-Typ, die jeweils als die erste und zweite Leitfähigkeitsart beschrieben sind, können alternativ jeweils die zweite und die erste Leitfähigkeitsart sein.
  • Die Ausführungsform der vorliegenden Erfindung kann innerhalb des Gültigkeitsumfangs der Erfindung modifiziert oder ausgelassen werden, wo es angemessen ist. Obwohl die Erfindung detailliert gezeigt und beschrieben worden ist, ist die vorstehende Beschreibung in allen Aspekten darstellend und nicht einschränkend. Es ist daher verständlich, dass zahlreiche Modifikationen und Variationen entworfen werden können, ohne den Gültigkeitsumfang der Erfindung zu verlassen.
  • Bezugszeichenliste
    • 1
    n–-Driftschicht (erster Bereich)
    2
    n-Pufferschicht
    3
    p-Kollektorschicht
    4
    Kollektorelektrode (erste Hauptelektrode)
    5
    n+-Emitterschicht (dritter Bereich)
    6
    p+-Schicht
    8
    p-Basisschicht (zweiter Bereich)
    10
    Grabenisolierungsschicht
    12
    Zwischenlagenisolierungsschicht
    12D
    Dämpfungsgrabenflächen-Kontaktbohrung (zweite Kontaktbohrung)
    12G
    Gate-Kontaktbohrung (dritte Kontaktbohrung)
    12T
    MOS-Flächen-Kontaktbohrung (erste Kontaktbohrung)
    13
    Emitterelektrode (zweite Hauptelektrode)
    13D
    Dämpfungskontakt
    13T
    MOS-Flächen-Kontakt
    15
    Passivierungsschicht
    22
    Gate-Elektrode
    22G
    Gate-Verbindung
    23
    Kondensatorelektrode
    23D
    Kondensatorverbindung
    23G
    Gate-Verbindung
    24
    n-Schicht
    28
    Oberflächen-Gate-Verdrahtungsteil
    28G
    Gate-Kontakt
    29
    Gate-Kontaktstelle
    800
    IGBT (Leistungshalbleitervorrichtung
    A1 bis A3
    Abschnitte (erster bis dritter Abschnitt)
    DX
    Richtung (eine Richtung)
    S1
    untere Oberfläche (erste Oberfläche)
    S2
    obere Oberfläche (zweite Oberfläche)
    SB
    Substrat (Halbleitersubstrat)
    TD
    Dämpfungsgraben (zweiter Graben)
    TG
    Gate-Graben (erster Graben)

Claims (5)

  1. Leistungshalbleitervorrichtung (800), aufweisend: ein Halbleitersubstrat (SB), das eine erste Oberfläche (S1) und eine zweite Oberfläche (S2) gegenüber der ersten Oberfläche aufweist, wobei das Halbleitersubstrat einen ersten Bereich (1, 24) mit einer ersten Leitfähigkeitsart, einen auf dem ersten Bereich vorgesehenen zweiten Bereich (8) mit einer zweiten von der ersten Leitfähigkeitsart verschiedenen Leitfähigkeitsart und einen auf dem zweiten Bereich vorgesehenen und in der zweiten Oberfläche angeordneten dritten Bereich (5) mit der ersten Leitfähigkeitsart aufweist, wobei die zweite Oberfläche mit einer Mehrzahl von ersten Gräben (TG) und einer Mehrzahl von zweiten Gräben (TD) versehen ist, wobei die ersten Gräben dem ersten bis dritten Bereich gegenüberliegen; eine erste Hauptelektrode (4), die auf der ersten Oberfläche des Halbleitersubstrats vorgesehen ist; eine Grabenisolierungsschicht (10), die die ersten Gräben und die zweiten Gräben des Halbleitersubstrats bedeckt; eine Gate-Elektrode (22), die Teile in den ersten Gräben mit der Grabenisolierungsschicht dazwischen eingebettet aufweist; eine Kondensatorelektrode (23), die Teile in den zweiten Gräben mit der Grabenisolierungsschicht dazwischen eingebettet aufweist; eine Zwischenlagenisolierungsschicht (12), die auf der zweiten Oberfläche vorgesehen ist und eine erste Kontaktbohrung (12T) und eine zweite Kontaktbohrung (12D) aufweist; eine zweite Hauptelektrode (13), die auf der Zwischenlagenisolierungsschicht vorgesehen ist, den dritten Bereich durch die erste Kontaktbohrung berührt und die Kondensatorelektrode durch die zweite Kontaktbohrung berührt, wobei die zweite Oberfläche des Halbleitersubstrats einen ersten Abschnitt (A1) in einer Richtung (DX) auf der zweiten Oberfläche und einen zweiten Abschnitt (A2) nach dem ersten Abschnitt in Richtung der ersten Richtung aufweist, jeder der ersten Gräben und jeder der zweiten Gräben den ersten Abschnitt in der einen Richtung durchquert, und bezüglich des ersten und zweiten Abschnitts die erste Kontaktbohrung nur in dem ersten Abschnitt angeordnet ist und die zweite Kontaktbohrung nur in dem zweiten Abschnitt angeordnet ist.
  2. Leistungshalbleitervorrichtung gemäß Anspruch 1, wobei die zweite Oberfläche des Halbleitersubstrats einen dritten Abschnitt (A3) nach dem zweiten Abschnitt in Richtung der einen Richtung aufweist, die ersten Gräben sich von dem ersten Abschnitt durch den zweiten Abschnitt in den dritten Abschnitt erstrecken, und die zweiten Gräben jeweils ein in dem zweiten Abschnitt angeordnetes Endteil aufweisen.
  3. Leistungshalbleitervorrichtung gemäß Anspruch 2, wobei die Zwischenlagenisolierungsschicht eine dritte Kontaktbohrung (12G) aufweist, die in dem dritten Abschnitt angeordnet ist, die Leistungshalbleitervorrichtung weiter ein Gate-Verdrahtungsteil aufweist, das auf der Zwischenlagenisolierungsschicht vorgesehen ist und die Gate-Elektrode durch die dritte Kontaktbohrung berührt.
  4. Leistungshalbleitervorrichtung gemäß Anspruch 1, wobei die Kondensatorelektrode eine Kondensatorverbindung (23D) aufweist, durch welche Teile der Kondensatorelektrode, die in mindestens zwei benachbarten der zweiten Gräben eingebettet sind, miteinander verbunden sind.
  5. Leistungshalbleitervorrichtung gemäß Anspruch 4, wobei die zweite Kontaktbohrung auf der Kondensatorverbindung angeordnet ist.
DE112014006158.1T 2014-01-14 2014-01-14 Leistungshalbleitervorrichtung Withdrawn DE112014006158T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/050415 WO2015107614A1 (ja) 2014-01-14 2014-01-14 電力用半導体装置

Publications (1)

Publication Number Publication Date
DE112014006158T5 true DE112014006158T5 (de) 2016-11-03

Family

ID=53542539

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006158.1T Withdrawn DE112014006158T5 (de) 2014-01-14 2014-01-14 Leistungshalbleitervorrichtung

Country Status (6)

Country Link
US (1) US20160240640A1 (de)
JP (1) JPWO2015107614A1 (de)
KR (1) KR20160098385A (de)
CN (1) CN105917469A (de)
DE (1) DE112014006158T5 (de)
WO (1) WO2015107614A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7355526B2 (ja) * 2019-05-28 2023-10-03 ローム株式会社 半導体装置
JP7468413B2 (ja) 2021-03-15 2024-04-16 三菱電機株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1353385B1 (de) * 2001-01-19 2014-09-24 Mitsubishi Denki Kabushiki Kaisha Halbleiteranordnung
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
JP5973730B2 (ja) * 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ

Also Published As

Publication number Publication date
CN105917469A (zh) 2016-08-31
KR20160098385A (ko) 2016-08-18
JPWO2015107614A1 (ja) 2017-03-23
WO2015107614A1 (ja) 2015-07-23
US20160240640A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007057222B4 (de) Transistor mit isoliertem Gate
DE102007008568B4 (de) Halbleitervorrichtung mit IGBT und Diode
DE112014006606B4 (de) Leistungshalbleitereinheit
DE112013000677B4 (de) Halbleitervorrichtung
DE60028850T2 (de) Bipolartransistor mit isoliertem Gate
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102016205111B4 (de) Halbleiteranordnung mit einem IGBT und einer Freilaufdiode
DE102015221061A1 (de) Halbleitervorrichtung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102012204420A1 (de) Halbleitervorrichtung
DE102008023316A1 (de) Halbleitereinrichtung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE112013002767T5 (de) Halbleitervorrichtung
DE112014006692B4 (de) Halbleiteranordnung
CH698373B1 (de) Halbleitervorrichtung.
DE112014006289T5 (de) Leistungshalbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE112011100533T5 (de) Halbleitervorrichtung
DE112013004146T5 (de) Halbleitervorrichtung
DE112015001353T5 (de) Halbleitervorrichtung
DE102013219499A1 (de) Halbleitervorrichtung
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee