DE112015001353T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112015001353T5
DE112015001353T5 DE112015001353.9T DE112015001353T DE112015001353T5 DE 112015001353 T5 DE112015001353 T5 DE 112015001353T5 DE 112015001353 T DE112015001353 T DE 112015001353T DE 112015001353 T5 DE112015001353 T5 DE 112015001353T5
Authority
DE
Germany
Prior art keywords
type
conductivity type
region
area
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112015001353.9T
Other languages
English (en)
Inventor
Yuma Kagata
Nozomu Akagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112015001353T5 publication Critical patent/DE112015001353T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung mit einem SJ-Aufbau beschränkt einen Anstieg von Erholrauschen und eine Stoßspannung unter Verringerung eines Ausgangskapazitätsverlusts. Die Halbleitervorrichtung enthält einen Bereich (6) eines ersten Leitfähigkeitstyps, der für wenigstens einen Säulenbereich (3) eines zweiten Leitfähigkeitstyps vorgesehen ist, und eine Halbleiterschicht (4), welche auf dem Säulenbereich (3) des zweiten Leitfähigkeitstyps angeordnet ist. Der Bereich des ersten Leitfähigkeitstyps hat einen Nichtverarmungsschichtbereich, wenn eine Spannung zwischen einer ersten Elektrode (13) und einer zweiten Elektrode (12) 0 ist. Wenn die Spannung zwischen der ersten Elektrode (13) und der zweiten Elektrode (12) eine bestimmte Spannung ist, geraten eine Verarmungsschicht (14), welche an Grenzflächen zwischen einem Säulenbereich (2) eines ersten Leitfähigkeitstyps und dem Säulenbereich (3) des zweiten Leitfähigkeitstyps sowie dem Säulenbereich (2) des ersten Leitfähigkeitstyps und der Schicht (4) des zweiten Leitfähigkeitstyps ausgebildet wird, und eine Verarmungsschicht (14), welche zwischen dem Bereich (6) des ersten Leitfähigkeitstyps und einer Grenzfläche eines Bereichs ausgebildet wird, der mit dem Bereich (6) des ersten Leitfähigkeitstyps vorgesehen ist, in Verbindung miteinander.

Description

  • QUERVERWEIS AUF ZUGEHÖRIGE ANMELDUNGEN
  • Diese Anmeldung basiert auf der japanischen Patentanmeldung Nr. 2014-58060 vom 20. März 2014 und der japanischen Patentanmeldung Nr. 2014-256396 vom 18. Dezember 2014; auf die dortigen Offenbarungsgehalte wird hier vollinhaltlich Bezug genommen.
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einer Super-Junction-Struktur (nachfolgend als SJ-Struktur bezeichnet), in welcher Säulenbereiche vom N-Typ als Driftbereiche und Säulenbereiche vom P-Typ angeordnet sind.
  • STAND DER TECHNIK
  • Eine Halbleitervorrichtung mit einer SJ-Struktur, in der Säulenbereiche vom N-Typ als Driftbereiche und Säulenbereiche vom P-Typ so angeordnet sind, dass sie einander wiederholt abwechseln, wurde vorgeschlagen (siehe beispielsweise Patentliteratur 1). Genauer gesagt, bei der vorgeschlagenen Halbleitervorrichtung wird auf der SJ-Struktur eine Basisschicht vorgesehen und eine Sourceschicht wird als Oberflächenschichtabschnitt der Basisschicht vorgesehen. Ein Graben ist vorgesehen, der die Sourceschicht und die Basisschicht bis zum Säulenbereich vom N-Typ durchtritt, und ein Gateisolationsfilm und eine Gateelektrode sind aufeinanderfolgend in dem Graben angeordnet.
  • Eine Sourceelektrode zur elektrischen Verbindung mit der Sourceschicht und der Basisschicht ist auf der Basisschicht angeordnet und eine Drainelektrode zur elektrischen Verbindung mit einer Drainschicht ist auf der Drainschicht angeordnet.
  • Die Säulenbereiche vom P-Typ und die Säulenbereiche vom N-Typ haben gleiche Säulenbreite und die gleiche Verunreinigungskonzentration, um eine Ladungsbalance aufrechtzuerhalten.
  • DRUCKSCHRIFTLICHER STAND DER TECHNIK
  • PATENTLITERATUR
    • Patentliteratur 1: JP 2009-200300 A
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Bei der oben beschriebenen Halbleitervorrichtung ist jedoch das Potenzial im Säulenbereich vom P-Typ gleich einem Sourcepotenzial (Potenzial der Basisschicht), und damit wird eine Drain-Source-Kapazität größer. Folglich kann möglicherweise ein Ausgangskapazitätsverlust erhöht werden, der zu Schaltverlusten führt.
  • Weiterhin findet bei der oben beschriebenen Halbleitervorrichtung kaum eine Erholung statt, wenn sich ein Diodenbetrieb vom Zustand EIN zum Zustand AUS ändert, da Ladungsträger, die sich im Säulenbereich vom P-Typ und im Säulenbereich vom N-Typ angesammelt haben, abrupt von der Sourceelektrode über den Säulenbereich vom P-Typ entnommen werden. Somit können möglicherweise ein Erholrauschen und eine Stoßspannung zunehmen.
  • Mit Blick auf das Voranstehende hat die vorliegende Erfindung zur Aufgabe, den Anstieg von Erholrauschen und eine Stoßspannung zu begrenzen, wobei Ausgangskapazitätsverluste in einer Halbleitervorrichtung mit einer SJ-Struktur verringert sind.
  • Eine Halbleitervorrichtung gemäß einem ersten Aspekt der vorliegenden Erfindung enthält ein Halbleitersubstrat mit einer Halbleiterschicht eines ersten Leitfähigkeitstyps oder zweiten Leitfähigkeitstyps, einen Säulenbereich eines ersten Leitfähigkeitstyps, der auf der Halbleiterschicht angeordnet ist, einen Säulenbereich eines zweiten Leitfähigkeitstyps, der auf der Halbleiterschicht angeordnet ist und zusammen mit dem Säulenbereich vom ersten Leitfähigkeitstyp eine SJ-Struktur bildet, und eine Schicht vom zweiten Leitfähigkeitstyp auf dem Säulenbereich vom ersten Leitfähigkeitstyp und dem Säulenbereich vom zweiten Leitfähigkeitstyp. Die Halbleitervorrichtung erlaubt einen Stromfluss zwischen einer ersten Elektrode, die elektrisch mit der Halbleiterschicht verbunden ist, und einer zweiten Elektrode, die elektrisch mit der Schicht vom zweiten Leitfähigkeitstyp verbunden ist.
  • Die Halbleitervorrichtung enthält weiterhin einen Bereich vom ersten Leitfähigkeitstyp für wenigstens entweder den Säulenbereich vom zweiten Leitfähigkeitstyp oder eine Halbleiterschicht, welche auf dem Säulenbereich vom zweiten Leitfähigkeitstyp liegt. Der Bereich vom ersten Leitfähigkeitstyp hat einen verarmungsfreien Schichtbereich, wenn eine Spannung zwischen der ersten Elektrode und der zweiten Elektrode 0 ist. Wenn die Spannung zwischen der ersten Elektrode und der zweiten Elektrode eine bestimmte Spannung ist, gelangen eine Verarmungsschicht, welche an Grenzflächen zwischen dem Säulenbereich vom ersten Leitfähigkeitstyp und dem Säulenbereich vom zweiten Leitfähigkeitstyp sowie dem Säulenbereich vom ersten Leitfähigkeitstyp und der Schicht vom zweiten Leitfähigkeitstyp gebildet ist, und eine Verarmungsschicht, die zwischen dem Bereich vom ersten Leitfähigkeitstyp und einer Grenzfläche eines Bereichs, der mit dem Bereich vom ersten Leitfähigkeitstyp versehen ist, gebildet ist, in Verbindung miteinander.
  • Aufgrund der obigen Ausgestaltung kann der Bereich vom zweiten Leitfähigkeitstyp in einem potenzialfreien Zustand sein, da die Verarmungsschicht, die an den Grenzflächen zwischen dem Säulenbereich vom ersten Leitfähigkeitstyp und dem Säulenbereich vom zweiten Leitfähigkeitstyp sowie dem Säulenbereich vom ersten Leitfähigkeitstyp und der Schicht vom zweiten Leitfähigkeitstyp gebildet ist, und die Verarmungsschicht, die zwischen dem Bereich vom ersten Leitfähigkeitstyp und einer Grenzfläche eines Bereichs, der mit dem Bereich vom ersten Leitfähigkeitstyp versehen ist, gebildet ist, in Verbindung miteinander gelangen. Folglich kann eine Drain-Source-Kapazität kleiner sein und somit lässt sich ein Ausgangskapazitätsverlust verringern.
  • Der Bereich vom ersten Leitfähigkeitstyp ist für wenigstens entweder den Säulenbereich vom zweiten Leitfähigkeitstyp oder die Halbleiterschicht vorgesehen, welche an dem Säulenbereich vom zweiten Leitfähigkeitstyp liegt. Somit dient der Bereich vom ersten Leitfähigkeitstyp als eine Barriere, wenn sich ein Diodenbetrieb vom Zustand EIN zum Zustand AUS ändert, und Ladungsträger innerhalb des Säulenbereichs vom ersten Leitfähigkeitstyp und des Säulenbereichs vom zweiten Leitfähigkeitstyp werden von der zweiten Elektrode über den Säulenbereich vom zweiten Leitfähigkeitstyp entnommen. Somit hat die Halbleitervorrichtung ein weiches Erholverhalten, bei dem Ladungsträger moderat in die zweite Elektrode entnommen werden. Folglich lassen sich ein Anstieg von Erholrauschen und eine Stoßspannung begrenzen.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung kann die Halbleitervorrichtung des ersten Aspekts so ausgestaltet werden, dass, wenn die Spannung zwischen der ersten Elektrode und der zweiten Elektrode 0 ist, dann eine Verarmungsschicht, die an den Grenzflächen zwischen dem Säulenbereich des ersten Leitfähigkeitstyps und dem Säulenbereich des zweiten Leitfähigkeitstyps sowie dem Säulenbereich des ersten Leitfähigkeitstyps und der Schicht des zweiten Leitfähigkeitstyps gebildet ist, und die Verarmungsschicht, die zwischen dem Bereich des ersten Leitfähigkeitstyps und der Grenzfläche des Bereichs mit dem Bereich des ersten Leitfähigkeitstyps gebildet ist, miteinander in Verbindung gebracht werden.
  • Aufgrund der obigen Ausgestaltung kann eine Drain-Source-Kapazität, wenn die Spannung zwischen der ersten Elektrode und der zweiten Elektrode 0 ist, d. h. im Zustand AUS, wo kein Strom zwischen der ersten Elektrode und der zweiten Elektrode fließt, kleiner sein (siehe 5). Folglich lässt sich eine Schwankung der Drain-Source-Kapazität, wenn die Halbleitervorrichtung vollständig verarmt ist, verringern, und damit können das Auftreten von Schaltstörungen und eine Gate-Fehlfunktion eingeschränkt werden.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung kann die Halbleitervorrichtung des ersten oder zweiten Aspekts so gestaltet werden, dass ein Ladungsbetrag pro Flächeneinheit des Bereichs des ersten Leitfähigkeitstyps 2.0 × 10–8 C/cm2 oder mehr beträgt (siehe 9). Aufgrund dieser Ausgestaltung lässt sich Ausgangskapazitätsverlust verringern.
  • Gemäß einem vierten Aspekt der vorliegenden Erfindung kann die Halbleitervorrichtung nach einem der ersten bis dritten Aspekte so ausgestaltet werden, dass ein Ladungsbetrag pro Flächeneinheit des Bereichs des ersten Leitfähigkeitstyps 3.0 × 10–7 C/cm2 oder weniger beträgt (siehe 8). Mit dem obigen Aufbau kann eine Abnahme der Durchbruchspannung beschränkt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die obigen und weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügte Zeichnung, in der:
  • 1 eine Schnittansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist;
  • 2 eine Ansicht ist, welche eine Überschusskonzentration in Tiefenrichtung eines Halbleitersubstrats zeigt;
  • 3A eine Ansicht ist, welche einen Zustand von Verarmungsschichten in der Halbleitervorrichtung von 1 zeigt;
  • 3B eine Ansicht ist, welche einen anderen Zustand von Verarmungsschichten in der Halbleitervorrichtung von 1 zeigt;
  • 3C eine Ansicht ist, welche noch einen anderen Zustand von Verarmungsschichten in der Halbleitervorrichtung von 1 zeigt;
  • 3D eine Ansicht ist, welche noch einen anderen Zustand von Verarmungsschichten in der Halbleitervorrichtung von 1 zeigt;
  • 4A eine Ansicht ist, welche einen Zustand von Verarmungsschichten in einer Halbleitervorrichtung eines Vergleichsbeispiels zeigt;
  • 4B eine Ansicht ist, die einen anderen Zustand der Verarmungsschichten in der Halbleitervorrichtung des Vergleichsbeispiels zeigt;
  • 4C eine Ansicht ist, welche noch einen anderen Zustand von Verarmungsschichten in der Halbleitervorrichtung des Vergleichsbeispiels zeigt;
  • 5 ein Simulationsergebnis zeigt, welches eine Beziehung zwischen einer Drain-Source-Spannung und einer Drain-Source-Kapazität angibt;
  • 6 ein Simulationsergebnis zeigt, das eine Beziehung zwischen der Dicke eines Bereichs vom N-Typ und einer Durchbruchspannung zeigt;
  • 7 ein Simulationsergebnis zeigt, welches eine Beziehung zwischen der Verunreinigungskonzentration des Bereichs vom N-Typ und einer Durchbruchspannung zeigt;
  • 8 ein Simulationsergebnis zeigt, das eine Beziehung zwischen einem Ladungsbetrag pro Flächeneinheit des Bereichs vom N-Typ und einer Durchbruchspannung zeigt;
  • 9 ein Simulationsergebnis zeigt, das eine Beziehung zwischen einem Ladungsbetrag pro Flächeneinheit des Bereichs vom N-Typ und einem Ausgangskapazitätsverlust zeigt;
  • 10 ein anderes Simulationsergebnis zeigt, das eine Beziehung zwischen einem Ladungsbetrag pro Flächeneinheit des Bereichs vom N-Typ und einem Ausgangskapazitätsverlust zeigt;
  • 11 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ist;
  • 12A eine Ansicht ist, welche einen Zustand von Verarmungsschichten in der Halbleitervorrichtung von 11 zeigt;
  • 12B eine Ansicht ist, welche einen anderen Zustand der Verarmungsschichten in der Halbleitervorrichtung von 11 zeigt;
  • 12C eine Ansicht ist, welche noch einen anderen Zustand der Verarmungsschichten in der Halbleitervorrichtung von 11 zeigt;
  • 12D eine Ansicht ist, welche noch einen anderen Zustand der Verarmungsschichten in der Halbleitervorrichtung von 11 zeigt;
  • 13 ein Simulationsergebnis zeigt, das eine Beziehung zwischen einer Drain-Source-Spannung und einer Drain-Source-Kapazität zeigt;
  • 14 eine Schnittansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung ist;
  • 15 eine Ansicht ist, die eine Beziehung zwischen einer Proportion einer Breite des Bereichs vom N-Typ zu einer Breite des Säulenbereichs vom P-Typ und einem Ausgangskapazitätsverlust zeigt;
  • 16 eine Schnittansicht einer Halbleitervorrichtung ist, bei der eine Breite des Bereichs vom N-Typ 100% oder mehr einer Breite des Säulenbereichs vom P-Typ beträgt;
  • 17 eine Ansicht ist, welche eine Beziehung zwischen einer Proportion einer Breite des Bereichs vom N-Typ in Beziehung zu einer Breite des Säulenbereichs vom P-Typ und einem Ausgangskapazitätsverlust zeigt;
  • 18 ein Simulationsergebnis zeigt, das eine Beziehung zwischen einer Änderung im Bereich vom N-Typ und einem Ausgangskapazitätsverlust zeigt;
  • 19 ein Simulationsergebnis zeigt, das eine Beziehung zwischen einer Änderung im Bereich vom N-Typ und einer Durchbruchspannung zeigt;
  • 20 eine Draufsicht auf einen Säulenbereich vom N-Typ, einen Säulenbereich vom P-Typ und einen Bereich vom N-Typ gemäß einer vierten Ausführungsform der vorliegenden Erfindung ist;
  • 21 ein Simulationsergebnis zeigt, das eine Beziehung zwischen einer Proportion einer Länge des Bereichs vom N-Typ in Längsrichtung in Beziehung zu einer Länge des Säulenbereichs vom P-Typ in Längsrichtung und einem Ausgangskapazitätsverlust zeigt;
  • 22 eine Schnittansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung ist;
  • 23 ein Simulationsergebnis zeigt, das eine Beziehung zwischen einer Drain-Source-Spannung und einer Drain-Source-Kapazität zeigt;
  • 24 eine Schnittansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung ist;
  • 25 ein Simulationsergebnis zeigt, welches eine Beziehung zwischen einer Drain-Source-Spannung und einer Drain-Source-Kapazität zeigt;
  • 26 eine Schnittansicht einer Halbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist;
  • 27A eine Draufsicht auf einen Säulenbereich vom N-Typ, einen Säulenbereich vom P-Typ und einen Bereich vom N-Typ gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung ist;
  • 27B eine Draufsicht auf einen Säulenbereich vom N-Typ, einen Säulenbereich vom P-Typ und einen Bereich vom N-Typ gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung ist;
  • 27C eine Draufsicht auf einen Säulenbereich vom N-Typ, einen Säulenbereich vom P-Typ und einen Bereich vom N-Typ gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung ist; und
  • 27D eine Draufsicht auf einen Säulenbereich vom N-Typ, einen Säulenbereich vom P-Typ und einen Bereich vom N-Typ gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung ist.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnung beschrieben. In den nachfolgenden jeweiligen Ausführungsformen erfolgt eine Beschreibung durch Bezeichnung gleicher oder äquivalenter Abschnitte mit gleichen Bezugszeichen.
  • (Erste Ausführungsform)
  • Eine erste Ausführungsform der vorliegenden Erfindung wird anhand der Zeichnung beschrieben. Die vorliegende Ausführungsform wird exemplarisch anhand einer Halbleitervorrichtung beschrieben, welche mit einem vertikalen MOSFET (Metalloxidhalbleiterfeldeffekttransistor) mit Grabengate ausgestattet ist.
  • Wie in 1 gezeigt, enthält die Halbleitervorrichtung eine Drainschicht 1 vom N+-Typ aus einem Siliziumsubstrat oder dergleichen, auf welcher ein Säulenbereich 2 vom N-Typ als Driftbereich und ein Säulenbereich 3 vom P-Typ ausgebildet sind, um die SJ-Struktur zu bilden. In der vorliegenden Ausführungsform sind der Säulenbereich 2 vom N-Typ und der Säulenbereich 3 vom P-Typ so angeordnet, dass sie sich in einer Richtung parallel zu einer Ebenenrichtung der Drainschicht 1 erstrecken (einer Richtung senkrecht zur Zeichenfläche von 1) und dass sie sich wiederholend in einer Richtung senkrecht zu der einen Richtung ausgerichtet sind (einer Richtung von rechts nach links in der Zeichenfläche von 1). Ein Halbleitersubstrat 5 wird gebildet, in dem eine Basisschicht 4 vom P+-Typ auf der SJ-Struktur ausgebildet wird.
  • Unter der Annahme, dass eine Ausrichtungsrichtung der Säulenbereiche 2 vom N-Typ und der Säulenbereiche 3 vom P-Typ eine Breitenrichtung ist, haben die Säulenbereiche 2 vom N-Typ und die Säulenbereiche 3 vom P-Typ gleiche Säulenbreiten und gleiche Verunreinigungskonzentrationen. Obgleich die Säulenbreite und die Verunreinigungskonzentration nicht bestimmten Einschränkungen unterliegen, beträgt bei der vorliegenden Ausführungsform die Säulenbreite 3 μm (Säulenabstand beträgt 6 μm) und die Verunreinigungskonzentration beträgt 8.0 × 1015 cm–3. Die Säulenbereiche 2 vom N-Typ und die Säulenbereiche 3 vom P-Typ sowie die Basisschicht 4 sind aus Silizium oder dergleichen.
  • Ein Bereich 6 vom N-Typ ist auf dem Säulenbereich 3 vom P-Typ angeordnet. In der vorliegenden Ausführungsform erstreckt sich der Bereich 6 vom N-Typ über die gesamte Oberfläche eines Oberflächenschichtabschnitts des Säulenbereichs 3 vom P-Typ. In 1 ist nur ein Säulenbereich 3 vom P-Typ gezeigt. Es versteht sich jedoch, dass in der Praxis eine Mehrzahl von Säulenbereichen 3 vom P-Typ vorgesehen ist. Auch ist der Bereich 6 vom N-Typ für jeden Säulenbereich 3 vom P-Typ vorgesehen. Das heißt, der Säulenbereich 6 vom N-Typ kann für jeden einzelnen der Säulenbereiche 3 vom P-Typ vorgesehen sein oder nur für einen der Säulenbereiche 3 vom P-Typ. Kurz gesagt, die Anzahl von Säulenbereichen 3 vom P-Typ mit dem Bereich 6 vom N-Typ hierauf kann nach Bedarf geändert werden. Ein bestimmter Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ wird nachfolgend beschrieben.
  • Eine Sourceschicht 7 vom N+-Typ mit höherer Verunreinigungskonzentration als der Säulenbereich 2 vom N-Typ ist an einem Oberflächenschichtabschnitt der Basisschicht 4 vorgesehen. Obgleich keine zeichnerische Darstellung vorliegt, kann eine Kontaktschicht vom P+-Typ mit höherer Verunreinigungskonzentration als die Basisschicht 4 auf dem Oberflächenschichtabschnitt der Basisschicht 4 vorgesehen sein.
  • Ein Graben 8, der die Sourceschicht 7 und die Basisschicht 4 zu dem Säulenbereich 2 vom N-Typ durchtritt, ist vorgesehen. In der vorliegenden Ausführungsform hat eine Mehrzahl von Gräben 8 eine Länge in Erstreckungsrichtung der Säulenbereiche 2 vom N-Typ und der Säulenbereiche 3 vom P-Typ (einer Richtung senkrecht zur Zeichenfläche von 1) als Längsrichtung, und sie liegen Seite an Seite mit gleichmäßigen Abständen ausgerichtet.
  • Ein Gateisolationsfilm 9 ist vorgesehen, um eine Oberfläche des Grabens 8 abzudecken, und eine Gateelektrode 10 aus dotiertem Polysilizium oder dergleichen befindet sich auf einer Oberfläche des Gateisolationsfilms 9, um den Graben 8 zu füllen. Somit ist eine Grabengatestruktur gebildet.
  • Ein Isolationszwischenfilm 11 befindet sich auf der Grabengatestruktur und der Basisschicht 4, um die Gateelektrode 10 abzudecken. Eine Sourceelektrode 12 befindet sich auf dem Isolationszwischenfilm 11. Die Sourceelektrode 12 ist elektrisch mit der Sourceschicht 7 und der Basisschicht 4 (der Kontaktschicht) über Kontaktöffnungen 11a in Verbindung, welche in dem Isolationszwischenfilm 11 ausgebildet sind. Weiterhin ist eine Drainelektrode 13 zur elektrischen Verbindung mit der Drainschicht 1 an der Drainschicht 1 an der entgegengesetzten Seite zur SJ-Struktur angeordnet.
  • Der Aufbau der Halbleitervorrichtung der vorliegenden Ausführungsform wurde soweit beschrieben. In der vorliegenden Ausführungsform entspricht der N-Typ einem ersten Leitfähigkeitstyp und der P-Typ entspricht einem zweiten Leitfähigkeitstyp. Die Drainschicht 1 entspricht einer Halbleiterschicht, der Säulenbereich 2 vom N-Typ entspricht einem Säulenbereich vom ersten Leitfähigkeitstyp, der Säulenbereich 3 vom P-Typ entspricht einem Säulenbereich vom zweiten Leitfähigkeitstyp, die Basisschicht 4 entspricht einer Schicht vom zweiten Leitfähigkeitstyp und der Bereich 6 vom N-Typ entspricht einem Bereich vom ersten Leitfähigkeitstyp. Die Sourceelektrode 12 entspricht einer zweiten Elektrode und die Drainelektrode 13 entspricht einer ersten Elektrode.
  • Wenn bei der Halbleitervorrichtung mit obigem Aufbau keine Gatespannung an der Gateelektrode 10 anliegt, wird grundsätzlich ein Kanal nicht in der Basisschicht 4 in einem Abschnitt in Kontakt mit dem Graben 8 gebildet. Wenn jedoch eine bestimmte Gatespannung an die Gateelektrode 10 angelegt wird, wird in der Basisschicht 4 in dem Abschnitt in Kontakt mit dem Graben 8 ein Kanal vom invertierten Leitfähigkeitstyp gebildet. Somit fließt ein Strom zwischen der Sourceelektrode 12 und der Drainelektrode 13 durch den Kanal.
  • Eine Ladungsbalance des Halbleitersubstrats 5 in der Halbleitervorrichtung der vorliegenden Ausführungsform wird unter Bezugnahme auf 2 beschrieben.
  • Wie beschrieben worden ist, haben die Säulenbereiche 2 vom N-Typ und die Säulenbereiche 3 vom P-Typ gleiche Säulenbreiten und gleiche Verunreinigungskonzentrationen. Somit ist gemäß 2 eine Überschusskonzentration des Halbleitersubstrats 5 in Dickenrichtung (Tiefenrichtung) in einem Abschnitt, wo die Basisschicht 4 vorgesehen ist, P-angereichert. Andererseits ist die Überschusskonzentration in der SJ-Struktur in einem Abschnitt N-angereichert, wo sich der Bereich 6 vom N-Typ befindet, und die Ladungen sind in der SJ-Struktur in einem Abschnitt ausbalanciert, wo der Bereich 6 vom N-Typ nicht vorgesehen ist. Die Überschusskonzentration ist an einem Abschnitt, wo die Drainschicht 1 vorgesehen ist, N-angereichert.
  • Bei der Halbleitervorrichtung mit obigem Aufbau werden, wenn eine Drain-Source-Spannung 0 V beträgt (Zustand AUS), wie in 3A gezeigt, Verarmungsschichten 14 an PN-Übergangsflächen zwischen der Basisschicht 4 und dem Säulenbereich 2 vom N-Typ sowie der Basisschicht 4 und dem Bereich 6 vom N-Typ, an einer PN-Übergangsfläche zwischen dem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ und an einer PN-Übergangsfläche zwischen dem Säulenbereich 3 vom P-Typ und dem Bereich 6 vom N-Typ gebildet. Das heißt, bei der vorliegenden Ausführungsform ist der Säulenbereich 3 vom P-Typ in einem potenzialfreien Zustand, wenn eine Drain-Source-Spannung 0 V beträgt, da die Basisschicht 4 und der Säulenbereich 3 vom P-Typ von den Verarmungsschichten 14 getrennt werden.
  • Hierbei verbinden sich beispielsweise die Verarmungsschicht 14, die an der PN-Übergangsfläche zwischen der Basisschicht 4 und dem Säulenbereich 2 vom N-Typ gebildet wird, und die Verarmungsschicht 14, die an der PN-Übergangsfläche zwischen der Basisschicht 4 und dem Bereich 6 vom N-Typ gebildet wird, miteinander. Weiterhin verbinden sich die Verarmungsschicht 14, die an der PN-Übergangsfläche zwischen dem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ gebildet wird, und die Verarmungsschicht 14, die an der PN-Übergangsfläche zwischen dem Säulenbereich 3 vom P-Typ und dem Bereich 6 vom N-Typ gebildet wird, miteinander.
  • Wenn zwischen Drain und Source eine niedrige Spannung angelegt wird, gelangt die Basisschicht 4 auf Sourcepotenzial, und der Säulenbereich 2 vom N-Typ und der Bereich 6 vom N-Typ gelangen auf Drainpotenzial. Hierbei dehnt sich gemäß 3B die Verarmungsschicht 14, die an den PN-Übergangsflächen zwischen der Basisschicht 4 und dem Säulenbereich 2 vom N-Typ sowie der Basisschicht 4 und dem Bereich 6 vom N-Typ gebildet wird, aus, und der Bereich 6 vom N-Typ wird mit der Verarmungsschicht 14 bedeckt, die sich ausgedehnt hat. Schließlich vereinigen sich die Verarmungsschicht 14, die an den PN-Übergangsflächen zwischen der Basisschicht 4 und dem Säulenbereich 2 vom N-Typ sowie der Basisschicht 4 und dem Bereich 6 vom N-Typ gebildet wurde, und die Verarmungsschicht 14, die an der PN-Übergangsfläche zwischen dem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ gebildet wurde, miteinander. Die Verarmungsschicht 14, die an der PN-Übergangsfläche zwischen dem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ gebildet wurde, ändert sich gemäß 3B in ihrem Zustand kaum.
  • Wenn die Drain-Source-Spannung höher wird, dehnt sich gemäß 3C die Verarmungsschicht 14, die an der PN-Übergangsfläche zwischen dem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ gebildet ist, aus. Hierbei ändert sich der Säulenbereich 3 vom P-Typ im potenzialfreien Zustand zu einem Potenzialzustand, der höher als das Sourcepotenzial ist, und hat nicht länger ein Potenzial gleich dem Sourcepotenzial. Wenn die Drain-Source-Spannung weiter ansteigt, bedecken gemäß 3D die sich ausdehnenden Verarmungsschichten 14 vollständig den Säulenbereich 3 vom P-Typ. Die Halbleitervorrichtung ist damit vollständig verarmt.
  • Wenn im Gegensatz hierzu in einem Vergleichsbeispiel, das eine Halbleitervorrichtung nach dem Stand der Technik ohne Bereich 6 vom N-Typ im Säulenbereich 3 vom P-Typ ist, eine Drain-Source-Spannung 0 V ist (Zustand AUS), wie in 4A gezeigt, wird die Verarmungsschicht 14 entlang der PN-Übergangsfläche zwischen dem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ gebildet. Hierbei liegt der Säulenbereich 3 vom P-Typ auf gleichem Potenzial wie die Basisschicht 4. Wenn eine niedrige Spannung zwischen Drain und Source anliegt, dehnt sich gemäß 4B die Verarmungsschicht 14, die entlang der PN-Übergangsfläche zwischen dem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ gebildet wird, aus. Wenn die Drain-Source-Spannung weiter ansteigt, ist gemäß 4C die Halbleitervorrichtung vollständig verarmt, da die sich ausdehnende Verarmungsschicht 14 den Säulenbereich 3 vom P-Typ vollständig abdeckt.
  • Wie beschrieben worden ist, kann bei der Halbleitervorrichtung der vorliegenden Ausführungsform der Säulenbereich 3 vom P-Typ im Zustand AUS in einem potenzialfreien Zustand sein. Folglich kann gemäß 5 eine Drain-Source-Kapazität kleiner sein, wenn die Drain-Source-Spannung 0 V (AUS) beträgt. Somit kann ein Ausgangskapazitätsverlust verringert werden. Bei der vorliegenden Ausführungsform ist ein Fall, bei dem eine Drain-Source-Spannung 0 V beträgt, in Entsprechung zu einem Fall, bei dem eine Spannung zwischen der ersten Elektrode und der zweiten Elektrode eine bestimmte Spannung ist.
  • Da eine Drain-Source-Kapazität kleiner sein kann, wenn eine Drain-Source-Spannung 0 V beträgt, wie durch die Pfeile A und B in 5 gezeigt, kann eine Schwankung der Drain-Source-Kapazität, wenn die Halbleitervorrichtung vollständig verarmt ist, verringert werden. Damit können das Auftreten von Schaltstörungen und eine Gate-Fehlfunktion eingeschränkt werden. 5 zeigt ein Simulationsergebnis, wenn eine Gate-Source-Spannung 0 V beträgt und eine Frequenz 1 MHz beträgt.
  • Bei der Halbleitervorrichtung mit obigem Aufbau hat ein Ladungsbetrag des Bereichs 6 vom N-Typ Einfluss auf eine Durchbruchspannung. Das heißt, gemäß 6 nimmt eine Durchbruchspannung ab, wenn die Dicke des Bereichs 6 vom N-Typ zunimmt. Genauer gesagt, in einem Fall, bei dem die Verunreinigungskonzentration des Bereichs 6 vom N-Typ 1.0 × 1016 cm–3 beträgt, beginnt eine Durchbruchspannung abzunehmen, wenn die Dicke des Bereichs 6 vom N-Typ 1 μm übersteigt. In Fällen, bei denen die Verunreinigungskonzentration des Bereichs 6 vom N-Typ 2.0 × 1016 cm–3 und 3.0 × 1016 cm–3 beträgt, beginnt eine Durchbruchspannung abzunehmen, wenn die Dicke des Bereichs 6 vom N-Typ 0.6 μm übersteigt.
  • Weiterhin nimmt gemäß 7 eine Durchbruchspannung ab, wenn die Verunreinigungskonzentration des Bereichs 6 vom N-Typ zunimmt. Genauer gesagt, in einem Fall, bei dem die Dicke des Bereichs 6 vom N-Typ 0.5 μm beträgt, beginnt eine Durchbruchspannung abzunehmen, wenn die Verunreinigungskonzentration höher als 3.0 × 1016 cm–3 wird. In Fällen, bei denen die Dicke des Bereichs 6 vom N-Typ 1 μm und 2 μ beträgt, beginnt eine Durchbruchspannung abzunehmen, wenn die Verunreinigungskonzentration höher als 1.0 × 1016 cm–3 wird.
  • Auf obige Weise hat ein Ladungsbetrag (Dicke und Verunreinigungskonzentration) des Bereichs 6 vom N-Typ Einfluss auf die Durchbruchspannung. Angenommen sei, dass ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ definiert werden kann durch Verunreinigungskonzentration × Dicke × Elementarladung. Dann lässt sich eine Beziehung zwischen Ladungsbetrag pro Flächeneinheit und Durchbruchspannung wie folgt beschreiben. Genauer gesagt, wie in 8 gezeigt, beginnt eine Durchbruchspannung abzunehmen, wenn ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ größer als 1.2 × 10–7 C/cm2 wird. Eine Durchbruchspannung ändert sich kaum, wenn ein Ladungsbetrag pro Flächeneinheit größer als 3.0 × 10–7 C/cm2 wird. Der Grund, warum sich die Durchbruchspannung kaum ändert, wenn der Ladungsbetrag pro Flächeneinheit größer als 3.0 × 10–7 C/cm2 wird, ist, dass der Ladungsbetrag pro Flächeneinheit zu groß ist, als dass der Bereich 6 vom N-Typ verarmt, und die Verarmungsschicht 14, die an der PN-Übergangsfläche zwischen Basisschicht 4 und Bereich 6 vom N-Typ gebildet wird, kann den Säulenbereich 3 vom P-Typ nicht erreichen, was bewirkt, dass die Durchbruchspannung auf einen maximalen Wert abnimmt.
  • 8 zeigt Fälle, bei denen die Verunreinigungskonzentration des Bereichs 6 vom N-Typ 1.0 bis 3.0 × 1016 cm–3 beträgt. Es sei jedoch festzuhalten, dass auch dann, wenn sich die Verunreinigungskonzentration des Bereichs 6 vom N-Typ ändert, ein Ladungsbetrag pro Flächeneinheit, bei dem eine Durchbruchspannung beginnt abzunehmen, und ein Ladungsbetrag pro Flächeneinheit, bei dem eine Durchbruchspannung minimal wird, sich kaum ändern.
  • Somit wird ein Ladungsbetrag pro Flächeneinheit im Bereich 6 vom N-Typ auf 3.0 × 10–7 C/cm2 oder darunter, bevorzugt auf 1.2 × 10–7 C/cm2 oder darunter gesetzt.
  • Wenn ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ zu klein ist, gelangt der Säulenbereich 3 vom P-Typ auf Sourcepotenzial, da der Bereich 6 vom N-Typ aufgrund eines eingebauten Potenzials vollständig verarmt, auch wenn eine Drain-Source-Spannung 0 V beträgt. Das heißt, wenn ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ zu niedrig ist, liegt ein Bereich, der nicht verarmt ist, d. h. ein nicht verarmter Schichtbereich, nicht mehr länger in dem Bereich 6 vom N-Typ vor, auch wenn eine Drain-Source-Spannung 0 V beträgt und sich der Säulenbereich 3 vom P-Typ nicht in einen potenzialfreien Zustand ändert. Wenn somit der Bereich 6 vom N-Typ vorgesehen ist, wird der Ausgangskapazitätsverlust geringfügig verringert. Um diesen Nachteil zu beseitigen, wird der Bereich 6 vom N-Typ auf einen Ladungsbetrag pro Flächeneinheit gesetzt, bei dem ein Nichtverarmungsschichtbereich vorhanden ist, wenn eine Drain-Source-Spannung 0 V beträgt. Genauer gesagt und wie in 9 gezeigt, da ein Ausgangskapazitätsverlust verringert wird, wenn ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ 2.0 × 10–8 C/cm2 oder mehr beträgt, wird ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ auf 2.0 × 10–8 C/cm2 oder höher gesetzt.
  • 9 zeigt einen Fall, bei dem eine Verunreinigungskonzentration des Bereichs 6 vom N-Typ 1.0 bis 3.0 × 1016 cm–3 beträgt. Es sei jedoch festzuhalten, dass ein Ladungsbetrag pro Flächeneinheit, bei dem die Abnahme des Ausgangskapazitätsverlusts beginnt, sich kaum ändert, auch wenn sich die Verunreinigungskonzentration des Bereichs 6 vom N-Typ ändert. 9 zeigt ein Simulationsergebnis, wenn eine Drain-Source-Spannung 400 V beträgt.
  • Aus den obigen Gründen wird ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ bei der vorliegenden Ausführungsform auf 2.0 × 10–8 C/cm2 oder darüber und auf 3.0 × 10–7 C/cm2 oder darunter gesetzt.
  • Bei der Halbleitervorrichtung mit obigem Aufbau kann eine Tiefe des Säulenbereichs 2 vom N-Typ und des Säulenbereichs 3 vom P-Typ (Dicke des Halbleitersubstrats 5) entsprechend einer benötigten Durchbruchspannung (Anwendungszweck) passend geändert werden. Wie jedoch in 10 gezeigt, wird ein Ausgangskapazitätsverlust verringert, wenn ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ auf 2.0 × 10–8 C/cm2 oder darüber unabhängig von der benötigten Durchbruchspannung erhöht wird. Kurz gesagt, ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ hängt nicht von einer Tiefe des Säulenbereichs 2 vom N-Typ und des Säulenbereichs 3 vom P-Typ ab.
  • Wie beschrieben wurde, kann bei der vorliegenden Ausführungsform, da der Bereich 6 vom N-Typ am Säulenbereich 3 vom P-Typ vorgesehen ist, der Säulenbereich 3 vom P-Typ in einem potenzialfreien Zustand sein, wenn eine Drain-Source-Spannung 0 V beträgt. Folglich kann eine Drain-Source-Kapazität kleiner sein, und somit lässt sich ein Ausgangskapazitätsverlust verringern.
  • Da eine Drain-Source-Kapazität kleiner sein kann, wenn eine Drain-Source-Spannung 0 V beträgt, kann eine Änderung der Drain-Source-Kapazität, wenn die Halbleitervorrichtung vollständig verarmt, verringert werden. Das Auftreten von Schaltstörungen und eine Gate-Fehlfunktion lassen sich somit beschränken.
  • Da der Bereich 6 vom N-Typ an dem Säulenbereich 3 vom P-Typ angeordnet ist, dient der Bereich 6 vom N-Typ als Barriere, wenn ein Diodenbetrieb sich vom Zustand EIN zum Zustand AUS ändert, und Ladungsträger innerhalb des Säulenbereichs 2 vom N-Typ und des Säulenbereichs 3 vom P-Typ werden von der Sourceelektrode 12 über den Säulenbereich 3 vom P-Typ entnommen. Somit hat die Halbleitervorrichtung ein weiches Erholverhalten, bei dem Ladungsträger moderat in die Sourceelektrode 12 entnommen werden. Somit lassen sich ein Anstieg von Erholrauschen und eine Stoßspannung beschränken.
  • Zusätzlich wird ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ auf 2.0 × 10–8 C/cm2 oder darüber gesetzt. Somit kann der Effekt an dem Ausgangskapazitätsverlust in zuverlässiger Weise erhalten werden.
  • Weiterhin wird ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom N-Typ auf 3.0 × 10–7 C/cm2 oder darunter gesetzt. Folglich kann eine Abnahme der Durchbruchspannung beschränkt werden.
  • (Zweite Ausführungsform)
  • Eine zweite Ausführungsform der vorliegenden Ausführungsform wird beschrieben. Im Gegensatz zur ersten Ausführungsform ist bei der vorliegenden Ausführungsform der Bereich 6 vom N-Typ an einer Basisschicht 4 angeordnet. Da mit Ausnahme des obigen Unterschieds die vorliegende Ausführungsform gleich der obigen ersten Ausführungsform ist, wird eine wiederholte Beschreibung weggelassen.
  • Bei der vorliegenden Ausführungsform ist gemäß 11 der Bereich 6 vom N-Typ an der Basisschicht 4 in einem Abschnitt vorgesehen, der auf einem Säulenbereich 3 vom P-Typ liegt. Hierbei hat der Bereich 6 vom N-Typ eine Breite (eine Länge in einer Richtung von rechts nach links in der Zeichenfläche von 11) von 2 μm, eine Dicke von 1 μm und eine Verunreinigungskonzentration von 2.0 × 1016 cm–3.
  • Bei der Halbleitervorrichtung mit obigem Aufbau gelangen, wenn eine Drain-Source-Spannung 0 V beträgt (Zustand AUS), wie in 12A gezeigt, eine Verarmungsschicht 14, welche an PN-Übergangsflächen zwischen einem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ sowie dem Säulenbereich 2 vom N-Typ und der Basisschicht 4 gebildet wird, und eine Verarmungsschicht 14, welche an PN-Übergangsflächen zwischen dem Bereich 6 vom N-Typ und dem Säulenbereich 3 vom P-Typ sowie dem Bereich 6 vom N-Typ und der Basisschicht 4 gebildet wird, nicht in Verbindung miteinander. Kurz gesagt, der Säulenbereich 3 vom P-Typ hat gleiches Potenzial wie die Basisschicht 4. Wenn eine bestimmte Spannung zwischen Drain und Source anliegt, wie in 12B gezeigt, gelangen die Verarmungsschicht 14 an der PN-Übergangsfläche zwischen dem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ sowie dem Säulenbereich 2 vom N-Typ und der Basisschicht 4 und die Verarmungsschicht 14 an den PN-Übergangsflächen zwischen dem Bereich 6 vom N-Typ und dem Säulenbereich 3 vom P-Typ sowie dem Bereich 6 vom N-Typ und der Basisschicht 4 in Verbindung miteinander. Somit sind Basisschicht 4 und Säulenbereich 3 vom P-Typ unterteilt, und der Säulenbereich 3 vom P-Typ geht in einen potenzialfreien Zustand.
  • Wenn eine Drain-Source-Spannung zunimmt, wie in 12C gezeigt, wird der Bereich 6 vom N-Typ mit den verbundenen Verarmungsschichten 14 bedeckt. Wenn die Drain-Source-Spannung weiter ansteigt, wie in 12D gezeigt, bedecken die miteinander verbundenen Verarmungsschichten 14 den Säulenbereich 3 vom P-Typ vollständig, und die Halbleitervorrichtung ist vollständig verarmt.
  • Wenn bei obiger Ausgestaltung gemäß 13 die Drain-Source-Spannung 0 V beträgt, ist, da der Säulenbereich vom P-Typ auf gleichem Potenzial wie die Basisschicht 4 ist, eine Drain-Source-Kapazität gleich einer Drain-Source-Kapazität einer Halbleitervorrichtung im Stand der Technik. Wenn jedoch eine bestimmte Spannung zwischen Drain und Source angelegt wird, gelangen die Verarmungsschicht 14 an den PN-Übergangsflächen zwischen Säulenbereich 2 vom N-Typ und Säulenbereich 3 vom P-Typ sowie Säulenbereich 2 vom N-Typ und Basisschicht 4 und die Verarmungsschicht 14 an den PN-Übergangsflächen zwischen Bereich 6 vom N-Typ und Säulenbereich 3 vom P-Typ sowie Bereich 6 vom N-Typ und Basisschicht 4 miteinander in Verbindung. Folglich geht der Säulenbereich 3 vom P-Typ in einen potenzialfreien Zustand (siehe 12B). In einem solchen Zustand kann eine Drain-Source-Kapazität kleiner sein, und damit lassen sich Ausgangskapazitätsverluste verringern. 13 zeigt ein Simulationsergebnis, wenn eine Gate-Source-Spannung 0 V beträgt und eine Frequenz 1 MHz beträgt.
  • Durch Anordnen des Bereichs 6 vom N-Typ an der Basisschicht 4 lässt sich eine elektrische Feldkonzentration, die im Säulenbereich 3 vom P-Typ auftritt, im Vergleich zu einem Fall beschränken, bei dem der Bereich 6 vom N-Typ am Säulenbereich 3 vom P-Typ vorgesehen ist. Folglich wird eine Durchbruchspannung verbessert.
  • Wenn bei der vorliegenden Ausführungsform eine Drain-Source-Spannung 0 V beträgt, hat der Säulenbereich 3 vom P-Typ gleiches Potenzial wie die Basisschicht 4. Folglich lässt sich ein Anstieg des EIN-Widerstands begrenzen.
  • Auch wenn der Bereich 6 vom N-Typ an der Basisschicht 4 vorgesehen ist, wie oben beschrieben, lässt sich der Effekt an dem Ausgangskapazitätsverlust auf zuverlässige Weise erhalten, indem der Ladungsbetrag pro Flächeneinheit auf 2.0 × 10–8 C/cm2 oder höher wie bei der obigen ersten Ausführungsform gesetzt wird. Zusätzlich lässt sich durch Festsetzen des Ladungsbetrag pro Flächeneinheit auf 3.0 × 10–7 C/cm2 oder darunter eine Abnahme der Durchbruchspannung begrenzen.
  • Oben wurde ein Fall beschrieben, bei dem der Bereich 6 vom N-Typ an der Basisschicht 4 angeordnet ist, und wenn eine Drain-Source-Spannung 0 V beträgt (Zustand AUS), gelangen die Verarmungsschicht 14, die an den PN-Übergangsflächen zwischen dem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ sowie dem Säulenbereich 2 vom N-Typ und der Basisschicht 4 gebildet wird, und die Verarmungsschicht 14, die an den PN-Übergangsflächen zwischen dem Bereich 6 vom N-Typ und dem Säulenbereich 3 vom P-Typ sowie dem Bereich 6 vom N-Typ und der Basisschicht 4 gebildet wird, nicht in Verbindung miteinander. Jedoch auch in einem Fall, bei dem der Bereich 6 vom N-Typ an der Basisschicht 4 angeordnet ist, können durch geeignete Einstellung einer Breite des Bereichs 6 vom N-Typ oder dergleichen die Verarmungsschicht 14 an den PN-Übergangsflächen zwischen dem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ sowie dem Säulenbereich 2 vom N-Typ und der Basisschicht 4 und die Verarmungsschicht 14 an den PN-Übergangsflächen zwischen dem Bereich 6 vom N-Typ und dem Säulenbereich 3 vom P-Typ sowie dem Bereich 6 vom N-Typ und der Basisschicht 4 in Verbindung miteinander gelangen, wenn eine Drain-Source-Spannung 0 V beträgt (Zustand AUS). In einem solchen Fall kann eine Drain-Source-Kapazität, wenn eine Drain-Source-Spannung 0 V beträgt (Zustand AUS), kleiner als bei der obigen ersten Ausführungsform gemacht werden. Damit sind das Auftreten von Schaltstörungen und eine Gate-Fehlfunktion beschränkbar.
  • (Dritte Ausführungsform)
  • Eine dritte Ausführungsform der vorliegenden Erfindung wird beschrieben. Bei der vorliegenden Ausführungsform wird die Breite des Bereichs 6 vom N-Typ gegenüber der Breite bei der obigen ersten Ausführungsform geändert. Da die vorliegende Ausführungsform mit Ausnahme des obigen Unterschieds gleich der obigen ersten Ausführungsform ist, erfolgt eine wiederholte Beschreibung nicht.
  • Bei der vorliegenden Ausführungsform ist gemäß 14 der Bereich 6 vom N-Typ nicht auf der gesamten Oberfläche des Oberflächenschichtabschnitts eines Säulenbereichs 3 vom P-Typ angeordnet und ist anstelle hiervon in einem Teil des Oberflächenschichtabschnitts des Säulenbereichs 3 vom P-Typ angeordnet. Genauer gesagt, der Bereich 6 vom N-Typ hat eine Breite (eine Länge von rechts nach links in der Zeichenebene von 14) von 1.5 μm und befindet sich in einem mittigen Abschnitt des Säulenbereichs 3 vom P-Typ, so dass die Mitte des Bereichs 6 vom N-Typ mit der Mitte des Säulenbereichs 3 vom P-Typ zusammenfällt. Kurz gesagt, eine Breite des Bereichs 6 vom N-Typ beträgt 50% der Breite des Säulenbereichs 3 vom P-Typ. Der Säulenbereich 3 vom P-Typ ist in Verbindung mit einer Basisschicht 4 und damit elektrisch mit der Basisschicht 4 verbunden.
  • Auch bei einer Halbleitervorrichtung, bei der der Bereich 6 vom N-Typ nicht auf der gesamten Fläche des Oberflächenschichtabschnitts des Säulenbereichs 3 vom P-Typ angeordnet ist, wie oben gezeigt, lässt sich ein Ausgangskapazitätsverlust verringern (siehe 15), indem der Säulenbereich 3 vom P-Typ in einen potenzialfreien Zustand versetzt wird, wenn eine bestimmte Spannung zwischen Drain und Source ähnlich wie bei der obigen zweiten Ausführungsform anliegt.
  • 15 zeigt ein Simulationsergebnis, wenn der Bereich 6 vom N-Typ eine Dicke von 1 μm und Verunreinigungskonzentration von 1.0 × 1016 cm–3 und 2.0 × 1016 cm–3 hat und eine Drain-Source-Spannung 400 V beträgt. Wenn in 15 eine Breite des Bereichs 6 vom N-Typ 0% einer Breite des Säulenbereichs 3 vom P-Typ beträgt, bedeutet dies, dass kein Bereich 6 vom N-Typ im Säulenbereich 3 vom P-Typ vorhanden ist. Wenn weiterhin in 15 eine Breite des Bereichs 6 vom N-Typ 100% oder mehr einer Breite des Säulenbereichs 3 vom P-Typ beträgt, bedeutet dies einen Fall gemäß 16, wo der Bereich 6 vom N-Typ so vorgesehen ist, dass er vom Säulenbereich 3 vom P-Typ in den Säulenbereich 2 vom N-Typ vorragt. Wenn beispielsweise in 15 eine Breite des Bereichs 6 vom N-Typ 200% der Breite des Säulenbereichs 3 vom P-Typ beträgt, ist dies ein Zustand, in welchem die gesamten Flächen der Oberflächenschichtabschnitte von Säulenbereich 2 vom N-Typ und Säulenbereich 3 vom P-Typ mit dem Bereich 6 vom N-Typ bedeckt sind. Im Fall einer Halbleitervorrichtung, bei der die gesamten Oberflächen der Oberflächenschichtabschnitte des Säulenbereichs 2 vom N-Typ und des Säulenbereichs 3 vom P-Typ mit dem Bereich 6 vom N-Typ bedeckt sind, wie oben beschrieben, wird die Halbleitervorrichtung beispielsweise dadurch hergestellt, dass der Säulenbereich 2 vom N-Typ und der Säulenbereich 3 vom P-Typ gebildet werden, der Bereich 6 vom N-Typ auf den gesamten Oberflächen von Säulenbereich 2 vom N-Typ und Säulenbereich 3 vom P-Typ an der entgegengesetzten Seite zur Drainschicht 1 durch Ionenimplantation oder Wärmebehandlung gebildet wird und dann ein Graben 8, eine Gateelektrode 10 etc. gebildet werden. Alternativ kann die Halbleitervorrichtung gemäß obiger Beschreibung hergestellt werden, indem der Säulenbereich 2 vom N-Typ und der Säulenbereich 3 vom P-Typ gebildet werden, der Bereich 6 vom N-Typ auf den gesamten Oberflächen von Säulenbereich 2 vom N-Typ und Säulenbereich 3 vom P-Typ an der entgegengesetzten Seite zur Drainschicht 1 durch Ionenimplantation oder Wärmebehandlung gebildet wird, nachdem der Graben 8 ausgeformt worden ist, und dann eine Gateelektrode 10 etc. ausgebildet wird. Wie es sich aus 15 ergibt, kann ein Ausgangskapazitätsverlust auch dann verringert werden, wenn der Bereich 6 vom N-Typ so angeordnet ist, dass er sich über den Säulenbereich 3 vom P-Typ zum Säulenbereich 2 vom N-Typ ausbreitet.
  • Bei der vorliegenden Ausführungsform enthält die Halbleitervorrichtung den Säulenbereich 2 vom N-Typ und den Säulenbereich 3 vom P-Typ, welche gleiche Breiten haben. In einem Fall jedoch, bei dem ein Verhältnis einer Breite des Säulenbereichs 3 vom N-Typ bezüglich einer Breite des Säulenbereichs 3 vom P-Typ 3 oder weniger beträgt, ist es bevorzugt, dass eine Breite des Bereichs 6 vom N-Typ 33% (0.33) oder mehr der Breite des Säulenbereichs 3 vom P-Typ aus folgendem Grund beträgt. Genauer gesagt, wenn gemäß 17 das Verhältnis einer Breite des Säulenbereichs 2 vom N-Typ bezüglich einer Breite des Säulenbereichs 3 vom P-Typ 3 oder weniger beträgt, lässt sich ein Ausgangskapazitätsverlust stark verringern, wenn eine Breite des Bereichs 6 vom N-Typ 33% oder mehr der Breite des Säulenbereichs 3 vom P-Typ beträgt. In einem Fall, bei dem die Breite des Bereichs 2 vom N-Typ gleich einer Breite des Säulenbereichs 3 vom P-Typ ist, das heißt, in einem Fall, bei dem das Verhältnis einer Breite des Säulenbereichs 2 vom N-Typ bezüglich einer Breite des Säulenbereichs 3 vom P-Typ 1 beträgt, lässt sich ein Ausgangskapazitätsverlust stark verringern, wenn eine Breite des Bereichs 6 vom N-Typ 10% (0.1) oder mehr der Breite des Säulenbereichs 3 vom P-Typ beträgt.
  • Auch bei der vorliegenden Ausführungsform kann ähnlich zur ersten Ausführungsform die Anzahl von Säulenbereichen 3 vom P-Typ mit dem Säulenbereich 6 vom N-Typ geeignet geändert werden, und es ist ausreichend, wenn der Säulenbereich 3 vom P-Typ mit dem Säulenbereich 6 vom N-Typ und der Bereich 6 vom N-Typ die oben beschriebene Beziehung zueinander haben. 17 zeigt ein Simulationsergebnis, wenn der Bereich 6 vom N-Typ eine Dicke von 1 μm und eine Verunreinigungskonzentration von 2.0 × 1016 cm–3 hat, wobei die Drain-Source-Spannung 400 V beträgt.
  • Da ähnlich zur zweiten Ausführungsform der Säulenbereich 3 vom P-Typ gleiches Potenzial wie die Basisschicht 4 hat, wenn eine Drain-Source-Spannung 0 V beträgt, kann ein Anstieg des EIN-Widerstands begrenzt werden.
  • Es wurde oben ein Fall beschrieben, bei dem der Bereich 6 vom N-Typ nicht auf der gesamten Oberfläche des Oberflächenschichtabschnitts des Säulenbereichs 3 vom P-Typ angeordnet ist und der Bereich 6 vom N-Typ in einem mittigen Abschnitt des Säulenbereichs 3 vom P-Typ liegt. Die Mitten des Bereichs 6 vom N-Typ und des Säulenbereichs 3 vom P-Typ können jedoch aufgrund einer Fehlausrichtung zueinander versetzt werden, wenn der Bereich 6 vom N-Typ ausgebildet wird.
  • Beispielsweise ergibt sich die Versetzung zwischen der Mitte des Säulenbereichs 3 vom P-Typ und der Mitte des Bereichs 6 vom N-Typ als eine Schwankung. Selbst wenn daher gemäß 18 die Mitte des Bereichs 6 vom N-Typ und die Mitte des Säulenbereichs 3 vom P-Typ zueinander versetzt sind, ändert sich der Ausgangskapazitätsverlust kaum. Auf ähnliche Weise ändert sich auch gemäß 19 eine Durchbruchspannung kaum, auch wenn die Mitten des Bereichs 6 vom N-Typ und des Säulenbereichs 3 vom P-Typ zueinander versetzt sind.
  • Die 18 und 19 zeigen Simulationsergebnisse, wenn eine Dicke des Bereichs 6 vom N-Typ 1 μm beträgt, eine Breite des Bereichs 6 vom N-Typ 1.5 μm beträgt (eine Breite, welche 50% einer Breite des Säulenbereichs 3 vom P-Typ beträgt) und die Verunreinigungskonzentration 2.0 × 1016 cm–3 beträgt. In 18 ist eine Drain-Source-Spannung 400 V.
  • (Vierte Ausführungsform)
  • Eine vierte Ausführungsform der vorliegenden Erfindung wird beschrieben. Bei der vorliegenden Ausführungsform ist die Länge eines Bereichs 6 vom N-Typ in einer Längsrichtung gegenüber der Länge der obigen dritten Ausführungsform geändert. Da mit Ausnahme des obigen Unterschieds die vorliegende Ausführungsform gleich der dritten Ausführungsform ist, erfolgt eine wiederholte Beschreibung nicht.
  • Bei der vorliegenden Ausführungsform ist gemäß 20 eine Breite des Bereichs 6 vom N-Typ gleich einer Breite eines Säulenbereichs 3 vom P-Typ, wohingegen eine Länge in Längsrichtung (einer Erstreckungsrichtung des Säulenbereichs 3 vom P-Typ) kürzer als eine Länge des Säulenbereichs 3 vom P-Typ in Längsrichtung ist. Bei der vorliegenden Ausführungsform fällt eine Mitte des Bereichs 6 vom N-Typ in Längsrichtung mit einer Mitte des Säulenbereichs 3 vom P-Typ in Längsrichtung zusammen, und eine Länge des Bereichs 6 vom N-Typ in Längsrichtung beträgt 33% einer Länge des Säulenbereichs 3 vom P-Typ in Längsrichtung. Der Säulenbereich 3 vom P-Typ ist in Verbindung mit einer Basisschicht 4 und damit in elektrischer Verbindung mit der Basisschicht 4. Bei der vorliegenden Ausführungsform entspricht die Längsrichtung des Säulenbereichs 2 vom N-Typ und des Säulenbereichs 3 vom P-Typ der einen Richtung.
  • Auch bei der Halbleitervorrichtung, bei der die Länge des Bereichs 6 vom N-Typ in Längsrichtung kürzer als die Länge des Säulenbereichs 3 vom P-Typ in Längsrichtung ist, lässt sich ein Ausgangskapazitätsverlust verringern (siehe 21), ähnlich zur obigen dritten Ausführungsform.
  • Bei der vorliegenden Ausführungsform enthält die Halbleitervorrichtung den Säulenbereich 2 vom N-Typ und den Säulenbereich 3 vom P-Typ, welche gleiche Breiten haben. Wenn jedoch ein Verhältnis einer Breite des Säulenbereichs 3 vom N-Typ bezüglich einer Breite des Säulenbereichs 3 vom P-Typ 3 oder weniger beträgt, ist es bevorzugt, wenn eine Länge des Bereichs 6 vom N-Typ in Längsrichtung 33% (0.33) oder mehr der Länge des Säulenbereichs 3 vom P-Typ in Längsrichtung aus folgendem Grund hat. Genauer gesagt, wenn gemäß 21 eine Länge des Säulenbereichs 2 vom N-Typ in Längsrichtung bezüglich einer Länge des Säulenbereichs 3 vom P-Typ in Längsrichtung 3 oder weniger beträgt, lässt sich ein Ausgangskapazitätsverlust stark verringern, wenn eine Länge des Bereichs 6 vom N-Typ in Längsrichtung 33% oder mehr der Länge des Säulenbereichs 3 vom P-Typ in Längsrichtung beträgt. In einem Fall, bei dem eine Breite des Säulenbereichs 2 vom N-Typ gleich einer Breite des Säulenbereichs 3 vom P-Typ ist, das heißt, in einem Fall, bei dem ein Verhältnis einer Breite des Säulenbereichs 2 vom N-Typ bezüglich einer Breite des Säulenbereichs 3 vom P-Typ 1 beträgt, lässt sich ein Ausgangskapazitätsverlust stark verringern, wenn eine Länge des Bereichs 6 vom N-Typ in Längsrichtung 18% (0.18) oder mehr einer Länge des Säulenbereichs 3 vom P-Typ in Längsrichtung beträgt.
  • Auch bei der vorliegenden Ausführungsform kann ähnlich zur obigen ersten Ausführungsform die Anzahl von Säulenbereichen 3 vom P-Typ, welche mit dem Säulenbereich 6 vom N-Typ versehen sind, sich ändern, und es genügt, wenn der Säulenbereich 3 vom P-Typ mit dem Säulenbereich 6 vom N-Typ und der Bereich 6 vom N-Typ die oben beschriebene Beziehung haben. 21 zeigt ein Simulationsergebnis, wenn der Bereich 6 vom N-Typ eine Dicke von 1 μm und eine Verunreinigungskonzentration von 3.0 × 1016 cm–3 hat und die Drain-Source-Spannung 400 V beträgt. Wenn in 21 eine Länge des Bereichs 6 vom N-Typ in Längsrichtung 0% einer Länge des Säulenbereichs 3 vom P-Typ in Längsrichtung beträgt, bedeutet dies, dass für den Säulenbereich 3 vom P-Typ kein Bereich 6 vom N-Typ vorgesehen ist.
  • Auch wenn gemäß 21 ein Verhältnis einer Breite des Säulenbereichs 2 vom N-Typ bezüglich einer Breite des Säulenbereichs 3 vom P-Typ 1 beträgt, nimmt ein Ausgangskapazitätsverlust zu, wenn eine Länge des Bereichs 6 vom N-Typ in Längsrichtung 50% oder mehr einer Länge des Säulenbereichs 3 vom P-Typ in der Längsrichtung beträgt, und zwar aus folgendem Grund. Das heißt, ein Ladungsbetrag wird erhöht, wenn ein Abdeckungsverhältnis des Bereichs 6 vom N-Typ erhöht wird und der Bereich 6 vom N-Typ bei einem höheren Spannungswert vollständig verarmt. Damit ist es vorteilhaft, ein Verhältnis einer Länge des Bereichs 6 vom N-Typ in Längsrichtung bezüglich einer Länge des Säulenbereichs 3 vom P-Typ in Längsrichtung geeignet entsprechend dem Verwendungszweck zu ändern.
  • Es wurde oben der Fall beschrieben, bei dem die Mitten des Bereichs 6 vom N-Typ und des Säulenbereichs 3 vom P-Typ miteinander zusammenfallen. Es versteht sich jedoch, dass die Mitten des Bereichs 6 vom N-Typ und des Säulenbereichs 3 vom P-Typ zueinander versetzt sein können.
  • (Fünfte Ausführungsform)
  • Eine fünfte Ausführungsform der vorliegenden Erfindung wird beschrieben. Bei der vorliegenden Ausführungsform ist ein Abschnitt, wo der Bereich 6 vom N-Typ vorgesehen ist, gegenüber dem Abschnitt der obigen ersten Ausführungsform geändert. Da die vorliegende Ausführungsform mit Ausnahme des obigen Unterschieds gleich zur obigen ersten Ausführungsform ist, erfolgt eine wiederholte Beschreibung nicht.
  • Wie in 22 gezeigt, ist bei der vorliegenden Ausführungsform der Bereich 6 vom N-Typ zwischen einem Oberflächenschichtabschnitt und einem Bodenabschnitt eines Säulenbereichs 3 vom P-Typ in Tiefenrichtung gesehen angeordnet. Genauer gesagt, der Bereich 6 vom N-Typ befindet sich in einer Tiefe von 10 μm von einer Grenzfläche (PN-Übergangsfläche) zwischen dem Säulenbereich 3 vom P-Typ und einer Basisschicht 4.
  • Durch Ändern der Lage, wo der Bereich 6 vom N-Typ vorliegt, wie oben beschrieben, kann eine Drain-Source-Spannung, bei der die Halbleitervorrichtung vollständig verarmt, geeignet geändert werden. Folglich lässt sich der Freiheitsgrad bei den Verbindungsbedingungen mit einer externen Vorrichtung oder dergleichen verbessern.
  • Das heißt, die obige Halbleitervorrichtung wird gleichzeitig mit einem externen Kondensator (Snubber-Kondensator) als externe Vorrichtung zur Einstellung einer Schaltgeschwindigkeit verwendet. Es treten jedoch leicht Störungen auf, wenn ein Abschnitt, bei dem eine Schwankung der Drain-Source-Kapazität feststellbar ist, mit einer Kapazität des externen Kondensators übereinstimmt. Mit anderen Worten und wie in 23 gezeigt, wenn der Bereich 6 vom N-Typ nicht vorgesehen ist oder wenn der Bereich 6 vom N-Typ an einem Oberflächenschichtabschnitt angeordnet ist (Tiefe des Bereichs 6 vom N-Typ beträgt 0 μm), fällt ein Abschnitt, bei dem eine Drain-Source-Kapazität sich stark ändert (ein Abschnitt, wo die Halbleitervorrichtung vollständig verarmt), mit einer Kapazität des externen Kondensators zusammen. Somit tritt leicht Störrauschen auf. Wenn im Gegensatz hierzu die Tiefe des Bereichs 6 vom N-Typ 10 μm beträgt, fällt ein Abschnitt, bei dem eine Drain-Source-Kapazität sich moderat ändert, mit der Kapazität des externen Kondensators zusammen. Folglich kann das Auftreten von Störrauschen begrenzt werden.
  • In 23 bedeutet eine Tiefe des Bereichs 6 vom N-Typ eine Tiefe ausgehend von einer Grenzfläche zwischen dem Säulenbereich 3 vom P-Typ und der Basisschicht 4. Wenn eine Tiefe des Bereichs 6 vom N-Typ 0 μm beträgt, bedeutet dies, dass der Bereich 6 vom N-Typ in dem Oberflächenschichtabschnitt des Säulenbereichs 3 vom P-Typ angeordnet ist. 23 zeigt ein Simulationsergebnis, wenn der Bereich 6 vom N-Typ eine Dicke von 1 μm und eine Verunreinigungskonzentration von 2.0 × 1016 cm–3 hat.
  • (Sechste Ausführungsform)
  • Eine sechste Ausführungsform der vorliegenden Erfindung wird beschrieben. Im Gegensatz zur obigen fünften Ausführungsform ist bei der vorliegenden Ausführungsform eine Mehrzahl von Bereichen 6 vom N-Typ vorgesehen. Da die vorliegende Ausführungsform mit Ausnahme des obigen Unterschieds gleich der obigen fünften Ausführungsform ist, erfolgt eine wiederholte Beschreibung nicht.
  • Gemäß 24 ist bei der vorliegenden Ausführungsform eine Mehrzahl von Bereichen 6 vom N-Typ an einem Säulenbereich 3 vom P-Typ vorgesehen. Genauer gesagt, die Bereiche 6 vom N-Typ befinden sich in einem Oberflächenschichtabschnitt des Säulenbereichs 3 vom P-Typ und in einem Abschnitt in einer Tiefe von 10 μm von einer Grenzfläche zwischen dem Säulenbereich 3 vom P-Typ und einer Basisschicht 4 aus.
  • Wie in 25 gezeigt, kann bei obiger Ausgestaltung eine Drain-Source-Kapazität kleiner sein, da ein Bereich 6 vom N-Typ in dem Oberflächenschichtabschnitt des Säulenbereichs 3 vom P-Typ vorgesehen ist. Da weiterhin ein anderer Bereich 6 vom N-Typ an einem Abschnitt in einer Tiefe von 10 μm ausgehend von der Grenzfläche zwischen Säulenbereich 3 vom P-Typ und Basisschicht 4 angeordnet ist, kann eine Drain-Source-Spannung, bei der die Halbleitervorrichtung vollständig verarmt, geändert werden.
  • Kurz gesagt, durch Bereitstellung einer Mehrzahl von Bereichen 6 vom N-Typ für den Säulenbereich 3 vom P-Typ in dessen Tiefenrichtung hat die Halbleitervorrichtung Eigenschaften entsprechnd den Bereichen 6 vom N-Typ in den jeweiligen Abschnitte.
  • Es wurde der Fall beschrieben, bei dem die Mehrzahl von bereichen 6 vom N-Typ für den Säulenbereich 3 vom P-Typ vorgesehen ist. Es versteht sich jedoch, dass ein Teil der Mehrzahl von Bereichen 6 vom N-Typ für die Basisschicht 4 vorgesehen werden kann.
  • (Andere Ausführungsformen)
  • Die vorliegende Erfindung ist nicht auf die oben beschriebenen Ausführungsformen beschränkt und kann bei Bedarf geändert werden.
  • Beispielsweise haben die obigen jeweiligen Ausführungsformen einen Fall beschrieben, bei dem der erste Leitfähigkeitstyp der N-Typ und der zweite Leitfähigkeitstyp der P-Typ ist. Die Ausgestaltungen der vorliegenden Erfindung sind jedoch auch bei einer Halbleitervorrichtung anwendbar, bei der der erste Leitfähigkeitstyp der P-Typ und der zweite Leitfähigkeitstyp der N-Typ ist. Kurz gesagt, die Ausgestaltungen der vorliegenden Erfindung sind auch bei Aufbauten anwendbar, bei denen die Leitfähigkeitstypen der in den jeweiligen Ausführungsformen beschriebenen entsprechenden Abschnitte umgekehrt sind.
  • Beispielsweise enthält als eine Ausführungsform eine Halbleitervorrichtung ein Halbleitersubstrat 5 mit einer Halbleiterschicht 1 aus einem ersten Leitfähigkeitstyp oder einem zweiten Leitfähigkeitstyp, einen Säulenbereich 2 eines ersten Leitfähigkeitstyps auf der Halbleiterschicht 1, einen Säulenbereich 3 eines zweiten Leitfähigkeitstyps auf der Halbleiterschicht 1 zur Bildung einer SJ-Struktur zusammen mit dem Säulenbereich 2 vom ersten Leitfähigkeitstyp und eine Schicht 4 vom zweiten Leitfähigkeitstyp auf dem Säulenbereich 2 vom ersten Leitfähigkeitstyp und dem Säulenbereich 3 vom zweiten Leitfähigkeitstyp. Die Halbleitervorrichtung erlaubt, dass ein Strom zwischen einer ersten Elektrode 13 zur elektrischen Verbindung mit der Halbleiterschicht 1 und einer zweiten Elektrode 12 zur elektrischen Verbindung mit Schicht 4 vom zweiten Leitfähigkeitstyp fließen kann.
  • Die Halbleitervorrichtung enthält weiterhin einen Bereich 6 vom ersten Leitfähigkeitstyp, der wenigstens einem Säulenbereich 3 vom zweiten Leitfähigkeitstyp und einer Halbleiterschicht zugeordnet ist, welche auf dem Säulenbereich 3 vom zweiten Leitfähigkeitstyp liegt. Der Bereich 6 vom ersten Leitfähigkeitstyp hat einen Nichtverarmungsschichtabschnitt, wenn eine Spannung zwischen der ersten Elektrode 13 und der zweiten Elektrode 12 0 beträgt. Wenn eine Spannung zwischen der ersten Elektrode 13 und der zweiten Elektrode 12 eine bestimmte Spannung ist, gelangen eine Verarmungsschicht 14, die an Grenzflächen zwischen dem Säulenbereich 2 vom ersten Leitfähigkeitstyp und dem Säulenbereich 3 vom zweiten Leitfähigkeitstyp sowie dem Säulenbereich 2 vom ersten Leitfähigkeitstyp und der Schicht 4 vom zweiten Leitfähigkeitstyp ausgebildet ist, und eine Verarmungsschicht 14, die zwischen dem Bereich 6 vom ersten Leitfähigkeitstyp und einer Grenzfläche eines Bereichs mit dem Bereich 6 vom ersten Leitfähigkeitstyp ausgebildet ist, in Verbindung miteinander.
  • Bei obiger Ausgestaltung kann der Säulenbereich 3 vom zweiten Leitfähigkeitstyp in einem potenzialfreien Zustand sein, da die Verarmungsschicht 14, die an den Grenzflächen zwischen dem Säulenbereich 2 vom ersten Leitfähigkeitstyp und dem Säulenbereich 3 vom zweiten Leitfähigkeitstyp sowie dem Säulenbereich 2 vom ersten Leitfähigkeitstyp und der Schicht 4 vom zweiten Leitfähigkeitstyp ausgebildet ist, und die Verarmungsschicht 14, die zwischen dem Bereich 6 vom ersten Leitfähigkeitstyp und der Grenzfläche des Bereichs mit dem Bereich 6 vom ersten Leitfähigkeitstyp ausgebildet ist, miteinander in Verbindung gelangen. Folglich kann eine Drain-Source-Kapazität kleiner sein, und damit lassen sich Ausgangskapazitätsverluste verringern.
  • Der Bereich 6 vom ersten Leitfähigkeitstyp ist wenigstens einem Säulenbereich 3 vom zweiten Leitfähigkeitstyp und der Halbleiterschicht zugeordnet, die auf dem Säulenbereich 3 vom zweiten Leitfähigkeitstyp liegt. Somit dient der Bereich 6 vom ersten Leitfähigkeitstyp als eine Barriere, wenn sich ein Diodenbetrieb von einem Zustand EIN zu einem Zustand AUS ändert, und Ladungsträger innerhalb des Säulenbereichs 2 vom ersten Leitfähigkeitstyp und des Säulenbereichs 3 vom zweiten Leitfähigkeitstyp werden über den Säulenbereich 3 vom zweiten Leitfähigkeitstyp von der zweiten Elektrode 12 entnommen. Damit hat die Halbleitervorrichtung ein weiches Erholverhalten, bei dem Ladungsträger moderat in die zweite Elektrode 12 entnommen werden. Somit können ein Anstieg des Erholrauschens und eine Stoßspannung begrenzt werden.
  • Wenn bei der oben beschriebenen Halbleitervorrichtung eine Spannung zwischen der ersten Elektrode 13 und der zweiten Elektrode 12 0 beträgt, können die Verarmungsschicht 14 an den Grenzflächen zwischen dem Säulenbereich 2 vom ersten Leitfähigkeitstyp und dem Säulenbereich 3 vom zweiten Leitfähigkeitstyp sowie dem Säulenbereich 2 vom ersten Leitfähigkeitstyp und der Schicht 4 vom zweiten Leitfähigkeitstyp und die Verarmungsschicht 14 zwischen dem Bereich 6 vom ersten Leitfähigkeitstyp und der Grenzfläche des Bereichs, der mit dem Bereich 6 vom ersten Leitfähigkeitstyp versehen ist, miteinander in Verbindung gelangen.
  • Bei obigen Aufbau kann eine Drain-Source-Kapazität, wenn eine Spannung zwischen der ersten Elektrode 13 und der zweiten Elektrode 12 0 beträgt, das heißt, im Zustand AUS, in welchem ein Strom nicht zwischen der ersten Elektrode 13 und der zweiten Elektrode 12 fließt, kleiner sein. Folglich lässt sich eine Schwankung der Drain-Source-Kapazität, wenn die Halbleitervorrichtung vollständig verarmt ist, verringern, und damit lassen sich das Auftreten von Schaltrauschen und eine Gate-Fehlfunktion beschränken.
  • Bei der Halbleitervorrichtung mit obigem Aufbau kann ein Ladungsbetrag pro Flächeneinheit des Bereichs 6 vom ersten Leitfähigkeitstyp auf 2.0 × 10–8 C/cm2 oder höher gesetzt werden. In einem solchen Fall kann der Ausgangskapazitätsverlust erheblich verringert werden.
  • Bei der Halbleitervorrichtung mit obigem Aufbau kann ein Ladungsbetrag pro Flächeneinheit des Bereichs vom ersten Leitfähigkeitstyp auf 3.0 × 10–7 C/cm2 oder niedriger gesetzt werden. In einem solchen Fall kann eine Abnahme der Durchbruchspannung begrenzt werden. Die Ausgestaltungen der Halbleitervorrichtungen, wie sie in den jeweiligen obigen Ausführungsformen beschrieben worden sind, sind reine Beispiele, und die vorliegende Erfindung ist nicht auf die oben beschriebenen Ausgestaltungen beschränkt. Die Halbleitervorrichtung kann andere Ausgestaltungsformen haben, die in der Lage sind, die Ausgestaltungen der vorliegenden Erfindung zu realisieren. Beispielsweise muss der Graben 8 nicht so angeordnet werden, dass er sich entlang einer Fluchtungsrichtung mit dem Säulenbereich 2 vom N-Typ und dem Säulenbereich 3 vom P-Typ erstreckt. Kurz gesagt, der Graben 8 kann so vorgesehen werden, dass er den Säulenbereich 2 vom N-Typ und den Säulenbereich 3 vom P-Typ kreuzt.
  • Das Halbleiterelement ist nicht auf einen MOSFET beschränkt und kann eine Diode oder dergleichen sein. Weiterhin kann die Halbleitervorrichtung eine Kollektorschicht vom P-Typ anstelle der Drainschicht 1 vom N-Typ haben. Kurz gesagt, das Halbleiterelement kann ein IGBT (bipolarer Transistor mit isoliertem Gate) sein. Weiterhin kann die Gatestruktur vom Planartyp anstelle eines Grabengatetyps sein. Weiterhin kann die SJ-Struktur in Form von Punkten anstelle der oben beschriebenen streifenförmigen Weise vorgesehen sein. Die Halbleitervorrichtung kann eine Halbleitervorrichtung mit einem horizontalen MOSFET sein. Die Drainschicht 1 kann ein Galliumnitridsubstrat, ein Siliziumcarbidsubstrat, ein Diamantsubstrat oder dergleichen anstelle des Siliziumsubstrats sein. Der Säulenbereich 2 vom N-Typ, der Säulenbereich 3 vom P-Typ und die Basisschicht 4 können anstelle von Silizium aus Galliumnitrid, Siliziumcarbid, Diamant oder dergleichen sein.
  • In den jeweiligen obigen Ausführungsformen kann die Halbleitervorrichtung den Bereich 6 vom N-Typ nicht nur an einem der benachbarten Säulenbereiche 3 vom P-Typ haben. Kurz gesagt, der Bereich 6 vom N-Typ kann in einer sogenannten Skipping-Struktur vorgesehen sein.
  • In den jeweiligen obigen Ausführungsformen kann eine Mehrzahl von Basisschichten 4 im Abstand voneinander an den Oberflächenschichtabschnitten des Säulenbereichs 2 vom N-Typ und des Säulenbereichs 3 vom P-Typ vorgesehen sein.
  • Die Form des Bereichs 6 vom N-Typ unterliegt keinen besonderen Beschränkungen. Wie beispielsweise in 26 gezeigt, kann der Bereich 6 vom N-Typ abgeschrägt werden, so dass seine Breite in Tiefenrichtung des Säulenbereichs 3 vom P-Typ abnimmt.
  • Wenn der Bereich 6 vom N-Typ innerhalb des Säulenbereichs 3 vom P-Typ angeordnet ist, wie in 27A gezeigt, kann der Bereich 6 vom N-Typ abgeschrägt sein, um sich von einem der Säulenbereiche 2 vom N-Typ wegzubewegen, welche in Längsrichtung in Ebenenform benachbart sind. Wenn alternativ der Bereich 6 vom N-Typ innerhalb des Säulenbereichs 3 vom P-Typ angeordnet ist, wie in 27B gezeigt, kann der Bereich 6 vom N-Typ abgeschrägt sein, um sich von den beiden Säulenbereichen 2 vom N-Typ wegzubewegen, welche sich in Ebenenform in Längsrichtung benachbart befinden. Zusätzlich kann gemäß 27C der Bereich 6 vom N-Typ den Säulenbereich 2 vom N-Typ und den Säulenbereich 3 vom P-Typ in einer Ebenenform verjüngen. Weiterhin kann gemäß 27D der Bereich 6 vom N-Typ sich in Punkten innerhalb des Säulenbereichs 3 vom P-Typ in Ebenenform befinden.
  • Obgleich nur ausgewählte exemplarische Ausführungsformen und Beispiele gewählt wurden, um die vorliegende Erfindung zu erläutern, ergibt sich dem Fachmann auf dem Gebiet aus dieser Beschreibung, dass eine Vielzahl von Änderungen und Abwandlungen gemacht werden kann, ohne vom Umfang der Erfindung abzuweichen, wie er in den beigefügten Ansprüchen definiert ist. Weiterhin ist die voranstehende Beschreibung von exemplarischen Ausführungsformen und Beispielen gemäß der vorliegenden Erfindung rein für erläuternde Zwecke vorgesehen und dient nicht zur Einschränkung der Erfindung, wie sie durch die beigefügten Ansprüche und deren Äquivalente definiert ist.

Claims (13)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (5), welches aufweist: eine Halbleiterschicht (1) eines ersten Leitfähigkeitstyps oder zweiten Leitfähigkeitstyps; einen Säulenbereich (2) eines ersten Leitfähigkeitstyps, der auf der Halbleiterschicht angeordnet ist; einen Säulenbereich (3) eines zweiten Leitfähigkeitstyps, der auf der Halbleiterschicht angeordnet ist und zusammen mit dem Säulenbereich des ersten Leitfähigkeitstyps eine Superjunction-Struktur bildet; und eine Schicht (4) des zweiten Leitfähigkeitstyps auf dem Säulenbereich des ersten Leitfähigkeitstyps und dem Säulenbereich des zweiten Leitfähigkeitstyps, wobei ein Strom zwischen einer ersten Elektrode (13) in elektrischer Verbindung mit der Halbleiterschicht und einer zweiten Elektrode (12) in elektrischer Verbindung mit der Schicht des zweiten Leitfähigkeitstyps fließen kann, wobei die Halbleitervorrichtung weiterhin einen Bereich (6) des ersten Leitfähigkeitstyps aufweist, der für wenigstens einen der Säulenbereiche des zweiten Leitfähigkeitstyps vorgesehen ist, sowie eine Halbleiterschicht, welche auf dem Säulenbereich des zweiten Leitfähigkeitstyps liegt, wobei der Bereich des ersten Leitfähigkeitstyps einen Nichtverarmungsschichtbereich hat, wenn eine Spannung zwischen der ersten Elektrode und der zweiten Elektrode 0 ist, und wenn die Spannung zwischen der ersten Elektrode und der zweiten Elektrode eine bestimmte Spannung ist, dann eine Verarmungsschicht (14), welche an Grenzflächen zwischen dem Säulenbereich des ersten Leitfähigkeitstyps und dem Säulenbereich des zweiten Leitfähigkeitstyps sowie dem Säulenbereich des ersten Leitfähigkeitstyps und der Schicht des zweiten Leitfähigkeitstyps ausgebildet ist, und eine Verarmungsschicht (14), welche zwischen dem Bereich des ersten Leitfähigkeitstyps und einer Grenzfläche eines Bereichs ausgebildet ist, der mit dem Bereich des ersten Leitfähigkeitstyps vorgesehen ist, in Verbindung miteinander gelangen.
  2. Halbleitervorrichtung nach Anspruch 1, wobei wenn die Spannung zwischen der ersten Elektrode und der zweiten Elektrode 0 ist, die Verarmungsschicht, welche an den Grenzflächen zwischen dem Säulenbereich des ersten Leitfähigkeitstyps und dem Säulenbereich des zweiten Leitfähigkeitstyps sowie dem Säulenbereich des ersten Leitfähigkeitstyps und der Schicht des zweiten Leitfähigkeitstyps ausgebildet ist, und die Verarmungsschicht, die zwischen dem Bereich des ersten Leitfähigkeitstyps und der Grenzfläche des Bereichs ausgebildet ist, der mit dem Bereich des ersten Leitfähigkeitstyps vorgesehen ist, miteinander in Verbindung sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Ladungsbetrag pro Flächeneinheit des Bereichs des ersten Leitfähigkeitstyps 2.0 × 10–8 C/cm2 oder mehr beträgt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei ein Ladungsbetrag pro Flächeneinheit des Bereichs des ersten Leitfähigkeitstyps 3.0 × 10–7 C/cm2 oder weniger beträgt.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der Bereich des ersten Leitfähigkeitstyps auf einer gesamten Oberfläche des Säulenbereichs des zweiten Leitfähigkeitstyps in einer Ebenenrichtung des Halbleitersubstrats angeordnet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der Bereich des ersten Leitfähigkeitstyps in einem Teil des Säulenbereichs des zweiten Leitfähigkeitstyps in einer Ebenenrichtung des Halbleitersubstrats angeordnet ist, und der Säulenbereich des zweiten Leitfähigkeitstyps in Verbindung mit der Schicht des zweiten Leitfähigkeitstyps ist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei der Säulenbereich des ersten Leitfähigkeitstyps und der Säulenbereich des zweiten Leitfähigkeitstyps so angeordnet sind, dass sie sich in einer Richtung parallel zur Ebenenrichtung der Halbleiterschicht erstrecken und sich wiederholend in einer Richtung senkrecht zu der einen Richtung in Fluchtung sind, und eine Länge des Bereichs des ersten Leitfähigkeitstyps in Ausrichtungsrichtung des Säulenbereichs des ersten Leitfähigkeitstyps und des Säulenbereichs des zweiten Leitfähigkeitstyps kürzer als eine Länge des Säulenbereichs des zweiten Leitfähigkeitstyps in Ausrichtungsrichtung ist.
  8. Halbleitervorrichtung nach Anspruch 7, wobei ein Verhältnis einer Länge des Säulenbereichs des ersten Leitfähigkeitstyps in Ausrichtungsrichtung bezüglich der Länge des Säulenbereichs des zweiten Leitfähigkeitstyps in Ausrichtungsrichtung 3 oder weniger beträgt und die Länge des Bereichs des ersten Leitfähigkeitstyps in Ausrichtungsrichtung 33% oder mehr der Länge des Säulenbereichs des zweiten Leitfähigkeitstyps in Ausrichtungsrichtung beträgt.
  9. Halbleitervorrichtung nach Anspruch 6, wobei der Säulenbereich des ersten Leitfähigkeitstyps und der Säulenbereich des zweiten Leitfähigkeitstyps so angeordnet sind, dass sie sich in einer Richtung parallel zur Ebenenrichtung der Halbleiterschicht erstrecken und sich wiederholend in einer Richtung senkrecht zu der einen Richtung fluchtend sind, und eine Länge des Bereichs des ersten Leitfähigkeitstyps in der einen Richtung kürzer als eine Länge des Säulenbereichs des zweiten Leitfähigkeitstyps in der einen Richtung ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei ein Verhältnis einer Länge des Säulenbereichs des ersten Leitfähigkeitstyps in Ausrichtungsrichtung des Säulenbereichs des ersten Leitfähigkeitstyps und des Säulenbereichs des zweiten Leitfähigkeitstyps bezüglich einer Länge des Säulenbereichs des zweiten Leitfähigkeitstyps in Ausrichtungsrichtung 3 oder weniger beträgt und eine Länge des Bereichs des ersten Leitfähigkeitstyps in der einen Richtung 33% oder mehr einer Länge des Säulenbereichs des zweiten Leitfähigkeitstyps in der einen Richtung beträgt.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei der Bereich des ersten Leitfähigkeitstyps für einen Oberflächenschichtabschnitt des Säulenbereichs des zweiten Leitfähigkeitstyps angeordnet ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei der Bereich des ersten Leitfähigkeitstyps zwischen einem Oberflächenschichtabschnitt des Säulenbereichs des zweiten Leitfähigkeitstyps und einem Bodenabschnitt des Säulenbereichs des zweiten Leitfähigkeitstyps entgegengesetzt zu dem Oberflächenschichtabschnitt angeordnet ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei der Bereich des ersten Leitfähigkeitstyps eine Mehrzahl von Bereichen des ersten Leitfähigkeitstyps beinhaltet, welche in Dickenrichtung des Halbleitersubstrats an dem Säulenbereich des zweiten Leitfähigkeitstyps angeordnet sind.
DE112015001353.9T 2014-03-20 2015-03-16 Halbleitervorrichtung Withdrawn DE112015001353T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014-058060 2014-03-20
JP2014058060 2014-03-20
JP2014256396A JP2015195345A (ja) 2014-03-20 2014-12-18 半導体装置
JP2014-256396 2014-12-18
PCT/JP2015/001440 WO2015141212A1 (ja) 2014-03-20 2015-03-16 半導体装置

Publications (1)

Publication Number Publication Date
DE112015001353T5 true DE112015001353T5 (de) 2016-12-01

Family

ID=54144195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015001353.9T Withdrawn DE112015001353T5 (de) 2014-03-20 2015-03-16 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20170018642A1 (de)
JP (1) JP2015195345A (de)
CN (1) CN106104808A (de)
DE (1) DE112015001353T5 (de)
WO (1) WO2015141212A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110058A (zh) * 2017-12-14 2018-06-01 福建晋润半导体技术有限公司 一种非对称mosfet器件及其制备方法
CN108198851B (zh) * 2017-12-27 2020-10-02 四川大学 一种具有载流子存储效应的超结igbt
IT201800006323A1 (it) 2018-06-14 2019-12-14 Dispositivo a semiconduttore del tipo a bilanciamento di carica, in particolare per applicazioni rf ad elevata efficienza, e relativo procedimento di fabbricazione
CN108899282B (zh) * 2018-07-04 2021-09-14 济南安海半导体有限公司 带有电荷平衡结构的沟槽栅场效应晶体管及其制造方法
US11189688B2 (en) 2018-10-18 2021-11-30 Abb Power Grids Switzerland Ag Insulated gate power semiconductor device and method for manufacturing such device
CN109830532A (zh) * 2019-01-22 2019-05-31 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法
CN112310205B (zh) * 2019-07-29 2022-04-19 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管及其制作方法
CN115132875B (zh) * 2022-07-26 2024-02-06 核芯光电科技(山东)有限公司 一种减少Si-PIN探测装置的电容的方法及Si-PIN探测装置
CN117525156A (zh) * 2024-01-05 2024-02-06 深圳天狼芯半导体有限公司 一种具有阳极肖特基接触的mosfet及制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3804375B2 (ja) * 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP2006261562A (ja) * 2005-03-18 2006-09-28 Toyota Industries Corp 半導体装置
JP5298565B2 (ja) * 2008-02-22 2013-09-25 富士電機株式会社 半導体装置およびその製造方法
JP5863574B2 (ja) * 2012-06-20 2016-02-16 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20170018642A1 (en) 2017-01-19
JP2015195345A (ja) 2015-11-05
WO2015141212A1 (ja) 2015-09-24
CN106104808A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
DE112015001353T5 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112004001163B4 (de) Halbleiteranordnung eines vertikalen Typs
DE102012204420B4 (de) Halbleitervorrichtung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE10211688B4 (de) Halbleiterbauelement
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE10205345B9 (de) Halbleiterbauelement
DE112013006558B4 (de) Siliziumcarbidhalbleitervorrichtung
DE102014119395B4 (de) Transistorbauelement mit Feldelektrode
DE3537004A1 (de) Vdmos-baustein
DE19854915A1 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE102014112811B4 (de) Super-Junction-Halbleiterbauelement
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102012200056A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung hiervon
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE102007055290B4 (de) Halbleitervorrichtung
DE102018109950A1 (de) Transistorbauelement
DE112015002120B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102013215378A1 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE112016006503B4 (de) Halbleiterschaltelement
DE112018002359T5 (de) Halbleiterbauteil
DE102019208844A1 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee