JP4209260B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4209260B2 JP4209260B2 JP2003158778A JP2003158778A JP4209260B2 JP 4209260 B2 JP4209260 B2 JP 4209260B2 JP 2003158778 A JP2003158778 A JP 2003158778A JP 2003158778 A JP2003158778 A JP 2003158778A JP 4209260 B2 JP4209260 B2 JP 4209260B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- drift region
- trench
- conductivity type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 description 27
- 239000010410 layer Substances 0.000 description 23
- 230000005684 electric field Effects 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、特に高ブレークダウン耐圧を有しかつ低オン抵抗を特徴とするパワーＭＯＳＦＥＴの構造および製造方法に関する。
【０００２】
【従来の技術】
高耐圧のＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）として縦型パワーＭＯＳＦＥＴが提案されている。この種の高耐圧ＭＯＳＦＥＴでは重要な特性としてオン抵抗（Ｒｏｎ）とブレークダウン耐圧（ＢＶＤＳＳ）があり、同一のＢＶＤＳＳではＲｏｎが低い方が高性能である。ＲｏｎとＢＶＤＳＳは電界緩和層の抵抗率に依存し、抵抗率を下げればＲｏｎが低減できるがＢＶＤＳＳも同時に低下する。よって同一ＢＶＤＳＳでいかにオン抵抗の低いパワーＭＯＳＦＥＴを作るかで技術的な優劣が決まる。
【０００３】
一般的な縦型パワーＭＯＳＦＥＴの構造を図５（ａ）の断面図を用いて示す。半導体基板２０１上に基板と同じ導電型、例えばＮ型の電界緩和層となるドリフト領域２０２をエピタキシャル成長等により形成し、Ｎ型ドリフト領域２０２の表面からのイオン注入及び熱拡散によりＮ型ドリフト領域２０２と逆の導電型、すなわちＰ型ベース領域２０８を設け、さらにＰ型ベース領域２０８表面からイオン注入及び熱拡散によりＰ型ベース領域２０８と逆の導電型のＮ型ソース２０９領域を設ける。半導体表面のソース領域２０９とドリフト領域２０２の間のベース領域２０８の表面にはゲート酸化膜（ゲート絶縁膜）２０６を有し、ゲート酸化膜２０６上にゲート電極２０７を有する。ソース領域２０９の表面にはソース電極２１１を、半導体基板の裏面にはドレイン電極２１２を有する。これにより、半導体基板２０１とドリフト領域２０２をドレインとし、ゲート酸化膜２０６の直下のベース領域２０８をチャネルとするＭＯＳトランジスタが形成される。
【０００４】
このパワーＭＯＳＦＥＴでは、図５（ｂ）のように、ゲート−ソース間にバイアスされていない時、ドレイン−ソース間に逆バイアスされた場合、ドリフト領域とベース領域の接合より空乏層が拡がり、ドレイン−ソース間に電流は流れずオフ状態となる。ドリフト領域はベース領域より不純物濃度が低いため、空乏層は主にドリフト領域側に拡がる。逆バイアスの電圧を高くし、接合での電界がある電界（Ｅcrit）以上になるとアバランシェ降伏により電流が流れブレークダウン状態となり、このＥcritの時のドレイン−ソース間電圧がＢＶＤＳＳである。電界緩和層であるドリフト領域とベース領域の接合と電界のブレークダウン時の状態を図４に示す。ドリフト領域の不純物濃度を低くすると（抵抗率を上げると）逆バイアス時の空乏層がより拡がるため、ＢＶＤＳＳを上げることができる。
【０００５】
一方、パワーＭＯＳＦＥＴのゲート−ソース間にバイアスされている時は、ベース領域の表面が反転状態となりドレイン−ソース間の電圧に応じた電流が流れ、オン状態となる。オン状態のＩ−Ｖ波形の線形領域での傾きがＲｏｎである。オン電流の経路はドリフト領域を通るため、Ｒｏｎはドリフト領域の抵抗率に依存し、Ｒｏｎを下げるためドリフト領域の不純物濃度を高くするとＢＶＤＳＳが低下する。
【０００６】
このような問題に対し、電界緩和層を低抵抗にしてＲｏｎを下げてもＢＶＤＳＳの低下がないSuper Junction（スーパ ジャンクション、以下ＳＪと略称する）という技術が知られており、このSuper Junctionを含むデバイス（以下、ＳＪデバイスと称する）を説明する。図６（ａ）の断面図に示すように基本的には図５（ａ）に示した縦型構造のパワーＭＯＳＦＥＴと同じであり、半導体基板上２０１に基板と同じ導電型、例えばＮ型の電界緩和層としてのドリフト領域２０２と、ドリフト領域と逆の導電型のＰ型ベース領域２０８と、Ｐ型ベース領域２０８と逆の導電型のＮ型ソース領域２０９を有し、半導体表面のソース領域２０９とドリフト領域２０２の間のベース領域２０８の表面にはゲート酸化膜（ゲート絶縁膜）２０６を有し、ゲート酸化膜２０６上にゲート電極２０７を有する。ここで図５（ａ）の構造と異なる点は電界緩和層の構造であり、半導体基板２０１と同じ導電型のドリフト領域２０２とは交互に、半導体基板２０１と逆の導電型で縦縞状にＰ型コラム領域２０４を設けている点である。ソース領域２０９の表面にはソース電極２１１、半導体基板の裏面にはドレイン電極２１２を有する。以上の構成で半導体基板２０１とドリフト領域２０２をドレインとし、ゲート酸化膜直下のベース領域２０８をチャネルとするＭＯＳトランジスタ（パワーＭＯＳＦＥＴ）を形成する。
【０００７】
このＳＪデバイスとしてのパワーＭＯＳＦＥＴでは、ゲート−ソース間にバイアスされていない時、ドレイン−ソース間に逆バイアスされた場合、ドリフト領域２０２とベース領域２０８、ドリフト領域２０２とコラム領域２０４、コラム領域２０４と半導体基板２０１の３つの接合より空乏層が拡がり、ドレイン−ソース間に電流は流れずオフ状態となる。図５（ａ）のパワーＭＯＳＦＥＴの場合は空乏層がドリフト領域側に拡がるのに対し、図６（ａ）のパワーＭＯＳＦＥＴはドリフト領域２０２とコラム領域２０４の縦方向の接合から空乏層が拡がるため、図６（ａ）の距離ｄが空乏化されるとドリフト領域２０２とコラム領域２０４の全体が空乏化される。ブレークダウン時の電界緩和層の接合と電界の状態を図６（ｂ）に示す。図５（ａ）のパワーＭＯＳＦＥＴのＢＶＤＳＳは電界緩和層であるドリフト領域２０２の濃度で決定されるが、図６（ａ）のパワーＭＯＳＦＥＴのＢＶＤＳＳはｄが十分に小さければ距離ｔの長さで決定される。このため、図６（ａ）のパワーＭＯＳＦＥＴのＢＶＤＳＳは、ｄが十分小さければ電界緩和層の濃度に依存せず、濃度を高くして（低抵抗化して）Ｒｏｎを低減しつつＢＶＤＳＳを維持できる。このようにＳＪデバイスでは縦に縞状の接合を持ち、高ＢＶＤＳＳ化・低Ｒｏｎ化が図られている。
【０００８】
ところで、このようなＳＪ構造を持ったパワーＭＯＳＦＥＴの従来例として、特許文献１に記載の技術がある。図７は図５及び図６と等価な部分には同一符号を付してあり、ここではドリフト領域２０２にコラム領域２０４として深さの異なる複数のコラム領域２０４ａ〜２０４ｃを有しており、ドリフト領域２０２とコラム領域２０４ａ〜２０４ｃが電界緩和層となる。また、特許文献１では、その製造方法として、半導体基板２０１上に第１のドリフト領域２０２ａをエピタキシャル成長によりある厚さに形成し、次に第１のドリフト領域２０２ａの表面よりイオン注入および熱処理を行うことにより第２のコラム領域２０４ａを形成する。次に、第１のドリフト領域２０２ａ上に第２のドリフト領域２０２ｂを形成し、同様にして第２のコラム領域２０４ｂを形成する。以下、同様にして第３のドリフト領域２０２ｃと第３のコラム領域２０４ｃを形成し、最後に所望の電界緩和層の厚さとなるまで同様にドリフト領域２０２ｄを形成し、縦方向のＰＮ接合を形成している。
【０００９】
また、特許文献２の技術では、図８に示すように、半導体基板２０１上にドリフト領域２０２と、絶縁物で埋め込まれたトレンチ２０５と、このトレンチ２０５の側壁に沿ったコラム領域２０４とを有し、ドリフト領域２０２とコラム領域２０４が電界緩和層となる。また、この特許文献２では、コラム領域２０４は、まずドリフト領域２０２を形成し、次にドリフト領域２０２内にトレンチを形成し、トレンチ側壁への斜めイオン注入によってコラム領域２０４を形成し縦方向のＰＮ接合を有する。その後トレンチを酸化膜２０５で埋め込んでいる。
【００１０】
【特許文献１】
特開２００１−２９８１８９号公報
【特許文献２】
米国特許第６５０９２４０号明細書
【００１１】
【発明が解決しようとする課題】
このようにＳＪ構造では、距離ｄとｔが同じであるならばドリフト領域とコラム領域の電荷量が等しい場合に最も効果がある。つまり同一ＢＶＤＳＳで最も低Ｒｏｎ化が可能である。また、距離ｄは小さいほうがドリフト領域及びコラム領域の不純物濃度を高く出来るため、小さいほうが効果がある。しかしながら、特許文献１に記載の製造方法ではエピタキシャル成長とイオン注入および熱処理を繰り返す必要があり、マスク目合わせ精度、熱拡散によるコラム領域の横拡がりなどでピッチｄは小さくできない。またエピタキシャル成長を複数回行うことでコストが増大する欠点もある。特許文献２の構造ではトレンチ側壁への斜めイオン注入によるコラム形成を行うため、トレンチ底部近くの側壁へイオン注入するには注入角度０°に近づけた角度にする必要があるが、これでは側壁へのドーズ量が十分でなくなり、コラム領域の濃度が縦方向で均一ではなくなる。そのためトレンチ側壁への斜めイオン注入では縦方向に均一な幅で均一な不純物濃度のＰＮ接合を作るのは製造上困難であり、ＳＪの効果が小さくなってしまう。
【００１２】
本発明の目的は、ＳＪデバイスを容易に製造することを可能にしたＳＪデバイス及びその製造方法を提供するものである。
【００１３】
【課題を解決するための手段】
本発明のＳＪデバイスは、一導電型の基板上に形成された一導電型のドリフト領域と、当該ドリフト領域の主面に形成された逆導電型のベース領域と、ベース領域に形成された一導電型のソース領域と、ゲート絶縁膜及びゲート電極と、ベース領域内に形成されたトレンチと、ドリフト領域内のトレンチの直下の深い領域に形成された逆導電型のコラム領域とを備えることを特徴とする。ここでトレンチは前記ベース領域よりも浅く形成されることが好ましい。また、ゲート絶縁膜及びゲート電極はドリフト領域の主面に溝状に形成するようにしてもよい。
【００１４】
本発明のＳＪデバイスの製造方法は、一導電型の基板上に一導電型のドリフト領域を形成する工程と、ドリフト領域の主面に設けたマスクを利用して当該主面にトレンチを形成する工程と、マスクを利用してドリフト領域のトレンチの直下の深い領域に逆導電型のコラム領域を形成する工程と、ドリフト領域の主面にゲート絶縁膜及びゲート電極を形成する工程と、ドリフト領域の主面に逆導電型のベース領域を形成する工程と、ベース領域内に一導電型のソース領域を形成する工程とを含むことを特徴とする。コラム領域を形成する工程は、それぞれ異なるエネルギでの複数回のイオン注入を行う工程とする。また、ゲート絶縁膜及びゲート電極を形成する工程は、前記ドリフト領域の主面に溝を形成し、この溝の表面にゲート絶縁膜を成長し、ゲート絶縁膜上に溝を埋め込むようにゲート電極を形成するようにしてもよい。
【００１５】
本発明によれば、ベース領域中にトレンチを形成し、トレンチ形成マスク膜と同一膜をマスクとして複数回の異なるエネルギでのイオン注入によってコラム領域を形成するため、多層エピタキシャル成長＋イオン注入を複数回繰り返す特許文献１の技術に比べコラム領域の横拡がりを低減でき、ｄを小さくしＳＪデバイスの効果をより大きくすることが可能である。またドリフト領域の成長は１回のみであるのでコストが削減できる。また、トレンチに対して斜め方向にイオン注入する特許文献２の技術に比べコラム領域の濃度をより均一に形成でき、かつトレンチ底部より注入されるため、トレンチの深さの分だけより深いコラム領域が形成できる。
【００１６】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図１（ａ）〜（ｄ）は本発明の第１の実施形態を工程順に説明したＮチャネルパワーＭＯＳＦＥＴの工程断面図である。先ず、図１（ａ）において、高濃度のＮ型半導体基板１０１上にリンをドープしたエピタキシャル成長により電界緩和層となるＮ型ドリフト領域１０２を形成する。次に、前記ドリフト領域１０２の表面にトレンチ形成のマスクとなる酸化膜１１３をＣＶＤ法により形成し、フォトリソグラフィ技術により選択的に酸化膜１１３をエッチングし、この酸化膜１１３をマスクとしたトレンチ１０３を形成する。
【００１７】
続いて、酸化膜１１３をマスクとして高エネルギのボロンイオン注入を行い、図１（ｂ）のように、トレンチ１０３の底部よりドリフト領域１０２内にボロンを導入してＰ型コラム領域１０４を形成する。このボロンのイオン注入はエネルギを変えて複数回行う。これにより、Ｎ型ドリフト領域１０２の異なる深さ位置にそれぞれ深さ方向に連続された複数のＰ型コラム領域１０４（１０４ａ〜１０４ｃ）が形成されることになる。そして、前記酸化膜１１３を除去した後、別の酸化膜１０５をＣＶＤ法により形成してトレンチ１０３の埋め込みを行い、エッチバックによりトレンチ１０３内に埋め込まれた酸化膜（ここではトレンチ酸化膜１０５と称する）以外の酸化膜１０５を除去する。
【００１８】
次いで、図１（ｃ）のように、熱酸化によりドリフト領域１０２の表面にゲート酸化膜１０６を形成する。続いて前記ゲート酸化膜１０６上にポリシリコン膜をＣＶＤ法により形成し、当該ポリシリコン膜をフォトリソグラフィ技術により選択的にエッチングしてゲート電極１０７を形成する。次いで、図１（ｄ）のように、ゲート電極１０７をマスクとしてドリフト領域１０２にセルフアラインでボロンをイオン注入して熱処理を行い、前記トレンチ酸化膜１０５を含む領域にＰ型ベース領域１０８を形成する。次に、図には表れないマスクをフォトリソグラフィ技術により形成した後、選択的にヒ素を注入して熱処理を行い、前記トレンチ酸化膜１０５を挟む両側領域にＮ型ソース領域１０９を形成する。
【００１９】
しかる後、図２に示すように、全面にＢＰＳＧをＣＶＤ法により形成して層間絶縁膜１１０を形成し、フォトリソグラフィ技術により選択的に層間絶縁膜１１０をエッチングすることにより前記Ｎ型ソース領域１０９、前記トレンチ酸化膜１０５及び前記Ｐ型ベース領域１０８を含む領域を開口するコンタクトホール１１０ａを形成し、このコンタクトホール１１０ａを含む表面にアルミニウム膜をスパッタ形成してソース電極１１１を形成する。また、前記半導体基板１０１の裏面にドレイン電極１１２を形成する。これにより、パワーＭＯＳＦＥＴを構成する。
【００２０】
この第１の実施形態のパワーＭＯＳＦＥＴの動作を説明する。パワーＭＯＳＦＥＴにおいて、ゲート−ソース間にバイアスされていない時、ドレイン−ソース間に逆バイアスされた場合、Ｎ型ドリフト領域１０２とＰ型ベース領域１０８、Ｎ型ドリフト領域１０２とＰ型コラム領域１０４、Ｐ型コラム領域とＮ型半導体基板１０１の３つの接合より空乏層が拡がり、ドレイン−ソース間に電流は流れず、オフ状態となる。Ｎ型ドリフト領域１０２とＰ型コラム領域１０４の縦方向の接合から空乏層が拡がるため、図２の距離ｄが空乏化されるとＮ型ドリフト領域１０２とＰ型コラム領域１０４の全体が空乏化される。ブレークダウン時の電界緩和層の接合と電界の状態は先に説明した図６のようになる。
【００２１】
一方、ゲート−ソース間にバイアスされている時は、Ｐ型ベース領域１０８の表面が反転状態となりドレイン−ソース間の電圧に応じた電流が流れ、オン状態となる。ＲｏｎはＮ型ドリフト領域１０２の抵抗率に依存し、Ｒｏｎを下げるためＮ型ドリフト領域１０２の不純物濃度を高くしても、ｄの距離が十分に小さければＮ型ドリフト領域１０２とＰ型コラム領域１０４の全体が空乏化され、ＢＶＤＳＳの低下は生じない。
【００２２】
また、この実施形態のパワーＭＯＳＦＥＴでは、製造に際しては、Ｐ型ベース領域１０８中にトレンチ１０３を形成する際のトレンチ形成マスク膜１１３と同一膜をマスクとして高エネルギのイオン注入によってＰ型コラム領域１０４を形成するため、特許文献１のドリフト領域とコラム領域を形成する際に多層エピタキシャル成長＋イオン注入の工程を行う場合に比べフォトリソグラフィ工程の回数が少ないため、目ズレによるコラム領域の横拡がりが発生しないため、ｄを小さくしＳＪの効果をより大きくすることが可能である。また、Ｎ型ドリフト領域１０２を形成するためのエピタキシャル成長は１回のみであるので、特許文献１の構造よりもコストを削減できる。
【００２３】
また、特許文献２に比較すると、特許文献２ではトレンチ側壁への斜めイオン注入によるコラム形成を行うため、コラム領域の濃度が縦方向で均一ではなくなり、そのためドリフト領域とコラム領域の電荷量のバランスを最適にすることが困難で、ＳＪの効果が十分ではなくなる。本発明では表面からの高エネルギ注入でコラム領域１０４を形成するため、コラム領域１０４の濃度コントロールが容易になり、ドリフト領域１０２とコラム領域１０４の電荷量のバランスをＳＪの効果が最も高くなる最適な条件にコントロールするのが容易になる。
【００２４】
本発明の第２の実施形態を説明する。図３（ａ）〜（ｄ）は本発明の第２の実施形態を工程順に示すＮチャネルパワーＭＯＳＦＥＴの工程断面図である。図３（ａ）および（ｂ）の工程は図１（ａ），（ｂ）に示した第１の実施形態と同様である。次に、図３（ｃ）のように、フォトリソグラフィ技術により選択的にドリフト領域１０２をエッチングしてトレンチ１１４を形成し、熱酸化によりトレンチ１１４の側壁および底面にゲート酸化膜１０６Ａを形成する。次に、ポリシリコンをＣＶＤ法により形成し、トレンチ１１４をポリシリコンで埋め込み、エッチバックによりトレンチ１１４内部以外のポリシリコンをエッチングし、トレンチ内のポリシリコンによりゲート電極１０７Ａを形成する。
【００２５】
次に、図３（ｄ）のように、ゲート電極１０７Ａをマスクとしてセルフアラインでボロンをイオン注入して熱処理を行い、Ｐ型ベース領域１０８を形成する。次にＰ型ベース領域１０８にフォトリソグラフィ技術により選択的にヒ素を注入して熱処理を行い、Ｎ型ソース領域１０９を形成する。しかる後、図４に示すように、ＢＰＳＧをＣＶＤ法により形成して層間絶縁膜１１０を形成し、フォトリソグラフィ技術により選択的に層間絶縁膜１１０をエッチングすることによりＰ型ベース領域１０８、Ｎ型ソース領域１０９及びトレンチ酸化膜１０５を含む領域にコンタクトホール１１０ａを形成し、表面にアルミニウム膜をスパッタ形成してソース電極１１１を形成する。また、半導体基板１０１の裏面にドレイン電極１１２を形成し、パワーＭＯＳＦＥＴを構成する。
【００２６】
第２の実施形態のパワーＭＯＳＦＥＴにおいても第１の実施形態と同様にＲｏｎを低減する一方でＢＶＤＳＳを低下することはない。また、トレンチ形成マスク膜１１３と同一膜をマスクとしてＰ型コラム領域１０４を形成するため、特許文献１の製造方法に比較してフォトリソグラフィ工程の回数が少なくでき、かつ目ズレによるコラム領域の横拡がりが発生しないため、ｄを小さくしＳＪの効果をより大きくすることが可能である。さらに、第２の実施形態のパワーＭＯＳＦＥＴはトレンチゲートのパワーＭＯＳＦＥＴであり、ＢＶＤＳＳが１００Ｖ以下のクラスのパワーＭＯＳＦＥＴにおいて近年主流となっている構造である。チャネルがトレンチの側壁に沿った縦方向に形成されるため、第１の実施形態に比較してデバイスサイズのシュリンクが容易であり、微細加工技術による高集積化が可能である。
【００２７】
【発明の効果】
以上説明したように本発明の半導体装置及び製造方法は、ベース領域中にトレンチを形成し、トレンチ形成マスク膜と同一膜をマスクとして複数回の異なるエネルギでのイオン注入によってコラム領域を形成するため、多層エピタキシャル成長＋イオン注入を複数回繰り返す特許文献１の技術に比べコラム領域の横拡がりを低減でき、ｄを小さくしＳＪデバイスの効果をより大きくすることが可能である。またドリフト領域の成長は１回のみであるのでコストが削減できる。また、トレンチに対して斜め方向にイオン注入する特許文献２の技術に比べコラム領域の濃度をより均一に形成でき、かつトレンチ底部より注入されるため、トレンチの深さの分だけより深いコラム領域が形成できる。これにより、縦方向の狭くて深いＰＮ拡散層（コラム領域／ドリフト領域）を形成する工程が容易になり、パワーＭＯＳＦＥＴを低価格に製造することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図２】第１の実施形態で製造されたパワーＭＯＳＦＥＴの断面図である。
【図３】本発明の第２の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図４】第２の実施形態で製造されたパワーＭＯＳＦＥＴの断面図である。
【図５】従来の一般的なパワーＭＯＳＦＥＴの断面図と逆バイアス時の電界分布図である。
【図６】ＳＪ構造のパワーＭＯＳＦＥＴの断面図と逆バイアス時の電界分布である。
【図７】ＳＪ構造を持つ特許文献１のパワーＭＯＳＦＥＴの断面図である。
【図８】ＳＪ構造を持つ特許文献２のパワーＭＯＳＦＥＴの断面図である。
【符号の説明】
１０１ Ｎ型半導体基板
１０２ Ｎ型ドリフト領域
１０３ トレンチ
１０４（１０４ａ〜１０４ｃ） Ｐ型コラム領域
１０５ トレンチ酸化膜
１０６，１０６Ａ ゲート酸化膜
１０７，１０７Ａ ゲート電極
１０８ Ｐ型ベース領域
１０９ Ｎ型ソース領域
１１０ 層間絶縁膜
１１１ ソース電極
１１２ ドレイン電極
１１３ マスク膜
２０１ 半導体基板
２０２ ドリフト領域
２０４ コラム領域
２０５ トレンチ酸化膜
２０６ ゲート酸化膜
２０７ ゲート電極
２０８ ベース領域
２０９ ソース領域
２１０ 層間絶縁膜
２１１ ソース電極
２１２ ドレイン電極
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、特に高ブレークダウン耐圧を有しかつ低オン抵抗を特徴とするパワーＭＯＳＦＥＴの構造および製造方法に関する。
【０００２】
【従来の技術】
高耐圧のＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）として縦型パワーＭＯＳＦＥＴが提案されている。この種の高耐圧ＭＯＳＦＥＴでは重要な特性としてオン抵抗（Ｒｏｎ）とブレークダウン耐圧（ＢＶＤＳＳ）があり、同一のＢＶＤＳＳではＲｏｎが低い方が高性能である。ＲｏｎとＢＶＤＳＳは電界緩和層の抵抗率に依存し、抵抗率を下げればＲｏｎが低減できるがＢＶＤＳＳも同時に低下する。よって同一ＢＶＤＳＳでいかにオン抵抗の低いパワーＭＯＳＦＥＴを作るかで技術的な優劣が決まる。
【０００３】
一般的な縦型パワーＭＯＳＦＥＴの構造を図５（ａ）の断面図を用いて示す。半導体基板２０１上に基板と同じ導電型、例えばＮ型の電界緩和層となるドリフト領域２０２をエピタキシャル成長等により形成し、Ｎ型ドリフト領域２０２の表面からのイオン注入及び熱拡散によりＮ型ドリフト領域２０２と逆の導電型、すなわちＰ型ベース領域２０８を設け、さらにＰ型ベース領域２０８表面からイオン注入及び熱拡散によりＰ型ベース領域２０８と逆の導電型のＮ型ソース２０９領域を設ける。半導体表面のソース領域２０９とドリフト領域２０２の間のベース領域２０８の表面にはゲート酸化膜（ゲート絶縁膜）２０６を有し、ゲート酸化膜２０６上にゲート電極２０７を有する。ソース領域２０９の表面にはソース電極２１１を、半導体基板の裏面にはドレイン電極２１２を有する。これにより、半導体基板２０１とドリフト領域２０２をドレインとし、ゲート酸化膜２０６の直下のベース領域２０８をチャネルとするＭＯＳトランジスタが形成される。
【０００４】
このパワーＭＯＳＦＥＴでは、図５（ｂ）のように、ゲート−ソース間にバイアスされていない時、ドレイン−ソース間に逆バイアスされた場合、ドリフト領域とベース領域の接合より空乏層が拡がり、ドレイン−ソース間に電流は流れずオフ状態となる。ドリフト領域はベース領域より不純物濃度が低いため、空乏層は主にドリフト領域側に拡がる。逆バイアスの電圧を高くし、接合での電界がある電界（Ｅcrit）以上になるとアバランシェ降伏により電流が流れブレークダウン状態となり、このＥcritの時のドレイン−ソース間電圧がＢＶＤＳＳである。電界緩和層であるドリフト領域とベース領域の接合と電界のブレークダウン時の状態を図４に示す。ドリフト領域の不純物濃度を低くすると（抵抗率を上げると）逆バイアス時の空乏層がより拡がるため、ＢＶＤＳＳを上げることができる。
【０００５】
一方、パワーＭＯＳＦＥＴのゲート−ソース間にバイアスされている時は、ベース領域の表面が反転状態となりドレイン−ソース間の電圧に応じた電流が流れ、オン状態となる。オン状態のＩ−Ｖ波形の線形領域での傾きがＲｏｎである。オン電流の経路はドリフト領域を通るため、Ｒｏｎはドリフト領域の抵抗率に依存し、Ｒｏｎを下げるためドリフト領域の不純物濃度を高くするとＢＶＤＳＳが低下する。
【０００６】
このような問題に対し、電界緩和層を低抵抗にしてＲｏｎを下げてもＢＶＤＳＳの低下がないSuper Junction（スーパ ジャンクション、以下ＳＪと略称する）という技術が知られており、このSuper Junctionを含むデバイス（以下、ＳＪデバイスと称する）を説明する。図６（ａ）の断面図に示すように基本的には図５（ａ）に示した縦型構造のパワーＭＯＳＦＥＴと同じであり、半導体基板上２０１に基板と同じ導電型、例えばＮ型の電界緩和層としてのドリフト領域２０２と、ドリフト領域と逆の導電型のＰ型ベース領域２０８と、Ｐ型ベース領域２０８と逆の導電型のＮ型ソース領域２０９を有し、半導体表面のソース領域２０９とドリフト領域２０２の間のベース領域２０８の表面にはゲート酸化膜（ゲート絶縁膜）２０６を有し、ゲート酸化膜２０６上にゲート電極２０７を有する。ここで図５（ａ）の構造と異なる点は電界緩和層の構造であり、半導体基板２０１と同じ導電型のドリフト領域２０２とは交互に、半導体基板２０１と逆の導電型で縦縞状にＰ型コラム領域２０４を設けている点である。ソース領域２０９の表面にはソース電極２１１、半導体基板の裏面にはドレイン電極２１２を有する。以上の構成で半導体基板２０１とドリフト領域２０２をドレインとし、ゲート酸化膜直下のベース領域２０８をチャネルとするＭＯＳトランジスタ（パワーＭＯＳＦＥＴ）を形成する。
【０００７】
このＳＪデバイスとしてのパワーＭＯＳＦＥＴでは、ゲート−ソース間にバイアスされていない時、ドレイン−ソース間に逆バイアスされた場合、ドリフト領域２０２とベース領域２０８、ドリフト領域２０２とコラム領域２０４、コラム領域２０４と半導体基板２０１の３つの接合より空乏層が拡がり、ドレイン−ソース間に電流は流れずオフ状態となる。図５（ａ）のパワーＭＯＳＦＥＴの場合は空乏層がドリフト領域側に拡がるのに対し、図６（ａ）のパワーＭＯＳＦＥＴはドリフト領域２０２とコラム領域２０４の縦方向の接合から空乏層が拡がるため、図６（ａ）の距離ｄが空乏化されるとドリフト領域２０２とコラム領域２０４の全体が空乏化される。ブレークダウン時の電界緩和層の接合と電界の状態を図６（ｂ）に示す。図５（ａ）のパワーＭＯＳＦＥＴのＢＶＤＳＳは電界緩和層であるドリフト領域２０２の濃度で決定されるが、図６（ａ）のパワーＭＯＳＦＥＴのＢＶＤＳＳはｄが十分に小さければ距離ｔの長さで決定される。このため、図６（ａ）のパワーＭＯＳＦＥＴのＢＶＤＳＳは、ｄが十分小さければ電界緩和層の濃度に依存せず、濃度を高くして（低抵抗化して）Ｒｏｎを低減しつつＢＶＤＳＳを維持できる。このようにＳＪデバイスでは縦に縞状の接合を持ち、高ＢＶＤＳＳ化・低Ｒｏｎ化が図られている。
【０００８】
ところで、このようなＳＪ構造を持ったパワーＭＯＳＦＥＴの従来例として、特許文献１に記載の技術がある。図７は図５及び図６と等価な部分には同一符号を付してあり、ここではドリフト領域２０２にコラム領域２０４として深さの異なる複数のコラム領域２０４ａ〜２０４ｃを有しており、ドリフト領域２０２とコラム領域２０４ａ〜２０４ｃが電界緩和層となる。また、特許文献１では、その製造方法として、半導体基板２０１上に第１のドリフト領域２０２ａをエピタキシャル成長によりある厚さに形成し、次に第１のドリフト領域２０２ａの表面よりイオン注入および熱処理を行うことにより第２のコラム領域２０４ａを形成する。次に、第１のドリフト領域２０２ａ上に第２のドリフト領域２０２ｂを形成し、同様にして第２のコラム領域２０４ｂを形成する。以下、同様にして第３のドリフト領域２０２ｃと第３のコラム領域２０４ｃを形成し、最後に所望の電界緩和層の厚さとなるまで同様にドリフト領域２０２ｄを形成し、縦方向のＰＮ接合を形成している。
【０００９】
また、特許文献２の技術では、図８に示すように、半導体基板２０１上にドリフト領域２０２と、絶縁物で埋め込まれたトレンチ２０５と、このトレンチ２０５の側壁に沿ったコラム領域２０４とを有し、ドリフト領域２０２とコラム領域２０４が電界緩和層となる。また、この特許文献２では、コラム領域２０４は、まずドリフト領域２０２を形成し、次にドリフト領域２０２内にトレンチを形成し、トレンチ側壁への斜めイオン注入によってコラム領域２０４を形成し縦方向のＰＮ接合を有する。その後トレンチを酸化膜２０５で埋め込んでいる。
【００１０】
【特許文献１】
特開２００１−２９８１８９号公報
【特許文献２】
米国特許第６５０９２４０号明細書
【００１１】
【発明が解決しようとする課題】
このようにＳＪ構造では、距離ｄとｔが同じであるならばドリフト領域とコラム領域の電荷量が等しい場合に最も効果がある。つまり同一ＢＶＤＳＳで最も低Ｒｏｎ化が可能である。また、距離ｄは小さいほうがドリフト領域及びコラム領域の不純物濃度を高く出来るため、小さいほうが効果がある。しかしながら、特許文献１に記載の製造方法ではエピタキシャル成長とイオン注入および熱処理を繰り返す必要があり、マスク目合わせ精度、熱拡散によるコラム領域の横拡がりなどでピッチｄは小さくできない。またエピタキシャル成長を複数回行うことでコストが増大する欠点もある。特許文献２の構造ではトレンチ側壁への斜めイオン注入によるコラム形成を行うため、トレンチ底部近くの側壁へイオン注入するには注入角度０°に近づけた角度にする必要があるが、これでは側壁へのドーズ量が十分でなくなり、コラム領域の濃度が縦方向で均一ではなくなる。そのためトレンチ側壁への斜めイオン注入では縦方向に均一な幅で均一な不純物濃度のＰＮ接合を作るのは製造上困難であり、ＳＪの効果が小さくなってしまう。
【００１２】
本発明の目的は、ＳＪデバイスを容易に製造することを可能にしたＳＪデバイス及びその製造方法を提供するものである。
【００１３】
【課題を解決するための手段】
本発明のＳＪデバイスは、一導電型の基板上に形成された一導電型のドリフト領域と、当該ドリフト領域の主面に形成された逆導電型のベース領域と、ベース領域に形成された一導電型のソース領域と、ゲート絶縁膜及びゲート電極と、ベース領域内に形成されたトレンチと、ドリフト領域内のトレンチの直下の深い領域に形成された逆導電型のコラム領域とを備えることを特徴とする。ここでトレンチは前記ベース領域よりも浅く形成されることが好ましい。また、ゲート絶縁膜及びゲート電極はドリフト領域の主面に溝状に形成するようにしてもよい。
【００１４】
本発明のＳＪデバイスの製造方法は、一導電型の基板上に一導電型のドリフト領域を形成する工程と、ドリフト領域の主面に設けたマスクを利用して当該主面にトレンチを形成する工程と、マスクを利用してドリフト領域のトレンチの直下の深い領域に逆導電型のコラム領域を形成する工程と、ドリフト領域の主面にゲート絶縁膜及びゲート電極を形成する工程と、ドリフト領域の主面に逆導電型のベース領域を形成する工程と、ベース領域内に一導電型のソース領域を形成する工程とを含むことを特徴とする。コラム領域を形成する工程は、それぞれ異なるエネルギでの複数回のイオン注入を行う工程とする。また、ゲート絶縁膜及びゲート電極を形成する工程は、前記ドリフト領域の主面に溝を形成し、この溝の表面にゲート絶縁膜を成長し、ゲート絶縁膜上に溝を埋め込むようにゲート電極を形成するようにしてもよい。
【００１５】
本発明によれば、ベース領域中にトレンチを形成し、トレンチ形成マスク膜と同一膜をマスクとして複数回の異なるエネルギでのイオン注入によってコラム領域を形成するため、多層エピタキシャル成長＋イオン注入を複数回繰り返す特許文献１の技術に比べコラム領域の横拡がりを低減でき、ｄを小さくしＳＪデバイスの効果をより大きくすることが可能である。またドリフト領域の成長は１回のみであるのでコストが削減できる。また、トレンチに対して斜め方向にイオン注入する特許文献２の技術に比べコラム領域の濃度をより均一に形成でき、かつトレンチ底部より注入されるため、トレンチの深さの分だけより深いコラム領域が形成できる。
【００１６】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図１（ａ）〜（ｄ）は本発明の第１の実施形態を工程順に説明したＮチャネルパワーＭＯＳＦＥＴの工程断面図である。先ず、図１（ａ）において、高濃度のＮ型半導体基板１０１上にリンをドープしたエピタキシャル成長により電界緩和層となるＮ型ドリフト領域１０２を形成する。次に、前記ドリフト領域１０２の表面にトレンチ形成のマスクとなる酸化膜１１３をＣＶＤ法により形成し、フォトリソグラフィ技術により選択的に酸化膜１１３をエッチングし、この酸化膜１１３をマスクとしたトレンチ１０３を形成する。
【００１７】
続いて、酸化膜１１３をマスクとして高エネルギのボロンイオン注入を行い、図１（ｂ）のように、トレンチ１０３の底部よりドリフト領域１０２内にボロンを導入してＰ型コラム領域１０４を形成する。このボロンのイオン注入はエネルギを変えて複数回行う。これにより、Ｎ型ドリフト領域１０２の異なる深さ位置にそれぞれ深さ方向に連続された複数のＰ型コラム領域１０４（１０４ａ〜１０４ｃ）が形成されることになる。そして、前記酸化膜１１３を除去した後、別の酸化膜１０５をＣＶＤ法により形成してトレンチ１０３の埋め込みを行い、エッチバックによりトレンチ１０３内に埋め込まれた酸化膜（ここではトレンチ酸化膜１０５と称する）以外の酸化膜１０５を除去する。
【００１８】
次いで、図１（ｃ）のように、熱酸化によりドリフト領域１０２の表面にゲート酸化膜１０６を形成する。続いて前記ゲート酸化膜１０６上にポリシリコン膜をＣＶＤ法により形成し、当該ポリシリコン膜をフォトリソグラフィ技術により選択的にエッチングしてゲート電極１０７を形成する。次いで、図１（ｄ）のように、ゲート電極１０７をマスクとしてドリフト領域１０２にセルフアラインでボロンをイオン注入して熱処理を行い、前記トレンチ酸化膜１０５を含む領域にＰ型ベース領域１０８を形成する。次に、図には表れないマスクをフォトリソグラフィ技術により形成した後、選択的にヒ素を注入して熱処理を行い、前記トレンチ酸化膜１０５を挟む両側領域にＮ型ソース領域１０９を形成する。
【００１９】
しかる後、図２に示すように、全面にＢＰＳＧをＣＶＤ法により形成して層間絶縁膜１１０を形成し、フォトリソグラフィ技術により選択的に層間絶縁膜１１０をエッチングすることにより前記Ｎ型ソース領域１０９、前記トレンチ酸化膜１０５及び前記Ｐ型ベース領域１０８を含む領域を開口するコンタクトホール１１０ａを形成し、このコンタクトホール１１０ａを含む表面にアルミニウム膜をスパッタ形成してソース電極１１１を形成する。また、前記半導体基板１０１の裏面にドレイン電極１１２を形成する。これにより、パワーＭＯＳＦＥＴを構成する。
【００２０】
この第１の実施形態のパワーＭＯＳＦＥＴの動作を説明する。パワーＭＯＳＦＥＴにおいて、ゲート−ソース間にバイアスされていない時、ドレイン−ソース間に逆バイアスされた場合、Ｎ型ドリフト領域１０２とＰ型ベース領域１０８、Ｎ型ドリフト領域１０２とＰ型コラム領域１０４、Ｐ型コラム領域とＮ型半導体基板１０１の３つの接合より空乏層が拡がり、ドレイン−ソース間に電流は流れず、オフ状態となる。Ｎ型ドリフト領域１０２とＰ型コラム領域１０４の縦方向の接合から空乏層が拡がるため、図２の距離ｄが空乏化されるとＮ型ドリフト領域１０２とＰ型コラム領域１０４の全体が空乏化される。ブレークダウン時の電界緩和層の接合と電界の状態は先に説明した図６のようになる。
【００２１】
一方、ゲート−ソース間にバイアスされている時は、Ｐ型ベース領域１０８の表面が反転状態となりドレイン−ソース間の電圧に応じた電流が流れ、オン状態となる。ＲｏｎはＮ型ドリフト領域１０２の抵抗率に依存し、Ｒｏｎを下げるためＮ型ドリフト領域１０２の不純物濃度を高くしても、ｄの距離が十分に小さければＮ型ドリフト領域１０２とＰ型コラム領域１０４の全体が空乏化され、ＢＶＤＳＳの低下は生じない。
【００２２】
また、この実施形態のパワーＭＯＳＦＥＴでは、製造に際しては、Ｐ型ベース領域１０８中にトレンチ１０３を形成する際のトレンチ形成マスク膜１１３と同一膜をマスクとして高エネルギのイオン注入によってＰ型コラム領域１０４を形成するため、特許文献１のドリフト領域とコラム領域を形成する際に多層エピタキシャル成長＋イオン注入の工程を行う場合に比べフォトリソグラフィ工程の回数が少ないため、目ズレによるコラム領域の横拡がりが発生しないため、ｄを小さくしＳＪの効果をより大きくすることが可能である。また、Ｎ型ドリフト領域１０２を形成するためのエピタキシャル成長は１回のみであるので、特許文献１の構造よりもコストを削減できる。
【００２３】
また、特許文献２に比較すると、特許文献２ではトレンチ側壁への斜めイオン注入によるコラム形成を行うため、コラム領域の濃度が縦方向で均一ではなくなり、そのためドリフト領域とコラム領域の電荷量のバランスを最適にすることが困難で、ＳＪの効果が十分ではなくなる。本発明では表面からの高エネルギ注入でコラム領域１０４を形成するため、コラム領域１０４の濃度コントロールが容易になり、ドリフト領域１０２とコラム領域１０４の電荷量のバランスをＳＪの効果が最も高くなる最適な条件にコントロールするのが容易になる。
【００２４】
本発明の第２の実施形態を説明する。図３（ａ）〜（ｄ）は本発明の第２の実施形態を工程順に示すＮチャネルパワーＭＯＳＦＥＴの工程断面図である。図３（ａ）および（ｂ）の工程は図１（ａ），（ｂ）に示した第１の実施形態と同様である。次に、図３（ｃ）のように、フォトリソグラフィ技術により選択的にドリフト領域１０２をエッチングしてトレンチ１１４を形成し、熱酸化によりトレンチ１１４の側壁および底面にゲート酸化膜１０６Ａを形成する。次に、ポリシリコンをＣＶＤ法により形成し、トレンチ１１４をポリシリコンで埋め込み、エッチバックによりトレンチ１１４内部以外のポリシリコンをエッチングし、トレンチ内のポリシリコンによりゲート電極１０７Ａを形成する。
【００２５】
次に、図３（ｄ）のように、ゲート電極１０７Ａをマスクとしてセルフアラインでボロンをイオン注入して熱処理を行い、Ｐ型ベース領域１０８を形成する。次にＰ型ベース領域１０８にフォトリソグラフィ技術により選択的にヒ素を注入して熱処理を行い、Ｎ型ソース領域１０９を形成する。しかる後、図４に示すように、ＢＰＳＧをＣＶＤ法により形成して層間絶縁膜１１０を形成し、フォトリソグラフィ技術により選択的に層間絶縁膜１１０をエッチングすることによりＰ型ベース領域１０８、Ｎ型ソース領域１０９及びトレンチ酸化膜１０５を含む領域にコンタクトホール１１０ａを形成し、表面にアルミニウム膜をスパッタ形成してソース電極１１１を形成する。また、半導体基板１０１の裏面にドレイン電極１１２を形成し、パワーＭＯＳＦＥＴを構成する。
【００２６】
第２の実施形態のパワーＭＯＳＦＥＴにおいても第１の実施形態と同様にＲｏｎを低減する一方でＢＶＤＳＳを低下することはない。また、トレンチ形成マスク膜１１３と同一膜をマスクとしてＰ型コラム領域１０４を形成するため、特許文献１の製造方法に比較してフォトリソグラフィ工程の回数が少なくでき、かつ目ズレによるコラム領域の横拡がりが発生しないため、ｄを小さくしＳＪの効果をより大きくすることが可能である。さらに、第２の実施形態のパワーＭＯＳＦＥＴはトレンチゲートのパワーＭＯＳＦＥＴであり、ＢＶＤＳＳが１００Ｖ以下のクラスのパワーＭＯＳＦＥＴにおいて近年主流となっている構造である。チャネルがトレンチの側壁に沿った縦方向に形成されるため、第１の実施形態に比較してデバイスサイズのシュリンクが容易であり、微細加工技術による高集積化が可能である。
【００２７】
【発明の効果】
以上説明したように本発明の半導体装置及び製造方法は、ベース領域中にトレンチを形成し、トレンチ形成マスク膜と同一膜をマスクとして複数回の異なるエネルギでのイオン注入によってコラム領域を形成するため、多層エピタキシャル成長＋イオン注入を複数回繰り返す特許文献１の技術に比べコラム領域の横拡がりを低減でき、ｄを小さくしＳＪデバイスの効果をより大きくすることが可能である。またドリフト領域の成長は１回のみであるのでコストが削減できる。また、トレンチに対して斜め方向にイオン注入する特許文献２の技術に比べコラム領域の濃度をより均一に形成でき、かつトレンチ底部より注入されるため、トレンチの深さの分だけより深いコラム領域が形成できる。これにより、縦方向の狭くて深いＰＮ拡散層（コラム領域／ドリフト領域）を形成する工程が容易になり、パワーＭＯＳＦＥＴを低価格に製造することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図２】第１の実施形態で製造されたパワーＭＯＳＦＥＴの断面図である。
【図３】本発明の第２の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図４】第２の実施形態で製造されたパワーＭＯＳＦＥＴの断面図である。
【図５】従来の一般的なパワーＭＯＳＦＥＴの断面図と逆バイアス時の電界分布図である。
【図６】ＳＪ構造のパワーＭＯＳＦＥＴの断面図と逆バイアス時の電界分布である。
【図７】ＳＪ構造を持つ特許文献１のパワーＭＯＳＦＥＴの断面図である。
【図８】ＳＪ構造を持つ特許文献２のパワーＭＯＳＦＥＴの断面図である。
【符号の説明】
１０１ Ｎ型半導体基板
１０２ Ｎ型ドリフト領域
１０３ トレンチ
１０４（１０４ａ〜１０４ｃ） Ｐ型コラム領域
１０５ トレンチ酸化膜
１０６，１０６Ａ ゲート酸化膜
１０７，１０７Ａ ゲート電極
１０８ Ｐ型ベース領域
１０９ Ｎ型ソース領域
１１０ 層間絶縁膜
１１１ ソース電極
１１２ ドレイン電極
１１３ マスク膜
２０１ 半導体基板
２０２ ドリフト領域
２０４ コラム領域
２０５ トレンチ酸化膜
２０６ ゲート酸化膜
２０７ ゲート電極
２０８ ベース領域
２０９ ソース領域
２１０ 層間絶縁膜
２１１ ソース電極
２１２ ドレイン電極
Claims (6)
- 一導電型の基板上に形成された一導電型のドリフト領域と、前記ドリフト領域の主面に形成された逆導電型のベース領域と、前記ベース領域に形成された一導電型のソース領域と、ゲート絶縁膜及びゲート電極と、前記ベース領域内に形成されたトレンチと、前記ドリフト領域内の前記トレンチの直下の深い領域に形成された逆導電型のコラム領域とを備えることを特徴とする半導体装置。
- 前記トレンチは前記ベース領域よりも浅く形成されていることを特徴とする請求項１に記載の半導体装置。
- 前記ゲート絶縁膜及びゲート電極は前記ドリフト領域の主面に溝状に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
- 一導電型の基板上に一導電型のドリフト領域を形成する工程と、前記ドリフト領域の主面に設けたマスクを利用して当該主面にトレンチを形成する工程と、前記マスクを利用して前記ドリフト領域の前記トレンチの直下の深い領域に逆導電型のコラム領域を形成する工程と、前記ドリフト領域の主面にゲート絶縁膜及びゲート電極を形成する工程と、前記ドタフト領域の主面に逆導電型のベース領域を形成する工程と、前記ベース領域内に一導電型のソース領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 前記コラム領域を形成する工程は、それぞれ異なるエネルギでの複数回のイオン注入を行う工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記ゲート絶縁膜及びゲート電極を形成する工程は、前記ドリフト領域の主面に溝を形成し、この溝の表面にゲート絶縁膜を成長し、前記ゲート絶縁膜上に前記溝を埋め込むようにゲート電極を形成することを特徴とする請求項４又は５に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158778A JP4209260B2 (ja) | 2003-06-04 | 2003-06-04 | 半導体装置およびその製造方法 |
| US10/833,055 US7279747B2 (en) | 2003-06-04 | 2004-04-28 | Semiconductor device, and production method for manufacturing such semiconductor device |
| US11/850,215 US7851308B2 (en) | 2003-06-04 | 2007-09-05 | Method of producing a semiconductor device having a trench-stuffed layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158778A JP4209260B2 (ja) | 2003-06-04 | 2003-06-04 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363263A JP2004363263A (ja) | 2004-12-24 |
| JP4209260B2 true JP4209260B2 (ja) | 2009-01-14 |
Family
ID=33487446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003158778A Expired - Fee Related JP4209260B2 (ja) | 2003-06-04 | 2003-06-04 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7279747B2 (ja) |
| JP (1) | JP4209260B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166890B2 (en) * | 2003-10-21 | 2007-01-23 | Srikant Sridevan | Superjunction device with improved ruggedness |
| JP2005322723A (ja) * | 2004-05-07 | 2005-11-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| GB0417749D0 (en) * | 2004-08-10 | 2004-09-08 | Eco Semiconductors Ltd | Improved bipolar MOSFET devices and methods for their use |
| US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
| US7394158B2 (en) * | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
| US7834376B2 (en) * | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
| US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP2007027193A (ja) * | 2005-07-12 | 2007-02-01 | Renesas Technology Corp | 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ |
| US8368165B2 (en) * | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
| US7659588B2 (en) * | 2006-01-26 | 2010-02-09 | Siliconix Technology C. V. | Termination for a superjunction device |
| KR101193453B1 (ko) * | 2006-07-31 | 2012-10-24 | 비쉐이-실리코닉스 | 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법 |
| JP2008108962A (ja) * | 2006-10-26 | 2008-05-08 | Toshiba Corp | 半導体装置 |
| US8580651B2 (en) * | 2007-04-23 | 2013-11-12 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
| JP2011512677A (ja) * | 2008-02-14 | 2011-04-21 | マックスパワー・セミコンダクター・インコーポレイテッド | 半導体素子構造及び関連プロセス |
| CN102299072A (zh) | 2010-06-24 | 2011-12-28 | 上海华虹Nec电子有限公司 | 沟槽型超级结器件的制作方法及得到的器件 |
| CN102403354A (zh) * | 2010-09-15 | 2012-04-04 | 无锡华润上华半导体有限公司 | Coo1MOS器件及其制造方法 |
| US20120175699A1 (en) * | 2011-01-06 | 2012-07-12 | Force Mos Technology Co., Ltd. | Trench mosfet with super pinch-off regions and self-aligned trenched contact |
| WO2013046544A1 (ja) * | 2011-09-27 | 2013-04-04 | 株式会社デンソー | 半導体装置 |
| CN105789271B (zh) | 2011-09-27 | 2019-01-01 | 株式会社电装 | 半导体器件 |
| JP5849894B2 (ja) * | 2011-12-01 | 2016-02-03 | 株式会社デンソー | 半導体装置 |
| JP6037495B2 (ja) * | 2011-10-17 | 2016-12-07 | ローム株式会社 | 半導体装置およびその製造方法 |
| TWI463571B (zh) * | 2011-12-08 | 2014-12-01 | Vanguard Int Semiconduct Corp | 半導體裝置的製造方法 |
| TWI587503B (zh) * | 2012-01-11 | 2017-06-11 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
| US9853140B2 (en) | 2012-12-31 | 2017-12-26 | Vishay-Siliconix | Adaptive charge balanced MOSFET techniques |
| US20150118810A1 (en) * | 2013-10-24 | 2015-04-30 | Madhur Bobde | Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path |
| JP2017162939A (ja) * | 2016-03-08 | 2017-09-14 | 株式会社東芝 | 半導体装置 |
| CN106887464B (zh) * | 2017-01-04 | 2019-12-06 | 上海华虹宏力半导体制造有限公司 | 超结器件及其制造方法 |
| CN108598152B (zh) * | 2018-05-29 | 2020-11-13 | 电子科技大学 | 一种超结器件终端结构 |
| CN118571946B (zh) * | 2024-08-01 | 2024-10-08 | 南京第三代半导体技术创新中心有限公司 | 一种超级结mosfet及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5547893A (en) * | 1995-12-27 | 1996-08-20 | Vanguard International Semiconductor Corp. | method for fabricating an embedded vertical bipolar transistor and a memory cell |
| US5969378A (en) * | 1997-06-12 | 1999-10-19 | Cree Research, Inc. | Latch-up free power UMOS-bipolar transistor |
| US6037628A (en) * | 1997-06-30 | 2000-03-14 | Intersil Corporation | Semiconductor structures with trench contacts |
| JP3988262B2 (ja) * | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
| US6348712B1 (en) * | 1999-10-27 | 2002-02-19 | Siliconix Incorporated | High density trench-gated power MOSFET |
| US6376878B1 (en) * | 2000-02-11 | 2002-04-23 | Fairchild Semiconductor Corporation | MOS-gated devices with alternating zones of conductivity |
| JP4965756B2 (ja) | 2000-04-12 | 2012-07-04 | 株式会社東芝 | 半導体装置 |
| US6509240B2 (en) | 2000-05-15 | 2003-01-21 | International Rectifier Corporation | Angle implant process for cellular deep trench sidewall doping |
| US6608350B2 (en) * | 2000-12-07 | 2003-08-19 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
| US6803626B2 (en) * | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6812525B2 (en) * | 2002-06-25 | 2004-11-02 | International Rectifier Corporation | Trench fill process |
| US6750489B1 (en) * | 2002-10-25 | 2004-06-15 | Foveon, Inc. | Isolated high voltage PMOS transistor |
-
2003
- 2003-06-04 JP JP2003158778A patent/JP4209260B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-28 US US10/833,055 patent/US7279747B2/en not_active Expired - Fee Related
-
2007
- 2007-09-05 US US11/850,215 patent/US7851308B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004363263A (ja) | 2004-12-24 |
| US7851308B2 (en) | 2010-12-14 |
| US7279747B2 (en) | 2007-10-09 |
| US20040245570A1 (en) | 2004-12-09 |
| US20080213960A1 (en) | 2008-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4209260B2 (ja) | 半導体装置およびその製造方法 | |
| KR101296984B1 (ko) | 전하 균형 전계 효과 트랜지스터 | |
| US8859365B2 (en) | Semiconductor device and method for manufacturing same | |
| US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
| JP4743744B2 (ja) | フローティングアイランド電圧維持層を有する半導体パワーデバイス | |
| US8969953B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| CN100568466C (zh) | 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法 | |
| JP4813762B2 (ja) | 半導体装置及びその製造方法 | |
| US10790353B2 (en) | Semiconductor device with superjunction and oxygen inserted Si-layers | |
| TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
| JPH08181313A (ja) | 横型トレンチｍｉｓｆｅｔおよびその製造方法 | |
| US7629645B2 (en) | Folded-gate MOS transistor | |
| JP2009088005A (ja) | 半導体装置およびその製造方法 | |
| US20090020813A1 (en) | Formation of lateral trench fets (field effect transistors) using steps of ldmos (lateral double-diffused metal oxide semiconductor) technology | |
| CN102396071B (zh) | 具有自对准垂直ldd和背面漏极的ldmos | |
| US7705399B2 (en) | Semiconductor device with field insulation film formed therein | |
| US7696061B2 (en) | Semiconductor device and method for manufacturing same | |
| JP2850852B2 (ja) | 半導体装置 | |
| KR20100027056A (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR101530579B1 (ko) | 반도체 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |