CN106887464B - 超结器件及其制造方法 - Google Patents
超结器件及其制造方法 Download PDFInfo
- Publication number
- CN106887464B CN106887464B CN201710003994.6A CN201710003994A CN106887464B CN 106887464 B CN106887464 B CN 106887464B CN 201710003994 A CN201710003994 A CN 201710003994A CN 106887464 B CN106887464 B CN 106887464B
- Authority
- CN
- China
- Prior art keywords
- type
- gate
- groove
- region
- super junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 230000015556 catabolic process Effects 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 132
- 239000004065 semiconductor Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 27
- 238000000605 extraction Methods 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000002035 prolonged effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Abstract
本发明公开了一种超结器件，超结结构的N型柱由N型外延层组成，P型柱由填充于超结沟槽中的P型掺杂的氧化层组成；沟槽栅形成于N型柱的顶部；辅助沟槽栅形成于P型柱的顶部，辅助沟槽栅包括辅助栅极沟槽以及填充于辅助栅极沟槽中的辅助栅极多晶硅；辅助栅极沟槽的深度大于栅极沟槽的深度，辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对栅介质层进行保护。本发明还公开了一种超结器件的制造方法。本发明能提高器件的HTRB寿命并能在一定幅度内降低器件的源漏导通电阻。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超结器件；本发明还涉及一种超结器件的制造方法。
背景技术
超结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型半导体薄层和N型半导体薄层来在截止状态下在较低电压下就将所述P型半导体薄层和N型半导体薄层耗尽，实现电荷相互补偿，从而能够实现体内Resurf，Resurf为降低表面电场，体内Resurf为像降低表面电场一样能降低体内电场，从而使P型半导体薄层和N型半导体薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。
如图1所示，是现有超结器件的电流流动区的俯视图；如图2所示，是现有超结器件的一个超结器件单元的剖面图，具体剖面位置如图1中的AA箭头线所示，现有超结器件的超结结构由多个交替排列的N型柱101和P型柱102组成，请参考图1所示；每一所述N型柱101和其邻近的所述P型柱102组成一个超结单元。
电荷流动区的每一个所述超结单元对应于一个超结器件单元，如图2所示，各所述超结器件单元包括：
沟槽栅，形成于所述N型柱101的顶部，所述沟槽栅包括栅极沟槽以及形成于所述栅极沟槽底部表面和侧面的栅介质层106以及填充于所述栅极沟槽中的多晶硅栅103，栅介质层106一般采用栅氧化层。在图1所示的俯视面上，所述多晶硅栅103沿着所述N型柱101设置。
沟道区由P阱107组成，所述沟道区形成于所述沟槽栅的两侧并延伸到所述P型柱102的顶部，被所述多晶硅栅103侧面覆盖的所述沟道区的表面用于形成沟道。
源区108形成于所述沟道区的表面；在所述P型柱102的顶部形成有接触孔110，该接触孔110的顶部和由正面金属层112形成的源极连接，所述源极通过对应的接触孔110同时连接所述源区108和所述沟道区。所述接触孔110穿过层间膜109，所述层间膜109覆盖在所述超结结构的表面。所述源极对应的接触孔110的底部形成有由P+区组成的沟道引出区111。
所述多晶硅栅103通过接触孔110连接到由正面金属层112组成的栅极。
通常所述超结结构采用沟槽刻蚀将填充P型外延层的工艺方法形成，这种情形下，所述超结结构的所述N型柱101由N型外延层105组成，在所述N型外延层105中形成有超结沟槽，所述P型柱102由填充于所述超结沟槽中的P型外延层组成。所述N型外延层105形成于半导体衬底如硅衬底104的表面。所述半导体衬底104减薄后形成漏区，所述半导体衬底104本身为N型重掺杂时，能有所述半导体衬底104本身的掺杂组成漏区的掺杂；也能通过在所述半导体衬底104的本身掺杂的基础上叠加背面的N型重掺杂的注入形成漏区。在漏区104的背面形成有由背面金属层113组成的漏极。
现有超结器件在击穿时，电子流经路径会在沟槽栅周边，产生的电荷进入到栅介质层106中，栅介质层106一般采用栅氧化层，所以会对栅介质层106造成损伤，缩短栅介质层106的寿命，也即器件的高温反向偏压(HTRB)寿命较短。
发明内容
本发明所要解决的技术问题是提供一种超结器件，能提高器件的HTRB寿命。为此，本发明还提供一种超结器件的制造方法。
为解决上述技术问题，本发明提供的超结器件的超结结构由多个交替排列的N型柱和P型柱组成；所述超结结构的所述N型柱由N型外延层组成，在所述N型外延层中形成有超结沟槽，所述P型柱由填充于所述超结沟槽中的P型掺杂的氧化层组成；所述P型柱通过氧化层中的P型掺杂实现和所述N型柱的电荷平衡。
每一所述N型柱和其邻近的所述P型柱组成一个超结单元，电荷流动区的每一个所述超结单元对应于一个超结器件单元，各所述超结器件单元包括：
沟槽栅，形成于所述N型柱的顶部，所述沟槽栅包括栅极沟槽以及形成于所述栅极沟槽底部表面和侧面的栅介质层以及填充于所述栅极沟槽中的多晶硅栅。
辅助沟槽栅，形成于所述P型柱的顶部，所述辅助沟槽栅包括辅助栅极沟槽以及填充于所述辅助栅极沟槽中的辅助栅极多晶硅。
所述辅助栅极沟槽的深度大于所述栅极沟槽的深度，所述辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对所述栅介质层进行保护。
进一步的改进是，所述P型柱的氧化层为采用TEOS作为硅源形成的氧化层。
进一步的改进是，所述P型柱的氧化层的P型掺杂的元素为硼。
进一步的改进是，沟道区由形成于所述沟槽栅两侧的所述N型柱表面的P阱组成。
进一步的改进是，由N+区组成的源区形成于所述沟道区的表面。
进一步的改进是，在所述源区的顶部形成有接触孔，该接触孔的顶部和由正面金属层形成的源极连接。
进一步的改进是，所述源极对应的接触孔的底部形成有由P+区组成的沟道引出区，所述沟道引出区的结深大于所述源区的结深，所述沟道引出区的底部和所述沟道区接触并将所述沟道区也连接到所述源极。
进一步的改进是，所述多晶硅栅和所述辅助栅极多晶硅都通过接触孔连接到栅极。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，所述接触孔穿过层间膜，所述层间膜覆盖在所述超结结构的表面。
进一步的改进是，所述N型外延层形成于半导体衬底表面，漏区由形成于减薄后的所述半导体衬底背面的N+区组成。
在所述漏区的背面形成有和所述漏区接触的背面金属层，由所述背面金属层组成漏极。
为解决上述技术问题，本发明提供的超结器件的制造方法包括如下步骤：
步骤一、提供一N型外延层，采用光刻刻蚀工艺在所述N型外延层中形成超结沟槽。
步骤二、在所述超结沟槽中填充P型掺杂的氧化层，由填充于所述超结沟槽中的氧化层组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱。
由多个所述N型柱和所述P型柱交替排列组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元，所述P型柱通过氧化层中的P型掺杂实现和所述N型柱的电荷平衡。
步骤三、采用光刻刻蚀工艺对所述N型柱的顶部的N型外延层进行刻蚀形成位于所述N型柱的顶部形成栅极沟槽。
步骤四、在所述栅极沟槽的底部表面和侧面形成栅介质层。
步骤五、采用光刻刻蚀工艺在所述P型柱的顶部的氧化层进行刻蚀形成位于所述P型柱的顶部形成辅助栅极沟槽；所述辅助栅极沟槽的深度大于所述栅极沟槽的深度。
步骤六、进行多晶硅淀积同时填充所述栅极沟槽和所述辅助栅极沟槽，填充于所述栅极沟槽中的多晶硅组成多晶硅栅，填充于所述辅助栅极沟槽中的多晶硅组成辅助栅极多晶硅。
由填充于所述栅极沟槽中的所述多晶硅栅和所述栅介质层组成沟槽栅，由填充于所述辅助栅极沟槽中的所述栅极多晶硅组成辅助沟槽栅，所述辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对所述栅介质层进行保护。
进一步的改进是，所述P型柱的氧化层为采用TEOS作为硅源形成的氧化层。
进一步的改进是，所述TEOS氧化层采用LPCVD、APCVD、PECVD或炉管工艺制作形成。
进一步的改进是，所述P型柱的氧化层的P型掺杂的元素为硼。
进一步的改进是，所述TEOS氧化层采用TEOS为硅源且采用LPCVD工艺制作形成。
进一步的改进是，还包括如下步骤：
步骤七、采用P型离子注入工艺和退火扩散工艺形成P阱，所述P阱位于所述沟槽栅两侧的所述N型柱表面并组成沟道区。
进一步的改进是，还包括如下步骤：
步骤八、进行N型重掺杂的离子注入在所述沟道区的表面形成由N+区组成的源区。
进一步的改进是，还包括如下步骤：
步骤九、形成层间膜，所述层间膜覆盖在所述超结结构的表面；
步骤十、进行接触孔的开口并在开口内填充金属形成所述接触孔；
步骤十一、形成正面金属层并图形化形成栅极和源极；所述多晶硅栅和所述辅助栅极多晶硅都通过接触孔连接到栅极，在所述源区通过接触孔连接到源极。
进一步的改进是，在步骤十的所述接触孔的开口形成后金属填充前还包括步骤：
进行P型重掺杂的离子注入在所述源极对应的接触孔的底部形成有由P+区组成的沟道引出区，所述沟道引出区的结深大于所述源区的结深，所述沟道引出区的底部和所述沟道区接触并将所述沟道区也连接到所述源极。
进一步的改进是，所述N型外延层形成于半导体衬底表面，还包括如下步骤：
对所述半导体衬底背面进行减薄，在减薄后的所述半导体衬底背面形成由N+区组成的漏区；
形成背面金属层，由所述背面金属层组成漏极。
本发明对P型柱进行了改进，P型柱采用由掺硼的氧化层组成，通过掺硼的氧化层实现和N型柱的N型掺杂的电荷平衡，同时，本发明在P型柱的顶部设置了深度大于沟槽栅的辅助沟槽栅，辅助沟槽栅能够在器件击穿时对击穿电子流进行分流，从而能够对栅介质层进行保护，提高栅介质层的寿命，从而能提高整个器件的HTRB寿命。
除了提高器件的HTRB寿命外，本发明器件的各超结单元结构中由于多了一个辅助沟槽栅，也即额外多了一条栅极结构，能在一定幅度内降低器件的源漏导通电阻，这是因为辅助沟槽栅能够增加一定程度的沟道密度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超结器件的电流流动区的俯视图；
图2是现有超结器件的一个超结器件单元的剖面图；
图3是本发明实施例超结器件的电流流动区的俯视图；
图4是本发明实施例超结器件的一个超结器件单元的剖面图。
具体实施方式
如图3所示，是本发明实施例超结器件的电流流动区的俯视图；如图4所示，是本发明实施例超结器件的一个超结器件单元的剖面图，具体剖面位置如图3中的BB箭头线所示，本发明实施例超结器件的超结结构由多个交替排列的N型柱1和P型柱2组成，请参考图3所示；每一所述N型柱1和其邻近的所述P型柱2组成一个超结单元。
电荷流动区的每一个所述超结单元对应于一个超结器件单元，电荷流动区的周侧为终端区，终端区和电荷流动区之间还有过渡区，终端区和过渡区用于对电荷流动区的超结器件单元进行保护，终端区和过渡区中没有电荷流动，本发明实施例仅针对电荷流动区的超结器件单元进行改进，故不对终端区和过渡区做详细的介绍。
如图4所示，各所述超结器件单元包括：
超结结构由多个交替排列的N型柱1和P型柱2组成；所述超结结构的所述N型柱1由N型外延层6组成，在所述N型外延层6中形成有超结沟槽，所述P型柱2由填充于所述超结沟槽中的P型掺杂的氧化层组成；所述P型柱2通过氧化层中的P型掺杂实现和所述N型柱1的电荷平衡。较佳为，所述P型柱2的氧化层为采用TEOS作为硅源形成的氧化层；所述TEOS氧化层采用LPCVD、APCVD、PECVD或炉管工艺制作形成。所述P型柱2的氧化层的P型掺杂的元素为硼。
每一所述N型柱1和其邻近的所述P型柱2组成一个超结单元，电荷流动区的每一个所述超结单元对应于一个超结器件单元，各所述超结器件单元包括：
沟槽栅，形成于所述N型柱1的顶部，所述沟槽栅包括栅极沟槽以及形成于所述栅极沟槽底部表面和侧面的栅介质层7以及填充于所述栅极沟槽中的多晶硅栅3。较佳为，所述栅介质层7为栅氧化层。
辅助沟槽栅，形成于所述P型柱2的顶部，所述辅助沟槽栅包括辅助栅极沟槽以及填充于所述辅助栅极沟槽中的辅助栅极多晶硅4。
所述辅助栅极沟槽的深度大于所述栅极沟槽的深度，所述辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对所述栅介质层7进行保护。
沟道区由形成于所述沟槽栅两侧的所述N型柱1表面的P阱8组成。
由N+区组成的源区9形成于所述沟道区的表面。
在所述源区9的顶部形成有接触孔11，该接触孔11的顶部和由正面金属层13形成的源极连接。所述接触孔11穿过层间膜10，所述层间膜10覆盖在所述超结结构的表面。
所述源极对应的接触孔11的底部形成有由P+区组成的沟道引出区12，所述沟道引出区12的结深大于所述源区9的结深，所述沟道引出区12的底部和所述沟道区接触并将所述沟道区也连接到所述源极。
所述多晶硅栅3和所述辅助栅极多晶硅4都通过接触孔11连接到栅极。
所述N型外延层6形成于半导体衬底5表面，漏区由形成于减薄后的所述半导体衬底5背面的N+区组成；本发明实施例中，半导体衬底5为N型重掺杂结构，漏区直接由减薄后的所述半导体衬底5组成。在其它实施例中也能为：漏区为由减薄后的所述半导体衬底5再叠加背面N型重掺杂离子注入杂质组成。
在所述漏区的背面形成有和所述漏区接触的背面金属层14，由所述背面金属层14组成漏极。
比较图2和图4所示可知，本发明实施例对P型柱2进行了改进，P型柱2采用由掺硼的氧化层组成，通过掺硼的氧化层实现和N型柱1的N型掺杂的电荷平衡，同时，本发明实施例在P型柱2的顶部设置了深度大于沟槽栅的辅助沟槽栅，辅助沟槽栅能够在器件击穿时对击穿电子流进行分流，从而能够对栅介质层进行保护，提高栅介质层的寿命，从而能提高整个器件的HTRB寿命。
除了提高器件的HTRB寿命外，本发明实施例器件的各超结单元结构中由于多了一个辅助沟槽栅，也即额外多了一条栅极结构，能在一定幅度内降低器件的源漏导通电阻，这是因为辅助沟槽栅能够增加一定程度的沟道密度，图4中沟道主要形成于所述多晶硅栅3侧面覆盖的所述P阱8即沟道区的表面，而在辅助栅极多晶硅4通过P型柱2的氧化层也能对所述P阱8进行一定的侧面覆盖，在一定程度上能够增加沟道密度。
本发明实施例超结器件的制造方法包括如下步骤：
步骤一、提供一N型外延层6，采用光刻刻蚀工艺在所述N型外延层6中形成超结沟槽。所述N型外延层6形成于半导体衬底如硅衬底5表面。
步骤二、在所述超结沟槽中填充P型掺杂的氧化层，由填充于所述超结沟槽中的氧化层组成P型柱2，由各所述P型柱2之间的所述N型外延层6组成N型柱1。
较佳为，所述P型柱2的氧化层为采用TEOS作为硅源形成的氧化层。所述TEOS氧化层采用LPCVD、APCVD、PECVD或炉管工艺制作形成。
由多个所述N型柱1和所述P型柱2交替排列组成的超结结构；每一所述N型柱1和其邻近的所述P型柱2组成一个超结单元，所述P型柱2通过氧化层中的P型掺杂实现和所述N型柱1的电荷平衡。较佳为，所述P型柱的氧化层的P型掺杂的元素为硼。
步骤三、采用光刻刻蚀工艺对所述N型柱1的顶部的N型外延层6进行刻蚀形成位于所述N型柱1的顶部形成栅极沟槽。
步骤四、在所述栅极沟槽的底部表面和侧面形成栅介质层7。
步骤五、采用光刻刻蚀工艺在所述P型柱2的顶部的氧化层进行刻蚀形成位于所述P型柱2的顶部形成辅助栅极沟槽；所述辅助栅极沟槽的深度大于所述栅极沟槽的深度。
步骤六、进行多晶硅淀积同时填充所述栅极沟槽和所述辅助栅极沟槽，填充于所述栅极沟槽中的多晶硅组成多晶硅栅3，填充于所述辅助栅极沟槽中的多晶硅组成辅助栅极多晶硅4。
由填充于所述栅极沟槽中的所述多晶硅栅3和所述栅介质层7组成沟槽栅，由填充于所述辅助栅极沟槽中的所述栅极多晶硅组成辅助沟槽栅，所述辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对所述栅介质层7进行保护。
步骤七、采用P型离子注入工艺和退火扩散工艺形成P阱8，所述P阱8位于所述沟槽栅两侧的所述N型柱1表面并组成沟道区。
步骤八、进行N型重掺杂的离子注入在所述沟道区的表面形成由N+区组成的源区9。
步骤九、形成层间膜10，所述层间膜10覆盖在所述超结结构的表面。
步骤十、进行接触孔11的开口并在开口内填充金属形成所述接触孔11。
较佳为，在所述接触孔11的开口形成后金属填充前还包括步骤：
进行P型重掺杂的离子注入在所述源极对应的接触孔11的底部形成有由P+区组成的沟道引出区12，所述沟道引出区12的结深大于所述源区9的结深，所述沟道引出区12的底部和所述沟道区接触并将所述沟道区也连接到所述源极。
步骤十一、形成正面金属层13并图形化形成栅极和源极；所述多晶硅栅3和所述辅助栅极多晶硅4都通过接触孔11连接到栅极，在所述源区9通过接触孔11连接到源极。
还包括如下步骤：
对所述半导体衬底5背面进行减薄，在减薄后的所述半导体衬底5背面形成由N+区组成的漏区。本发明实施例中，半导体衬底5为N型重掺杂结构，漏区直接由减薄后的所述半导体衬底5组成。在其它实施例中也能为：漏区为由减薄后的所述半导体衬底5再叠加背面N型重掺杂离子注入杂质组成，也即在所述半导体衬底5减薄后需要在进行一次N型重掺杂的背面离子注入。
形成背面金属层14，由所述背面金属层14组成漏极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (20)
1.一种超结器件，其特征在于：超结结构由多个交替排列的N型柱和P型柱组成；所述超结结构的所述N型柱由N型外延层组成，在所述N型外延层中形成有超结沟槽，所述P型柱由填充于所述超结沟槽中的P型掺杂的氧化层组成；所述P型柱通过氧化层中的P型掺杂实现和所述N型柱的电荷平衡；
每一所述N型柱和其邻近的所述P型柱组成一个超结单元，电荷流动区的每一个所述超结单元对应于一个超结器件单元，各所述超结器件单元包括：
沟槽栅，形成于所述N型柱的顶部，所述沟槽栅包括栅极沟槽以及形成于所述栅极沟槽底部表面和侧面的栅介质层以及填充于所述栅极沟槽中的多晶硅栅；
辅助沟槽栅，形成于所述P型柱的顶部，所述辅助沟槽栅包括辅助栅极沟槽以及填充于所述辅助栅极沟槽中的辅助栅极多晶硅；
所述辅助栅极沟槽的深度大于所述栅极沟槽的深度，所述辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对所述栅介质层进行保护。
2.如权利要求1所述的超结器件，其特征在于：所述P型柱的氧化层为采用TEOS作为硅源形成的氧化层。
3.如权利要求1所述的超结器件，其特征在于：所述P型柱的氧化层的P型掺杂的元素为硼。
4.如权利要求1所述的超结器件，其特征在于：沟道区由形成于所述沟槽栅两侧的所述N型柱表面的P阱组成。
5.如权利要求4所述的超结器件，其特征在于：由N+区组成的源区形成于所述沟道区的表面。
6.如权利要求5所述的超结器件，其特征在于：在所述源区的顶部形成有接触孔，该接触孔的顶部和由正面金属层形成的源极连接。
7.如权利要求6所述的超结器件，其特征在于：所述源极对应的接触孔的底部形成有由P+区组成的沟道引出区，所述沟道引出区的结深大于所述源区的结深，所述沟道引出区的底部和所述沟道区接触并将所述沟道区也连接到所述源极。
8.如权利要求1所述的超结器件，其特征在于：所述多晶硅栅和所述辅助栅极多晶硅都通过接触孔连接到栅极。
9.如权利要求1所述的超结器件，其特征在于：所述栅介质层为栅氧化层。
10.如权利要求6或8所述的超结器件，其特征在于：所述接触孔穿过层间膜，所述层间膜覆盖在所述超结结构的表面。
11.如权利要求1所述的超结器件，其特征在于：所述N型外延层形成于半导体衬底表面，漏区由形成于减薄后的所述半导体衬底背面的N+区组成；
在所述漏区的背面形成有和所述漏区接触的背面金属层，由所述背面金属层组成漏极。
12.一种超结器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一N型外延层，采用光刻刻蚀工艺在所述N型外延层中形成超结沟槽；
步骤二、在所述超结沟槽中填充P型掺杂的氧化层，由填充于所述超结沟槽中的氧化层组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱；
由多个所述N型柱和所述P型柱交替排列组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元，所述P型柱通过氧化层中的P型掺杂实现和所述N型柱的电荷平衡；
步骤三、采用光刻刻蚀工艺对所述N型柱的顶部的N型外延层进行刻蚀形成位于所述N型柱的顶部形成栅极沟槽；
步骤四、在所述栅极沟槽的底部表面和侧面形成栅介质层；
步骤五、采用光刻刻蚀工艺在所述P型柱的顶部的氧化层进行刻蚀形成位于所述P型柱的顶部形成辅助栅极沟槽；所述辅助栅极沟槽的深度大于所述栅极沟槽的深度；
步骤六、进行多晶硅淀积同时填充所述栅极沟槽和所述辅助栅极沟槽，填充于所述栅极沟槽中的多晶硅组成多晶硅栅，填充于所述辅助栅极沟槽中的多晶硅组成辅助栅极多晶硅；
由填充于所述栅极沟槽中的所述多晶硅栅和所述栅介质层组成沟槽栅，由填充于所述辅助栅极沟槽中的所述栅极多晶硅组成辅助沟槽栅，所述辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对所述栅介质层进行保护。
13.如权利要求12所述的超结器件的制造方法，其特征在于：所述P型柱的氧化层为采用TEOS作为硅源形成的氧化层。
14.如权利要求13所述的超结器件的制造方法，其特征在于：所述TEOS氧化层采用LPCVD、APCVD、PECVD或炉管工艺制作形成。
15.如权利要求12所述的超结器件的制造方法，其特征在于：所述P型柱的氧化层的P型掺杂的元素为硼。
16.如权利要求12所述的超结器件的制造方法，其特征在于：还包括如下步骤：
步骤七、采用P型离子注入工艺和退火扩散工艺形成P阱，所述P阱位于所述沟槽栅两侧的所述N型柱表面并组成沟道区。
17.如权利要求16所述的超结器件的制造方法，其特征在于：还包括如下步骤：
步骤八、进行N型重掺杂的离子注入在所述沟道区的表面形成由N+区组成的源区。
18.如权利要求17所述的超结器件的制造方法，其特征在于：还包括如下步骤：
步骤九、形成层间膜，所述层间膜覆盖在所述超结结构的表面；
步骤十、进行接触孔的开口并在开口内填充金属形成所述接触孔；
步骤十一、形成正面金属层并图形化形成栅极和源极；所述多晶硅栅和所述辅助栅极多晶硅都通过接触孔连接到栅极，在所述源区通过接触孔连接到源极。
19.如权利要求18所述的超结器件的制造方法，其特征在于：在步骤十的所述接触孔的开口形成后金属填充前还包括步骤：
进行P型重掺杂的离子注入在所述源极对应的接触孔的底部形成有由P+区组成的沟道引出区，所述沟道引出区的结深大于所述源区的结深，所述沟道引出区的底部和所述沟道区接触并将所述沟道区也连接到所述源极。
20.如权利要求18所述的超结器件的制造方法，其特征在于：所述N型外延层形成于半导体衬底表面，还包括如下步骤：
对所述半导体衬底背面进行减薄，在减薄后的所述半导体衬底背面形成由N+区组成的漏区；
形成背面金属层，由所述背面金属层组成漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710003994.6A CN106887464B (zh) | 2017-01-04 | 2017-01-04 | 超结器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710003994.6A CN106887464B (zh) | 2017-01-04 | 2017-01-04 | 超结器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106887464A CN106887464A (zh) | 2017-06-23 |
| CN106887464B true CN106887464B (zh) | 2019-12-06 |
Family
ID=59176241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710003994.6A Active CN106887464B (zh) | 2017-01-04 | 2017-01-04 | 超结器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106887464B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269518A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | 電力用半導体素子及び半導体層の形成方法 |
| CN102138206A (zh) * | 2008-09-01 | 2011-07-27 | 罗姆股份有限公司 | 半导体装置及其制造方法 |
| CN202662612U (zh) * | 2012-03-20 | 2013-01-09 | 宁波敏泰光电科技有限公司 | 一种多晶硅柱超结mosfet结构 |
| CN103972288A (zh) * | 2012-08-07 | 2014-08-06 | 力士科技股份有限公司 | 超结沟槽式金属氧化物半导体场效应晶体管及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4209260B2 (ja) * | 2003-06-04 | 2009-01-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5612256B2 (ja) * | 2008-10-16 | 2014-10-22 | 株式会社東芝 | 半導体装置 |
-
2017
- 2017-01-04 CN CN201710003994.6A patent/CN106887464B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269518A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | 電力用半導体素子及び半導体層の形成方法 |
| CN102138206A (zh) * | 2008-09-01 | 2011-07-27 | 罗姆股份有限公司 | 半导体装置及其制造方法 |
| CN202662612U (zh) * | 2012-03-20 | 2013-01-09 | 宁波敏泰光电科技有限公司 | 一种多晶硅柱超结mosfet结构 |
| CN103972288A (zh) * | 2012-08-07 | 2014-08-06 | 力士科技股份有限公司 | 超结沟槽式金属氧化物半导体场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106887464A (zh) | 2017-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9472660B2 (en) | Semiconductor device | |
| US7687851B2 (en) | High density trench MOSFET with reduced on-resistance | |
| US9954074B2 (en) | Insulated gate bipolar transistor and manufacturing method therefor | |
| CN102270663B (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| TW201306264A (zh) | 半導體功率元件及其製備方法 | |
| CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| CN106601731B (zh) | 带有esd保护结构的半导体结构及其制作方法 | |
| CN109888005A (zh) | 逆导型超结igbt器件及其制造方法 | |
| CN106129105B (zh) | 沟槽栅功率mosfet及制造方法 | |
| CN106158927B (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN108091684B (zh) | 超结金属氧化物场效应晶体管 | |
| CN109755292B (zh) | 超结器件及其制造方法 | |
| CN106876439B (zh) | 超结器件及其制造方法 | |
| US9231101B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN108428732B (zh) | 超结器件及其制造方法 | |
| CN106887464B (zh) | 超结器件及其制造方法 | |
| US20190043982A1 (en) | Transistor Device with Trench Edge Termination | |
| CN108428632B (zh) | 超结器件的制造方法 | |
| CN113327984B (zh) | 槽栅超结vdmos器件、芯片及终端设备 | |
| KR20160030030A (ko) | 반도체 장치 | |
| CN111223931A (zh) | 沟槽mosfet及其制造方法 | |
| CN114005789A (zh) | 一种屏蔽栅沟槽mosfet的制作方法 | |
| CN111276476B (zh) | 半导体器件制备方法 | |
| CN108110041B (zh) | 半导体功率器件及其制作方法 | |
| CN105957897A (zh) | 沟槽栅超结mosfet的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |