DE102013114431A1 - Schottky-Barrieren-Diode und Verfahren zum Herstellen einer Schottky-Barrieren-Diode - Google Patents

Schottky-Barrieren-Diode und Verfahren zum Herstellen einer Schottky-Barrieren-Diode Download PDF

Info

Publication number
DE102013114431A1
DE102013114431A1 DE102013114431.4A DE102013114431A DE102013114431A1 DE 102013114431 A1 DE102013114431 A1 DE 102013114431A1 DE 102013114431 A DE102013114431 A DE 102013114431A DE 102013114431 A1 DE102013114431 A1 DE 102013114431A1
Authority
DE
Germany
Prior art keywords
epitaxial layer
type epitaxial
type
silicon carbide
carbide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013114431.4A
Other languages
English (en)
Inventor
Jong Seok Lee
Kyoung-Kook Hong
Dae Hwan Chun
Youngkyun Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Original Assignee
Hyundai Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co filed Critical Hyundai Motor Co
Publication of DE102013114431A1 publication Critical patent/DE102013114431A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Schottky-Barrieren-Diode und ein Verfahren zum Herstellen der Schottky-Barrieren-Diode werden bereitgestellt. Die Diode weist eine n– Typ-Epitaxieschicht auf, die auf einer ersten Oberfläche eines n+ Typ-Siliziumcarbid-Substrats angeordnet ist und eine obere Oberfläche, eine untere Oberfläche und eine geneigte Oberfläche, die die obere Oberfläche und die untere Oberfläche verbindet, hat. Ein p Bereich ist auf der geneigten Oberfläche der n– Typ-Epitaxieschicht angeordnet, und eine Schottky-Elektrode ist auf der oberen Oberfläche der n– Typ-Epitaxieschicht und dem p Bereich angeordnet. Zusätzlich ist eine ohmsche Elektrode auf einer zweiten Oberfläche des n+ Typ-Siliziumcarbid-Substrats angeordnet.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität und den Nutzen der koreanischen Patentanmeldung Nr. 10-2013-0108479 , eingereicht beim koreanischen Amt für geistiges Eigentum am 10. September 2013, deren gesamter Inhalt durch Bezugnahme hierin aufgenommen wird.
  • HINTERGRUND
  • (a) Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Schottky-Barrieren-Diode, die Siliziumcarbid (SiC) aufweist, und ein Verfahren zum Herstellen der Schottky-Barrieren-Diode.
  • (b) Beschreibung der verwandten Technik
  • In jüngster Zeit hat, da die Größe und Leistungsfähigkeit von Anwendungen ansteigen, der Bedarf an Leistungshalbleitervorrichtungen mit hoher Durchbruchspannung, hohem Strom und schneller Schalteigenschaft zugenommen. Unter den Leistungshalbleitervorrichtungen zeigt eine Schottky-Barrieren-Diode (SBD), die einen Schottky-Übergang, bei dem ein Metall und ein Halbleiter einen Übergang bilden, verwendet ohne einen P-N-Übergang zu verwenden, anders als eine gewöhnliche PN-Diode, die schnelle Schalteigenschaft und hat die Eigenschaft einer niedrigeren Einschaltspannung als die P-N-Diode.
  • Die Schottky-Barrieren-Diode benötigt einen wirklich geringen Einschaltwiderstand oder eine wirklich geringe Sättigungsspannung, um in einem leitenden Zustand einen Energieverlust zu verringern während des Bereitstellens eines Flusses eines wirklich großen Stroms. Ferner benötigt die Schottky-Barrieren-Diode die Eigenschaft, einer hohen Sperrspannung des P-N-Übergangs zu widerstehen, welche in einem ausgeschalteten Zustand oder in dem Moment, wo ein Schalter ausgeschaltet wird bzw. ist, über die Schottky-Barrieren-Diode hinweg angelegt ist, das heißt die Eigenschaft einer hohen Durchbruchspannung.
  • Es ist bekannt, dass die Durchbruchspannung beeinflusst wird von einer Krümmung eines Verarmungsbereichs, und bei einem planaren Übergang ist in einem Randteilbereich, der eine Krümmung aufweist, die geringer ist als die eines ebenen Teilbereichs eines Übergangsteilbereichs, ein elektrisches Feld gedrängt aufgrund eines Effekts des sich Drängens des elektrischen Felds (bzw. eines Elektrisches-Feld-Crowding-Effekts), welcher ein elektrisches Feld um einen Teilbereich herum drängt, der eine Krümmung hat, die geringer ist als die des ebenen Übergangsteilbereichs. Deshalb tritt an dem Randbereich leicht ein Durchbruchphänomen auf, und die Durchbruchspannung, die durch den gesamten Verarmungsbereich bestimmt wird, ist verringert.
  • Die Schottky-Barrieren-Diode wird mit einer Mesa-Struktur gebildet, um die Durchbruchspannung zu erhöhen, indem das Phänomen, dass sich das elektrische Feld um den Randteilbereich des Übergangsteilbereichs herum drängt, abgemildert wird und ein elektrisches Feld an der Oberfläche reduziert wird. Die Schottky-Barrieren-Diode mit der Mesa-Struktur benötigt keine Anschlussstruktur für eine Ionenimplantation und dergleichen, aber benötigt einen Ätzprozess zum Bilden der Mesa-Struktur. Insbesondere können sich die Eigenschaften der Schottky-Barrieren-Diode während des Ätzprozesses verschlechtern aufgrund eines Grenzflächendefekts bzw. Interface-Defekts.
  • Die in diesem Abschnitt dargelegte obige Information dient lediglich zum besseren Verständnis des Hintergrunds der Erfindung und kann daher Informationen enthalten, die nicht zum Stand der Technik zählen, der einem Durchschnittsfachmann in diesem Land bereits bekannt ist.
  • ZUSAMMENFASSUNG
  • Die vorliegende Erfindung stellt eine Schottky-Barrieren-Diode bereit mit einer Mesa-Struktur, welche eine Durchbruchspannungscharakteristik der Schottky-Barrieren-Diode verbessern kann.
  • Eine beispielhafte Ausführungsform der vorliegenden Erfindung stellt eine Schottky-Barrieren-Diode bereit, die aufweisen kann: eine n– Typ-Epitaxieschicht, die auf einer ersten Oberfläche eines n+ Typ-Siliziumcarbid-Substrats angeordnet ist und eine obere Oberfläche, eine untere Oberfläche und eine geneigte Oberfläche, die die obere Oberfläche und die untere Oberfläche verbindet, aufweist; einen p Bereich, der auf der geneigten Oberfläche der n– Typ-Epitaxieschicht angeordnet ist; eine Schottky-Elektrode, die auf der oberen Oberfläche der n– Typ-Epitaxieschicht und dem p Bereich angeordnet ist; und eine ohmsche Elektrode, die auf einer zweiten Oberfläche des n+ Typ-Siliziumcarbid-Substrats angeordnet ist.
  • Die n– Typ-Epitaxieschicht kann einen Teilbereich der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats freilegen, und der p Bereich kann sich auf der ersten Oberfläche des freigelegten n+ Typ-Siliziumcarbid-Substrats erstrecken. Die untere Oberfläche der n– Typ-Epitaxieschicht kann die erste Oberfläche des n+ Typ-Siliziumcarbid-Substrats kontaktieren. Die untere Oberfläche der n– Typ-Epitaxieschicht kann länger sein als die obere Oberfläche der n– Typ-Epitaxieschicht. Ein Winkel, der durch die untere Oberfläche der n– Typ-Epitaxieschicht und die geneigte Oberfläche der n– Typ-Epitaxieschicht gebildet wird, kann ungefähr 1° bis 89° betragen.
  • Eine weitere beispielhafte Ausführungsform der vorliegenden Erfindung stellt ein Verfahren zum Herstellen einer Schottky-Barrieren-Diode bereit, das aufweisen kann: Bilden einer reservierten n– Typ-Epitaxieschicht auf einer ersten Oberfläche eines n+ Typ-Siliziumcarbid-Substrats; Bilden einer n– Typ-Epitaxieschicht, so dass ein Teilbereich der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats freigelegt ist, mittels teilweisen Ätzens beider Enden der reservierten n– Typ-Epitaxieschicht, wobei die n– Typ-Epitaxieschicht eine obere Oberfläche, eine untere Oberfläche und eine reservierte geneigte Oberfläche, die die obere Oberfläche und die untere Oberfläche verbindet, aufweist; Bilden eines p Bereichs und einer geneigten Oberfläche der n– Typ-Epitaxieschicht unter dem p Bereich mittels Dotierens eines p Typ-Ions in die reservierte geneigte Oberfläche der n– Typ-Epitaxieschicht und einen Teilbereich der ersten Oberfläche des freigelegten n+ Typ-Siliziumcarbid-Substrats; Bilden einer Schottky-Elektrode auf dem p Bereich und der oberen Oberfläche der n– Typ-Epitaxieschicht; und Bilden einer ohmschen Elektrode auf einer zweiten Oberfläche des n+ Typ-Siliziumcarbid-Substrats. Eine Dotierungskonzentration des p Typ-Ions kann ungefähr 1 × 1015/cm3 bis 1 × 1019/cm3 betragen.
  • Gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung kann es möglich sein, einen durch einen P-N-Übergang bedingten Verarmungsbereich zu bilden, indem der p Bereich auf der geneigten Oberfläche der n– Typ-Epitaxieschicht angeordnet wird, welche die Mesa-Struktur in der Schottky-Barrieren-Diode aufweist. Daher kann es möglich sein zu verhindern, dass während des Anlegens einer Sperrspannung ein Leckstrom fließt. Als Folge kann es möglich sein, die Durchbruchspannungscharakteristik der Schottky-Barrieren-Diode zu verbessern.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine beispielhafte Querschnittsansicht einer Schottky-Barrieren-Diode gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung; und
  • 2 bis 4 sind beispielhafte Ansichten eines Verfahrens zum Herstellen einer Schottky-Barrieren-Diode gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die hierin verwendete Terminologie dient nur dem Zwecke der Beschreibung bestimmter Ausführungsformen und ist nicht dazu gedacht, die Erfindung zu beschränken. So wie hierin verwendet, ist beabsichtigt, dass die Einzahlformen „ein/eine” und „der/die/das” die Mehrzahlformen ebenfalls umfassen, sofern nicht ausdrücklich im Zusammenhang anders angedeutet. Es ist ferner zu verstehen, dass die Ausdrücke „weist auf” und/oder „aufweisend”, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein von genannten Merkmalen, Ganzzahlen, Schritten, Vorgängen, Elementen und/oder Bestandteilen angeben aber nicht das Vorhandensein oder Hinzufügen von einem oder mehreren weiteren Merkmalen, Ganzzahlen, Schritten, Vorgängen, Elementen und/oder Bestandteilen und/oder Gruppen davon ausschließen. So wie hierin verwendet, umfasst der Ausdruck „und/oder” jede beliebige Kombination von einem oder mehreren der zugehörigen aufgelisteten Elemente.
  • Sofern nicht speziell erwähnt oder aus dem Zusammenhang ersichtlich, ist der Ausdruck „ungefähr”, so wie hierin verwendet, zu verstehen als innerhalb eines in der Technik normalen Toleranzbereichs liegend, zum Beispiel innerhalb von 2 Standardabweichungen vom Mittelwert. „Ungefähr” kann verstanden werden als innerhalb 10%, 9%, 8%, 7%, 6%, 5%, 4%, 3%, 2%, 1%, 0.5%, 0.1%, 0.05%, oder 0.01% des angegebenen Werts. Sofern nicht anders aus dem Zusammenhang klar, sind alle hierin angegebenen Zahlenwerte mit dem Ausdruck „ungefähr” modifiziert.
  • Nachfolgend werden beispielhafte Ausführungsformen der vorliegenden Erfindung ausführlich beschrieben unter Bezugnahme auf die beigefügten Zeichnungen. Wie diejenigen, die mit der Technik vertraut sind, verstehen würden, können die beschriebenen beispielhaften Ausführungsformen auf diverse unterschiedliche Arten modifiziert werden, jeweils ohne vom Wesen oder Bereich der vorliegenden Erfindung abzuweichen. Im Gegenteil, beispielhafte Ausführungsformen, die hierin vorgestellt werden, werden bereitgestellt, um offenbarte Inhalte gründlich und vollständig zu machen und denjenigen, die mit der Technik vertraut sind, das Wesen der vorliegenden Erfindung ausreichend zu vermitteln.
  • In den Zeichnungen ist zur Klarheit die Dicke von Lagen, Schichten, Paneelen, Bereichen, etc., übertrieben. Es ist zu verstehen, dass wenn von einer Schicht als „auf” einer anderen Schicht oder einem Substrat gesprochen wird, sie direkt auf der anderen Schicht oder dem Substrat sein kann oder dazwischenkommende ebenfalls vorhanden sein können. Gleiche Bezugszeichen kennzeichnen durch die Beschreibung hinweg die gleichen Elemente.
  • 1 ist eine beispielhafte Querschnittsansicht einer Schottky-Barrieren-Diode gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung. Bezugnehmend auf 1 kann die Schottky-Barrieren-Diode gemäß der beispielhaften Ausführungsform der vorliegenden Erfindung ein n+ Typ-Siliziumcarbid-Substrat 100, eine n– Typ-Epitaxieschicht 200, die auf einer ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 angeordnet ist, einen p Bereich 300 und eine Schottky-Elektrode 400 aufweisen. Ferner kann die Schottky-Barrieren-Diode eine ohmsche Elektrode 500 aufweisen, die auf einer zweiten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 angeordnet ist, welche eine zu dessen erster Oberfläche entgegengesetzte Seite ist.
  • Die n– Typ-Epitaxieschicht 200 kann eine Mesa-Struktur aufweisen mit einer oberen Oberfläche 201, einer unteren Oberfläche 202, die länger ist als die obere Oberfläche 201, und einer geneigten Oberfläche 203, die die obere Oberfläche 201 mit der unteren Oberfläche 202 verbindet. Die untere Oberfläche 202 der n– Typ-Epitaxieschicht 200 kann die erste Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 kontaktieren. Insbesondere kann ein Winkel, der durch die geneigte Oberfläche 203 und die untere Oberfläche 202 gebildet wird, ein Bereich von ungefähr 1° bis 89° sein. Die n– Typ-Epitaxieschicht 200 kann einen Teilbereich der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 freilegen.
  • Der p Bereich 300 kann auf der geneigten Oberfläche 203 der n– Typ-Epitaxieschicht 200 und der von der n– Typ-Epitaxieschicht 200 freigelegten ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 angeordnet sein. Der p Bereich 300 kann gebildet sein mittels Dotierens eines p Typ-Ions in die geneigte Oberfläche 203 der n– Typ-Epitaxieschicht 200 und die erste Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100, wobei eine Dotierungskonzentration des p Typ-Ions ungefähr 1 × 1015/cm3 bis 1 × 1019/cm3 sein kann.
  • Die Schottky-Elektrode 400 kann auf der oberen Oberfläche 201 der n– Typ-Epitaxieschicht 200 und dem p Bereich 300 angeordnet sein. Ein Verarmungsbereich 350 kann unter der ersten Oberfläche des Siliziumcarbid-Substrats 100 ausgebildet sein, auf welchem die geneigte Oberfläche 203 der n– Typ-Epitaxieschicht 200 und der Bereich 300 angeordnet sein können. Der P-N-Übergang kann zwischen dem p Bereich 300 und der geneigten Oberfläche 203 der n– Typ-Epitaxieschicht 200 und zwischen dem p Bereich 300 und der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 ausgebildet sein. Der Verarmungsbereich 350 kann durch ein internes eingebautes Potential des P-N-Übergangs ausgebildet sein.
  • Die Schottky-Barrieren-Diode braucht möglicherweise keine Anschlussstruktur aufgrund der die Mesa-Struktur aufweisenden n– Typ-Epitaxieschicht 200, aber kann einen Leckstrom verursachen beim Anlegen einer Sperrspannung aufgrund eines Grenzflächendefekts, welcher an der geneigten Oberfläche 203 der n– Typ-Epitaxieschicht 200 auftreten kann. Jedoch kann der P-N-Übergang zwischen dem p Bereich 300 und der geneigten Oberfläche 203 der n– Typ-Epitaxieschicht 200 und zwischen dem p Bereich 300 und der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 ausgebildet sein aufgrund des auf der geneigten Oberfläche 203 der n– Typ-Epitaxieschicht 200 und der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 angeordneten p Bereichs 300, womit verursacht wird, dass der Verarmungsbereich 350 gebildet wird, um zu verhindern, dass beim Anlegen der Sperrspannung der Leckstrom fließt. Als Folge kann es möglich sein, die Durchbruchspannungscharakteristik der Schottky-Barrieren-Diode zu verbessern.
  • Ferner wird nun ein Verfahren zum Herstellen einer Schottky-Barrieren-Diode gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 1, 2 und 4 ausführlich beschrieben. 2 bis 4 sind beispielhafte Ansichten eines Verfahrens zum Herstellen einer Schottky-Barrieren-Diode gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung.
  • Wie in 2 dargestellt, kann das n+ Typ-Siliziumcarbid-Substrat 100 bereitgestellt werden, und eine reservierte n– Typ-Epitaxieschicht 200a kann auf der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 gebildet werden. In dieser Ausgestaltung kann die reservierte n– Typ-Epitaxieschicht 200a mittels epitaktischen Wachstums auf der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 gebildet werden.
  • Wie in 3 dargestellt, kann die n– Typ-Epitaxieschicht 200 gebildet werden mittels teilweisen Ätzens beider Enden der reservierten n– Typ-Epitaxieschicht 200a. Insbesondere kann ein Teilbereich der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 freigelegt werden. Für den Ätzprozess kann Trockenätzen oder Nassätzen durchgeführt werden. Für den Trockenätzprozess kann reaktives Ionenätzen (RIE) durchgeführt werden, und als Reaktivitätsätzgas kann ein Chlorid (CI) enthaltendes Gas verwendet werden. Die n– Typ-Epitaxieschicht 200 kann eine Mesa-Struktur haben, die die obere Oberfläche 201, die untere Oberfläche 202, welche länger ist als die obere Oberfläche 201, und eine reservierte geneigte Oberfläche 203a, die die obere Oberfläche 201 und die untere Oberfläche 202 verbindet, aufweist. Die untere Oberfläche 202 der n– Typ-Epitaxieschicht 200 kann die erste Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 kontaktieren. Insbesondere kann ein Winkel, der durch die reservierte geneigte Oberfläche 203a und die untere Oberfläche 202 gebildet wird, in einem Bereich von ungefähr 1° bis 89° liegen.
  • Bezugnehmend auf 4 kann der p Bereich 300 gebildet werden mittels Dotierens des p Typ-Ions in die reservierte geneigte Oberfläche 203a der n– Typ-Epitaxieschicht 200 und die erste Oberfläche des freigelegten n+ Typ-Siliziumcarbid-Substrats 100. Die Dotierungskonzentration des p Typ-Ions kann in einem Bereich von ungefähr 1 × 1015/cm3 bis 1 × 1019/cm3 liegen. Der p Bereich 300 kann unter der reservierten geneigten Oberfläche 203a der n– Typ-Epitaxieschicht 200 und auf der ersten Oberfläche des freigelegten n+ Typ-Siliziumcarbid-Substrats 100 gebildet werden. Insbesondere kann die geneigte Oberfläche 203 der n– Typ-Epitaxieschicht 200, die den p Bereich 300 kontaktiert, unter dem p Bereich 300 gebildet werden.
  • Bezugnehmen auf 1 kann die Schottky-Elektrode 400 auf der oberen Oberfläche 201 der n– Typ-Epitaxieschicht 200 und dem p Bereich 300 gebildet werden, und die ohmsche Elektrode 500 kann auf der zweiten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 gebildet werden, welche eine zu der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 entgegengesetzte Seite ist. Die Schottky-Elektrode 400 kann die n– Typ-Epitaxieschicht 200 und den p Bereich 300 kontaktieren. Insbesondere kann der P-N-Übergang zwischen dem p Bereich 300 und der geneigten Oberfläche 203 der n– Typ-Epitaxieschicht 200 und zwischen dem p Bereich 300 und der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats 100 gebildet werden, um den Verarmungsbereich 350 zu bilden.
  • Obwohl diese Erfindung beschrieben worden ist im Zusammenhang mit dem, was derzeit als beispielhafte Ausführungsformen angesehen wird, ist zu verstehen, dass die Erfindung nicht auf die offenbarten beispielhaften Ausführungsformen beschränkt ist, sondern es im Gegenteil beabsichtigt ist, zahlreiche Modifikationen und äquivalente Anordnungen mit abzudecken, die innerhalb des Wesens und Bereichs der beigefügten Ansprüche liegen.
  • Bezugszeichenliste
    • 100
    n+ Typ-Siliziumcarbid-Substrat
    300
    p Bereich
    400
    Schottky-Elektrode
    200
    n– Typ-Epitaxieschicht
    350
    Verarmungsbereich
    500
    Ohmsche Elektrode
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2013-0108479 [0001]

Claims (10)

  1. Schottky-Barrieren-Diode, aufweisend: eine n– Typ-Epitaxieschicht, die auf einer ersten Oberfläche eines n+ Typ-Siliziumcarbid-Substrats angeordnet ist und eine obere Oberfläche, eine untere Oberfläche und eine geneigte Oberfläche, die die obere Oberfläche und die untere Oberfläche verbindet, aufweist; einen p Bereich, der auf der geneigten Oberfläche der n– Typ-Epitaxieschicht angeordnet ist; eine Schottky-Elektrode, die auf der oberen Oberfläche der n– Typ-Epitaxieschicht und dem p Bereich angeordnet ist; und eine ohmsche Elektrode, die auf einer zweiten Oberfläche des n+ Typ-Siliziumcarbid-Substrats angeordnet ist.
  2. Schottky-Barrieren-Diode gemäß Anspruch 1, wobei die n– Typ-Epitaxieschicht einen Teilbereich der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats freilegt und sich der p Bereich entlang der ersten Oberfläche des freigelegten n+ Typ-Siliziumcarbid-Substrats erstreckt.
  3. Schottky-Barrieren-Diode gemäß Anspruch 2, wobei die untere Oberfläche der n– Typ-Epitaxieschicht die erste Oberfläche des n+ Typ-Siliziumcarbid-Substrats kontaktiert.
  4. Schottky-Barrieren-Diode gemäß Anspruch 3, wobei die untere Oberfläche der n– Typ-Epitaxieschicht länger ist als die obere Oberfläche der n– Typ-Epitaxieschicht.
  5. Schottky-Barrieren-Diode gemäß Anspruch 4, wobei ein Winkel, der durch die untere Oberfläche der n– Typ-Epitaxieschicht und die geneigte Oberfläche der n– Typ-Epitaxieschicht gebildet wird, in einem Bereich von ungefähr 1° bis 89° liegt.
  6. Verfahren zum Herstellen einer Schottky-Barrieren-Diode, aufweisend: Bilden einer reservierten n– Typ-Epitaxieschicht auf einer ersten Oberfläche eines n+ Typ-Siliziumcarbid-Substrats; Bilden einer n– Typ-Epitaxieschicht, die einen Teilbereich der ersten Oberfläche des n+ Typ-Siliziumcarbid-Substrats freilegt, mittels teilweisen Ätzens beider Enden der reservierten n– Typ-Epitaxieschicht, wobei die n– Typ-Epitaxieschicht eine obere Oberfläche, eine untere Oberfläche und eine reservierte geneigte Oberfläche, die die obere Oberfläche und die untere Oberfläche verbindet, aufweist; Bilden eines p Bereichs und einer geneigten Oberfläche der n– Typ-Epitaxieschicht unter dem p Bereich mittels Dotierens eines p Typ-Ions in die reservierte geneigte Oberfläche der n– Typ-Epitaxieschicht und einen Teilbereich der ersten Oberfläche des freigelegten n+ Typ-Siliziumcarbid-Substrats; Bilden einer Schottky-Elektrode auf dem p Bereich und der oberen Oberfläche der n– Typ-Epitaxieschicht; und Bilden einer ohmschen Elektrode auf einer zweiten Oberfläche des n+ Typ-Siliziumcarbid-Substrats.
  7. Verfahren gemäß Anspruch 6, wobei eine Dotierungskonzentration des p Typ-Ions in einem Bereich von ungefähr 1 × 1015/cm3 bis 1 × 1019/cm3 liegt.
  8. Verfahren gemäß Anspruch 7, wobei die untere Oberfläche der n– Typ-Epitaxieschicht die erste Oberfläche des n+ Typ-Siliziumcarbid-Substrats kontaktiert.
  9. Verfahren gemäß Anspruch 8, wobei die untere Oberfläche der n– Typ-Epitaxieschicht länger ist als die obere Oberfläche der n– Typ-Epitaxieschicht.
  10. Verfahren gemäß Anspruch 9, wobei ein Winkel, der durch die untere Oberfläche der n– Typ-Epitaxieschicht und die geneigte Oberfläche der n– Typ-Epitaxieschicht gebildet wird, in einem Bereich von ungefähr 1° bis 89° liegt.
DE102013114431.4A 2013-09-10 2013-12-19 Schottky-Barrieren-Diode und Verfahren zum Herstellen einer Schottky-Barrieren-Diode Withdrawn DE102013114431A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0108479 2013-09-10
KR20130108479A KR101461886B1 (ko) 2013-09-10 2013-09-10 쇼트키 배리어 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
DE102013114431A1 true DE102013114431A1 (de) 2015-03-12

Family

ID=52290371

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013114431.4A Withdrawn DE102013114431A1 (de) 2013-09-10 2013-12-19 Schottky-Barrieren-Diode und Verfahren zum Herstellen einer Schottky-Barrieren-Diode

Country Status (4)

Country Link
US (1) US9236500B2 (de)
KR (1) KR101461886B1 (de)
CN (1) CN104425630A (de)
DE (1) DE102013114431A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102392244B1 (ko) * 2016-12-15 2022-04-29 그리피스 유니버시티 실리콘 카바이드 쇼트키 다이오드
CN108198866A (zh) * 2017-12-14 2018-06-22 北京世纪金光半导体有限公司 一种沟槽型低势垒肖特基二极管及其制备方法
US10615292B2 (en) 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array
CN108701694B (zh) * 2018-03-27 2022-09-27 香港应用科技研究院有限公司 高压碳化硅肖特基二极管倒装芯片阵列
CN110190115A (zh) * 2019-06-10 2019-08-30 广东省半导体产业技术研究院 一种sbd结构及其制作方法
CN113130625B (zh) * 2021-03-26 2021-11-12 先之科半导体科技(东莞)有限公司 一种高压快速的碳化硅二极管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130108479A (ko) 2009-08-21 2013-10-02 파나소닉 주식회사 송신장치, 수신장치, 송신방법, 수신방법 및 다차원 성상도를 생성하는 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742317A (en) * 1970-09-02 1973-06-26 Instr Inc Schottky barrier diode
JPS62136072A (ja) 1985-12-10 1987-06-19 Fuji Electric Co Ltd シヨツトキ−バリアダイオ−ドの製造方法
JPH08139341A (ja) 1994-11-11 1996-05-31 Murata Mfg Co Ltd ショットキ−バリアダイオ−ド
JPH0964381A (ja) * 1995-08-25 1997-03-07 Murata Mfg Co Ltd ショットキーバリアダイオード
DE19723176C1 (de) 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6844251B2 (en) * 2001-03-23 2005-01-18 Krishna Shenai Method of forming a semiconductor device with a junction termination layer
FR2832547A1 (fr) * 2001-11-21 2003-05-23 St Microelectronics Sa Procede de realisation d'une diode schottky sur substrat de carbure de silicium
DE102004053761A1 (de) * 2004-11-08 2006-05-18 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
US7274083B1 (en) * 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US20110062450A1 (en) * 2009-09-15 2011-03-17 The University Of Warwick Silicon carbide semiconductor device
JP5694096B2 (ja) * 2011-09-08 2015-04-01 株式会社東芝 炭化珪素半導体装置の製造方法
KR20130076314A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 파워소자 및 이의 제조방법
TW201330283A (zh) * 2012-01-04 2013-07-16 Univ Nat Taiwan 具有台面終端的碳化矽蕭基二極體元件及製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130108479A (ko) 2009-08-21 2013-10-02 파나소닉 주식회사 송신장치, 수신장치, 송신방법, 수신방법 및 다차원 성상도를 생성하는 방법

Also Published As

Publication number Publication date
KR101461886B1 (ko) 2014-11-13
US9236500B2 (en) 2016-01-12
CN104425630A (zh) 2015-03-18
US20150069412A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
DE112015002028B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102014216989B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE112010005626B4 (de) Halbleitervorrichtung
DE102013114431A1 (de) Schottky-Barrieren-Diode und Verfahren zum Herstellen einer Schottky-Barrieren-Diode
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE112011104631B4 (de) Halbleitervorrichtung
DE102011080258A1 (de) Super-Junction-Schottky-Oxid-PiN-Diode
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102012201911A1 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE102012113027A1 (de) Schottky-Diode und Verfahren zum Herstellen derselben
DE102009028252A1 (de) Halbleiteranordnung
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
DE102011087591A1 (de) Hochspannungs-Trench-Junction-Barrier-Schottkydiode
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE102013224856B4 (de) Schottky-Sperrschichtdiode und Verfahren zur Herstellung derselben
DE102012219510A1 (de) Halbleiterbauelement
DE102016224697A1 (de) Schottky-Diode und Verfahren zur Herstellung derselben
DE102009028248A1 (de) Halbleiteranordnung
DE102013114807B4 (de) Verfahren zum herstellen einer schottky-barrieren-diode
WO2012055627A1 (de) Halbleiteranordnung mit schottkydiode
DE102010024257B4 (de) Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil
DE102009046596A1 (de) Schottkydiode
WO2009040279A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102015224035B4 (de) Verfahren zum Herstellen eines Siliziumcarbid-MOSFET mit einem Trench-Gate

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee