DE102013224856B4 - Schottky-Sperrschichtdiode und Verfahren zur Herstellung derselben - Google Patents

Schottky-Sperrschichtdiode und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102013224856B4
DE102013224856B4 DE102013224856.3A DE102013224856A DE102013224856B4 DE 102013224856 B4 DE102013224856 B4 DE 102013224856B4 DE 102013224856 A DE102013224856 A DE 102013224856A DE 102013224856 B4 DE102013224856 B4 DE 102013224856B4
Authority
DE
Germany
Prior art keywords
silicon carbide
epitaxial layer
carbide substrate
regions
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013224856.3A
Other languages
English (en)
Other versions
DE102013224856A1 (de
Inventor
Dae Hwan Chun
Jong Seok Lee
Kyoung-Kook Hong
Youngkyun Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Original Assignee
Hyundai Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co filed Critical Hyundai Motor Co
Publication of DE102013224856A1 publication Critical patent/DE102013224856A1/de
Application granted granted Critical
Publication of DE102013224856B4 publication Critical patent/DE102013224856B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Schottky-Sperrschichtdiode, mit:
einer n--Epitaxieschicht (300), die auf einer ersten Oberfläche eines n+-Siliziumcarbidsubstrats (100) angeordnet ist;
einer Mehrzahl n--Säulenzonen (200), die in der n--Epitaxieschicht (300) auf jeweils einem ersten Abschnitt der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100) angeordnet ist;
einer Mehrzahl p+-Zonen (400), die an einer Oberfläche der n--Epitaxieschicht (300) angeordnet und von den n--Säulenzonen (200) getrennt sind;
einer Schottky-Elektrode (500), die auf der n--Epitaxieschicht (300) und den p+-Zonen (400) angeordnet ist; und
einer ohmschen Elektrode (600), die auf einer zweiten Oberfläche des n+-Siliziumcarbidsubstrats (100) angeordnet ist,
wobei die Dotierungsdichte der n--Säulenzonen (200) höher ist als die Dotierungsdichte der n--Epitaxieschicht (300), dadurch gekennzeichnet, dass
die Mehrzahl durch epitaktisches Aufwachsen gebildeter n--Säulenzonen (200) direkt auf der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100) angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Das vorliegende erfindungsgemäße Konzept betrifft eine Schottky-Sperrschichtdiode, die Siliziumcarbid (SiC) enthält, und ein Verfahren zur Herstellung derselben.
  • HINTERGRUND
  • Eine Schottky-Sperrschichtdiode (SBD) hat keinen p-n-Übergang. Anders als eine übliche p-n-Diode verwendet die SBD einen Schottky-Kontakt, bei dem ein Metall und ein Halbleiter zusammengefügt sind, hat eine schnelle Schaltcharakteristik und eine niedrigere Schaltspannungscharakteristik als eine p-n-Diode.
  • Bei einer üblichen SBD wird ein Leckstrom zur Verbesserung der Reduktionscharakteristik eines Leckstroms erfasst und die Durchbruchspannung verbessert, indem eine Struktur einer Schottky-Kontakt-Diode (JBS) angewendet wird, in der eine p+-Zone im unteren Abschnitt eines Schottky-Kontaktabschnitts ausgebildet und eine p-n-Dioden-Verarmungsschicht überlappt wird, die diffundiert, wenn eine Gegenspannung angelegt wird.
  • Da jedoch im Schottky-Kontaktabschnitt eine p+-Zone existiert, nimmt eine Kontaktzone zwischen einer n--Epitaxieschicht (wiki) oder einer n--Driftschicht und einer Schottky-Elektrode als Strompfad in Durchlassrichtung ab. Damit ergibt sich ein Problem, weil der Widerstandswert höher wird und der Einschaltwiderstand der SBD ansteigt.
  • Die obigen Ausführungen dieses Hintergrund-Abschnitts dienen nur dem besseren Verständnis des Hintergrunds der Erfindung und können deshalb Informationen enthalten, die nicht Bestandteil des Standes der Technik bilden.
  • In der JP 2002 - 76 370 A ist eine Schottky-Sperrschichtdiode offenbart, welche eine auf einer ersten Oberfläche eines n+-Siliziumcarbidsubstrats angeordnete n--Epitaxieschicht, eine Mehrzahl von in der n--Epitaxieschicht ausgebildeten n--Säulenzonen, eine Mehrzahl von an einer Oberfläche der n--Epitaxieschicht ausgebildeten p+-Zonen, eine auf der n--Epitaxieschicht und den p+-Zonen angeordnete Schottky-Elektrode und eine auf einer zweiten Oberfläche des n+-Siliziumcarbidsubstrats angeordnete ohmsche Elektrode umfasst. Die Dotierungsdichte der n--Säulenzonen kann höher als die Dotierungsdichte der n--Epitaxieschicht sein.
  • ZUSAMMENFASSUNG
  • Die vorliegende Erfindung schafft eine Schottky-Sperrschichtdiode mit den Merkmalen des Anspruchs 1 und ein Verfahren zur Herstellung einer Schottky-Sperrschichtdiode mit den Merkmalen des Anspruchs 4 mit dem Vorteil einer Senkung des Einschaltwiderstands der Schottky-Sperrschichtdiode, wenn an die Schottky-Sperrschichtdiode eine Spannung in Durchlassrichtung angelegt wird.
  • Die p+-Zonen können jeweils an einem Abschnitt entsprechend einem zweiten Abschnitt der ersten Oberfläche des n+-Siliziumcarbidsubstrats neben dem ersten Abschnitt der ersten Oberfläche des n+-Siliziumcarbidsubstrats angeordnet werden.
  • Die p+-Zonen können an einem entsprechenden Abschnitt zwischen den n--Säulenzonen vorgesehen werden.
  • Die n--Säulenzonen und das Pufferschichtmuster können dieselbe Dicke haben.
  • Die n--Säulenzonen und die provisorische n--Epitaxieschicht können dieselbe Dicke haben.
  • Auf diese Weise kann gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts bei einer Schottky-Sperrschichtdiode der Einschaltwiderstand der Schottky-Sperrschichtdiode deutlich verringert werden, wenn eine Durchlassspannung der Schottky-Sperrschichtdiode angelegt wird, indem eine n--Säulenzone mit einer höheren Dotierungskonzentration als die einer n--Epitaxieschicht in der n--Epitaxieschicht vorgesehen wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und andere Merkmale des erfindungsgemäßen Konzepts erschließen sich au seiner ausführlicheren Beschreibung von Ausführungsformen des erfindungsgemäßen Konzepts, die in den beiliegenden Zeichnungen dargestellt sind, wobei identische Bezugszeichen in allen verschiedenen Ansichten gleiche oder ähnliche Teile kennzeichnen. Die Zeichnungen sind nicht notwendigerweise maßstäblich, da die Betonung auf der Darstellung der Grundlagen der Ausführungsformen des erfindungsgemäßen Konzepts liegt.
    • 1 ist eine Schnittansicht einer Schottky-Sperrschichtdiode gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts.
    • 2 bis 7 sind Schnittansichten, die die Abfolge eines Verfahrens zur Herstellung einer Schottky-Sperrschichtdiode gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts zeigen.
    • 8 ist ein Graph, der den Einschaltwiderstand einer Schottky-Sperrschichtdiode gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts mit dem einer herkömmlichen Schottky-Sperrschichtdiode vergleicht.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsbeispiele des vorliegenden erfindungsgemäßen Konzepts werden unter Bezugnahme auf die beiliegenden Zeichnungen ausführlich beschrieben. Das vorliegende erfindungsgemäße Konzept kann auf viele verschiedene Arten modifiziert werden und sollte nicht dahingehend ausgelegt werden, dass es auf die hierin angegebenen Ausführungsbeispiele beschränkt ist. Die Ausführungsbeispiele des vorliegenden erfindungsgemäßen Konzepts werden so bereitgestellt, dass diese Offenbarung gründlich und vollständig ist und dem Fachmann das vorliegende erfindungsgemäße Konzept vollinhaltlich darlegt.
  • In den Zeichnungen ist die Dicke der Schichten und Zonen der Deutlichkeit halber übertrieben dargestellt. Wenn es heißt, dass eine Schicht auf einer anderen Schicht oder einem Substrat positioniert ist, bedeutet dies, dass die Schicht direkt auf einer anderen Schicht oder einem Substrat ausgebildet oder dass eine dritte Schicht dazwischen vorgesehen sein kann. Identische Bezugszeichen kennzeichnen gleiche Elemente in der gesamten Beschreibung.
  • 1 ist eine Schnittansicht einer Schottky-Sperrschichtdiode gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts.
  • Wie in 1 dargestellt kann bei einer Schottky-Sperrschichtdiode (SBD) gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts auf einer ersten Oberfläche eines n+-Siliziumcarbidsubstrats 100 eine n--Epitaxieschicht 300 angebracht werden. Auf einer Oberfläche der n--Epitaxieschicht 300 kann eine Mehrzahl p+-Zonen 400 vorgesehen werden. Auf der n--Epitaxieschicht 300 und der p+-Zone 400 kann eine Schottky-Elektrode 500 angeordnet werden. Auf einer zweiten Oberfläche des n+-Siliziumcarbidsubstrats 100 kann eine ohmsche Elektrode 600 angeordnet werden. Die Schottky-Elektrode 500 kann mit der n--Epitaxieschicht 300 und der p+-Zone 400 in Kontakt stehen.
  • Ferner kann auf der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100 in der n--Epitaxieschicht 300 eine Mehrzahl n--Säulenzonen 200 mit einer höheren Dotierungskonzentration als die der n--Epitaxieschicht 300 angeordnet werden. Die erste Oberfläche des n+-Siliziumcarbidsubstrats 100 kann eine Mehrzahl benachbarter erster Abschnitt A und zweiter Abschnitte B enthalten. Die n--Säulenzone 200 kann auf dem ersten Abschnitt des A der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100 angeordnet werden.
  • Die p+-Zone 400 kann getrennt von der n--Säulenzone 200 und an einem Abschnitt entsprechend dem zweiten Abschnitt B der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100 angeordnet werden. Das heißt, die p+-Zone 400 kann an einem entsprechenden Abschnitt zwischen den n--Säulenzonen 200 angeordnet werden.
  • Da die Dotierungskonzentration der n--Säulenzone 200 höher ist als die Dotierungskonzentration der n--Epitaxieschicht 300, wenn eine Spannung in Durchlassrichtung an die SBD angelegt wird, können die meisten Elektronen und ein Strom durch die n- -Säulenzone 200 fließen. Bei Anlegen einer Spannung in Durchlassrichtung an die SBD, wenn Elektronen und Strom durch die n--Säulenzone 200 und die n--Epitaxieschicht 300 fließen, kann demnach der Widerstand für Elektronen und der Strom gering sein und somit der Einschaltwiderstand der SBD gesenkt werden.
  • Wenn ferner eine Gegenspannung angelegt wird, kann eine Verarmungsschicht zwischen den p+-Zonen 400 ausgebildet und somit der Leckstrom verringert werden.
  • Anhand der 1 bis 7 wird ein Verfahren zur Herstellung einer Schottky-Sperrschichtdiode (SBD) gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts ausführlich beschrieben.
  • Die 2 bis 7 sind Schnittansichten, die die Abfolge eines Verfahrens zur Herstellung einer Schottky-Sperrschichtdiode gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts zeigen.
  • Wie in 2 dargestellt kann die n+-Siliziumcarbidsubstrats 100 hergestellt werden. Auf der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100 kann ein erstes Pufferschichtmuster 50 ausgebildet werden. Das erste Pufferschichtmuster 50 kann einen ersten Abschnitt A der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100 freilegen.
  • Wie in 3 dargestellt kann die Mehrzahl n--Säulenzonen 200 durch ein erstes epitaktisches Aufwachsen im ersten Abschnitt A der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100ausgebildet werden. Die n--Säulenzone 200 und das erste Pufferschichtmuster 50 können dieselbe Dicke haben.
  • Wie in 4 dargestellt kann durch Entfernen des ersten Puffermusters 50, ein zweiter Abschnitt B der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100 freigelegt und ein zweites Pufferschichtmuster 60 auf der n--Säulenzone 200 ausgebildet werden. Der zweite Abschnitt B der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100 kann neben dem ersten Abschnitt A der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100 angeordnet werden.
  • Wie in 5 dargestellt kann im zweiten Abschnitt B der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100 eine provisorischen n--Epitaxieschicht 310 durch ein zweites epitaktisches Aufwachsen ausgebildet werden. In diesem Fall kann die n--Säulenzone 200 das zweite epitaktische Aufwachsen durch das zweite Pufferschichtmuster 60 nicht ausführen. Die provisorische n--Epitaxieschicht 310 und die n--Säulenzone 200 können dieselbe Dicke haben.
  • Wie in 6 dargestellt kann die das Pufferschichtmuster 60 entfernt werden. Nachdem das zweite Pufferschichtmuster 60 entfernt worden ist, kann die n--Epitaxieschicht 300 durch ein dittes epitaktisches Aufwachsen auf der provisorischen n -Epitaxieschicht 310 und der n--Säulenzone 200so ausgebildet werden, dass die ausgebildete n--Epitaxieschicht 300 die provisorische n--Epitaxieschicht 310 enthält. Die Dotierungskonzentration der n--Epitaxieschicht 300 kann niedriger sein als die der n--Säulenzone 200.
  • Wie in 7 dargestellt kann durch Injizieren von p+-Ionen in eine Oberfläche der n--Epitaxieschicht 300 an einem Abschnitt entsprechend dem zweiten Abschnitt B der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100 eine Mehrzahl p+-Zones 400 ausgebildet werden. Die p+-Zone 400 kann von der n--Säulenzone 200 getrennt und an einem Abschnitt entsprechend dem zweiten Abschnitt B der ersten Oberfläche des n+-Siliziumcarbidsubstrats 100 angeordnet werden. Das heißt, die p+-Zone 400 kann an einem entsprechenden Abschnitt zwischen den n--Säulenzonen 200 positioniert werden.
  • Wie in 1 dargestellt kann die Schottky-Elektrode 500 auf der p+-Zone 400 und der n--Epitaxieschicht 300 ausgebildet werden. Die ohmsche Elektrode 600 kann auf der zweiten Oberfläche des n+-Siliziumcarbidsubstrats 100 ausgebildet werden. Die Schottky Elektrode 500 kann in Kontakt mit der p+-Zone 400 und der n--Epitaxieschicht 300 stehen.
  • Im Folgenden werden die Charakteristiken einer SBD gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts und die einer herkömmlichen SBD ausführlich anhand von 8 beschrieben.
  • In 8 kennzeichnet A1 eine Kennlinie einer SBD mit einer Struktur der herkömmlichen Schottky-Kontakt-Diode (JBS) und B1 kennzeichnet eine Kennlinie einer SBD gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts.
  • 8 ist ein Graph, der den Einschaltwiderstand einer Schottky-Sperrschichtdiode gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts mit dem einer herkömmlichen SBD vergleicht.
  • Aus 8 ist ersichtlich, dass der Einschaltwiderstand der SBD gemäß einem Ausführungsbeispiel des vorliegenden erfindungsgemäßen Konzepts im Vergleich zum Einschaltwiderstand der herkömmlichen SBD geringer ist. Da ferner die Dotierungskonzentration der n--Säulenzone und die Breite der n--Säulenzone zunimmt, zeigt sich, dass der Einschaltwiderstand der SBD aufgrund des Einflusses der n--Säulenzone abnimmt.
  • <Beschreibung der Bezugszeichen>
    • 50
    erstes Pufferschichtmuster
    100
    n+-Siliziumcarbidsubstrat
    300
    n--Epitaxieschicht
    400
    p+-Zone
    600
    ohmsches Metall
    60
    zweites Pufferschichtmuster
    200
    n--Säulenzone
    310
    provisorische n--Epitaxieschicht
    500
    Schottky-Metall

Claims (8)

  1. Schottky-Sperrschichtdiode, mit: einer n--Epitaxieschicht (300), die auf einer ersten Oberfläche eines n+-Siliziumcarbidsubstrats (100) angeordnet ist; einer Mehrzahl n--Säulenzonen (200), die in der n--Epitaxieschicht (300) auf jeweils einem ersten Abschnitt der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100) angeordnet ist; einer Mehrzahl p+-Zonen (400), die an einer Oberfläche der n--Epitaxieschicht (300) angeordnet und von den n--Säulenzonen (200) getrennt sind; einer Schottky-Elektrode (500), die auf der n--Epitaxieschicht (300) und den p+-Zonen (400) angeordnet ist; und einer ohmschen Elektrode (600), die auf einer zweiten Oberfläche des n+-Siliziumcarbidsubstrats (100) angeordnet ist, wobei die Dotierungsdichte der n--Säulenzonen (200) höher ist als die Dotierungsdichte der n--Epitaxieschicht (300), dadurch gekennzeichnet, dass die Mehrzahl durch epitaktisches Aufwachsen gebildeter n--Säulenzonen (200) direkt auf der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100) angeordnet ist.
  2. Schottky-Sperrschichtdiode nach Anspruch 1, wobei die p+-Zonen (400) jeweils auf einem Abschnitt entsprechend einem zweiten Abschnitt der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100) neben dem ersten Abschnitt der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100) angeordnet sind.
  3. Schottky-Sperrschichtdiode nach Anspruch 2, wobei die p+-Zonen (400) auf einem entsprechenden Abschnitt zwischen den n--Säulenzonen (200) angeordnet sind.
  4. Verfahren zur Herstellung einer Schottky-Sperrschichtdiode, wobei das Verfahren aufweist: Ausbilden eines ersten Pufferschichtmusters (50) auf einer ersten Oberfläche eines n+-Siliziumcarbidsubstrats (100), so dass jeweils ein erster Abschnitt der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100) freigelegt wird; Ausbilden einer Mehrzahl n--Säulenzonen (200) durch ein erstes epitaktisches Aufwachsen jeweils auf dem ersten Abschnitt der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100); Freilegen eines zweiten Abschnitts der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100) jeweils neben dem ersten Abschnitt der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100) durch Entfernen des ersten Pufferschichtmusters (50); Ausbilden eines zweiten Pufferschichtmusters (60) auf den n--Säulenzonen (200); Ausbilden einer provisorischen n--Epitaxieschicht (310) durch ein zweites epitaktisches Aufwachsen jeweils auf dem zweiten Abschnitt der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100); Entfernen des zweiten Pufferschichtmusters (60) und Ausbilden einer n--Epitaxieschicht (300) durch ein drittes epitaktisches Aufwachsen auf der provisorischen n--Epitaxieschicht (310) und den n--Säulenzonen (200), so dass die ausgebildete n--Epitaxieschicht (300) die provisorische n--Epitaxieschicht (310) enthält; Ausbilden einer Mehrzahl p+-Zonen (400) durch Injizieren von p+-Ionen in eine Oberfläche der n--Epitaxieschicht (300); Ausbilden einer Schottky-Elektrode (500) auf den p+-Zonen (400) und der n--Epitaxieschicht (300); und Ausbilden einer ohmschen Elektrode (600) auf der zweiten Oberfläche des n+-Siliziumcarbidsubstrats (100), wobei die Dotierungsdichte der n--Säulenzonen (200) höher ist als die Dotierungsdichte der n--Epitaxieschicht (300).
  5. Verfahren nach Anspruch 4, wobei die p+-Zonen (400) in einem Abschnitt entsprechend dem zweiten Abschnitt entsprechend der ersten Oberfläche des n+-Siliziumcarbidsubstrats (100) ausgebildet werden.
  6. Verfahren nach Anspruch 5, wobei die p+-Zonen (400) in einem entsprechenden Abschnitt zwischen den n--Säulenzonen (200) ausgebildet werden.
  7. Verfahren nach Anspruch 4, wobei die n--Säulenzonen (200) und das erste Pufferschichtmuster (50) dieselbe Dicke haben.
  8. Verfahren nach Anspruch 7, wobei die n--Säulenzonen (200) und die provisorische n--Epitaxieschicht (310) dieselbe Dicke haben.
DE102013224856.3A 2012-12-18 2013-12-04 Schottky-Sperrschichtdiode und Verfahren zur Herstellung derselben Active DE102013224856B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120148601A KR101427948B1 (ko) 2012-12-18 2012-12-18 쇼트키 배리어 다이오드 및 그 제조 방법
KR10-2012-0148601 2012-12-18

Publications (2)

Publication Number Publication Date
DE102013224856A1 DE102013224856A1 (de) 2014-06-18
DE102013224856B4 true DE102013224856B4 (de) 2023-11-23

Family

ID=50821642

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013224856.3A Active DE102013224856B4 (de) 2012-12-18 2013-12-04 Schottky-Sperrschichtdiode und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (1) US9368649B2 (de)
KR (1) KR101427948B1 (de)
CN (1) CN103872147B (de)
DE (1) DE102013224856B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360070B1 (ko) * 2012-12-27 2014-02-12 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR20140085141A (ko) * 2012-12-27 2014-07-07 현대자동차주식회사 반도체 소자 및 그 제조 방법
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
DE112015006951B4 (de) 2015-09-25 2022-09-08 Mitsubishi Electric Corporation Halbleitervorrichtungen
CN110112209A (zh) * 2019-06-10 2019-08-09 洛阳鸿泰半导体有限公司 一种基于三维半导体晶圆的快恢复二极管结构
CN112563317B (zh) * 2019-09-26 2022-03-08 东南大学 氮化镓功率器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002051370A (ja) 2000-06-21 2002-02-15 Denso Corp 無線通信システムにおけるロケーション情報の伝達

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449925A (en) * 1994-05-04 1995-09-12 North Carolina State University Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
JP3943749B2 (ja) * 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
JP4892787B2 (ja) * 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
JP4047153B2 (ja) * 2002-12-03 2008-02-13 株式会社東芝 半導体装置
JP2005229071A (ja) * 2004-02-16 2005-08-25 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
JP2006196652A (ja) * 2005-01-13 2006-07-27 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体素子
KR100613844B1 (ko) * 2005-06-16 2006-08-17 주식회사 이츠웰 실리콘 카바이드 쇼트키 다이오드 제조방법
JP2008227111A (ja) * 2007-03-13 2008-09-25 Matsushita Electric Ind Co Ltd ショットキーバリア半導体装置及びその製造方法
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
CN102290509A (zh) * 2010-05-07 2011-12-21 孙智江 一种低缺陷高亮度的衬底结构体,制备方法及其用途
CN107068733B (zh) * 2011-07-27 2020-08-11 丰田自动车株式会社 半导体器件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002051370A (ja) 2000-06-21 2002-02-15 Denso Corp 無線通信システムにおけるロケーション情報の伝達

Also Published As

Publication number Publication date
US20140167072A1 (en) 2014-06-19
US9368649B2 (en) 2016-06-14
KR20140079055A (ko) 2014-06-26
CN103872147A (zh) 2014-06-18
DE102013224856A1 (de) 2014-06-18
KR101427948B1 (ko) 2014-08-08
CN103872147B (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
DE102013224856B4 (de) Schottky-Sperrschichtdiode und Verfahren zur Herstellung derselben
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102017104715B4 (de) Schaltvorrichtung
DE102013019851B4 (de) Schottky-Diode mit reduzierter Flussspannung
DE102015102756A1 (de) Halbleitereinrichtung
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112015003835B4 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102012113027A1 (de) Schottky-Diode und Verfahren zum Herstellen derselben
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE102017104716A1 (de) Schaltvorrichtung
DE102017216923A1 (de) Halbleitervorrichtung
DE102009016680A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2354489A1 (de) Schottky-sperrschichtdioden
DE112018000517T5 (de) Halbleitervorrichtung
DE102014218007A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018131705A1 (de) Halbleitervorrichtung
DE102016224697A1 (de) Schottky-Diode und Verfahren zur Herstellung derselben
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE102018000395A1 (de) Stapelförmige lll-V-Halbleiterdiode
DE102018128207A1 (de) Schaltelement und herstellungsverfahren desselben
DE1917013A1 (de) Halbleitervierschichttriode
DE102017114184B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014002993T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102013114431A1 (de) Schottky-Barrieren-Diode und Verfahren zum Herstellen einer Schottky-Barrieren-Diode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division