DE102015224035B4 - Verfahren zum Herstellen eines Siliziumcarbid-MOSFET mit einem Trench-Gate - Google Patents

Verfahren zum Herstellen eines Siliziumcarbid-MOSFET mit einem Trench-Gate Download PDF

Info

Publication number
DE102015224035B4
DE102015224035B4 DE102015224035.5A DE102015224035A DE102015224035B4 DE 102015224035 B4 DE102015224035 B4 DE 102015224035B4 DE 102015224035 A DE102015224035 A DE 102015224035A DE 102015224035 B4 DE102015224035 B4 DE 102015224035B4
Authority
DE
Germany
Prior art keywords
forming
mask pattern
insulating layer
recesses
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015224035.5A
Other languages
English (en)
Other versions
DE102015224035A1 (de
Inventor
Youngkyun Jung
Junghee Park
Dae Hwan Chun
Jong Seok Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Original Assignee
Hyundai Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co filed Critical Hyundai Motor Co
Publication of DE102015224035A1 publication Critical patent/DE102015224035A1/de
Application granted granted Critical
Publication of DE102015224035B4 publication Critical patent/DE102015224035B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

Verfahren zum Herstellen einer Halbleitereinrichtung, wobei das Verfahren umfasst:sequenzielles Ausbilden einer epitaktischen Schicht eines n- Typs (200) und einem Bereich eines n+ Typs (300) an einer ersten Oberfläche eines Siliciumcarbid-Substrats eines n+ Typs (100);Ausbilden von mehreren ersten Vertiefungen (210) und mehreren zweiten Vertiefungen (220) durch Ätzen der epitaktischen Schicht des n- Typs (200) und des Bereichs des n+ Typs (300) unter Verwendung eines ersten Maskenmusters (50) als eine Maske, nachdem das erste Maskenmuster (50) an dem Bereich des n+ Typs (300) ausgebildet wurde;Ausbilden einer Nut (55) durch Ätzen des ersten Maskenmusters (50) unter Verwendung eines ersten fotosensitiven Filmmusters (60) als eine Maske nach dem Ausbilden des ersten fotosensitiven Filmmusters (60) in den mehreren ersten Vertiefungen (210);Ausbilden eines Bereichs eines p Typs (400) durch Injizieren von p Ionen in die mehreren zweiten Vertiefung (220) unter Verwendung des ersten Maskenmusters (50) mit der Nut (55) als die Maske nach einem Entfernen des ersten fotosensitiven Filmmusters (60) ;Ausbilden einer Gate-Isolationsschicht (500) in den mehreren ersten Vertiefungen (210) nach einem Entfernen eines ersten Maskenmusters (50) mit der Nut (55);Ausbilden einer Gate-Elektrode (600) an der Gate-Isolationsschicht (500);Ausbilden einer Passivierungsschicht (700) an der Gate-Elektrode (600);Ausbilden einer Source-Elektrode (800) in den mehreren zweiten Vertiefungen (220); undAusbilden einer Drain-Elektrode (900) an einer zweiten Oberfläche, die eine der ersten Oberfläche des Siliciumcarbid-Substrates des n+ Typs (100) gegenüberliegende Oberfläche ist.

Description

  • Hintergrund
  • (a) Technisches Gebiet
  • Die vorliegende Offenbarung betrifft grundsätzlich ein Verfahren zum Herstellen einer Halbleitereinrichtung und genauer gesagt ein Herstellen einer Halbleitereinrichtung, in der eine Anreicherungsschicht an einer Seitenwand einer Vertiefung durch akkurates Injizieren von Ionen in einem Siliciumcarbid-MOSFET ausgebildet wird, zu dem ein Trench-Gate angebracht ist.
  • (b) Beschreibung des Stands der Technik
  • Kürzlich wurden Halbleitereinrichtungen gestaltet, um eine Leistung zu ermöglichen, die eine hohe Durchbruchsspannung, einen hohen Strom und hohe Schaltungscharakteristika aufweisen, um größeren Anwendungsvorrichtungen zu genügen. In solchen Halbleitereinrichtungen, während große Ströme fließen, wird ein geringer An-Wiederstand oder geringe Sättigungsspannung benötigt, um die Leistungsverluste in einem Leitungszustand zu verringern. Ferner wird ein Wiederstand zu umgekehrten hohen Spannungen an PN-Übergängen, die an beiden Enden der Leistungshalbleitereinrichtung in einem Aus-Zustand oder in dem Moment wenn ein Schalter aus ist zum Beispiel Hochspannungsabfall angelegt sind, benötigt.
  • Ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) in einer Halbleitereinrichtung ist der allgemeinste Feldeffekttransistor in einer Digitalschaltung oder einer Analogschaltung. Zwischenzeitlich wurde, um den An-Wiederstand und die Stromdichte zu erhöhen, ein Trench-Gate-MOSFET, der durch Entfernen einer Sperrschicht-Feldeffektfläche (JFET) eines Planar-Gate-MOSFETs ausgebildet wurde, untersucht.
  • In einem Trench-Gate-MOSFET, nachdem eine Vertiefung ausgebildet ist, werden Ionen in die Seitenwand der Vertiefung injiziert, um eine angereichte Schicht auszubilden. In diesem Fall müssen eine Gate-Einheit und eine Source-Einheit voneinander getrennt werden und zu diesem Zeitpunkt wird ein Ausrichtungsfehler hergestellt. Folglich existiert ein Problem, dass die Ionen nicht akkurat injiziert werden.
  • Die US 5 719 409 A offenbart einen Siliziumkarbid (SiC) Metall-Isolator-Halbleiter-Feldeffekttransistor mit einem U-förmigen Gategraben und einer SiC-Driftschicht vom n-Typ. In der SiC-Driftschicht ist ein p-Typ-Bereich ausgebildet, der sich unter dem Boden des U-förmigen Gategrabens erstreckt, um eine Feldverdichtung an der Ecke des Gategrabens zu verhindern. Eine Einheitszelle eines Metall-Isolator-Halbleitertransistors ist mit einem SiC-Einkristallsubstrat mit n-Leitfähigkeit, einer ersten Epitaxieschicht aus n-SiC und einer zweiten Epitaxieschicht aus p-SiC versehen. Erste und zweite Gräben erstrecken sich nach unten durch die zweite Epitaxieschicht und in die erste Epitaxieschicht mit einem Bereich aus n-Typ-SiC zwischen den Gräben. Im ersten Graben wird eine Isolatorschicht gebildet, wobei sich die Oberseite des Isolators auf dem Boden des Grabens unterhalb der zweiten Epitaxieschicht befindet. In der ersten Epitaxieschicht unterhalb des zweiten Grabens wird ein Bereich aus p-Typ-SiC gebildet. Gate- und Source-Kontakte werden im ersten bzw. zweiten Graben gebildet, und ein Drain-Kontakt wird auf dem Substrat gebildet.
  • Die US 2013/0 306 983 A1 eine Halbleitervorrichtung, die eine Halbleiterschicht, die aus einem Halbleiter mit breiter Bandlücke hergestellt ist und einen Gate-Graben aufweist, der mit einer Seitenwand und einer Bodenwand versehen ist, einen Gate-Isolierfilm, der auf der Seitenwand und der Bodenwand des Gate-Grabens ausgebildet ist, und eine Gate-Elektrode, die in den Gate-Graben eingebettet ist, um der Halbleiterschicht durch den Gate-Isolierfilm gegenüberzuliegen, enthält, wobei die Halbleiterschicht einen Source-Bereich eines ersten Leitfähigkeitstyps enthält, der so ausgebildet ist, dass er auf der Seite einer vorderen Oberfläche der Halbleiterschicht freiliegt, um teilweise die Seitenwand des Gate-Grabens zu bilden, einen Körperbereich vom zweiten Leitfähigkeitstyp, der auf einer Seite des Sourcebereichs näher an einer hinteren Oberfläche der Halbleiterschicht ausgebildet ist, um mit dem Sourcebereich in Kontakt zu sein, um teilweise die Seitenwand des Gategrabens zu bilden, einen Driftbereich vom ersten Leitfähigkeitstyp, der auf einer Seite des Körperbereichs näher an der hinteren Oberfläche der Halbleiterschicht ausgebildet ist, um mit dem Körperbereich in Kontakt zu sein, um die Bodenwand des Gategrabens zu bilden, und einen ersten Durchbruchsspannungs-Haltebereich eines zweiten Leitfähigkeitstyps, der selektiv auf einem Kantenabschnitt des Gategrabens ausgebildet ist, wo die Seitenwand und die Bodenwand einander in einem Teilbereich des Gategrabens schneiden.
  • Die US 2008/0 211 016 A1 offenbart einen Trench-Gate-MOSFET, der insbesondere für den Betrieb in Umgebungen mit hoher Strahlung geeignet ist. Dieser verfügt über einen tiefen Hilfsgraben, der sich zwischen den Gate-Gräben befindet. In den Wänden des tiefen Grabens (in einem N-Kanal-Bauelement) wird ein Bor-Implantat gebildet; im Boden des Grabens wird ein dickes Oxid gebildet, und bordotiertes Polysilizium, das mit der Source-Elektrode verbunden ist, füllt den Graben. Die Struktur hat eine verringerte Kapazität und eine verbesserte Beständigkeit gegen Einzelereignisbruch und Einzelereignisdurchbruch sowie eine verbesserte Beständigkeit gegen parasitäre bipolare Vorgänge.
  • Die US 2009/0 108 338 A1 offenbart ein Verfahren zur Herstellung einer Graben-Halbleiter-Leistungsvorrichtung mit einer Vielzahl von Graben-Gates, die von Source-Bereichen in der Nähe einer oberen Oberfläche eines Halbleitersubstrats umgeben sind, das von Körperbereichen umschlossen ist. Das Verfahren zum Herstellen der Graben-Halbleiter-Leistungsvorrichtung umfasst einen Schritt des Durchführens einer Kippwinkel-Implantation durch Seitenwände von Gräben, um Driftbereiche, die die Gräben umgeben, an einem unteren Abschnitt der Körperbereiche mit einer höheren Dotierungskonzentration als die Epi-Schicht zur Rds-Reduzierung zu bilden und eine verschlechterte Durchbruchspannung aufgrund eines dicken Oxids im unteren Abschnitt der Grabenseitenwand und des Bodens zu verhindern. In einer beispielhaften Ausführungsform umfasst der Schritt des Ausführens der Kippwinkelimplantation durch die Seitenwände der Gräben ferner einen Schritt des Ausführens einer Kippwinkelimplantation mit einem Kippwinkel im Bereich zwischen 4 und 30 Grad.
  • Die US 2014/0 077 290 A1 einen Trench-MOSFET mit eingebettetem Schottky-Gleichrichter, der mindestens einen Anti-Punch-Through-Implantatbereich aufweist, bei dem ein Prozess mit reduzierten Masken zur Verbesserung der Lawinen-Fähigkeit und zur Kostenreduzierung eingesetzt wird. Die Source-Bereiche haben eine höhere Dotierungskonzentration und eine größere Übergangstiefe entlang der Seitenwände der Graben-Source-Körper-Kontakte als entlang benachbarter Kanalbereiche in der Nähe der Gate-Gräben.
  • Die obige Information, die in diesem Hintergrundabschnitt offenbart ist, dient lediglich der Verbesserung des Verstehens des Hintergrunds der Offenbarung und kann deshalb Informationen enthalten, die nicht den Stand der Technik ausbilden, der schon in diesem Land einen durchschnittlichen Fachmann bekannt sind.
  • Darstellung der Erfindung
  • Die vorliegende Offenbarung wurde in einem Bestreben gemacht, ein Verfahren zum Herstellen einer Halbleitereinrichtung bereitzustellen, die Vorteile des Ausbildens einer angereicherten Schicht an einer Seitenwand einer Vertiefung aufweist, in dem Ionen akkurat in einem Siliciumcarbid-MOSFET injiziert werden, an dem ein Trench-Gate angebracht ist.
  • Ausführungsform der vorliegenden Offenbarung stellen ein Verfahren zum Herstellen einer Halbleitereinrichtung bereit, das beinhaltet: sequenzielles Ausbilden einer epitaktischen Schicht eines n- Typs und eines Bereichs eines n+ Typs an einer ersten Oberfläche eines Siliciumcarbid-Substrates eines n+ Typs; Ausbilden von mehreren ersten Vertiefungen und mehreren zweiten Vertiefungen durch Ätzen der epitaktischen Schicht eines n- Typs und des Bereichs eines n+ Typs unter Verwendung eines ersten Maskenmusters als eine Maske, nach dem das erste Maskenmuster an dem Bereich eines n+ Typs ausgebildet wurde; Ausbilden einer Nut durch Ätzen des ersten Maskenmusters unter Verwendung eines ersten fotosensitiven Filmmusters als eine Maske, nach dem Ausbilden des ersten fotosensitiven Filmmusters in den mehreren ersten Vertiefungen; Ausbilden eines Bereichs eines p Typs durch injizieren von p Ionen in den Mehreren zweiten Vertiefungen unter Verwendung des ersten Maskenmusters mit den Nuten als die Maske nach dem Entfernen des ersten fotosensitiven Filmmusters; Ausbilden einer Gate-Isolationsschicht in den Mehreren ersten Vertiefungen nach dem Entfernen des ersten Maskenmusters mit der Nut; Ausbilden einer Gate-Elektrode an der Gate-Isolationsschicht; Ausbilden einer Passivierungsschicht an der Gate-Elektrode; Ausbilden einer Source-Elektrode in den Mehreren der zweiten Vertiefungen; und Ausbilden einer Drain-Elektrode an einer zweiten Oberfläche, die eine gegenüberliegende Seite zu der ersten Oberfläche des Siliciamcarbid-Substrates des n+ Typs ist.
  • Bei dem Ausbilden des Bereichs des p Typs können die p Ionen in einen Teil der Seite von jeder zweiten Vertiefung injiziert werden und die p Ionen können in dem Teil der Seite von jeder zweiten Vertiefung in einer schrägen Richtung injiziert werden.
  • Der Bereich eines p Typs kann an der Seite von jeder zweiten Vertiefung ausgebildet sein.
  • Ein Teil des ersten fotosensitiven Filmmusters kann an dem ersten Maskenmuster benachbart zu einer ersten Vertiefung der mehreren ersten Vertiefungen ausgebildet sein.
  • Das erste Maskenmuster kann durch einen Oxidfilm ausgebildet sein.
  • Das Ausbilden der Gate-Isolationsschicht, das Ausbilden der Gate-Elektrode und das Ausbilden der Passivierungsschicht können beinhalten: Ausbilden eines zweiten Maskenmusters, das die mehreren ersten Vertiefungen und die mehreren zweiten Vertiefungen an dem Bereich des n+ Typs nach dem Entfernen des ersten Maskenmusters mit der Nut freilegt; Ausbilden eines dritten Maskenmusters, das einen Teil des Bereichs des n+ Typs freilegt, indem das zweite Maskenmuster geätzt wird; Ausbilden einer ersten Isolationsschicht an den mehreren ersten Vertiefungen, den mehreren zweiten Vertiefungen, dem Bereich des n+ Typs und dem dritten Maskenmuster; Ausbilden der zweiten Isolationsschicht, die die Mehreren der zweiten Vertiefungen und den Teil des Bereichs des n+ Typs durch Ätzen der ersten Isolationsschicht unter Verwendung eines zweiten fotosensitiven Filmmusters als eine Maske freilegt, nachdem das zweite fotosensitive Filmmuster an der ersten Isolationsschicht ausgebildet wurde; Ausbilden einer Gate-Materialschicht an den mehreren zweiten Vertiefungen, dem Bereich des n+ Typs und der zweiten Isolationsschicht nachdem das zweite fotosensitive Filmmuster entfernt wurde; Ausbilden einer dritten Isolationsschicht an der Gate-Materialschicht und der zweiten Isolationsschicht nach dem Entfernen eines Teils der Gate-Materialschicht; Freilegen der mehreren zweiten Vertiefungen durch Ätzen der dritten Isolationsschicht, der Gate-Materialschicht und der zweiten Isolationsschicht unter Verwendung eines dritten fotosensitiven Filmmusters als eine Maske nach dem Ausbilden des dritten fotosensitiven Filmmusters an der dritten Isolationsschicht und Ausbilden der Gate-Elektrode in den mehreren ersten Vertiefungen; und Ausbilden der Gate-Isolationsschicht und der Passivierungsschicht durch Entfernen des dritten fotosensitiven Filmmusters und des dritten Maskenmusters.
  • Das dritte Maskenmuster kann durch einen Plasmaätzprozess entfernt werden und die zweite Isolationsschicht und die dritte Isolationsschicht, die an dem dritten Maskenmuster ausgebildet sind, können entfernt werden, wenn das dritte Maskenmuster entfernt wird.
  • Das dritte Maskenmuster kann ungefähr 30%-50% der gesamten Oberfläche des Bereichs des n+ Typs freilegen.
  • Die erste Isolationsschicht kann um das dritte Maskenmuster ausgebildet werden.
  • In dem Ausbilden der zweiten Isolationsschicht können die mehreren zweiten Vertiefungen und der Bereich des n+ Typs an einem Abschnitt benachbart zu einer zweiten Vertiefung der mehreren zweiten Vertiefungen durch Ätzen der ersten Isolationsschicht, die in den mehreren zweiten Vertiefungen ausgebildet ist, die erste Isolationsschicht, die an dem Bereich des n+ Typs an einem Abschnitt benachbart zu den zweiten Vertiefungen ausgebildet ist, und ein Teil des zweiten fotosensitiven Filmmusters freigelegt werden.
  • Das dritte fotosensitive Filmmuster kann die dritte Isolationsschicht, die an einem Abschnitt ausgebildet ist, der den mehreren zweiten Vertiefungen entspricht, freigelegt werden und eine verlängerte Linie einer Seite des dritten fotosensitiven Filmmusters kann mit einer verlängerten Linie einer Seite des dritten Maskenmusters benachbart zu der zweiten Vertiefung übereinstimmen.
  • Das zweite Maskenmuster kann aus amorphem Kohlenstoff ausgebildet sein.
  • Die erste Isolationsschicht und die dritte Isolationsschicht können aus Silizium-Oxid ausgebildet sein.
  • Die Gate-Materialschicht kann aus Polysilizium ausgebildet sein.
  • So ist es entsprechend der Ausführungsform der vorliegenden Offenbarung möglich p Ionen auf einer Seite einer zweiten Vertiefung zu injizieren, die ein bevorzugter Ort ist, in dem die p Ionen in einer schrägen Richtung unter Verwendung eines ersten Maskenmusters mit einer Nut injiziert werden. Ferner ist es möglich ein Problem aufgrund eines Ausrichtungsfehlers zu lösen, wenn eine Gate-Elektrode, eine Gate-Isolationsschicht und eine Passivierungsschicht ausgebildet wird, indem ein zweiten Maskenmuster an einem Bereich eines n+ Typs ausgebildet wird, indem die Gate-Elektrode nach dem Ausbilden eines dritten Maskenmusters ausgebildet wird, das einen Teil des Bereichs des n+ Typs durch Ätzen des zweiten Maskenmusters freilegt, und durch Ausbilden der Gate-Isolationsschicht und der Passivierungsschicht durch Entfernen des dritten Maskenmusters.
  • Figurenliste
    • 1-17 sind Diagramme die ein Verfahren zum Herstellen einer Halbleitereinrichtung entsprechend der Ausführungsformen der vorliegenden Erfindung darstellen.
  • Es sollte verstanden werden, dass die obigen Zeichnungen nicht notwendiger Weise Maßstabgetreu sind und eine in gewisser Weise vereinfachte Darstellung von verschiedenen bevorzugten Merkmalen sind, welche die Grundprinzipien der Offenbarung darstellen. Die genauen Designmerkmale der vorliegenden Offenbarung inklusive zum Beispiel genauer Ausdehnung, Orientierung, Lagen und Formen werden zum Teil durch die beabsichtigte Anwendung und Verwendungsumgebung bestimmt.
  • Detaillierte Beschreibung der Ausführungsformen
  • Im Folgenden werden Ausführungsformen der vorliegenden Offenbarung detailliert mit Bezug zu den begleitenden Figuren beschrieben. Wie der Fachmann erkennen kann, können die Ausführungsformen in verschiedenen Weisen modifiziert werden, ohne von der Idee oder dem Umfang der vorliegenden Erfindung abzuweichen. Im Gegenteil sind Ausführungsformen, die hier eingeführt werden, bereitgestellt, um den offenbarten Inhalt deutlich und vollständig zu machen und die Idee der vorliegenden Offenbarung dem Fachmann ausreichend darzulegen.
  • In den Figuren sind die Dicken von Schichten, Filmen, Platten, Bereichen usw. aus Gründen der Klarheit vergrößert. Es wird verstanden, dass, wenn eine Schicht als auf einer anderen Schicht oder einem Substrat bezeichnet wird, es direkt auf der anderen Schicht oder dem Substrat oder zwischen diesen sein kann.
  • Die Begriffe, die hier verwendet werden, werden zum Zwecke der Beschreibung bestimmter Ausführungsformen verwendet, und sind nicht dazu gedacht die Offenbarung zu beschränken. Die hier verwendeten Singularformen beinhalten auch die Pluralformen, außer der Kontext deutet etwas anderes an. Es sollte ferner verstanden sein, dass die Begriffe „umfassen“ und/oder „umfassend“, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein des genannten Merkmals, ganze Zahlen, Schritte, Betätigungen, Elemente und/oder Komponenten spezifizieren, aber nicht das Vorhandensein von zusätzlich einem oder mehr Merkmalen, ganzen Zahlen, Schritten, Betätigungen, Elementen, Komponenten und/oder Gruppen davon ausschließt. Der hier verwendete Ausdruck „und/oder“ beinhaltet eine oder alle Kombinationen von einem oder mehr der entsprechenden aufgelisteten Punkte.
  • Im Folgenden wird ein Verfahren zum Herstellen einer Halbleitereinrichtung entsprechend der Ausführungsformen der vorliegenden Offenbarung mit Bezug zu 1 bis 17 beschrieben.
  • 1 bis 17 sind Zeichnungen, die ein Verfahren zum Herstellen einer Halbleitereinrichtung entsprechend der Ausführungsformen der vorliegenden Erfindung darstellen.
  • Mit Bezug zu 1 ist einen epitaktische Schicht 200 eines n- Typs an einer ersten Oberfläche eines Siliciumcarbid-Substrates 100 eines n+ Typs ausgebildet. Die epitaktische Schicht 200 eines n- Typs ist durch epitaktisches Wachstum ausgebildet.
  • Ferner ist die epitaktische Schicht eines n- Typs 200 nicht darauf beschränkt und kann durch injizieren von n-Ionen in die erste Oberfläche des Siliciumcarbid-Substrates 100 des n+ Typs ausgebildet sein.
  • Mit Bezug zu 2 ist ein Bereich 300 eines n+ Typs an der epitaktischen Schicht 200 des n- Typs ausgebildet. Der Bereich 300 eines n+ Typs ist durch Injizieren der Ionen in die Oberfläche der epitaktischen Schicht eines n-ausgebildet. Das heißt, dass der Bereich 300 des n+ Typs durch Injizieren der n+ Ionen auf die Oberfläche der epitaktischen Schicht 200 des n- Typs ausgebildet ist.
  • Ferner ist der Bereich 100 des n+ Typs nicht darauf beschränkt und kann auch an der epitaktischen Schicht 200 des n- Typs durch epitaktisches Wachstum ausgebildet sein.
  • Mit Bezug zu 3 sind, nachdem ein erstes Maskenmuster 50 an dem Bereich 300 des n+ Typs ausgebildet ist, mehrere erste Vertiefungen 210 und mehrere zweite Vertiefungen 220 durch Ätzen des Bereichs 300 des n+ Typs und der epitaktischen Schicht 200 des n- Typs ausgebildet, indem das erste Maskenmuster 50 als eine Maske verwendet wird. Das erste Maskenmuster 50 legt die ersten Vertiefungen 210 und die zweiten Vertiefungen 220 frei und kann durch einen Oxidfilm ausgebildet sein.
  • Die ersten Vertiefungen 210 und zweiten Vertiefungen 220 laufen durch den Bereich 300 des n+ Typs und sind an einem Teil der epitaktischen Schicht 200 des n- Typs ausgebildet. Die mehreren ersten Vertiefungen 210 und die mehreren zweiten Vertiefungen 220 sind abwechselnd angeordnet und eine Querschnittsfläche und eine Tiefe von jeder der ersten Vertiefungen 210 sind die Gleiche wie eine Querschnittsfläche und eine Tiefe von jeder der zweiten Vertiefung 220.
  • Mit Bezug zu 4 wird ein erstes fotosensitives Filmmuster 60 in den mehreren ersten Vertiefungen 210 ausgebildet. Das erste fotosensitive Filmmuster 60 füllt jede erste Vertiefung 210 und einen Teil des ersten fotosensitiven Filmmusters 60 ist an dem ersten Maskenmuster 50 benachbart zu der ersten Vertiefung 210 positioniert.
  • Mit Bezug zu 5 ist eine Nut 55 durch Ätzen des ersten Maskenmusters 50 durch Verwenden des ersten fotosensitiven Filmmusters 60 als eine Maske ausgebildet. Die Nut 55 ist an dem ersten Maskenmuster 50 ausgebildet. Hier, wenn das erste Maskenmuster 50 geätzt wird, werden der Bereich 300 des n+ Typs und die epitaktische Schicht 200 des n- Typs nicht geätzt.
  • Mit Bezug zu 6 ist, nachdem das erste fotosensitive Filmmuster 60 entfernt ist, ein Bereich 400 eines p Typs durch Injizieren von p Ionen in den zweiten Vertiefungen 220 durch Verwenden des ersten Maskenmusters 50 mit der Nut 55 als einen Maske ausgebildet.
  • In diesem Fall sind die p Ionen in einer schrägen Richtung injiziert. Da die p Ionen in einer schrägen Richtung injiziert sind und die Nut 55 an dem ersten Maskenmuster 50 ausgebildet ist, werden die p Ionen nicht in die erste Vertiefung 210 injiziert, sondern sind in einem Teil der Seite der zweiten Vertiefung 220 injiziert, der die Seite des unteren Abschnitts der zweiten Vertiefung 220 ist. Entsprechend ist der Bereich 400 des p Typs ausgebildet, um in Kontakt mit der Seite der zweiten Vertiefung 220 zu kommen.
  • Währenddessen ist das erste Maskenmuster 50 ausgebildet, um die erste Vertiefung 210 zu füllen, und als nächstes können die p Ionen injiziert werden. In diesem Fall ist es schwierig das erste Maskenmuster 50, das in der ersten Vertiefung 210 ausgebildet ist, zu entfernen. Ferner, nachdem die erste Vertiefung 210 mit dem ersten fotosensitiven Filmmuster 60 gefüllt ist, ohne das erste Maskenmuster 50 auszubilden, können die p Ionen injiziert werden. In diesem Fall werden die p Ionen in das erste fotosensitive Filmmuster 60 injiziert und folglich können die p Ionen in die erste Vertiefung 210 injiziert werden.
  • Jedoch existiert in den Ausführungsformen der vorliegenden Offenbarung, die hier beschrieben wird, ein Vorteil des Einspritzens der p Ionen in die Seite der zweiten Vertiefung 220, welches der bevorzugte Ort ist, indem die p Ionen in der schrägen Richtung durch Verwenden des ersten Maskenmusters 50 mit der Nut 55 als die Maske injiziert werden.
  • Mit Bezug zu 7 und 8 ist, nachdem das erste Maskenmuster 50 mit der Nut 55 entfernt wurde, ein zweites Maskenmuster 70 an dem Bereich 300 des n+ Typs ausgebildet. Als nächstes wird ein drittes Maskenmuster 75 durch Ätzen des zweiten Maskenmusters 70 ausgebildet.
  • Das zweite Maskenmuster 70 und das dritte Maskenmuster 75 können mit amorphem Kohlenstoff ausgebildet sein. Das zweite Maskenmuster 70 legt die ersten Vertiefungen 210 und die zweiten Vertiefungen 220 frei und das dritte Maskenmuster 75 legt einen Teil des Bereichs 300 des n+ Typs frei. Das dritte Maskenmuster 75 kann 30 bis 50% der gesamten Oberfläche der Fläche des n+ Typs freilegen.
  • Mit Bezug zu 9 wird eine erste Isolationsschicht 500a an der ersten Vertiefung 210, der zweiten Vertiefung 220, dem Bereich des n+ Typs und des dritten Maskenmusters 75 ausgebildet. Die erste Isolationsschicht 500a kann ausgebildet sein, um das dritte Maskenmuster zu umgeben. In diesem Fall kann die erste Isolationsschicht 500a aus einem Silizium-Oxid (SiOx) ausgebildet sein, und eine Dicke der ersten Isolationsschicht 500a kann 100 nm bis 300 nm sein.
  • Mit Bezug zu 10 ist ein zweites fotosensitives Filmmuster 80 an der ersten Isolationsschicht 500a ausgebildet. Das zweite fotosensitive Filmmuster 80 legt die erste Isolationsschicht 500a frei, die an der zweiten Vertiefung 220 ausgebildet ist.
  • Mit Bezug zu 11 ist eine zweite Isolationsschicht 500b durch Ätzen der ersten Isolationsschicht 500a durch Verwenden des zweiten fotosensitiven Filmmusters 80 als eine Maske ausgebildet. Das Ätzen wird durch Nassätzen durchgeführt und die erste Isolationsschicht 500a, die in der zweiten Vertiefung 220 ausgebildet ist, wird geätzt. Ferner werden die erste Isolationsschicht 500a, die an dem Bereich des n+ Typs an einem Abschnitt benachbart zu der zweiten Vertiefung 220 ausgebildet ist, und ein Teil der zweiten fotosensitiven Filmmusters 80 geätzt. Als ein Ergebnis wird der Bereich 300 des n+ Typs an dem Abschnitt benachbart zu der zweiten Vertiefung 220 freigelegt.
  • Mit Bezug zu 12 und 13, nachdem das zweite fotosensitive Filmmuster 80 entfernt wurde, ist eine Gate-Materialschicht 600a an der zweiten Vertiefung 220, dem Bereich 300 des n+ Typs und der zweiten Isolationsschicht 500b ausgebildet. Als nächstes wird ein Teil der Gate-Materialschicht 600a entfernt, sodass die zweite Isolationsschicht 500b freigelegt ist, eine dritte Isolationsschicht 700a ist an der Gate-Materialschicht 600a und der zweiten Isolationsschicht 500b ausgebildet.
  • Die Gate-Materialschicht 600a kann aus Polysilicium hergestellt sein und die dritte Isolationsschicht 700a kann aus Silizium-Oxid (SiOx) hergestellt sein. Eine Dicke der dritten Isolationsschicht 700a kann 1 µm bis 3 µm sein.
  • Mit Bezug zu 14 ist ein drittes fotosensitives Filmmuster an der dritten Isolationsschicht 700a ausgebildet. Das dritte fotosensitive Filmmuster 90 legt die dritte Isolationsschicht 700a, die an dem Abschnitt positioniert ist, welcher der zweiten Vertiefung 220 entspricht, freigelegt. Das dritte fotosensitive Filmmuster 90 bedeckt die ersten Vertiefungen 210 und eine verlängerte Linie der Seite des dritten fotosensitiven Filmmusters 90 kann mit einer verlängerten Linie der Seite des dritten Maskenmusters 75 benachbart zu der zweiten Vertiefung 220 übereinstimmen.
  • Mit Bezug zu 15 ist die zweite Vertiefung 220 durch Ätzen der dritten Isolationsschicht 700a, der Gate-Materialschicht 600a und der zweiten Isolationsschicht 500b durch Verwenden des dritten fotosensitiven Filmmusters 90 als eine Maske freigelegt. In diesem Fall wird die Gate-Materialschicht 600a, die in der zweiten Vertiefung 220 positioniert ist, geätzt, und die Gate-Materialschicht, die in der ersten Vertiefung 210 positioniert ist, wird die Gate-Elektrode 600. Ferner wird die Gate-Materialschicht 600a, die an dem Bereich 300 des n+ Typs an dem Abschnitt benachbart zu der zweiten Vertiefung 220 ausgebildet ist, geätzt und folglich wird der Bereich 300 des n+ Typs an dem Abschnitt benachbart zu der zweiten Vertiefung 220 freigelegt. Ferner wird die zweite Isolationsschicht 500b, welche die Seite des dritten Maskenmusters 75 benachbart zu der zweiten Vertiefung 220 bedeckt, geätzt und folglich wird die Seite des dritten Maskenmusters 75 benachbart zu der zweiten Vertiefung 220 freigelegt.
  • Mit Bezug zu 16 werden das dritte fotosensitive Filmmuster 90 und das dritte Maskenmuster 75 entfernt.
  • Wenn das dritte Maskenmuster 75 entfernt wird, wird ein Plasmaätzprozess durch die Seite des freigelegten dritten Maskenmusters 75 durchgeführt. In diesem Fall werden die zweite Isolationsschicht 500b und die dritte Isolationsschicht 700a, die an dem dritten Maskenmuster 75 ausgebildet sind, entfernt. Als ein Ergebnis werden die Gate-Isolationsschicht 500 und die Passivierungsschicht 700 ausgebildet.
  • Mit Bezug zu 17 wird einen Source-Elektrode in der zweiten Vertiefung 220 ausgebildet und eine Drain-Elektrode 900 ist an der zweiten Oberfläche des Siliciumcarbid-Substrates 100 des n+ Typs ausgebildet. Die zweite Oberfläche des Siliciumcarbid-Substrates 100 des n+ Typs ist an einer gegenüberliegenden Seite zu der ersten Oberfläche des Siliciumcarbid-Substrates 100 des n+ Typs positioniert.
  • Grundsätzlich da ein Abstand zwischen der ersten Vertiefung 210 und der zweiten Vertiefung 220 sehr klein ist, ist in dem Fall, in dem ein Ausrichtungsfehler hergestellt wurde, wenn die Gate-Isolationsschicht 500, die Gate-Elektrode und die Passivierungsschicht 700 ausgebildet werden, ein genaues Ätzen nicht durchgeführt. Folglich bleibt ein Isolationsmaterial oder ein Gate-Material an dem Bereich 300 des n+ Typs benachbart zu der ersten Vertiefung 210 und der zweiten Vertiefung 220 über. Als ein Ergebnis existiert ein Problem, in dem ein Leckstrom auftritt oder ein Kurzschluss von der Source-Elektrode 800 hergestellt wird.
  • In Ausführungsformen der vorliegenden Offenbarung ist das zweite Maskenmuster 70 an dem Bereich 300 des n+ Typs ausgebildet, das dritte Maskenmuster 75, das den Teil des Bereichs 300 des n+ Typs freilegt, ist durch Ätzen des zweiten Maskenmusters 70 ausgebildet und danach wird die Gate-Elektrode 600 ausgebildet und die Gate-Isolationsschicht 500 und die Passivierungsschicht 700 sind durch Entfernen des dritten Maskenmusters 75 ausgebildet und als ein Ergebnis ist es möglich, das Problem aufgrund des Ausrichtungsfehlers zu lösen, wenn die Gate-Elektrode 600, die Gate-Isolationsschicht 500 und die Passivierungsschicht 700 ausgebildet werden.
  • Bezugszeichenliste
    • 50:
    erstes Maskenmuster
    55:
    Nut
    60:
    erstes fotosensitives Filmmuster
    70:
    zweites Maskenmuster
    75:
    drittes Maskenmuster
    80:
    zweites fotosensitives Filmmuster
    90:
    drittes fotosensitives Filmmuster
    100:
    Siliciumcarbid-Substrat
    200:
    epitaktische Schicht eines N- Typs
    210:
    erste Vertiefung
    220:
    zweite Vertiefung
    300:
    Bereich eines N+ Typs
    400:
    Bereich eines P Typs
    500:
    Gate-Isolationsschicht
    500a:
    erste Isolationsschicht
    500b:
    zweite Isolationsschicht
    600:
    Gate-Elektrode
    600a:
    Gate-Materialschicht
    700:
    Passivierungsschicht
    700a:
    dritte Isolationsschicht
    800:
    Source-Elektrode
    900:
    Drain-Elektrode

Claims (14)

  1. Verfahren zum Herstellen einer Halbleitereinrichtung, wobei das Verfahren umfasst: sequenzielles Ausbilden einer epitaktischen Schicht eines n- Typs (200) und einem Bereich eines n+ Typs (300) an einer ersten Oberfläche eines Siliciumcarbid-Substrats eines n+ Typs (100); Ausbilden von mehreren ersten Vertiefungen (210) und mehreren zweiten Vertiefungen (220) durch Ätzen der epitaktischen Schicht des n- Typs (200) und des Bereichs des n+ Typs (300) unter Verwendung eines ersten Maskenmusters (50) als eine Maske, nachdem das erste Maskenmuster (50) an dem Bereich des n+ Typs (300) ausgebildet wurde; Ausbilden einer Nut (55) durch Ätzen des ersten Maskenmusters (50) unter Verwendung eines ersten fotosensitiven Filmmusters (60) als eine Maske nach dem Ausbilden des ersten fotosensitiven Filmmusters (60) in den mehreren ersten Vertiefungen (210); Ausbilden eines Bereichs eines p Typs (400) durch Injizieren von p Ionen in die mehreren zweiten Vertiefung (220) unter Verwendung des ersten Maskenmusters (50) mit der Nut (55) als die Maske nach einem Entfernen des ersten fotosensitiven Filmmusters (60) ; Ausbilden einer Gate-Isolationsschicht (500) in den mehreren ersten Vertiefungen (210) nach einem Entfernen eines ersten Maskenmusters (50) mit der Nut (55); Ausbilden einer Gate-Elektrode (600) an der Gate-Isolationsschicht (500); Ausbilden einer Passivierungsschicht (700) an der Gate-Elektrode (600); Ausbilden einer Source-Elektrode (800) in den mehreren zweiten Vertiefungen (220); und Ausbilden einer Drain-Elektrode (900) an einer zweiten Oberfläche, die eine der ersten Oberfläche des Siliciumcarbid-Substrates des n+ Typs (100) gegenüberliegende Oberfläche ist.
  2. Verfahren nach Anspruch 1, wobei in dem Ausbilden des Bereichs des p Typs (400) die p Ionen in einen Teil der Seite von jeder zweiten Vertiefung der Mehreren zweiten Vertiefungen (220) injiziert werden, und die p Ionen in den Teil der Seite von jeder zweiten Vertiefung in einer schrägen Richtung injiziert werden.
  3. Verfahren nach Anspruch 2, wobei der Bereich des p Typs (400) an der Seite von jeder zweiten Vertiefung ausgebildet ist.
  4. Verfahren nach Anspruch 3, wobei ein Teil des ersten fotosensitiven Filmmusters (60) an den ersten Maskenmustern (50) benachbart zu der ersten Vertiefung der mehreren ersten Vertiefungen (210) ausgebildet ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das erste Maskenmuster (50) durch einen Oxidfilm ausgebildet ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ausbilden der Gate-Isolationsschicht (500), das Ausbilden der Gate-Elektrode (600) und das Ausbilden der Passivierungsschicht (700) beinhalten: Ausbilden eines zweiten Maskenmusters (70), das die mehreren ersten Vertiefungen (210) und die mehreren zweiten Vertiefungen (220) an dem Bereich des n+ Typs (300) freilegt, nachdem das erste Maskenmuster (50) mit der Nut (55) entfernt wurde; Ausbilden eines dritten Maskenmusters (75), das einen Teil des Bereichs des n+ Typs (300) durch Ätzen des zweiten Maskenmusters (70) freilegt; Ausbilden einer ersten Isolationsschicht (500a) an den mehreren ersten Vertiefungen (210) in den mehreren zweiten Vertiefungen (220), dem Bereich des n+ Typs (300) und des dritten Maskenmusters (75); Ausbilden einer zweiten Isolationsschicht (500b), welche die Mehreren der zweiten Vertiefungen (220) und den Teil des Bereichs des n+ Typs (300) durch Ätzen der ersten Isolationsschicht (500a) unter Verwendung eines zweiten fotosensitiven Filmmusters (80) als eine Maske, nach dem des zweiten fotosensitiven Filmmusters (80) an der ersten Isolationsschicht (500a) ausgebildet wurde; Ausbilden einer Gate-Materialschicht (600a) an den mehreren zweiten Vertiefungen (220), dem Bereich des n+ Typs (300) und der zweiten Isolationsschicht (500b) nach dem Entfernen des zweiten fotosensitiven Filmmusters (80) ; Ausbilden einer dritten Isolationsschicht (700a) an der Gate-Materialschicht (600a) und der zweiten Isolationsschicht (500b) nach dem Entfernen eines Teils der Gate-Materialschicht (600a); Freilegen der mehreren zweiten Vertiefungen (220) durch Ätzen der dritten Isolationsschicht (700a), der Gate-Materialschicht (600a) und der zweiten Isolationsschicht (500b) unter Verwendung eines dritten fotosensitiven Filmmusters (90) als eine Maske nach einem Ausbilden eines dritten fotosensitiven Filmmusters (90) an der dritten Isolationsschicht (700a) und Ausbilden der Gate-Elektrode in den mehreren ersten Vertiefungen (210); und Ausbilden der Gate-Isolationsschicht (500) und der Passivierungsschicht (700) durch Entfernen des dritten fotosensitiven Filmmusters (90) und des dritten Maskenmusters (75).
  7. Verfahren nach Anspruch 6, wobei: das dritte Maskenmuster (75) durch einen Plasmaätzprozess entfernt wird, und die zweite Isolationsschicht (500b) und die dritte Isolationsschicht (700a), die an dem dritten Maskenmuster (75) ausgebildet sind, entfernt werden, wenn das dritte Maskenmuster (75) entfernt wird.
  8. Verfahren nach Anspruch 7, wobei das dritte Maskenmuster (75) ungefähr 30% bis ungefähr 50% der gesamten Oberfläche des Bereichs des n+ Typs (300) freilegt.
  9. Verfahren nach Anspruch 8, wobei die erste Isolationsschicht (500a) ausgebildet ist, um das dritte Maskenmuster (75) zu umgeben.
  10. Verfahren nach Anspruch 9, wobei in dem Ausbilden der zweiten Isolationsschicht (500b), die mehreren zweiten Vertiefungen (220) und der Bereich des n+ Typs (300) an einem Abschnitt benachbart zu einer zweiten Vertiefung der mehreren zweiten Vertiefungen (220) durch Ätzen der ersten Isolationsschicht (500a) freigelegt werden, die in den mehreren zweiten Vertiefungen (200), wobei die erste Isolationsschicht (500a) an dem Bereich des n+ Typs (300) an einem Abschnitt benachbart zu der zweiten Vertiefung ausgebildet ist, und einen Teil des zweiten fotosensitiven Filmmusters (80) ausgebildet ist.
  11. Verfahren nach Anspruch 10, wobei das dritte fotosensitive Filmmuster (90) die dritte Isolationsschicht (700a) freilegt, die an einem Abschnitt entsprechend den mehreren zweiten Vertiefungen (220) ausgebildet ist, und eine verlängerte Linie einer Seite des dritten fotosensitiven Filmmusters (90) mit einer verlängerten Linie einer Seite des dritten Maskenmusters (75) benachbart zu der zweiten Vertiefung übereinstimmt.
  12. Verfahren nach Anspruch 6, wobei das zweite Maskenmuster (70) aus einem amorphen Kohlenstoff hergestellt ist.
  13. Verfahren nach Anspruch 6, wobei die erste Isolationsschicht (500a) und die dritte Isolationsschicht (700a) aus Silizium-Oxid hergestellt sind.
  14. Verfahren nach Anspruch 6, wobei die Gate-Materialschicht (600a) aus einem Polysilizium hergestellt ist.
DE102015224035.5A 2015-09-02 2015-12-02 Verfahren zum Herstellen eines Siliziumcarbid-MOSFET mit einem Trench-Gate Active DE102015224035B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0124459 2015-09-02
KR1020150124459A KR101807122B1 (ko) 2015-09-02 2015-09-02 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
DE102015224035A1 DE102015224035A1 (de) 2017-03-02
DE102015224035B4 true DE102015224035B4 (de) 2022-01-20

Family

ID=56321139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015224035.5A Active DE102015224035B4 (de) 2015-09-02 2015-12-02 Verfahren zum Herstellen eines Siliziumcarbid-MOSFET mit einem Trench-Gate

Country Status (3)

Country Link
US (1) US9391167B1 (de)
KR (1) KR101807122B1 (de)
DE (1) DE102015224035B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379850B (zh) * 2018-04-13 2023-01-31 璟茂科技股份有限公司 沟槽式功率晶体管制法
CN109148585B (zh) * 2018-08-14 2021-08-24 上海华虹宏力半导体制造有限公司 沟槽mosfet及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US20080211016A1 (en) 2007-03-01 2008-09-04 Boden Milton J Trench mosgated device with deep trench between gate trenches
US20090108338A1 (en) 2007-10-31 2009-04-30 Force-Mos Technology Corporation Trench MOSFET with implanted drift region
US20130306983A1 (en) 2011-02-02 2013-11-21 Rohm Co., Ltd. Semiconductor device and method for producing same
US20140077290A1 (en) 2012-09-14 2014-03-20 Fu-Yuan Hsieh Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051158B1 (ko) 2004-03-04 2011-07-21 주식회사 하이닉스반도체 Ｍｏｓｆｅｔ 제조 방법
JP4727964B2 (ja) * 2004-09-24 2011-07-20 株式会社日立製作所 半導体装置
US8217419B2 (en) * 2007-06-15 2012-07-10 Rohm Co., Ltd. Semiconductor device
JP5439763B2 (ja) 2008-08-14 2014-03-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5310687B2 (ja) 2010-09-30 2013-10-09 株式会社デンソー 接合型電界効果トランジスタを備えた半導体装置およびその製造方法
KR20140056971A (ko) 2012-11-02 2014-05-12 서강대학교산학협력단 전력 ｍｏｓｆｅｔ 및 이의 제조 방법
CN105264562B (zh) 2013-06-05 2018-03-23 株式会社日立系统 门户网站的利用历史记录收集系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US20080211016A1 (en) 2007-03-01 2008-09-04 Boden Milton J Trench mosgated device with deep trench between gate trenches
US20090108338A1 (en) 2007-10-31 2009-04-30 Force-Mos Technology Corporation Trench MOSFET with implanted drift region
US20130306983A1 (en) 2011-02-02 2013-11-21 Rohm Co., Ltd. Semiconductor device and method for producing same
US20140077290A1 (en) 2012-09-14 2014-03-20 Fu-Yuan Hsieh Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process

Also Published As

Publication number Publication date
KR101807122B1 (ko) 2018-01-10
KR20170027611A (ko) 2017-03-10
DE102015224035A1 (de) 2017-03-02
US9391167B1 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102007018631B4 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102004052678B3 (de) Leistungs- Trenchtransistor
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19701189B4 (de) Halbleiterbauteil
DE102010042998B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102010016371B4 (de) Halbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE112016006380B4 (de) Halbleiterbauelement
DE112014001208T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102015209570A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final