DE112014001208T5 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112014001208T5
DE112014001208T5 DE112014001208.4T DE112014001208T DE112014001208T5 DE 112014001208 T5 DE112014001208 T5 DE 112014001208T5 DE 112014001208 T DE112014001208 T DE 112014001208T DE 112014001208 T5 DE112014001208 T5 DE 112014001208T5
Authority
DE
Germany
Prior art keywords
region
impurity ions
semiconductor device
thin film
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014001208.4T
Other languages
English (en)
Inventor
Noriaki Yao
Hitoshi Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112014001208T5 publication Critical patent/DE112014001208T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst: Abscheiden einer Dünnfilmhalbleiterschicht (4) auf einem Halbleitersubstrat (1) mit einem Isolierfilm (3) dazwischen, wobei der Isolierfilm auf einer Fläche des Halbleitersubstrats gebildet wurde; Ionenimplantieren von ersten Störstellenionen in die Dünnfilmhalbleiterschicht in einem Zustand, in dem ein Bereich der ersten Störstellenionen kleiner wird als eine Filmdicke der Dünnfilmhalbleiterschicht, wenn sie abgeschieden ist; und selektives Ionenimplantieren von zweiten Störstellenionen in die Dünnfilmhalbleiterschicht mit einer Dosisgröße mehr als eine Dosisgröße der ersten Störstellenionen, wobei eine Diode (31) zum Erfassen einer Temperatur durch eine Region (5) gebildet wird, in welche die ersten Störstellenionen implantiert wurden, und eine Region (6) in welche die zweiten Störstellenionen in der Dünnfilmhalbleiterschicht implantiert wurden.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren einer Halbleitervorrichtung und insbesondere eine Technik, die effektiv ist, wenn sie auf ein Herstellungsverfahren einer Halbleitervorrichtung mit einem Haupthalbleiterelement und einer Diode zum Erfassen von Temperatur angewandt wird, um einen anormalen Temperaturanstieg während der gegenwärtigen Anwendung des Haupthalbleiterelements unmittelbar zu erfassen und eine Zerstörung des Elementes aufgrund einer thermischen Instabilität bei dem Halbleitersubstrat zu verhindern.
  • Allgemeiner Stand der Technik
  • Wenn ein Bipolartransistor mit isolierter Steuerelektrode (im Folgenden manchmal als IGBT bezeichnet) in einem Wechselrichter oder dergleichen verwendet wird, gibt es eine Betriebsart, bei der Überspannung und Überstrom verursacht wird, was ein Lastkurzschluss genannt wird. Um eine Zerstörung des Elementes zu vermeiden, selbst wenn eine Leistungsvorrichtung in solch einer Betriebsart feststeckt, ist es für diese wünschenswert, dass sie ein Überspannungs- und Überstrom-Beständigkeitsverhalten wie eine Funktion aufweist, um anormale Wärmeerzeugung aufgrund von Überspannung und Überstrom ohne Verzögerung so schnell wie möglich zu erkennen. Eine Vorrichtungsstruktur, in die ein Haupthalbleiterelement wie ein Leistungs-IGBT oder ein Leistungs-MOSFET, in dem ein hoher Strom fließt, und eine Diode zum Erfassen von Temperatur (Temperaturerfassungsdiode) in das gleiche Halbleitersubstrat integral aufgenommen sind, ist bekannt.
  • Wie in 11 dargestellt, ist es bekannt, dass es eine Beziehung gibt, bei der eine Durchlassrichtungsspannung (im Folgenden Durchlassspannung) einer Diode generell linear verringert wird, während die Temperatur eines Elementes erhöht wird. Durch Verwenden dieser Eigenschaft kann eine Temperaturänderung des Hauptelements unmittelbar als eine Spannungsänderung erkannt werden, wenn eine Diodenschicht zum Erfassen von Temperatur auf der Fläche eines Halbleitersubstrats gebildet wird, auf dem ein Haupthalbleiterelement (im Folgenden als Hauptelement bezeichnet) mit einem Isolierfilm dazwischen befestigt ist. Wenn die erkannte Temperatur des Hauptelements die zulässige Temperatur des Hauptelements überschreitet, wird ein Betriebsstrom durch Verringern einer Steuerspannung des Hauptelements begrenzt, sodass das Hauptelement vor thermischer Zerstörung geschützt werden kann.
  • Im Gegensatz dazu ist eine Potenzialdifferenz (Vf: Durchlassspannung), die zwischen einer Anode (p-Region) und einer Kathode (n-Region) erzeugt wird, wenn ein Strom in Durchlassrichtung durch eine Diode zum Erfassen von Temperatur durchgelassen wird, eine Summe einer Übergangsspannung Vpn, die in einem p-n-Übergangsabschnitt erzeugt wird, und einem Spannungsabfall (I × Rpn), der durch den Widerstand der p-Region und der n-Region erzeugt wird. Insbesondere ist Vf = Vpn + (I × Rpn). Der Widerstandswert Rpn der p-Region und der n-Region wird durch Störstellenkonzentrationen der p-Region und der n-Region bestimmt, und wenn es daher eine Variation in den Störstellenkonzentrationen gibt, tritt eine Variation bei dem Widerstandswert Rpn der p-Region und der n-Region auf. Als Resultat tritt eine Variation bei der Temperaturerfassungsgenauigkeit durch die Diode auf.
  • Als ein Herstellungsverfahren solch einer Diode zum Erfassen von Temperatur, die in ein Hauptelement integriert ist, ist beispielsweise ein Herstellungsverfahren bekannt, bei dem eine p-n-Übergangsdiode durch Störstellendotierung in einer polykristallinen Siliziumschicht gebildet wird, die auf der Fläche eines Substrates eines Haupthalbleiterelements mit einem Siliziumoxidfilm dazwischen gewachsen ist (PTL 1, 2).
  • Außerdem ist eine Struktur einer Diode zum Erfassen von Temperatur (6 in PTL 3) offenbart (PTL 3), bei der die polykristalline Siliziumschicht im Abschnitt der unteren Schicht der p-n-Störstellenschichten hinterlassen wird, wenn die Diode, die aus entsprechenden aneinander angrenzenden p-n-Störstellenschichten mit einem Übergang dazwischen hergestellt wird, durch Ionenimplantation und Laserglühen in einer polykristallinen Siliziumschicht, die auf der Fläche eines Substrates eines Hauptelements mit einem Isolierfilm dazwischen gewachsen wird, gebildet wird.
  • Außerdem ist ein Dokument, das Details eines Herstellungsverfahrens einer Polysiliziumdiode beschreibt (PTL 4), offenbart.
  • 9 veranschaulicht ein konventionelles Herstellungsverfahren eines MOSFET mit einer Diode zum Erfassen von Temperatur (Temperaturerfassungsdiode). In 9 ist die Schraffur, die Querschnittoberflächen andeutet, teilweise ausgelassen, um die Zeichnung leichter verständlich zu machen.
  • Wie veranschaulicht in 9A, wird eine polykristalline Siliziumschicht 104 auf dem gesamten Bereich der Fläche eines Halbleitersubstrats 101 mit einer aktiven Region und einer inaktiven Region mit einem Isolierfilm 103 dazwischen gebildet. Hier ist eine linke Region, in der ein Hauptelement gebildet ist, die aktive Region, und eine rechte Region, in der die Diode zum Erfassen von Temperatur gebildet ist, die inaktive Region.
  • Dann werden wie veranschaulicht in 9B unter Verwendung eines Fotolacks 111 als eine Maske die polykristalline Siliziumschicht 104 und der Isolierfilm 103 auf der aktiven Region des Halbleitersubstrats 101 selektiv entfernt.
  • Des Weiteren werden wie veranschaulicht in 9C unter Verwendung eines Fotolacks 112 als eine Maske Bor-(B)-Ionen als Störstellenionen selektiv in die polykristalline Siliziumschicht 104 auf der inaktiven Region des Halbleitersubstrats 101 und der aktiven Region des Halbleitersubstrats 101 ionenimplantiert, um eine Störstellenionenimplantationsschicht 105a für die Diode in der polykristallinen Siliziumschicht 104 zu bilden und eine Störstellenionenimplantationsschicht für das Hauptelement in der aktiven Region des Halbleitersubstrats 101 zu bilden.
  • Dann werden wie veranschaulicht in 9D unter Verwendung eines Fotolacks 113 als eine Maske Arsen-(As)-Ionen als Störstellenionen selektiv in die polykristalline Siliziumschicht 104 auf der inaktiven Region des Halbleitersubstrats 101 und der aktiven Region des Halbleitersubstrats 101 ionenimplantiert, um eine Störstellenionenimplantationsschicht 106a für die Diode in der polykristallinen Siliziumschicht 104 zu bilden und eine Störstellenionenimplantationsschicht für das Hauptelement in der aktiven Region des Halbleitersubstrats 101 zu bilden.
  • Dann werden wie veranschaulicht in 9E durch Ausführen einer Wärmebehandlung, um die Borionen und die Arsenionen zu aktivieren, die in 9C und 9D ionenimplantiert wurden, eine p-Region 105 und eine n-Region 106 in der polykristallinen Siliziumschicht 104 gebildet.
  • Hier wird beim konventionellen Herstellungsverfahren einer Halbleitervorrichtung mit einem MOSFET und einer Diode zum Erfassen von Temperatur wie veranschaulicht in 9C und 9D ein Schritt zum Abdecken der Nichtimplantationsregionen mit den Fotolacken 112, 113 erforderlich, wenn die Störstellenionen selektiv in die polykristalline Siliziumschicht 104 ionenimplantiert werden, um Ionenimplantation in andere Nichtimplantationsregionen zu verhindern. Außerdem werden zur Förderung der Effizienz von Fertigungsschritten die p-Region 105 und die n-Region 106, welche die Diode zum Erfassen von Temperatur konfigurieren, häufig im gleichen Schritt wie die Bildung des Hauptelements in der aktiven Region des Halbleitersubstrats 101 durch Ionenimplantieren gebildet (siehe die 9C UND 9D) wie beschrieben in den Absätzen [0022] bis [0023] von PTL 1.
  • Jedoch weist die konventionelle Diode zum Erfassen von Temperatur eine große Variation der Durchlassspannung Vf auf.
  • Quellenangabe
  • Patentliteratur
    • PTL 1: JP 2002-190575 (1, Absatz 0016)
    • PTL 2: JP 03-34360 (1, erste Ausführungsform)
    • PTL 3: JP 2007-294670 (6, Absatz 0019)
    • PTL 4: JP 2010-287786 (3, 4, Absätze 0046 bis 0050)
  • Kurze Darstellung der Erfindung
  • Technisches Problem
  • Die vorliegende Erfindung erfolgte im Hinblick auf die vorstehend beschriebenen Punkte. Es ist eine Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren einer Halbleitervorrichtung bereitzustellen, das fähig ist, eine Variation einer Durchlassspannung Vf einer Diode zum Erfassen von Temperatur, die auf dem gleichen Halbleiterchip in einem Halbleitersubstrat integriert ist, zu reduzieren.
  • Lösung des Problems
  • Um diese Aufgabe gemäß einer Ausführungsform der vorliegenden Erfindung zu erreichen, wird dort ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt, das umfasst: Abscheiden einer Dünnfilmhalbleiterschicht auf einem Halbleitersubstrat mit einem Isolierfilm dazwischen, wobei der Isolierfilm auf einer Fläche des Halbleitersubstrats gebildet wurde; Ionenimplantieren von ersten Störstellenionen in die Dünnfilmhalbleiterschicht unter einem Zustand, wo ein Bereich der ersten Störstellenionen kleiner wird als eine Filmdicke der Dünnfilmhalbleiterschicht, wenn sie abgeschieden wird; und selektives Ionenimplantieren von zweiten Störstellenionen in die Dünnfilmhalbleiterschicht mit einer Dosisgröße mehr als eine Dosisgröße der ersten Störstellenionen, wobei eine Diode zum Erfassen einer Temperatur durch eine Region gebildet wird, in welche die ersten Störstellenionen implantiert wurden, und eine Region, in welche die zweiten Störstellenionen in der Dünnfilmhalbleiterschicht implantiert wurden.
  • Vorteile der Erfindung
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann ein Herstellungsverfahren einer Halbleitervorrichtung bereitgestellt werden, die eine Variation einer Durchlassspannung Vf einer Diode zum Erfassen von Temperatur reduzieren kann, die durch Ionenimplantation in eine Schicht aus Polysilizium hergestellt wird, die auf der Fläche einer inaktiven Region eines Hauphalbleiterelements mit einem Isolierfilm dazwischen gebildet wird.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Schnittdarstellung eines Hauptabschnitts einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 2 ist ein Beziehungsdiagramm zwischen einer Filmdicke einer polykristallinen Siliziumschicht und einer Durchlassspannung Vf, wenn die Durchlassspannung Vf einer Diode zum Erfassen von Temperatur gemäß der Ausführungsform der vorliegenden Erfindung eine Filmdickenabhängigkeit von der polykristallinen Siliziumschicht aufweist;
  • 3 ist eine Schnittdarstellung eines Hauptabschnitts zum Veranschaulichen eines Herstellungsablaufs der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung;
  • 4 ist eine Schnittdarstellung eines Hauptabschnitts zum Veranschaulichen des Herstellungsablaufs der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung;
  • 5 ist eine Schnittdarstellung eines Hauptabschnitts zum Veranschaulichen des Herstellungsablaufs der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung;
  • 6 ist eine Schnittdarstellung eines Hauptabschnitts zum Veranschaulichen des Herstellungsablaufs der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung;
  • 7 ist eine Schnittdarstellung eines Hauptabschnitts zum Veranschaulichen des Herstellungsablaufs der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung;
  • 8 ist eine Schnittdarstellung eines Hauptabschnitts zum Veranschaulichen eines konventionellen Herstellungsablaufs einer Halbleitervorrichtung;
  • 9 ist eine Schnittdarstellung eines Hauptabschnitts zum Veranschaulichen des konventionellen Herstellungsablaufs der Halbleitervorrichtung;
  • 10 ist ein Beziehungsdiagramm zwischen einer Filmdicke einer polykristallinen Siliziumschicht und einer Durchlassspannung Vf, wenn die Durchlassspannung Vf einer konventionellen Diode zum Erfassen von Temperatur eine Filmdickenabhängigkeit von der polykristallinen Siliziumschicht aufweist; und
  • 11 ist ein Beziehungsdiagramm, das eine Beziehung zwischen einer Übergangstemperatur einer Diode und einer Durchlassspannung veranschaulicht.
  • Beschreibung von Ausführungsformen
  • Eine Beziehung zwischen der Durchlassspannung Vf einer Diode, zum Erfassen von Temperatur, die durch ein konventionelles Herstellungsverfahren gebildet wird, der Variation (Standardabweichung) σ davon und der Filmdicke einer polykristallinen Siliziumschicht als ein Ausgangsmaterial, welche die betreffenden Erfinder gefunden haben, ist in 10 veranschaulicht. Wie veranschaulicht in 10 wurde festgestellt, dass die Durchlassspannung Vf der Diode, die aus einer dotierten Schicht aus Polysilizium hergestellt ist, die durch Ionenimplantation in eine nicht dotierte polykristalline Siliziumschicht mit einer Filmdicke von ungefähr 500 nm gebildet ist, eine Filmdickenabhängigkeit aufweist, bei der die Durchlassspannung Vf verringert wird, während die Filmdicke vergrößert wird, wenn sich die Filmdicke der polykristallinen Siliziumschicht als ein Ausgangsmaterial um ungefähr ±30 nm ändert. Außerdem wurde festgestellt, dass die Variation (Standardabweichung) σ der Durchlassspannung Vf groß ist, 1,5 mV oder mehr, und proportional zur Durchlassspannung Vf größer wird. Hier kann tatsächlich ein Filmdickenfehler von ungefähr ±30 nm nicht vermieden werden, wenn die polykristalline Siliziumschicht abgeschieden wird, sodass sie eine Filmdicke von 500 nm aufweist. Daher resultiert die Herstellung einer Diode durch Ionenimplantation in eine polykristalline Siliziumschicht als ein Ausgangsmaterial mit hoher Energie von 100 keV oder mehr in einer instabilen mit der Durchlassspannung verbundenen Ursache, bei der die Durchlassspannung Vf der Diode eine Variation entsprechend der Variation in der Filmdicke der polykristallinen Siliziumschicht aufweist.
  • Gemäß der Forschung durch die betreffenden Erfinder schlüpft während der Ionenimplantation durch ein Phänomen, das dem Kanalbildungsphänomen ähnlich ist, ein Teil einer Ionenart durch Siliziumkristallgitter und dringt speziell tief ein, um die polykristalline Siliziumschicht zu durchdringen, und elektrisch ineffektive Ionen werden auch manchmal in einem Abschnitt erzeugt. Während ein Bereich von Ionenimplantation sich der Filmdicke der polykristallinen Siliziumschicht annähert, wird die Wahrscheinlichkeit des Auftretens des Kanalbildungsphänomens erhöht und daher bewirkt das Kanalbildungsphänomen auch dadurch Probleme, dass der Wert der Durchlassspannung Vf instabiler wird und die Temperaturerfassungsgenauigkeit wird mehr verringert.
  • In vielen Fällen wird die Ionenimplantation in eine aktive Region gewöhnlich mit hoher Energie von 100 keV oder mehr ausgeführt. Das vorstehend beschriebene Problem kann dadurch bewirkt werden, dass die Reichweite von Phosphor die gesamte Filmdicke der polykristallinen Siliziumschicht erreicht, wenn eine Diode zum Erfassen von Temperatur in einer polykristallinen Siliziumschicht mit einer Filmdicke von ungefähr 500 nm gebildet wird, da Ionenarten mit niedriger Masse wie Bor, das eine p-Region bildet, und Phosphor, das eine n-Region bildet, lange Reichweiten aufweisen, wenn Ionenimplantation mit hoher Energie von 100 keV oder mehr im gleichen Schritt wie das Bilden eines Hauptelements ausgeführt wird. Alternativ wird angenommen, dass das vorstehend beschriebene Problem dadurch bewirkt wird, dass sich die Region aufgrund von Thermodiffusion durch Wärmebehandlung zu annähernd der Filmdicke erstreckt, selbst wenn abhängig von der Ionenimplantation die Reichweite nicht in die Nähe der Filmdicke reicht.
  • Im Folgenden wird ein Herstellungsverfahren einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung im Detail unter Bezugnahme auf die Zeichnungen beschrieben. In der folgenden Beschreibung der Ausführungsform erfolgt die Beschreibung veranschaulichend mit einem ersten Leitfähigkeitstyp n und einem zweiten Leitfähigkeitstyp p, aber der erste Leitfähigkeitstyp kann durch Auswählen einer Beziehung von invertierten Leitfähigkeitstypen p sein und der zweite Leitfähigkeitstyp kann n sein. Außerdem bedeutet in der vorliegenden Beschreibung und den beigefügten Zeichnungen bei Schichten und Regionen, die mit „n” oder „p” bezeichnet sind, dass Majoritätsladungsträger von jeder der Schichten und der Regionen entsprechend Elektronen oder Löcher sind. An „n” und „p” angehängte „+” und „–” bedeuten außerdem, dass Störstellenkonzentrationen entsprechend verglichen mit Halbleiterregionen, an die „+” und „–” nicht angefügt sind, relativ höher und niedriger sind.
  • Es ist zu beachten, dass in der folgenden Beschreibung der Ausführungsform und der beigefügten Zeichnungen die gleichen Konfigurationen durch die gleichen Bezugsnummern bezeichnet sind und redundante Beschreibungen ausgelassen werden. Außerdem sind die beigefügten Zeichnungen, die in der Ausführungsform beschrieben werden, nicht maßstabgerecht und dimensionsverhältnisgerecht gezeichnet, damit sie leichter lesbar sind oder klar verstanden werden. Die Erfindung ist nicht auf die Details der nachfolgend beschriebenen Ausführungsform begrenzt es sei denn, dass der Umfang davon überschritten wird.
  • Bei dem Herstellungsverfahren einer Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung erfolgt die Beschreibung veranschaulichend durch Konzentration auf ein Herstellungsverfahren einer Halbleitervorrichtung, bei dem ein Hauptelement und eine Diode zum Erfassen von Temperatur in den gleichen Halbleiterchip integriert werden. Hier wird der Fall beschrieben, bei dem ein Leistungs-MOSFET als das Hauptelement verwendet wird. Bei dem Herstellungsverfahren einer Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung wird der Fall, bei dem eine polykristalline Siliziumschicht als eine Dünnfilmhalbleiterschicht verwendet wird, in der die Diode zum Erfassen von Temperatur gebildet wird, der Einfachheit halber beschrieben, aber die Dünnfilmhalbleiterschicht ist nicht auf die polykristalline Siliziumschicht begrenzt. Die Dünnfilmhalbleiterschicht kann eine amorphe Halbleiterschicht oder dergleichen sein.
  • Wie veranschaulicht in 1 ist eine Halbleitervorrichtung 50 gemäß der Ausführungsform der vorliegenden Erfindung hauptsächlich durch ein Halbleitersubstrat 1 konfiguriert, das den zweiten Leitfähigkeitstyp (n) aufweist, der beispielsweise aus einkristallinem Silizium als ein Halbleitersubstrat hergestellt wird. Das Halbleitersubstrat 1 weist eine aktive Region 20 auf, die mit einem Hauptstrom verbunden ist, und eine inaktive Region 21 im zentralen Abschnitt der Fläche davon. Obwohl nicht veranschaulicht, weist das Halbleitersubstrat 1 außerdem einen Randbereich auf, der mit Druckfestigkeitszuverlässigkeit im äußeren peripheren Abschnitt verbunden ist, der die aktive Region 20 umgibt. Die inaktive Region 21 ist zwischen der aktiven Region 20 und dem Randbereich positioniert.
  • Der Leistungs-MOSFET als das Hauptelement wird in der aktiven Region 20 gebildet, und eine polykristalline Siliziumschicht 4, wie die Dünnfilmhalbleiterschicht auf der inaktiven Region 21, wird mit einem Isolierfilm 3 dazwischen gebildet. Obwohl nicht im Detail veranschaulicht, weist der Leistungs-MOSFET eine Struktur auf, in der mehrere Transistorzellen 30, die aus MOSFETs mit feiner Struktur hergestellt sind, elektrisch parallel verbunden sind, um eine große Menge an Leistung zu erzielen. In 1 ist eine Transistorzelle 30 veranschaulicht.
  • Die Transistorzelle 30 weist eine Konfiguration auf, die hauptsächlich einen Graben 7, einen Gateisolierfilm 7a, eine Gateelektrode 8, eine Kanalbildungsregion 9, eine Kontaktregion 10 mit dem ersten Leitfähigkeitstyp (p+), eine Source-Region und eine Drain-Region umfasst. Der Graben 7 erstreckt sich von der Fläche des Halbleitersubstrats 1 in der Tiefenrichtung. Der Gateisolierfilm 7a wird entlang der inneren Wand des Grabens 7 gebildet und wird beispielsweise durch einen Siliziumdioxid-(SiO2)-Film gebildet. Die Gateelektrode 8 wird innerhalb des Grabens 7 mit dem Gateisolierfilm 7a dazwischen eingebettet und wird durch eine dotierte Polysiliziumschicht gebildet, in die beispielsweise Störstellen zum Reduzieren des Widerstandswerts eingeführt werden. Obwohl nicht im Detail veranschaulicht reduziert die Kontaktregion 10 den Kontaktwiderstand mit einer Elektrode, die mit der Kanalbildungsregion 9 elektrisch verbunden wird und auf dem Oberflächenschichtabschnitt der Kanalbildungsregion 9 gebildet wird. Eine Hauptelementelektrodenregion (Source-Region) 11 wird durch eine Halbleiterregion mit dem zweiten Leitfähigkeitstyp (n+) gebildet, der auf dem Oberflächenschichtabschnitt der Kanalbildungsregion 9 vorgesehen wird. Obwohl nicht im Detail veranschaulicht wird die Drain-Region durch das Halbleitersubstrat 1 gebildet und eine Halbleiterregion mit dem zweiten Leitfähigkeitstyp (n+) auf der Rückfläche des Halbleitersubstrats 1 vorgesehen.
  • In der inaktiven Region 21 des Halbleitersubstrats 1 wird eine Diodenschutzregion 2 mit dem ersten Leitfähigkeitstyp (p+) vorgesehen, um eine nachfolgend beschriebene Diode 31 zum Erfassen von Temperatur vor einem elektrischen Feld des Leistungs-MOSFETs zu schützen. Eine elektrische Feld-Entspannungsregion 9a mit dem ersten Leitfähigkeitstyp (p) wird zwischen der Diodenschutzregion 2 und der Transistorzelle 30 bereitgestellt, sodass sie in Kontakt mit der Diodenschutzregion 2 ist. Die elektrische Feld-Entspannungsregion 9a entspannt ein elektrisches Feld der Oberflächenbegrenzung zwischen dem Halbleitersubstrat 1 und der Diodenschutzregion 2.
  • Hier ist der Feldeffekttransistor (FET) nicht auf MOS begrenzt, bei dem ein Gateisolierfilm aus einem Oxidfilm hergestellt wird, und kann allgemeiner ein MIS-Typ sein, der aus anderen Isolierfilmen wie einem Siliziumnitrid-(Si3N4)-Film hergestellt ist, oder ein Isolierfilm wie ein Verbundfilm dieser Isolierfilme und eines Oxidfilms.
  • Die Diode 31 zum Erfassen von Temperatur wird in der polykristallinen Siliziumschicht 4 gebildet. Die Diode 31 erkennt einen anormalen Temperaturanstieg unmittelbar während der gegenwärtigen Anwendung des Leistungs-MOSFETs und verhindert eine Zerstörung des Elements aufgrund einer thermischen Instabilität. Die Diode 31 wird durch eine erste Hauptelektrodenregion (Anode) 5 mit dem ersten Leitfähigkeitstyp (p) und eine zweite Hauptelektrodenregion (Kathode) 6 mit dem zweiten Leitfähigkeitstyp (n) konfiguriert, die auf der Oberflächenseite innerhalb der polykristallinen Siliziumschicht 4 als ein Ausgangsmaterial vorgesehen werden.
  • Die erste Hauptelektrodenregion 5 und die zweite Hauptelektrodenregion 6 bilden einen p-n-Übergang, während die Oberflächenbegrenzung in der planaren Richtung der polykristallinen Siliziumschicht 4 vorhanden ist. Die erste Hauptelektrodenregion 5 und die zweite Hauptelektrodenregion 6 erstrecken sich entsprechend von der Fläche der polykristallinen Siliziumschicht 4 in der Tiefenrichtung als dotierte Polysiliziumschichten und werden derart konfiguriert, dass eine nicht dotierte polykristalline Siliziumschicht 4n zwischen dem Isolierfilm 3 und den dotierten Polysiliziumschichten geschichtet wird.
  • Insbesondere weist die Diode 31 eine Struktur auf, bei der ein Abschnitt der hochohmigen polykristallinen Siliziumschicht 4n in dem Abschnitt der unteren Schicht hinterlassen wird und die erste Hauptelektrodenregion 5 und die zweite Hauptelektrodenregion 6, die aus den dotierten Polysiliziumschichten hergestellt werden, werden darauf vorgesehen. Um die vorstehende Struktur im Herstellungsverfahren der Halbleitervorrichtung 50 gemäß der Ausführungsform der vorliegenden Erfindung zu erlangen, wird ein Ionenimplantationsschritt in die polykristalline Siliziumschicht 4 als ein Ausgangsmaterial nicht zur gleichen Zeit wie ein Ionenimplantationsschritt des Leistungs-MOSFETs ausgeführt und wird in einem getrennten Schritt von der Ionenimplantation des Leistungs-MOSFETs unter Ionenimplantationszuständen ausgeführt, bei dem die Beschleunigungsenergie reduziert wird. Dementsprechend kann wie vorstehend beschrieben die Tiefe der ersten Hauptelektrodenregion 5 und der zweiten Hauptelektrodenregion 6 (p-n-Schicht), die auf der Oberflächenseite der polykristallinen Siliziumschicht 4 gebildet werden, flach ausgeführt werden und die Diode 31, die eine Konfiguration aufweist, bei der die untere Schicht der polykristallinen Siliziumschicht 4 als die nicht dotierte polykristalline Siliziumschicht 4 hinterlassen wird, integriert werden.
  • Letztendlich wird durch Trennen des Halbleitersubstrats 1 in mehrere Halbleiterchips die Halbleitervorrichtung 50 gemäß der Ausführungsform der vorliegenden Erfindung abgeschlossen.
  • Eine Beziehung zwischen der Durchlassspannung Vf der Diode 31, die auf diese Weise gebildet wird, der Variation (Standardabweichung) σ davon und der Filmdicke der polykristallinen Siliziumschicht 4 als ein Ausgangsmaterial ist in 2 veranschaulicht. Gemäß dem Resultat kann die Diode 31, die durch das Herstellungsverfahren der Halbleitervorrichtung 50 gemäß der Ausführungsform der vorliegenden Erfindung gebildet wird, einen Effekt erzielen, bei dem der Wert der Durchlassspannung Vf stabil ist, ohne von der Filmdicke der polykristallinen Siliziumschicht 4 abhängig zu sein, und die Variation kann auch reduziert sein.
  • Der Grund dafür ist, dass die Tiefe der ersten Hauptelektrodenregion 5 flacher gemacht wird als die Filmdicke der polykristallinen Siliziumschicht 4 als ein Ausgangsmaterial durch Reduzieren der Beschleunigungsenergie der Ionenimplantation, während die p-Region der Diode konventionell entlang der gesamten Filmdicke der polykristallinen Siliziumschicht im Herstellungsverfahren der Halbleitervorrichtung 50 gemäß der Ausführungsform der vorliegenden Erfindung gebildet wird, wenn die erste Hauptelektrodenregion 5 der Diode 31 als die dotierte Polysiliziumschicht gebildet wird. Da die Dicke der ersten Hauptelektrodenregion 5 durch die Ionenimplantationsbedingungen durch das Herstellungsverfahren gesteuert werden kann, wird angenommen, dass die Durchlassspannung Vf und die Variation (Standardabweichung) σ davon reduziert werden kann, selbst wenn es Variation in der Filmdicke der polykristallinen Siliziumschicht 4 gibt. Hier beträgt die Filmdicke der polykristallinen Siliziumschicht 4 als ein Ausgangsmaterial vorzugsweise 200 nm oder mehr und 600 nm oder weniger. Der Grund dafür ist, dass die Variation der Durchlassspannung Vf in Bezug auf die Variation in der Filmdicke klein wird, wenn die Filmdicke der polykristallinen Siliziumschicht 4 600 nm oder mehr beträgt, und daher ist eine Aufmerksamkeit auf die Variation nicht besonders erforderlich, und wenn die Filmdicke der polykristallinen Siliziumschicht 4 200 nm oder weniger beträgt, werden die Ionenimplantationsbedingungen schwierig.
  • Dann wird das Herstellungsverfahren der Halbleitervorrichtung 50 gemäß der Ausführungsform der vorliegenden Erfindung im Detail unter Verwendung von 3 bis 7 beschrieben.
  • Zunächst wird das Halbleitersubstrat 1, das in 3 veranschaulicht ist, vorbereitet, der Graben 7, der sich von der Fläche des Halbleitersubstrats 1 erstreckt, sodass er eine Driftschicht in der Tiefenrichtung ist, wird durch Trockenätzen gebildet, und dann, nachdem der Gateisolierfilm 7a gebildet ist, wird der Graben mit einer polykristallinen Siliziumschicht gefüllt, sodass er die Gateelektrode 8 mit dem Gateisolierfilm 7a dazwischen ist. Dann werden die polykristalline Siliziumschicht auf der Fläche des Halbleitersubstrats 1 und der Gateisolierfilm 7a selektiv durch Zurückätzen entfernt. Dann wird in der aktiven Region 20 der Fläche des Halbleitersubstrats 1 die Kanalbildungsregion 9 in einem Abschnitt zwischen angrenzenden Gräben 7 gebildet und die elektrische Feld-Entspannungsregion 9a wird in einem Abschnitt neben der inaktiven Region 21 gebildet. Des Weiteren wird die Diodenschutzregion 2 in der inaktiven Region 21 der Fläche des Halbleitersubstrats 1 gebildet. Die Diodenschutzregion 2, die Kanalbildungsregion 9 und die elektrische Feld-Entspannungsregion 9a werden derart gebildet, dass sie vorbestimmte Diffusionstiefen aufweisen, indem selektiv die entsprechenden Störstellenionenimplantationsschichten mit gewünschten Strukturen durch Ionenimplantation unter Verwendung von Fotolacken als Masken und dann Ausführen einer Wärmebehandlung, um die Störstellenionen der entsprechenden Ionenimplantationsschichten zu aktivieren, gebildet werden. Dementsprechend wird die Diodenschutzregion (Wannenregion) 2 mit einer Tiefe von ungefähr 8 μm in einer Region gebildet, in der die Diode 31 gebildet werden soll, und die elektrische Feld-Entspannungsregion 9a mit einer Tiefe von ungefähr 4 μm wird zwischen den Gräben 7 gebildet.
  • Dann wird wie veranschaulicht in 3 der Isolierfilm 3, der beispielsweise aus einem Oxidfilm wie einem Hochtemperatursiliziumoxidfilm (HTO) mit einer Dicke von ungefähr 300 nm hergestellt wird, auf dem gesamten Bereich der Fläche des Halbleitersubstrats 1 gebildet, und dann wird die nicht dotierte polykristalline Siliziumschicht 4 mit einer Dicke von ungefähr 500 nm beispielsweise auf dem Isolierfilm 3 durch ein chemische Gasphasenabscheidungs(CVD)-Verfahren gebildet.
  • Dann werden wie veranschaulicht in 4, beispielsweise Bor (B) Ionen B+ als erste Störstellenionen in den gesamten Bereich der Fläche der polykristallinen Siliziumschicht 4 ionenimplantiert, um eine Störstellenionenimplantationsschicht 5a auf der Oberflächenseite innerhalb der polykristallinen Siliziumschicht 4 zu bilden. Die nicht dotierte polykristalline Siliziumschicht 4n wird unter der Störstellenionenimplantationsschicht 5a hinterlassen. In diesem Schritt wird die Ionenimplantation der Borionen B+ unter den Zuständen ausgeführt, bei denen ein Bereich der Borionen B+ kleiner wird als die Filmdicke der polykristallinen Siliziumschicht 4. Die Ionenimplantation der Borionen B+ wird beispielsweise mit einer Beschleunigungsenergie von ungefähr 45 keV ausgeführt.
  • Dann werden wie veranschaulicht in 5 unter Verwendung eines Fotolacks 12 als eine Ätzmaske die Störstellenionenimplantationsschicht 5a, die polykristalline Siliziumschicht 4n und der Isolierfilm 3 auf der Außenseite des Fotolacks 12 sequenziell geätzt, um die Störstellenionenimplantationsschicht 5a, die polykristalline Siliziumschicht 4n und den Isolierfilm 3 zu entfernen, der die untere Schicht davon auf der aktiven Region 20 der Fläche des Halbleitersubstrats 1 ist. In diesem Schritt wird die nicht dotierte polykristalline Siliziumschicht 4 selektiv auf der inaktiven Region 21 der Fläche des Halbleitersubstrats 1 mit dem Isolierfilm 3 dazwischen hinterlassen.
  • Dann werden nach dem Entfernen des Fotolacks 12 wie veranschaulicht in 6 unter Verwendung eines Fotolacks 13 als eine Ionenimplantationsmaske beispielsweise Borionen B+ als Störstellenionen selektiv in die aktive Region 20 der Fläche des Halbleitersubstrats 1 ionenimplantiert, um eine Störstellenionenimplantationsschicht 10a zu bilden. In diesem Schritt wird die Ionenimplantation der Borionen B+ beispielsweise mit einer Beschleunigungsenergie von ungefähr 150 keV ausgeführt.
  • Nach dem Entfernen des Fotolacks 13 wie veranschaulicht in 7 unter Verwendung eines Fotolacks 14 als eine Ionenimplantationsmaske werden dann beispielsweise Arsenionen As+ als Störstellenionen selektiv in die aktive Region 20 der Fläche des Halbleitersubstrats 1 und die Störstellenionenimplantationsschicht 5a auf der Fläche der polykristallinen Siliziumschicht 4 ionenimplantiert, um eine Störstellenionenimplantationsschicht 11a in der aktiven Region 20 des Halbleitersubstrats 1 zu bilden und selektiv eine Störstellenionenimplantationsschicht 6a in einem Abschnitt der Störstellenionenimplantationsschicht 5a zu bilden. In diesem Schritt wird die Ionenimplantation der Arsenionen As+ beispielsweise mit einer Beschleunigungsenergie von ungefähr 120 keV ausgeführt. Außerdem wird in diesem Schritt die Ionenimplantation der Arsenionen As+ mit einer Dosisgröße mehr als eine Dosisgröße der Borionen B+ im vorherigen Schritt ausgeführt, um eine p+-dotierte Polysiliziumschicht in eine n+-dotierte Polysiliziumschicht zu ändern.
  • Nach dem Entfernen des Fotolacks 14 durch Ausführen einer Wärmebehandlung, um die entsprechenden Störstellenionen B+ und As+ der Störstellenionenimplantationsschichten 10a, 11a in der aktiven Region 20 und der Störstellenionenimplantationsschichten 5a, 6a wie veranschaulicht in 8 zu aktivieren, werden dann die Kontaktregion 10, die p-Störstellen enthält, und die Hauptelementelektrodenregion 11, die n-Störstellen enthält, in der aktiven Region 20 gebildet, und die erste Hauptelektrodenregion 5, die p-Störstellen enthält und die zweite Hauptelektrodenregion 6, die n-Störstellen enthält, werden in der polykristallinen Siliziumschicht 4 gebildet. Gemäß diesem Schritt wird die Diode 31 zum Erfassen von Temperatur, welche die erste Hauptelektrodenregion 5 und die zweite Hauptelektrodenregion 6 aufweist, die mit der ersten Hauptelektrodenregion 5 durch einen p-n-Übergang verbunden ist, auf der Fläche der polykristallinen Siliziumschicht 4 gebildet. Außerdem wird die nicht dotierte polykristalline Siliziumschicht 4n zwischen den entsprechenden Unterteilen der ersten Hauptelektrodenregion 5 und der zweiten Hauptelektrodenregion 6 und der Isolierfilm 3 hinterlassen.
  • Danach wird die Halbleiterregion mit dem zweiten Leitfähigkeitstyp als die Drain-Region auf der Rückseite gebildet, welche die gegenüberliegende Seite der Fläche des Halbleitersubstrats 1 ist, sodass die Transistorzelle 30, die den Leistungs-MOSFET konfiguriert, nahezu abgeschlossen ist.
  • Hier wird die konventionelle Ionenimplantation der Borionen B+ zum Bilden der Kontaktregion 10 des Leistungs-MOSFETs gewöhnlich mit einer Beschleunigungsenergie von ungefähr 150 keV wie beschrieben in 6 ausgeführt. Der Reichweitenabstand beträgt ungefähr 420 nm, wenn die Borionen B+ in die polykristalline Siliziumschicht 4, die eine Filmdicke von 500 nm aufweist, mit einer Beschleunigungsenergie von ungefähr 150 keV ionenimplantiert werden. Daher erstreckt sich wie beim konventionellen Herstellungsverfahren einer Halbleitervorrichtung, das in 9 veranschaulicht ist, die Verteilung der p-Region 105, die durch Ausführen einer Wärmebehandlung zum Aktivieren der Störstellenionen danach (siehe 9E) gebildet wird, von der Fläche zur unteren Fläche der polykristallinen Siliziumschicht 104 als ein Ausgangsmaterial, d. h., sie erstreckt sich zur Umgebung der Oberflächenbegrenzung mit dem Isolierfilm 103, der die untere Schicht davon ist, wenn die Borionen zum Bilden der p-Region 105 der Diode zum Erfassen von Temperatur in der polykristallinen Siliziumschicht 104 (siehe 9D) im gleichen Schritt wie der Störstellenionenimplantationsschritt ionenimplantiert werden, um die p-Region des Leistungs-MOSFETs in der aktiven Region des Halbleitersubstrats 101 zu bilden (siehe 9C).
  • In diesem Fall wird wie vorstehend beschrieben die Filmdickenabhängigkeit der Störstellenkonzentration auffällig. Des Weiteren wird die Wahrscheinlichkeit des Auftretens von Ionenarten, welche die polykristalline Siliziumschicht 104 durchdringen, auch durch das Kanalbildungsphänomen erhöht, sodass die Menge an elektrisch ineffektiven implantierten Ionen erhöht wird. Daher wird die Variation der Durchlassspannung Vf aufgrund der Filmdickenabhängigkeit und der Zunahme der ineffektiv implantierten Ionen groß, wenn das Ausführen der Ionenimplantation in die polykristalline Siliziumschicht als ein Ausgangsmaterial, in der die Diode zum Erfassen von Temperatur gebildet wird, zur gleichen Zeit, wie die Ionenimplantation in die aktive Region erfolgt.
  • Im Gegensatz dazu werden beim Herstellungsverfahren der Halbleitervorrichtung 50 gemäß der Ausführungsform der vorliegenden Erfindung die Borionen B+ zum Bilden der ersten Hauptelektrodenregion 5 der Diode 31 zum Erfassen von Temperatur (siehe 8D) in die Oberflächenseite innerhalb der nicht dotierten polykristallinen Siliziumschicht 4 als ein Ausgangsmaterial (siehe 4) in einem getrennten Schritt von dem Störstellenionenimplantationsschritt ionenimplantiert, um die Kontaktregion 10 des Leistungs-MOSFETs in der aktiven-Region 20 des Halbleitersubstrats 1 zu bilden (siehe 6). Die Borionen B+ werden in den gesamten Bereich der Fläche der polykristallinen Siliziumschicht 4 mit einer Filmdicke von 500 nm als ein Ausgangsmaterial mit einer Beschleunigungsenergie, die niedriger ist als die vorstehend beschriebene Beschleunigungsenergie, von 150 keV ionenimplantiert. Die Implantationsenergie der Borionen B+ wird beispielsweise auf 45 keV reduziert und daher wird der Reichweitenabstand ungefähr 145 nm. In diesem Fall erstreckt sich wie veranschaulicht in 8 die Tiefe der ersten p-Hauptelektrodenregion 5 nach dem Ausführen der Wärmebehandlung, um die Borionen B+ zu aktivieren, nicht von der Fläche zur unteren Fläche der polykristallinen Siliziumschicht 4 als ein Ausgangsmaterial, d. h., zur Umgebung der Oberflächenbegrenzung mit dem Isolierfilm 3, und die nicht dotierte polykristalline Siliziumschicht 4n wird zwischen der ersten Hauptelektrodenregion 5 und dem Isolierfilm 3 hinterlassen. Außerdem ist die Wahrscheinlichkeit des Eindringens in die polykristalline Siliziumschicht 4 durch das Kanalbildungsphänomen ebenfalls reduziert und die Filmdickenabhängigkeit der Durchlassspannung Vf ist ebenfalls fast verloren gegangen wie veranschaulicht in 2.
  • Außerdem werden beim Herstellungsverfahren der Halbleitervorrichtung 50 gemäß der Ausführungsform der vorliegenden Erfindung wie veranschaulicht in 7 die Arsenionen As+ zum Bilden der zweiten Hauptelektrodenregion 6 der Diode 31 (siehe 9D) in die Innenseite der polykristallinen Siliziumschicht 4 als ein Ausgangsmaterial im gleichen Schritt wie der Störstellenionenimplantationsschritt ionenimplantiert, um die Hauptelementelektrodenregion 11 des Leistungs-MOSFETs in der aktiven Region 20 des Halbleitersubstrats 1 zu bilden. Da Arsen (75As+) eine größere Masse und eine kleinere Reichweite durch Ionenimplantation aufweist als Phosphor (31P+), können Arsenionen, welche die zweite Hauptelektrodenregion bilden, im gleichen Schritt wie die Ionenimplantation der Arsenionen As+ in die aktive Region 20 ionenimplantiert werden. Die Ionenimplantation der Arsenionen As+ wird mit einer Dosisgröße mehr als die vorhergehende Ionenimplantation der Borionen B+ ausgeführt, sodass ein Abschnitt der Störstellenionenimplantationsschicht 5a teilweise in n umgewandelt wird, um in der Lage zu sein, die zweite Hauptelektrodenregion 6 zu bilden.
  • Beim Bilden der Diode 31 zum Erfassen von Temperatur, bei der die erste p-Hauptelektrodenregion 5 und die zweite n-Hauptelektrodenregion 6 durch einen p-n-Übergang verbunden sind, wird speziell bevorzugt, dass die Dosisgröße der Borionen B+, die zuvor ionenimplantiert werden, 1 × 1015/cm2 bis 4 × 1015/cm2 ist und die Dosisgröße der Arsenionen As+, die anschließend ionenimplantiert werden, ausreichend hoch ist, 5 × 1015/cm2. Dementsprechend kann wie veranschaulicht in 8 die Diode 31, die eine Temperaturerfassungsfunktion aufweist, in der polykristallinen Siliziumschicht 4 als ein Ausgangsmaterial mit der nicht dotierten polykristallinen Siliziumschicht 4n, die unter der ersten Hauptelektrodenregion 5 und der zweiten Hauptelektrodenregion 6 hinterlassen wurde, gebildet werden.
  • Des Weiteren wird der energiearme Ionenimplantationsprozess der Borionen B+ nur unmittelbar nach der Filmbildung der polykristallinen Siliziumschicht ausgeführt und des Weiteren wird die Dosisgröße kleiner gemacht als die Implantationsmenge der Ionenarten, die eine unterschiedliche Polarität aufweisen, die anschließend implantiert werden, wie beispielsweise Phosphorionen P+ oder Arsenionen As+, sodass der Vorteil, dass ein Fotolithografieschritt ausgelassen werden kann, erzielt wird.
  • Wie vorstehend beschrieben wird gemäß dem Herstellungsverfahren der Halbleitervorrichtung 50 gemäß der Ausführungsform der vorliegenden Erfindung durch Trennen der Ionenimplantation der Borionen B+ zum Bilden der Diode 31 in der polykristallinen Siliziumschicht 4 von dem Ionenimplantationsschritt der Borionen B+ zum Bilden der Kontaktregion 10 des Leistungs-MOSFETs in der aktiven-Region 20 des Halbleitersubstrats 1 mit hoher Energie und dem separaten Bereitstellen des Ionenimplantationsschritts mit niedriger Energie, ein Vertiefen der Störstellenverteilung von Bor im gleichen Ausmaß wie die Filmdicke der polykristallinen Siliziumschicht 4 als ein Ausgangsmaterial und das Eindringen der Ionenart der polykristallinen Siliziumschicht 4 durch das Kanalbildungsphänomen verhindert, und die Filmdickenabhängigkeit der polykristallinen Siliziumschicht 4 von der Durchlassspannung Vf und die Variation davon können reduziert werden.
  • Es ist zu beachten, dass beim Herstellungsverfahren einer Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung ein Herstellungsverfahren einer Halbleitervorrichtung mit einem Grabengate-Leistungs-MOSFET, bei dem eine Gateelektrode in einem Graben als ein Hauptelement und eine Diode gebildet wird, beschrieben wurde. Jedoch ist die vorliegende Erfindung nicht darauf begrenzt und kann beispielsweise auf ein Herstellungsverfahren einer Halbleitervorrichtung mit einem planaren Leistungs-MOSFET angewandt werden, bei dem eine Gateelektrode auf einem Halbleitersubstrat und eine Diode zum Erfassen von Temperatur gebildet werden. Außerdem kann die vorliegende Erfindung auf ein Herstellungsverfahren einer Halbleitervorrichtung mit einem Grabengate-IGBT und einer Diode zum Erfassen von Temperatur angewandt werden.
  • Des Weiteren kann die vorliegende Erfindung bei MOS-Verbundvorrichtungen wie einem emittergeschalteten Thyristor (EST), einem MOS-gesteuerten Thyristor (MCT), einem Verarmungsthyristor (DMT) und einem MOS-feldgesteuerten Thyristor (FCT) Anwendung finden.
  • Außerdem wurde beim Herstellungsverfahren einer Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung der Fall beschrieben, bei dem ein Siliziumhalbleitersubstrat als ein Halbleitersubstrat verwendet wird, aber die vorliegende Erfindung ist nicht darauf begrenzt und kann beispielsweise selbst den Fall einer Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats, das aus Siliziumkarbid (SiC), Galliumnitrid (GaN) oder dergleichen hergestellt wird, angewandt werden, solange eine Diode zum Erfassen von Temperatur unter Verwendung einer Dünnfilmhalbleiterschicht hergestellt wird.
  • Außerdem wurde beim Herstellungsverfahren einer Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung der Fall beschrieben, bei dem eine polykristalline Halbleiterschicht als eine Dünnfilmhalbleiterschicht verwendet wird, in der eine Diode zum Erfassen von Temperatur gebildet wird, aber wie beschrieben ist die vorliegende Erfindung nicht darauf begrenzt und kann beispielsweise auf ein Herstellungsverfahren einer Halbleitervorrichtung unter Verwendung einer amorphen Halbleiterschicht angewandt werden.
  • Industrielle Anwendbarkeit
  • Wie vorstehend beschrieben, kann ein Herstellungsverfahren einer erfindungsgemäßen Halbleitervorrichtung die Variation einer Durchlassspannung Vf einer Diode zum Erfassen von Temperatur, die auf dem gleichen Chip unter Verwendung einer Dünnfilmhalbleiterschicht integriert wird, reduzieren, und ist für ein Herstellungsverfahren einer Halbleitervorrichtung mit einem Hauptelement und einer Diode zum Erfassen von Temperatur wie eine intelligente Leistungsvorrichtung oder einen Leistungs-IC nützlich.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2
    Diodenschutzregion
    3
    Isolierfilm
    4
    polykristalline Siliziumschicht
    5
    erste Hauptelektrodenregion
    5a
    Störstellenionenimplantationsschicht
    6
    zweite Hauptelektrodenregion
    6a
    Störstellenionenimplantationsschicht
    7
    Graben
    7a
    Gateisolierfilm
    8
    Gateelektrode
    9
    Kanalbildungsregion
    9a
    elektrische Feld-Entspannungsregion
    10
    Kontaktregion
    11
    Hauptelementelektrodenregion (Source-Region)
    12, 13, 14
    Fotolack
    20
    aktive Region
    21
    inaktive Region
    30
    Transistorzelle
    31
    Diode zum Erfassen von Temperatur
    50
    Halbleitervorrichtung

Claims (9)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Deponieren einer Dünnfilmhalbleiterschicht auf einem Halbleitersubstrat mit einem Isolierfilm dazwischen, wobei der Isolierfilm auf einer Fläche des Halbleitersubstrats gebildet wurde; Ionenimplantieren von ersten Störstellenionen in die Dünnfilmhalbleiterschicht in einem Zustand, in dem ein Bereich der ersten Störstellenionen kleiner wird als eine Filmdicke der Dünnfilmhalbleiterschicht, wenn sie abgeschieden ist; und selektives Ionenimplantieren von zweiten Störstellenionen in die Dünnfilmhalbleiterschicht mit einer Dosisgröße mehr als eine Dosisgröße der ersten Störstellenionen, wobei eine Diode zum Erfassen einer Temperatur durch eine Region gebildet wird, in welche die ersten Störstellenionen implantiert wurden, und eine Region, in welche die zweiten Störstellenionen in der Dünnfilmhalbleiterschicht implantiert wurden.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei, durch Ausführen einer Wärmebehandlung zum Aktivieren der ersten und zweiten in die Dünnfilmhalbleiterschicht ionenimplantierten Störstellenionen eine erste Hauptelektrodenregion mit einem ersten Leitfähigkeitstyp und eine zweite Hauptelektrodenregion mit einem zweiten Leitfähigkeitstyp, die dünner als die Filmdicke sind, in der Dünnfilmhalbleiterschicht gebildet werden.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei die Dünnfilmhalbleiterschicht eine polykristalline Siliziumschicht ist.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, umfassend: Integrieren eines Hauptelements in eine Region, die sich von einem Abschnitt des Halbleitersubstrats unterscheidet, in dem die Diode gebildet wird.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 4, wobei das Integrieren des Hauptelements das Bilden einer Kontaktregion mit dem ersten Leitfähigkeitstyp durch Ionenimplantieren von dritten Störstellenionen in die Fläche des Halbleitersubstrats umfasst.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, wobei die Ionenimplantation der ersten Störstellenionen in einem getrennten Schritt von der Ionenimplantation der dritten Störstellenionen ausgeführt wird.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei die Ionenimplantation der ersten Störstellenionen auf einem gesamten Bereich der Dünnfilmhalbleiterschicht ausgeführt wird.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 7, wobei die ersten Störstellenionen Bor sind.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 8, wobei die Filmdicke der Dünnfilmhalbleiterschicht 200 nm oder mehr und 600 nm oder weniger beträgt.
DE112014001208.4T 2013-06-12 2014-05-12 Verfahren zum Herstellen einer Halbleitervorrichtung Granted DE112014001208T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013123697 2013-06-12
JP2013-123697 2013-06-12
PCT/JP2014/002501 WO2014199558A1 (ja) 2013-06-12 2014-05-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112014001208T5 true DE112014001208T5 (de) 2015-12-24

Family

ID=52021882

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014001208.4T Granted DE112014001208T5 (de) 2013-06-12 2014-05-12 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9543289B2 (de)
JP (1) JP6083470B2 (de)
CN (1) CN105103290B (de)
DE (1) DE112014001208T5 (de)
WO (1) WO2014199558A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014005661B4 (de) * 2013-12-12 2023-01-12 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP6526981B2 (ja) 2015-02-13 2019-06-05 ローム株式会社 半導体装置および半導体モジュール
DE102016102493B3 (de) * 2016-02-12 2017-07-20 Infineon Technologies Ag Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
US10522674B2 (en) 2016-05-18 2019-12-31 Rohm Co., Ltd. Semiconductor with unified transistor structure and voltage regulator diode
US10692863B2 (en) 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
EP3807933A1 (de) * 2018-06-13 2021-04-21 Dynex Semiconductor Limited Leistungshalbleiterbauelement mit temperatursensor
JP7268330B2 (ja) * 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
JP7324603B2 (ja) * 2019-03-29 2023-08-10 ローム株式会社 半導体装置
CN113035949A (zh) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 Igbt芯片
JP7001785B2 (ja) * 2020-10-02 2022-01-20 ローム株式会社 半導体装置および半導体モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334360A (ja) 1989-06-29 1991-02-14 Nec Corp 半導体装置
US5665993A (en) * 1994-09-29 1997-09-09 Texas Instruments Incorporated Integrated circuit including a FET device and Schottky diode
JP2002190575A (ja) * 2000-12-21 2002-07-05 Toyota Industries Corp 半導体装置およびその製造方法
JP2002368222A (ja) * 2001-06-11 2002-12-20 Yazaki Corp 過熱検出機能付き半導体装置
JP2003069023A (ja) * 2001-08-22 2003-03-07 Sony Corp 完全空乏型ｓｏｉトランジスタの製造方法
US7544545B2 (en) * 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
JP2007294670A (ja) * 2006-04-25 2007-11-08 Toyota Motor Corp 半導体装置の製造方法および半導体装置
JP2010287786A (ja) * 2009-06-12 2010-12-24 Renesas Electronics Corp 半導体装置
JP2011066184A (ja) * 2009-09-17 2011-03-31 Renesas Electronics Corp 半導体装置、及びその製造方法

Also Published As

Publication number Publication date
US20160056144A1 (en) 2016-02-25
JP6083470B2 (ja) 2017-02-22
CN105103290A (zh) 2015-11-25
US9543289B2 (en) 2017-01-10
WO2014199558A1 (ja) 2014-12-18
CN105103290B (zh) 2017-11-17
JPWO2014199558A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
DE112014001208T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102010040842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102006055068B4 (de) Halbleitervorrichtung mit verbessertem Bipolartransistor mit isoliertem Gate und Verfahren zu ihrer Herstellung
DE112014006289B4 (de) Leistungshalbleitervorrichtung
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE102014119278A1 (de) Halbleiterbauelemente
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE19701189A1 (de) Halbleiterbauteil
DE112014006296T5 (de) Leistungshalbleitervorrichtung
DE102014104201A1 (de) Eine Siliziumkarbidvorrichtung und ein Verfahren zum Ausbilden einer Siliziumkarbidvorrichtung
DE112016006374B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027040000

Ipc: H01L0021329000