DE2205991A1 - Verfahren zur Herstellung eines Halbleiterbauelementes - Google Patents
Verfahren zur Herstellung eines HalbleiterbauelementesInfo
- Publication number
- DE2205991A1 DE2205991A1 DE19722205991 DE2205991A DE2205991A1 DE 2205991 A1 DE2205991 A1 DE 2205991A1 DE 19722205991 DE19722205991 DE 19722205991 DE 2205991 A DE2205991 A DE 2205991A DE 2205991 A1 DE2205991 A1 DE 2205991A1
- Authority
- DE
- Germany
- Prior art keywords
- opening
- zone
- diffusion
- dopant
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 37
- 230000007704 transition Effects 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 241000272525 Anas platyrhynchos Species 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/049—Equivalence and options
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
Description
WESTERN ELECTRIC COMPANY Incorporated Mar 5
New York, N. Y., 10007, USA
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen mit einem Übergang, der im /Avalanche (Lawinen-)
Durchbruch betrieben werden kann. Diese Erfindung ist besonders anwendbar bei der Herstellung von Avalanche-Transistoren,
die als Speicherzellen verwendbar sind.
Wenn bei einer pn-Diode, wie sie der Emitter-Basis-Übergang eines npn-Transistors darstellt, eine genügend große Sperrspannung
an den Übergang angelegt wird, bricht er durch und
leitet in der Sperrichtung. Diese Eigenschaft ist als Avalanche-Durchbruch bekannt. Übergänge dieser Art werden typischerweise durch die Diffusion von Dotierstoffen, die den Leitfähigkeitstyp der diffundierten Zone umzukehren in der Lage sind, durch
Öffnungen in Masken hindurch gebildet. Der sich ergebende Übergang zeichnet sich durch einen planaren Mittelteil und einen gekrümmten umlaufenden Randteil aus, der bis zur Oberfläche
reicht. Diese Form des Übergangs begünstigt das Auftreten des Durchbruchs an der Oberfläche oder am gekrümmten Rand des
leitet in der Sperrichtung. Diese Eigenschaft ist als Avalanche-Durchbruch bekannt. Übergänge dieser Art werden typischerweise durch die Diffusion von Dotierstoffen, die den Leitfähigkeitstyp der diffundierten Zone umzukehren in der Lage sind, durch
Öffnungen in Masken hindurch gebildet. Der sich ergebende Übergang zeichnet sich durch einen planaren Mittelteil und einen gekrümmten umlaufenden Randteil aus, der bis zur Oberfläche
reicht. Diese Form des Übergangs begünstigt das Auftreten des Durchbruchs an der Oberfläche oder am gekrümmten Rand des
209834/1107
Übergangs. Man kann zeigen, daß ein solcher Durchbruch an der Oberfläche dazu neigt, die Wirkungsweise des Übergangs
und deshalb die Leistungsfähigkeit des Transistors zu verschlechtern.
Es sind zahlreiche Methoden vorgeschlagen worden, um den Durchbruch an der Oberfläche eine Avalanche-Bauelementes
mit pn-Übergang zu verhindern. Typisch ist die in den US-Patenten 3 514 846 und 3 345 221 beschriebene Methode. Beide
Patente geben die Lehre, eine p-leitende Schicht am oberen Ende einer ρ -leitenden Schicht zur Vergrößerung des Sperr ichtungsdurchbruchspotentials
an der Oberfläche des Bauelementes, um zu bewirken, daß der Durchbruch unterhalb der Oberfläche auftritt.
Bei beiden werden mindestens zwei Oxidmaskenschritte und zwei Diffusions schritte verwendet, um eine Diode herzustellen.
Bei der Ausweitung dieser Methode auf die Herstellung eines Avalanche-Transistors würden drei oder mehr getrennte Maskierungs-
und Diffusions schritte benötigt. Diese relativ komplizierten
Herstellungsverfahren sind in vielen Fällen unerwünscht, da sie wesentlich zu den Kosten der Herstellung beitragen würden.
209834/1107
Die Erfindung sieht einen Avalanehe-Übergangs-Transistor, besonders
zur Verwendung als Speicherzelle, vor, der nicht zum Oberflächendurchbruch neigt und der relativ wenig Herstellungsschritte benötigt.
Erfindungsgemäß ist ein Verfahren vorgesehen zur Herstellung
eines Halbleiterbauelementes mit einem Übergang durch Maskieren
eines Oberflächenbereiches eines Halbleiterplättchen mit Ausnahme eines Teiles, Diffundieren eines ersten Dotierstoffes
in den nichtmaskierten Teil des Oberflächenbereiches, der den Leitfähigkeitstyp einer ersten Zone im Halbleiterplättchen umkehrt,
Diffundieren eines zweiten Dotierstoffes in den nichtmaskierten Teil des Oberflächenbereiches, der den Leitfähigkeit styp
einer zweiten Zone innerhalb der ersten Zone umkehrt und durch Vergrößern der Fläche des nichtmaskierten Teils des Oberflächenbereiches
des Halbleiterplättchens vor dem Diffundieren des zweiten Dotier stoff es, derart daß die Dotierungskonzentration
an der ebenen Oberfläche des Überganges auf einen bedeutend geringeren We rt gebracht wird als unterhalb der ebenen Oberfläehe.
Wenn eine hohe Sperrspannung an den Übergang angelegt wird, tritt somit der Avalanche-Durchbruch unterhalb der Oberfläche ,
auf und wiederholtes Durchbrechen verschlechtert deshalb nicht
209834/1107
die Wirkungsweise des Transistors.
Bei einer erfindungsgemäßen Ausführung wird ein Avalanche-Transistor
hergestellt unter Verwendung einer Oxidmaske mit einer Öffnung, durch welche sowohl die Basis- als auch Emitter-Diffusion
stattfindet. Die Vergrößerung der seitlichen Ausdehnung der Öffnung bewirkt, daß der Oberflächenbereich des
Emitter-Basis-Überganges in einem Bereich gebildet wird, in dem die Dotierungskonzentration geringer ist als entlang
des flachen Hauptbereiches des Überganges, und deshalb findet ein Avalanche-Durchbruch unterhalb des Oberflächenbereichs
des Emitter-Basis-Überganges statt.
Die Vergrößerung der Öffnung führt dazu, daß der Oberflächenbereich
des Emitter-Basis-Überganges näher zum Kollektor des Transistors hin gebildet wird, als es der Fall wäre, wenn
die Öffnung nicht vor der Emitterdiffusion vergrößert worden wäre. Dies bringt die Möglichkeit mit sich, daß /erstarkt Emitter-Kollektor-Kurzschlüsse
auftreten. Um den Schutz gegen Emitter-Kollektor-Kurzschlüsse zu vergrößern, ohne die effektive Basisweite zu verringern, wird eine n-leitende Ep: taxi schicht auf
ein η '-leitendes Substrat aufgebracht, ^nc düvji ?/;rc eine ρ-ltitend'
Basis vollständig durch die Epitax^eselr'cH ^u das a'
2 rO8 3 4 .· 1 1Q7
leitende Substrat diffundiert. Wie später erläutert wird, kommt das von einer Basisdiffusion, die in seitlicher Richtung größer
ist als in vertikaler Richtung. Dadurch wird ein größerer Abstand zwischen dem Emitter und dem Kollektor gewährleistet, und
dies verringert die Möglichkeit von Emitter-Kollektor-Kurzschlüssen, ohne die effektive Basisweite zu erhöhen.
Im folgenden soll die Erfindung anhand eines Ausführungsbeispieles
näher erläutert werden. In den zugehörigen Zeichnungen zeigen:
Fig. 1 einen Querschnitt durch einen erfindungsgemäß
hergestellten Transistor; Fig. 2A bis 2D den Transistor von Fig. 1 in verschiedenen
Her stellungs stufen;
Fig. 3 eine grafische Darstellung einer Oberflächen
dotierungskonzentration als Funktion des Abstandes.
Bei dem in Fig. 1 dargestellten Transistor 10 ist ein einkristallines
Silikonplättchen 11 zusammengesetzt aus einem Hauptteil 12 aus η-leitendem Material niedrigen spezifischen Widerstandes
und einem Oberflächenteil mit einer η-leitenden Zone 14 höheren spezifischen Widerstandes, die eine begrenzte η-leitende Zone
209834/1107
hohen spezifischen Widerstandes umgibt. Die Zone 18 bildet mit einer Zone 16 einen im wesentlichen ebenen pn - Übergang.
Die Z one 16 bildet auch einen im wesentlichen flachen pn-übergang 2OA mit dem Hauptteil 12 des Substrates und einen gekrümmten
Randteil 2OB mit der η-leitenden Zone 14.
Wenn der durch die Zonen 16 und 18 gebildete pn-übergang genügend in Sperrichtung vorgespannt ist, wird ein Avalanche-Durchbruchbetrieb
erreicht. Der Durchbruch neigt normalerweise dazu an der Übergangsoberfläche 22A oder entlang des gekrümm-
un^
ten Übergangsteils 22B aufzutreten. Ein Grund für den erwünschterweise
bevorzugt an der Oberfläche auftretenden Durchbruch ist die Wirkung des unterbrochenen Übergangs auf elektrische
Feldlinien. Wiederholter Durchbruch an der Oberfläche 22A neigt zur Zerstörung des Bauelementes und verschlechtert damit dessen
Wirkungsweise. Wenn die Dotierungskonzentration an der Übergangsoberfläche 22A bedeutend verringert wird, besteht die
Neigung, daß der Durchbruch von der Oberfläche entfernt entlang dem gekrümmten Teil 22B oder dem relativ flachen Übergangsteil
22C auftritt. Dadurch wird eine Verschlechterung der Transistorwirkungsweise vermieden.
Ein Metallkontakt 24 ist mit der Zone 18 verbunden, die als
209834/1107
Emitter dient. Die Ep itaxischicht 14 wirkt als Kollektor. Ein Metallkontakt 26 ist mit der η -leitenden Zone 28 verbunden,
die durch die Epitaxischicht 14 umgeben und mit dieser in
elektrischem Kontakt ist.
Entsprechend einer bevorzugten erfindungsgemäßen Ausführung kann ein nichtkontaktierter Grundtransistor der in Fig. 1 dargestellten
Art folgendermaßen hergestellt werden. Es sei Fig. 2A betrachtet. In einem einkristallinen Siliziumplättchen 12 ist
Arsen der bei weitem vorherrschende Dotierstoff mit einer Kon-
18 +
zentration von etwa 10 Atomen pro ecm, um zu einem η -leitenden
spezifischen Widerstand von etwa 0, 03 Ohm/ccm zu kommen. Auf einer Oberfläche des Siliziumplättchens 12 ist
unter Verwendung herkömmlicher Methoden eine etwa 2 Mikron dicke Epitaxischicht 32 aufgewachsen. In dieser Schicht ist Arsen
der vorherrschende Dotierstoff mit einer Konzentration von etwa
10 Atomen/ccm, um zu einem η-leitenden spezifischen Widerstand
von etwa 0, 5 Ohm/cm zu kommen. Als nächstes läßt man unter Verwendung herkömmlicher Methoden eine 8000 A dicke
Oxidschicht 30, typischerweise aus Siliziumdioxid, oben auf die Epitaxischicht 32 aufwachsen, und darauf wird eine Öffnung in
dem Oxid gebildet. Dann wird unter Verwendung wohlbekannter Methoden Bor als Dotierstoff durch die gesamte Öffnung in der
209834/1107
Maskierungsschicht in den freigelegten Mittelteil der Epitaxischicht
bis zum Substrat und in das Substrat hinein diffundiert. Der Bordotierstoff wandelt die Zone, in welche man dotiert hat
und die als Basis 34 des Transistors dient, von η-leitendem in p-leitendes Material um. Die p-leitende Basisdiffusion 34 bildet
mit dem η -leitenden Substrat 12 und der η-leitenden Epitaxischicht 32 einen pn-übergang.
Normalerweise ist die seitliche Ausdehnung der Diffusion eines pn-Überganges etwa ihrer vertikalen Ausdehnung gleich; in diesem
Fall war jedoch die seitliche Ausdehnung der Basis etwa 3 Mikron, während die vertikale Ausdehnung nur etwa 2 Mikron betrug.
Die vergrößerte seitliche Diffusion wird durch die Tatsache erreicht, daß, wenn die vertikale Basisdiffusion das η leitende
Substrat erreicht, die Konzentration der p-Dotierstoffe kleiner ist als die Konzentration der n-Dotierstoffe. Dadurch
wird die vertikale Diffusion effektiv angehalten, während die seitliche Diffusion in der Epitaxischicht weiterläuft.
Das Plättchen wird dann einer gepufferten Fluorwasserstoff-Ätzlösung
ausgesetzt, die etwa 2500 A von der Oxidschicht und irgendwelche Verunreinigungen entfernt, die sich über der
freigelegten Epitaxizone gebildet haben können. Der sich erge-
209834/1107
bende Aufbau ist in Fig. 2B dargestellt, wo der Durchmesser der Öffnung in der Qxidmaske 36 um einen Betrag 2x vergrö-
Sl
ßert worden ist.
Es wird nun Fig. 2C betrachtet. Es wird nun eine Fotolackbeschiehtung,
typischerweise KPR, auf dem gesamten Plättchen aufgebracht, und unter Verwendung herkömmlicher Methoden
wird eine zweite Öffnung in der Oxidschicht gebildet, um eine zweite Zone in der Epitaxischicht freizulegen. Das Plättchen
wird dann in einen Phosphordiffusionsofen gebracht, wo ein η liefernder Akzeptor Dotierstoff durch sowohl die verbreiterte
erste Öffnung als auch die zweite Öffnung diffundiert wird, um η -leitende Zonen 18 und 28 zu bilden. Diese Diffusion wandelt
die Zone 18 vom p-leitenden Material in einen η -leitenden Emitter und die Zone 28 vom η-leitenden Material der Epitaxischicht
in eine Zone η -leitenden Materials um.
Die Basiszone 16 umgibt die Zone 18 und bildet mit ihr einen
pn -Übergang mit einem Oberflächenteil 22A, einem gekrümmten Teil 22B und einem relativ flachen Teil 22C. Die
η -leitende Zone 28 wurde in der Epitaxischicht 14 gebildet, um eine Oberfläche mit niedrigem spezifischen Widerstand zu
erzeugen, um auf dieser einen Metallkontakt aufzubringen. Unter
209834/1107
Verwendung herkömmlicher Methoden wird ein Metallkontakt 26 auf der η -leitenden Zone 28 und ein anderer Metallkontakt
24 auf der η -leitenden Zone 18 gebildet.
Es wird nun Fig. 2D betrachtet, wo eine vergrößerte Teilansicht der Fig. 2C dargestellt ist. Der Betrag der Verschiebung
des Öffnungsrandes in der Oxidmaske ist durch χ dargestellt.
el
Unter Verwendung des Randes der ursprünglichen Öffnung als Bezugspunkt ist der Abstand, an welchem sich der Oberflächenten
des Emitter-Basis-Überganges bildet, als χ dargestellt.
Der Abstand, an welchem sich der Übergang gebildet hätte, wenn die Öffnung vor der Emitterdiffusion nicht vergrößert worden
wäre, ist als χ dargestellt, und der gekrümmte Teil des Übergangs
38 ist mit einer gestrichelten Linie gezeigt.
Als nächstes wird Fig. 3 betrachtet. Es ist dort eine einfach logarithmische grafische Darstellung der Emitter- und Basis-Oberflächendotierungskonzentration
als Funktion des Abstandes vom ursprünglichen Öffnungsrand in der -bc-Richtung aufgetragen.
De r Punkt χ = 0 entspricht dem Rand der ursprünglichen Öffnung vor der Verbreiterung. Kurve 1 ist die grafische Darstellung
der Basis-Oberflächendotierungskonzentration als Funktion des Abstandes vom Bezugspunkt χ = 0. Die gestrichelte
209834/1107
Kurve 2 stellt eine angenommene grafische Darstellung der Emitter-Oberflächendotierungskonzentration in Abhängigkeit
vom Abstand unter der Annahme dar, daß die Emitter- und Basisdiffusion beide durch die ursprüngliche, nicht vergrößerte
Öffnung durchgeführt worden sind. Kurve 3 ist eine grafische Darstellung der wirklichen Emitter-Öberflächendotierungskonzentration,
die man bei Anwendung der Erfindung erhält; d. h., wenn die Öffnung vor der Emitterdiffusion um einen Betrag χ
(siehe Fig. 2D) vergrößert worden ist.
Der Wert y der y-Koordinate, der den Schnittpunkt der Kurven
1 und 2 bedeutet, ist die Dotierungskonzentration, die an der Oberfläche eines pn-Überganges auftreten würde, der durch
Diffundieren der Basis- und Emitter-Dotier stoffe durch die ursprüngliche,
nicht vergrößerte Öffnung gebildet würde. De r Wert der Dotierstoffkonzentration entlang des flachen Hauptbereiches
einer solcherart hergestellten Diode würde etwa dem Oberflächenwert gleich sein. Wie schon diskutiert wurde, wäre dies ein unerwünschter
Zustand, da ein Avalanche-Durchbruch in diesem Fall dazu neigen würde, entlang der Oberfläche des pn-Überganges
a.ufzutreten, was die Transistorwirkungsweise verschlechtern würde. Es ist deshalb wünschenswert, die Oberflächenkonzentration
der Dotier stoffe zu verringern, ohne die
209834/1107
Hauptteilkonzentration zu beeinflussen, um zu erreichen, daß
der Durchbruch unterhalb der Oberfläche auftritt.
Kurve 3, die eine grafische Darstellung der wirklichen Emitteroberflächendotierstoff-Konzentration
in Abhängigkeit vom Abstand zur ursprünglichen Öffnung darstellt, ist identisch mit Kurve 2,
ausgenommen daß sie von Kurve 2 um einen Betrag χ versetzt ist,
el
Der Betrag der Versetzung von Kurve 3 bezüglich der Kurve 2 ist bestimmt durch eine Verschiebung der Kurve 2 in+x-Richtung,
bis sie Kurve 1 an der y-Koordinate y schneidet, die um min-
Ci
destens eine Größenordnung kleiner als y ist. Der Verschiebungsbetrag
χ ist der effektive Betrag, um den die Öffnung a
vor der Emitterdiffusion vergrößert werden muß, um die Oberflächenkonzentration
der Dotierstoffe des resultierenden pn-Überganges zu verringern, um sicherzustellen, daß ein Avalanche-Durchbruch
unterhalb der Oberfläche des Überganges auftritt.
χ , die x-Koordinate des Schnittpunktes der Kurven 1 und 2, stellt den seitlichen Abstand vom Rand der ursprünglichen
Öffnung dar, der sich aus dem resultierenden Oberflächenbereich des pn-Überganges ergeben würde, wenn der Emitter und
die Basis durch die exakt gleiche Öffnung dotiert würden, χ ,
Ct
die x-Koordinate des Schnittpunktes der Kurven 1 und 3, stellt den
209834/1107
Abstand vom Rand der ursprünglichen Öffnung dar, wo der Oberflächenbereich des wirklichen Emitter-Basis-Überganges
gebildet worden ist. Wie aus der grafischen Darstellung klar hervorgeht, ist Koordinate χ positiver als Koordinate χ . Der
dt
X
Oberflächenbereich des pn-Überganges, der sich bildet, wenn die Öffnung vor der Emitterdiffusion um einen Betrag χ ver-
größert wird, befindet sich an einer Stelle entlang der Oberfläche
des Transistors, die vom ursprünglichen Öffnungsrand entfernter und näher bei η-leitenden Epitaxikollektor liegt, als
es der Fall wäre, wenn sowohl die Basis- als auch die Emitterdiffusion durch dieselbe Öffnung durchgeführt worden wäre.
Diese Abstandsverringerung zwischen Emitter und Kollektor neigt dazu, Emitter-Kollektor-Kurzschlüsse zu verursachen,
die sehr unerwünscht sind.
Eine Lösung des Problems der Emitter-Kollektor-Kurzschlüsse besteht darin, die Ausdehnung der seitlichen Basisdiffusion zu
vergrößern ohne die Ausdehnung der seitlichen Emitter diffusion
zu ändern. Eine vergrößerte Ausdehnung der seitlichen Basisdiffusion würde einen größeren ursprünglichen Abstand zwischen
dem ursprünglich nicht vergrößerten Öffnungsrand und dem n-leitendenEpitaxisehicht-Kollektor schaffen, als die
normalerweise der Fall wäre. Dieser vergrößerte Abstand
209834/1107
gleicht die vergrößerte A«&äeLn.ung -.!or sejUichea Erriitterdiffusion
aus, die durch die Öffnungsvergrößerung vor der Emitterdiffusion verursacht wird.
Eine übliche Methode zum Vergrößern der Ausdehnung der seitlichen Basisdiffusion besteht darin, die Ausdehnung der vertikalen
Basisdiffusion zu vergrößern, da die Ausdehnung der seitlichen Diffusion im allgemeinen direkt proportional zur vertikalen
Diffusion ist. Diese Methode hat die unerwünschte Wirkung, die effektive Basisweite des Transistors zu vergrößern und
begrenzt deshalb solche Transistorparameter wie Beta und Basislaufzeit.
Gemäß der Erfindung wird das Problem der Ermitter-Kollektor-Kurzschlüsse
dadurch gelöst, daß die Ausdehnung der seitlichen Basisdiffusion vergrößert wird ohne die effektive Basisweite des
Transistors zu vergrößern. Wie in der Diskussion von Fig. 2A erklärt worden ist, wurde dies dadurch erreicht, daß auf einem
η -leitenden Substrat 12 eine η-leitende Epitaxischicht 32 aufgebracht
und eine Basis 34 aus p-leitendem Material vollständig durch die Expitaxischicht in das Substrat diffundiert wurde. Die sich
ergebende Vergrößerung der Ausdehnung der seitlichen Basisdiffusion bei nichtvergrößerter effektiver Basisweite löst das
209834/1107 2AD ORIGINAL
Problem der Emitter-Kcaleirxor-KurzseMüsse ohne
Transistorparameter zu begrenzen.
Es dürfte klar sein, daß die beschriebene spezielle Ausführung lediglich eine Erläuterung des generellen erfindungsgemäßen
Prinzips sein soll und daß zahlreiche Modifikationen möglich sind, ohne von der Idee und dem Rahmen der Erfindung abzuweichen.
Beispielsweise kann die Basiszone lichtempfindlich gemacht werden, um so einen Photo-Avalanche-Transistor zu
schaffen. Zusätzlich können anstelle der oben speziell erwähnten Materialien andere verwendet werden. Weiterhin kann das
Substrat als Emitter und die η -Diffusion als Kollektor verwendet werden.
209834/1 107
Claims (4)
- PATENTANSPRÜCHE/ 1. ) Verfahren zur Herstellung eines Halbleiterbauelementes (10) mit einem Übergang (22A, 22B, 22C) durch Maskieren eines Oberflächenbereiches eines Halbleiterplättchens (11) mit Ausnahme eines Teiles;Diffundieren eines ersten Dotierstoffes in den nichtmaskierten Teil des Oberflächenbereiches, der den Leitfähigkeitstyp einer ersten Zone (16) im Halbleiterplättchen (11) umkehrt; und Diffundieren eines zweiten Dotierstoffes in den nichtmaskierten Teil des Oberflächenbereiches, der den Leitfähigkeitstyp einer zweiten Zone (18) innerhalb der ersten Zone (16) umkehrt; gekennzeichnet durchVergrößern der Fläche des nichtmaskierten Teils des Oberflächenbereiches des Halbleiterplättchens (11) vor dem Diffundieren des zweiten Dotierstoffes, derart, daß die Dotierungskonzentration an der ebenen Oberfläche des Überganges (22A, 22B, 22C) auf einen bedeutend geringeren Wert gebracht wird als unterhalb der ebenen Oberfläche.
- 2. Verfahren nach Anspruch 1, wobei das Plättchen ein Substrat mit geringem spezifischen Widerstand aufweist, dadurch gekennzeichnet,209834/1107daß eine Epitaxischicht hohen spezifischen Widerstandes vom. gleichen Leitfähigkeitstyp wie das Substrat auf dem Substrat gebildet wird;über der Epitaxischicht eine Maskierungsschicht geformt wird; eine Öffnung in der Maskierungsschicht hergestellt wird, um einen Bereich der Epitaxischicht freizulegen; und die Öffnungsgröße nach dem Diffundieren des ersten Dotierstoffes vergrößert wird, so daß bei dem nach der zweiten Diffusion entstandenen pn-übergang ein Avalanche-Durchbruch unterhalb der ebenen Oberfläche auftritt.
- 3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet, daßnach der Vergrößerung der ersten Öffnung eine zweite Öffnung in der Maskierungsschicht gebildet wird, wodurch eine Zone der Epitaxischicht (28) hohen spezifischen Widerstandes unterhalb der zweiten Öffnung in ein Material relativ niedrigen spezifischen Widerstandes umgewandelt wird. - 4. * Verfahren nach Anspruch 2,aadurch gekennzeichnet,daß man den ersten Dotierstoff vollständig durch die Epitaxischicht diffundieren läßt.209834/1107
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11486171A | 1971-02-12 | 1971-02-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2205991A1 true DE2205991A1 (de) | 1972-08-17 |
DE2205991B2 DE2205991B2 (de) | 1977-12-22 |
Family
ID=22357843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722205991 Withdrawn DE2205991B2 (de) | 1971-02-12 | 1972-02-09 | Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement |
Country Status (11)
Country | Link |
---|---|
US (1) | US3765961A (de) |
KR (1) | KR780000084B1 (de) |
BE (1) | BE779087A (de) |
CA (1) | CA929281A (de) |
DE (1) | DE2205991B2 (de) |
FR (1) | FR2125430B1 (de) |
GB (1) | GB1369357A (de) |
HK (1) | HK34976A (de) |
IT (1) | IT949059B (de) |
NL (1) | NL7201560A (de) |
SE (1) | SE373692B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2405067A1 (de) * | 1974-02-02 | 1975-08-07 | Licentia Gmbh | Verfahren zum herstellen einer halbleiteranordnung |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3862930A (en) * | 1972-08-22 | 1975-01-28 | Us Navy | Radiation-hardened cmos devices and circuits |
US3926695A (en) * | 1974-12-27 | 1975-12-16 | Itt | Etched silicon washed emitter process |
US4099998A (en) * | 1975-11-03 | 1978-07-11 | General Electric Company | Method of making zener diodes with selectively variable breakdown voltages |
US4038107B1 (en) * | 1975-12-03 | 1995-04-18 | Samsung Semiconductor Tele | Method for making transistor structures |
US4177095A (en) * | 1977-02-25 | 1979-12-04 | National Semiconductor Corporation | Process for fabricating an integrated circuit subsurface zener diode utilizing conventional processing steps |
US4213806A (en) * | 1978-10-05 | 1980-07-22 | Analog Devices, Incorporated | Forming an IC chip with buried zener diode |
US4203781A (en) * | 1978-12-27 | 1980-05-20 | Bell Telephone Laboratories, Incorporated | Laser deformation of semiconductor junctions |
JP2573201B2 (ja) * | 1987-02-26 | 1997-01-22 | 株式会社東芝 | 半導体素子の拡散層形成方法 |
US5129972A (en) * | 1987-12-23 | 1992-07-14 | The Lubrizol Corporation | Emulsifiers and explosive emulsions containing same |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3345221A (en) * | 1963-04-10 | 1967-10-03 | Motorola Inc | Method of making a semiconductor device having improved pn junction avalanche characteristics |
US3328214A (en) * | 1963-04-22 | 1967-06-27 | Siliconix Inc | Process for manufacturing horizontal transistor structure |
US3477886A (en) * | 1964-12-07 | 1969-11-11 | Motorola Inc | Controlled diffusions in semiconductive materials |
US3456168A (en) * | 1965-02-19 | 1969-07-15 | United Aircraft Corp | Structure and method for production of narrow doped region semiconductor devices |
US3347720A (en) * | 1965-10-21 | 1967-10-17 | Bendix Corp | Method of forming a semiconductor by masking and diffusion |
US3457469A (en) * | 1965-11-15 | 1969-07-22 | Motorola Inc | Noise diode having an alloy zener junction |
US3477123A (en) * | 1965-12-21 | 1969-11-11 | Ibm | Masking technique for area reduction of planar transistors |
US3490962A (en) * | 1966-04-25 | 1970-01-20 | Ibm | Diffusion process |
DE1589693C3 (de) * | 1967-08-03 | 1980-04-03 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Halbleiterbauelement mit flächenhaftem PN-Übergang |
US3585464A (en) * | 1967-10-19 | 1971-06-15 | Ibm | Semiconductor device fabrication utilizing {21 100{22 {0 oriented substrate material |
US3514846A (en) * | 1967-11-15 | 1970-06-02 | Bell Telephone Labor Inc | Method of fabricating a planar avalanche photodiode |
US3566218A (en) * | 1968-10-02 | 1971-02-23 | Nat Semiconductor Corp The | Multiple base width integrated circuit |
-
1971
- 1971-02-12 US US00114861A patent/US3765961A/en not_active Expired - Lifetime
- 1971-10-18 CA CA125378A patent/CA929281A/en not_active Expired
-
1972
- 1972-02-03 SE SE7201246A patent/SE373692B/xx unknown
- 1972-02-07 NL NL7201560A patent/NL7201560A/xx unknown
- 1972-02-08 GB GB576372A patent/GB1369357A/en not_active Expired
- 1972-02-08 KR KR7800183A patent/KR780000084B1/ko active
- 1972-02-08 BE BE779087A patent/BE779087A/xx unknown
- 1972-02-09 DE DE19722205991 patent/DE2205991B2/de not_active Withdrawn
- 1972-02-10 IT IT67414/72A patent/IT949059B/it active
- 1972-02-11 FR FR7204751A patent/FR2125430B1/fr not_active Expired
-
1976
- 1976-06-10 HK HK349/76*UA patent/HK34976A/xx unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2405067A1 (de) * | 1974-02-02 | 1975-08-07 | Licentia Gmbh | Verfahren zum herstellen einer halbleiteranordnung |
Also Published As
Publication number | Publication date |
---|---|
IT949059B (it) | 1973-06-11 |
DE2205991B2 (de) | 1977-12-22 |
NL7201560A (de) | 1972-08-15 |
CA929281A (en) | 1973-06-26 |
KR780000084B1 (en) | 1978-03-30 |
SE373692B (sv) | 1975-02-10 |
BE779087A (fr) | 1972-05-30 |
FR2125430A1 (de) | 1972-09-29 |
GB1369357A (en) | 1974-10-02 |
FR2125430B1 (de) | 1977-04-01 |
HK34976A (en) | 1976-06-18 |
US3765961A (en) | 1973-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19605633B4 (de) | Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik | |
DE2214935A1 (de) | Integrierte Halbleiterschaltung | |
DE2703877A1 (de) | Mis-feldeffekttransistor mit kurzer kanallaenge | |
DE2441432B2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
DE3428067C2 (de) | Halbleiter-Überspannungsunterdrücker mit genau vorherbestimmbarer Einsatzspannung und Verfahren zur Herstellung desselben | |
DE2163596A1 (de) | Spannungsgesteuerte CMOS-Gatterschutz-Diode und Verfahren zu deren Herstellung | |
DE4320780B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung | |
DE3048816A1 (de) | Durchbruch-referenzdiode | |
DE1941075B2 (de) | Schottky sperrschichtdiode und verfahren zur herstellung derselben | |
DE10129289A1 (de) | Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung | |
DE1259469B (de) | Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen | |
DE4240205C2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung, insb. eines Bipolartransistors | |
DE2205991A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE4437759A1 (de) | Schutztransistor für elektrostatische Entladungen und Verfahren zu seiner Herstellung | |
DE3011778A1 (de) | Feldeffekttransistor | |
DE60133707T2 (de) | Durchbruchsdiode und verfahren zur herstellung | |
DE1514855B2 (de) | Halbleitervorrichtung | |
DE2702451A1 (de) | Halbleiteranordnung | |
DE2364752A1 (de) | Halbleitervorrichtung | |
DE3103785C2 (de) | ||
DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE4244436C2 (de) | Emitter-geschalteter Thyristor und Verfahren zu seiner Herstellung | |
DE2731443C2 (de) | ||
DE2718185A1 (de) | Halbleiter-verbundanordnung fuer hohe spannungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHN | Withdrawal |