JP2003509850A - 半導体構成素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 本発明は半導体構成素子とその製造方法に関する。この半導体構成素子は、高いスイッチイング周波数用のスイッチ構成素子の製造を可能にする。しかも常に存在する漂遊インダクタンスによって、高いノイズ電圧ピーク値が生じない。このために、ウェハの表面に溝が形成される。この溝によって、横方向に異なる厚さを有する中間ゾーン（１０）が設けられる。この領域（１０）の第１の領域（４０）によってディスチャージ電流が穏やかに降下し、第２の領域（５０）によって、スイッチング時間が短くなり、順方向電圧が低くなる。

Description

【発明の詳細な説明】

【０００１】 従来技術 本発明は、独立請求項の上位概念に記載された半導体構成素子ないしその製造
方法から出発する。ドイツ連邦共和国特許公開第３６３３１６１号公報から、簡
易なｐｎ層列の他に別のレイアウト手段が設けられており、整流時の回復特性（
英語で"recovery behavior"）が改善された整流ダイオードが既に公知である。

【０００２】 発明の利点 独立請求項の特徴部分の構成を備える本発明による装置ないし方法は、これに
対して付加的なレイアウト手段を設けることなく、クロック周波数が高い、すな
わちスイッチング時間が短い半導体素子の製造を可能にするという利点を有する
。しかも逆方向に極性を切り換える時にディスチャージ電流が急激に降下しない
。これによってスイッチング時間が短くても、漂遊インダクタンスが常に存在す
るので電流が急峻に降下せず、高いノイズ電圧ピーク値が生じないようにするこ
とができる。従って高速スイッチング構成素子を、自動車の整流装置用に組み込
むことができる。高いノイズ電圧ピーク値が生じないようにすることができなけ
れば、ここでこのような電圧ピーク値により、例えば電波の受信が妨げられてし
まう。さらに本発明のダイオードによって、短いスイッチング時間およびディス
チャージ電流の緩やかな降下の他に、低い順方向電圧、したがって構成素子に印
加されている電圧を順方向に極性切り換えする時に熱損出を小さくすることがで
きる。

【０００３】 従属請求項に記載された構成によって、独立請求項で提示された構成素子ない
し方法の有利な別の構成および改善が可能である。

【０００４】 矩形断面の溝を設け、できる限り少ない溝を用いて中間ゾーンの厚さが異なる
複数の領域を、所望の割合にすることはとりわけ有利である。

【０００５】 縁部領域が凹部を有していない領域によって形成される場合、この構成素子の
チップエッジは損傷および汚染しにくくなる。

【０００６】 別の利点は、明細書に記載される特徴部分から明らかである。

【０００７】 図面 本発明の実施例を図面に示し、以下詳細に説明する。

【０００８】 図１は整流ダイオードであり、図２はダイアグラムであり、図３ａはダイオー
ドの横断面図であり、図３ｂはダイオードの平面図である。

【０００９】 実施例の説明 図１には、弱ｎドーピングされた中間ゾーン２を有する半導体ダイオードが示
されている。この中間ゾーン２の表面は、強ｐドーピングされた層１で被覆され
、裏面は強ｎドーピングされた層３で被覆されている。層１および３には、（図
示されていない）金属化層が設けられている。

【００１０】 層１および２は、共通の接触面で半導体ダイオードのｐｎ接合部を形成してい
る。

【００１１】 図２は、時間軸５および縦座標軸６を有するダイアグラムである。図１の半導
体ダイオードの層１および３に印加される、正弦波形状の電圧特性７が示される
。順方向でダイオードを流れる電流は、基本的にこの電圧特性７に従う。すなわ
ちダイアグラム左側にある電圧特性７のプラスの半波長である。この電圧特性７
の電圧が極性を変えると、このダイオードは逆方向に極性が切り換えられ、ダイ
オードを流れる電流は、さらにスイッチング時間９と呼ばれる短い時間はこの電
圧特性にほぼ相応する。それはこの電流がディスチャージ電流曲線８に移行する
まで続く。

【００１２】 順方向を逆方向に切り換える時、中間領域に生成される（indizieren)キャリ
アは放出されなければならない。その後でダイオードは逆方向電圧を受ける状態
になる。このために必要な時間がスイッチング時間９である。

【００１３】 図３ａの横断面図には、ダイオードを形成する層列１０、２０、３０が示され
ている。層１０はｎ型にドーピングされ、これはこの構成素子の製造で使用され
た弱ｎドーピングされたサブストレートのドーピング部分に相当する。層１０の
裏面には、強ｎドーピングされた層２０が被着される。この層２０は、一方でそ
の外側に（図示されていない）金属化層が設けられる。層１０の表面には、強Ｐ
ドーピングされた層３０が被着される。このダイオードの表面には溝６０が形成
され、この溝は第１の領域４０および第２の領域５０を定める。第１の領域４０
内の層１０は、第２の領域５０内の層１０よりも厚く構成される。他方で層３０
は２つの領域でほぼ等しい厚さを有している。溝６０はダイオード７０の内側領
域内に存在する。他方でダイオードの残りの領域、すなわち縁部領域は、第１の
領域４０によって形成される。ダイオードの表面８０には、再び（図示されてい
ない）金属化層が被着される。図３ｂの平面図では、切断線１００は図３ａの横
断面図の位置を示す。表面８０上には、ダイオードのエッジに対して平行に形成
された溝６０が設けられている。ここでこの溝は交差しており、構成素子の各エ
ッジに対して平行な溝が２つづつ配置されている。溝６０の深さは例えば約７０
μｍであり、層１０の厚さは領域４０で約８０μｍ、領域５０で約１０μｍであ
る。層２０および３０の深さは、それぞれ約６０μｍである。層１０の不純物濃
度は、例えば約４＊１０^１４ｃｍ^{− ３}であり、層２０および３０の表面（層３０
の表面は図３ａに参照符号８０で示されている）の不純物濃度は、それぞれ約７
＊１０^１９ｃｍ^{− ３}である。

【００１４】 領域４０は、幅が広い中間ゾーン１０を有する高遮断ダイオード部分であって
（ブレークオーバ電圧２００Ｖ以上）、領域５０は、幅が狭い中間ゾーン１０を
有する高遮断ダイオード部分である（ブレークオーバ電圧１００Ｖ以上）。この
領域４０では、厚い中間ゾーン１０によってディスチャージ電圧は緩やかに降下
し、狭い中間ゾーンを有する領域５０は、本発明による半導体ダイオードのスイ
ッチング時間を短くし、順方向電圧を低くする。チップの縁部領域は、領域４０
によって形成される。この結果、領域５０と比べて、領域４０のブレークオーバ
電圧は高いのでチップ縁部の電界強度が低く保たれる。これにより、ダイオード
はチップ縁部での損傷および汚染に対して強くなる。ダイオードの順方向電流の
少なくとも２５％が領域４０を流れると、電流の極性をダイオードの逆方向に切
り換えた後に極めて緩やかに電流が降下することができるようになる。

【００１５】 択一選択的な実施例で、総チップ面積に対する領域５０の割合は次のように設
定される。すなわち電流の少なくとも５０％が領域５０を通って流れ、緩やかな
電流降下にすることができるのと同時に、極めて低い順方向電圧が得られるよう
に設定される。これは溝の数ないし溝の幅を相応に選択することによって行なう
ことができる。正方形のチップの他に、５角形、６角形または多角形のチップに
本発明の溝を設けてもよい。この溝は各チップエッジに対して平行に配置され、
相応に５角、６角または多角形状のパターンで交差する。第１の導電型はｎ型で
あって、第２の導電型はｐ型である。当然、逆に選択してもよい。ダイオードで
ある他の半導体構成素子に、有利には本発明による溝を設けてもよい。とりわけ
３層ダイオードまたは４層ダイオード、すなわちトランジスタまたはサイリスタ
の場合、層３０および１０は、ベース層／コレクタ層ないしは中間ｐｎ接合部の
ｐ層およびｎ層を形成する。

【００１６】 図３の半導体ダイオードは、その短いスイッチング時間によって、高いクロッ
ク周波数を実現する。それ故、これらの半導体ダイオードは、とりわけ自動車の
ブリッジ整流装置に適している。この整流装置では、受動ダイオード装置の通常
の周波数を明らかに上回る周波数が使用される。例えば、公開されていないドイ
ツ特許出願１９８４５５６９０に記載されているクロック制御整流器で、記述の
溝付き半導体ダイオードは、約２０ｋＨｚのクロック周波数を実現することがで
きる。これは、公知の自動車用整流装置の通常の周波数より約１桁高い。この通
常の周波数は、ダイナモの回転数と結合され、最大で約２ｋＨｚである。

【００１７】 図３のダイオードチップを製造するために、第１に平行な溝６０がウェハにソ
ーイングされる。このウェハは、後で層１０となる。引き続き、強ｐドーピング
された層３０ないし強ｎドーピングされた層２０が同時に拡散される。次のステ
ップで、ウェハの２つの面にそれぞれ金属化層が堆積される。このウェハは、次
のステップでソーイングによって個々のチップにダイシングされる。ここでダイ
シングラインは、溝６０が形成されている領域５０に比べて中間ゾーン１０が厚
い領域４０に延在する。このチップは公知のプレスされたダイオードケーシング
にはんだ付けされても、エポキシ樹脂によってパッケージされてもよい。

【００１８】 領域５０をできる限り大きくするために、有利には正方形の断面を有する溝が
ソーイングされる。チップ毎の溝の数は、領域５０に対する領域４０の所定の表
面割合と、選択された溝の深さとから決められる。

【００１９】 本発明の方法は、このような構成素子を付加的な拡散層ないし付加的なレイア
ウト手段なしに製造することができる。本発明の方法は、大量生産に適した、部
分的、少なくとも溝の形成に関していえばクリーンルームの外側で実行できる方
法である。

【図面の簡単な説明】

【図１】 整流ダイオード

【図２】 ダイアグラム

【図３ａ】 ダイオードの横断面図

【図３ｂ】 ダイオードの平面図

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１３年１１月３日（２００１．１１．３）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

Claims (15)

【特許請求の範囲】
1. 【請求項１】 表面と裏面を有する第１の層（１０）は第１の導電型を有し
   ており、 ここで前記表面は、第２の導電型の第２の層（３０）で被覆されており、 前記裏面には第３の層（２０）が配置されている形式の半導体構成素子におい
   て、 前記表面に形成された少なくとも１つの凹部（６０）によって、前記第１の層
   は厚さが異なる領域（４０，５０）を有している、ことを特徴とする半導体構成
   素子。
2. 【請求項２】 前記少なくとも１つの凹部は、矩形の断面を有する溝として
   形成されている、請求項１記載の半導体構成素子。
3. 【請求項３】 前記裏面の少なくとも４分の１は、凹部を有していない第１
   の領域（４０）に限定されている、請求項１または２記載の半導体構成素子。
4. 【請求項４】 前記裏面の少なくとも半分の面積は、凹部を有する第２の領
   域（５０）に限定されている、請求項１から３までのいずれか１項記載の半導体
   構成素子。
5. 【請求項５】 縁部領域は、凹部を有していない前記第２の領域（４０）に
   よって形成されている、請求項１から４までのいずれか１項記載の半導体構成素
   子。
6. 【請求項６】 前記第２の層（３０）は、強くドーピングされている、請求
   項１から５までのいずれか１項記載の半導体構成素子。
7. 【請求項７】 前記第３の層（２０）は、第１の導電型であり、強くドーピ
   ングされている、請求項１から６までのいずれか１項記載の半導体構成素子。
8. 【請求項８】 前記第１の層および前記第３の層には、金属化層が設けられ
   ている、請求項６および７記載の半導体構成素子。
9. 【請求項９】 半導体構成素子の製造方法において、 第１の導電型のウェハに凹部を形成し、 次のステップで前記ウェハの２つの面をドーピング雰囲気で覆い、拡散プロセ
   スを行い、 別のステップで前記ウェハを個々のチップに分割し、それにより各チップがそ
   の内側領域（７０）に少なくとも１つの凹部（６０）を有するようにすることを
   特徴とする、半導体構成素子の製造方法。
10. 【請求項１０】 前記凹部を矩形の断面を有する溝として形成する、請求項
    ９記載の方法。
11. 【請求項１１】 前記ウェハを分割する前に、前記ウェハの２つの面に金属
    化層を被着する、請求項９または１０記載の方法。
12. 【請求項１２】 凹部を形成しなかったウェハの領域（４０）で分割を行う
    、請求項９、１０または１１記載の方法。
13. 【請求項１３】 前記表面を被膜する時に、第２の導電型のドーピング物質
    を使用する、請求項９から１２までのいずれか１項記載の方法。
14. 【請求項１４】 前記裏面を被膜する時に、第１の導電型のドーピング物質
    を使用する、請求項９から１３までのいずれか１項記載の方法。
15. 【請求項１５】 第１の層および第３の層に前記金属化層を被着する、請求
    項１１、１３および１４記載の方法。