JPS63234565A - Ｐｉｎダイオ−ド - Google Patents
Ｐｉｎダイオ−ドInfo
- Publication number
- JPS63234565A JPS63234565A JP6960887A JP6960887A JPS63234565A JP S63234565 A JPS63234565 A JP S63234565A JP 6960887 A JP6960887 A JP 6960887A JP 6960887 A JP6960887 A JP 6960887A JP S63234565 A JPS63234565 A JP S63234565A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- groove
- type
- thickness
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 238000005336 cracking Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract description 2
- 229910001258 titanium gold Inorganic materials 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高周波領域での電気抵抗が順方向電流によって
制御されるＰＩＮダイオードに関する。
制御されるＰＩＮダイオードに関する。
従来、ＰＩＮダイオードは、真性半導体領域（以降■領
域と称す）を構成するＮ型で高比抵抗の半導体基板の対
向する裏面及び表面にそれぞれ直接高濃度のＮ型及びＰ
型の不純物層を設けた構造をしていた。
域と称す）を構成するＮ型で高比抵抗の半導体基板の対
向する裏面及び表面にそれぞれ直接高濃度のＮ型及びＰ
型の不純物層を設けた構造をしていた。
第３図は従来のＰＩＮダイオードの一例の断面図である
。
。
この従来例では、■領域となる１０００Ω・ｃｍ以上の
高比抵抗でＮ型の半導体基板１″の裏面及び表面にそれ
ぞれ高濃度のＮ型及びＰ型の不純物層３及び２″を気相
熱拡散法等により設け、表面にコンタクト用の窓を有す
る酸化膜４″を設け、更に表面及び裏面にＡｅ電極５″
及びＴ ｉ Ａ ｕ電極６を設けている。この例のＰＩ
Ｎダイオードは、高周波領域における電気抵抗が、上下
面のＰ型及びＮ型の不純物２″および３にそれぞれ接続
する電極５″及び６を通じて印加される直流バイアスに
よる順方向電流■、によって、制御される。従って、■
領域の厚さ、キャリヤ易動度及びキャリヤライフタイム
をそれぞれＷ、μ及びτとすると、ＰＩＮダイオードの
高周波領域での電気抵抗Ｒｄは、 のように表わすことができる。
高比抵抗でＮ型の半導体基板１″の裏面及び表面にそれ
ぞれ高濃度のＮ型及びＰ型の不純物層３及び２″を気相
熱拡散法等により設け、表面にコンタクト用の窓を有す
る酸化膜４″を設け、更に表面及び裏面にＡｅ電極５″
及びＴ ｉ Ａ ｕ電極６を設けている。この例のＰＩ
Ｎダイオードは、高周波領域における電気抵抗が、上下
面のＰ型及びＮ型の不純物２″および３にそれぞれ接続
する電極５″及び６を通じて印加される直流バイアスに
よる順方向電流■、によって、制御される。従って、■
領域の厚さ、キャリヤ易動度及びキャリヤライフタイム
をそれぞれＷ、μ及びτとすると、ＰＩＮダイオードの
高周波領域での電気抵抗Ｒｄは、 のように表わすことができる。
即ち、■領域のキャリヤ易動度μ及びキャリヤライフタ
イムτは、Ｒ領域の材料及び結晶形成法等によって決っ
てしまうので、順方向電流Ｉｐに対する高周波抵抗Ｒｄ
を所定の値にするためには工領域の厚さＷを適切に決め
なければならない。
イムτは、Ｒ領域の材料及び結晶形成法等によって決っ
てしまうので、順方向電流Ｉｐに対する高周波抵抗Ｒｄ
を所定の値にするためには工領域の厚さＷを適切に決め
なければならない。
Ｃ発明が解決しようとする問題点〕
上述した従来のＰＩＮダイオードでは、要求される性能
によって、例えば、■領域の厚さＷを比較的薄い値に設
定しなければならず、従って製造工程中のウェーハの割
れなどによって良品率が著しく低下するという欠点があ
る。
によって、例えば、■領域の厚さＷを比較的薄い値に設
定しなければならず、従って製造工程中のウェーハの割
れなどによって良品率が著しく低下するという欠点があ
る。
即ち、例えば１５０μｍという薄い厚さにした半導体基
板１を、不純物層３の形成工程を始めとして複数の工程
によって加工するので、工程中のハンドリングによって
半導体基板１のウェーハをかなりの高率で割っていた。
板１を、不純物層３の形成工程を始めとして複数の工程
によって加工するので、工程中のハンドリングによって
半導体基板１のウェーハをかなりの高率で割っていた。
特に、１枚のウェーハから多数のＰＩＮダイオードを得
るために、大口径のウェーハを用いなければならす、こ
の割れによる良品率の低下は著しい。実際に、厚さ１５
０μｍ１ロ径７５朋のウェーハの場合には、良品率を５
０％以上にすることはきわめて困難である。
るために、大口径のウェーハを用いなければならす、こ
の割れによる良品率の低下は著しい。実際に、厚さ１５
０μｍ１ロ径７５朋のウェーハの場合には、良品率を５
０％以上にすることはきわめて困難である。
本発明のＰＩＮダイオードは、−導電型低濃度の半導体
基板の裏面及び表面にそれぞれ対向して設けられた一導
電型高濃度の第１不純物層及び反対導電型高濃度の第２
不純物層を有するＰＩＮダイオードにおいて、前記第２
不純物層が前記半導体基板表面に形成した所定の深さの
溝表面に設けられて成る。
基板の裏面及び表面にそれぞれ対向して設けられた一導
電型高濃度の第１不純物層及び反対導電型高濃度の第２
不純物層を有するＰＩＮダイオードにおいて、前記第２
不純物層が前記半導体基板表面に形成した所定の深さの
溝表面に設けられて成る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例の平面図及びＡ−Ａ″線断面図であるに の実施例では、厚さが例えば２００μｍのＮ型高比抵抗
の半導体基板１の表面に深さ５０μｍの溝を設け、この
溝表面及び半導体基板１の裏面にそれぞれ高濃度のＰ型
及びＮ型の不純物層２及び３を設け、半導体基板１表面
を覆う所定のパターンの酸化Ｍ４を設け、更に不純物層
２及び３にそれぞれ接続したＡＩ！電極２及びＴｉＡｕ
電極６を設けている。
例の平面図及びＡ−Ａ″線断面図であるに の実施例では、厚さが例えば２００μｍのＮ型高比抵抗
の半導体基板１の表面に深さ５０μｍの溝を設け、この
溝表面及び半導体基板１の裏面にそれぞれ高濃度のＰ型
及びＮ型の不純物層２及び３を設け、半導体基板１表面
を覆う所定のパターンの酸化Ｍ４を設け、更に不純物層
２及び３にそれぞれ接続したＡＩ！電極２及びＴｉＡｕ
電極６を設けている。
第２図（ａ）及び（ｂ）はそれぞれ本発明の第２の実施
例の平面図及びＢ−Ｂ’線断面図である。
例の平面図及びＢ−Ｂ’線断面図である。
この実施例では、例えば１７０μｍ厚の半導体基板１表
面の溝を５０μの深さでリング状に形成し、溝と講に囲
まれた半導体基板１表面とにＰ型高濃度の不純物層２′
を設け、上部のＡｔ？電極５“は、溝に囲まれた半導体
基板１表面に設けている。
面の溝を５０μの深さでリング状に形成し、溝と講に囲
まれた半導体基板１表面とにＰ型高濃度の不純物層２′
を設け、上部のＡｔ？電極５“は、溝に囲まれた半導体
基板１表面に設けている。
ここで、上記第１及び第２の実施例では、■領域の厚さ
が溝の底面から半導体基板１の裏面までになるので、そ
れぞれ１５０μｍ及び１２０μｍ＝５− となり、半導体基板１全体の厚さを薄くしなくても所定
の値の高周波領域における電気抵抗を得ることが出来し
かもウェーハの割れによる良品率の低下は起こらない。
が溝の底面から半導体基板１の裏面までになるので、そ
れぞれ１５０μｍ及び１２０μｍ＝５− となり、半導体基板１全体の厚さを薄くしなくても所定
の値の高周波領域における電気抵抗を得ることが出来し
かもウェーハの割れによる良品率の低下は起こらない。
以上説明したように、本発明では、真性半導体基板の表
面に所定の深さの溝を形成し、この表面にＰ型の不純物
層を設けることにより、真性半導体基板の厚さよりも薄
い■領域の厚さを実現し所定の高周波領域の電気抵抗値
を得ることができると共に製造工程中における割れによ
る良品率の低下を防止して品質を著しく改善することが
できるという効果がある。
面に所定の深さの溝を形成し、この表面にＰ型の不純物
層を設けることにより、真性半導体基板の厚さよりも薄
い■領域の厚さを実現し所定の高周波領域の電気抵抗値
を得ることができると共に製造工程中における割れによ
る良品率の低下を防止して品質を著しく改善することが
できるという効果がある。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例の平面図及びＡ−Ａ’線断面図、第２図（ａ＞及び（
ｂ）はそれぞれ本発明の第２の実施例の平面図及びＢ−
Ｂ’線断面図、第３図は従来のＰＩＮダイオードの一例
の断面図である。 ＝６＝ １．１″・・・半導体基板、２．２’、２″、３・・・
不純物層、４，４”、４″・・・酸化膜、５，５″。 ５″６・・・電極。
例の平面図及びＡ−Ａ’線断面図、第２図（ａ＞及び（
ｂ）はそれぞれ本発明の第２の実施例の平面図及びＢ−
Ｂ’線断面図、第３図は従来のＰＩＮダイオードの一例
の断面図である。 ＝６＝ １．１″・・・半導体基板、２．２’、２″、３・・・
不純物層、４，４”、４″・・・酸化膜、５，５″。 ５″６・・・電極。
Claims (1)
- 一導電型低濃度の半導体基板の裏面及び表面にそれぞ
れ対向して設けられた一導電型高濃度の第１不純物層及
び反対導電型高濃度の第２不純物層を有するＰＩＮダイ
オードにおいて、前記第２不純物層が前記半導体基板表
面に形成した所定の深さの溝表面に設けられていること
を特徴とするＰＩＮダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6960887A JPS63234565A (ja) | 1987-03-23 | 1987-03-23 | Ｐｉｎダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6960887A JPS63234565A (ja) | 1987-03-23 | 1987-03-23 | Ｐｉｎダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63234565A true JPS63234565A (ja) | 1988-09-29 |
Family
ID=13407737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6960887A Pending JPS63234565A (ja) | 1987-03-23 | 1987-03-23 | Ｐｉｎダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63234565A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003509850A (ja) * | 1999-09-08 | 2003-03-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体構成素子およびその製造方法 |
-
1987
- 1987-03-23 JP JP6960887A patent/JPS63234565A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003509850A (ja) * | 1999-09-08 | 2003-03-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体構成素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2861018A (en) | Fabrication of semiconductive devices | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| JPS6235580A (ja) | モノリシツク温度補償形電圧基準ダイオ−ド | |
| JPS63234565A (ja) | Ｐｉｎダイオ−ド | |
| US4837608A (en) | Double gate static induction thyristor and method for manufacturing the same | |
| US3970487A (en) | Method of manufacturing a power transistor | |
| JPS6412105B2 (ja) | ||
| JP2754693B2 (ja) | メッキ電極の製造方法 | |
| JPS62221122A (ja) | 半導体装置の製造方法 | |
| JPH0294632A (ja) | 半導体装置の製造方法 | |
| JPH01145860A (ja) | 両面ゲート型静電誘導サイリスタの製造方法 | |
| JPS63313859A (ja) | メサ型半導体装置及びその製造方法 | |
| JPS61129867A (ja) | 半導体装置 | |
| JPS61182241A (ja) | 誘電体分離形半導体装置の製造方法 | |
| JPH11204806A (ja) | 横型トリガダイオード | |
| JPS59222970A (ja) | Ｐｉｎダイオ−ドペレツト | |
| JPS6169122A (ja) | 半導体装置の製造方法 | |
| JPS61174677A (ja) | ダイオ−ドの製造方法 | |
| JPS6199392A (ja) | Ｍｉｓ型発光ダイオ−ド | |
| JPS6394674A (ja) | シヨツトキバリア半導体装置 | |
| JPH04373179A (ja) | 定電圧ダイオードとその製造方法 | |
| JPH02229436A (ja) | 半導体装置の製造方法 | |
| JPS61219170A (ja) | 半導体装置の製造方法 | |
| JPH01270278A (ja) | 半導体装置の製造方法 |