JPH02229436A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特に反転型へ
テロ接合バイボーラトランジスタの形成に関する。

〔従来の技術〕

異種の半導体材料を接合させ、ヘテロ接合を形成してな
るペテロ接合バイボーラトランジスタは、単一材料を用
いて作られるホモ接合バイボーラトランジスタと比べて
、高周波特性、スイッチング特性に優れ、マイクロ波用
トランジスタ、高速論理回路用トランジスタ、高速アナ
ログ回路用トランジスタとして極めて有望である。

ペテロ接合バイボーラトランジスタの内でも殊に、エミ
ッタを裏面側に配置した反転型へテロ接合バイボーラト
ランジスタは、通常のへテロ接合バイボーラトランジス
タに比べ、コレクタ容量が小さいため、より高速動作が
得られることから、近年この反転型へテロ接合バイボー
ラトランジスタを用いた高出力素子への需要が高まって
いる。

ところで、一般に高出力木子を得るためにはコレクタ耐
圧を高める必要があり、コレクタ層を厚くする必ばかあ
る。従って、反転型へテロ接合バイボーラトランジスタ
では、コレクタ段差を大きくする必要がある。

このような反転型へテロ接合バイボーラトランジスタは
、その一例として第２図に構造断面図を示すように、シ
リコンドーブのｎ士型ＧａＡｓ基板１の表面にＭＢＥ法
により、エミッタ層を構成するシリコンドーブのｎ　Ａ
ＩＧａＡｓ層２、ベース層を構成するベリリウムドーブ
のｐ＋ＧａＡｓ層３、コレクタ層を構成するシリコンド
ーブのｎ　ＧａＡＳ層４を順次堆積してなるもので、各
領域の表面には夫々、コレクタ電極６、ベース電極７、
エミッタ電極８が形成されている。ここで５は、外部ベ
ース領域、４ａは、高ａ度のシリコンドーブのｎ＋Ｇａ
Ａｓ層からなるコレクタコンタクト層である。

このような反転型へテロ接合バイボーラトランジスタに
おいて、外部ベース領域５の形成は、ｎｐｎＭ４造の化
合物半導体基板のｎ層（コレクタ層４およびコレクタコ
ンタクトＪｉＷ４ａ）をエッヂングしてコレクタメサ部
を形成し、コレクタメサ部上の酸化シリコン膜をマスク
としてマグネシウム（ｔ４ａ）をイオン注入し、赤外線
ランプアニール処理をし、活性化をはかり、表面よりエ
ミッタ層であるｎＡＩＧａＡｓ層２に達する深さにまで
ρ型領域を形成することにより得られる。そして外部ベ
ース領域５への電極の形成は、金一亜鉛（ＡＬＩＺｎ）
層等の金Ｂ層を蒸着させることにより行われている。

ところで、このコレクタ層４およびコレクタコンタクト
層４ａをエッヂングしてコレクタメサ部を形成する工程
は、従来ウエットエッチング法により行われている。等
方性エッチングであるウエットエッチング法によれば、
パターンエッジがなだらかになるため上層に形成される
配線の段切れを防止できるという利点がある。

しかしながら、コレクタ層を厚く形成し、高耐圧化をは
かろうとすると、従来のいわゆるウエットエッチング法
によりレジストパターンＲあるいは酸化シリコン膜をマ
スクとしてエッチングし、コレクタ段差を大きくしなけ
ればならない。この方法では、大きなコレクタ段差を青
ようとすると、第３図（ａ）および第３図（ｂ）に示す
ように、サイドエッチングによりコレクタ上部と下部と
で面積に大きな差が生じるため、微細加工には限界があ
った。

また、反応性イオンエッチング法などの異方性エッチン
グを用いてエッジが垂直となるようにすることも可能で
ある。

しかしながら、エッジが垂直でかつ大きい段差を有する
トランジスタを製造するに際し、コレクタ電極から配線
を引き出す工程で従来広く用いられているリフトオフ法
を用い配線パターンを形成しようとすると、アスペクト
比の大きな溝中に配線金属を形成しなければならないた
め、コレクタ段差の部分で配線金属が薄くなり、いわゆ
る段切れを生じ易いという問題があった。

そこで、まず全面に配線金属を形成しＰＥＰ法により選
択的にエッヂング除去する方法も考えられるが、このコ
レクタ電極から配線を引き出す工程では、ペース電極上
の配線金属は除人するため、通常、金糸の電極金属で構
成されているベース電極表面が露呈すると、このベース
電極表面はダメージを受け易く、信頼性低下の原因とな
っていた。

（発明が解決しようとする課題） このように従来の反転型のへテロ接合バイボーラトラン
ジスタでは、高耐圧化に際してはパターン形成上、上述
したようないろいろな困難が伴い、微細で信頼性の高い
ものを得るのは困難であるという問題があった。

本発明は、前記実情に鑑みてなされたもので、高耐圧か
つ微細で歩留まりの高い反転型のへテロ接合バイボーラ
トランジスタを提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段） そこで本発明では、反転型のへテロ接合バイボーラトラ
ンジスタの製造に際し、ベース電極形成のためのコレク
タ層のエッチングを、異方性エッヂングによって行い、
エミッタ電極，ベース電極およびコレクタ電極を形成し
た後、基板表面にレジストまたは絶縁性材料を塗布し、
コレクタ電極表面のレジストまたは絶縁性材料を選択的
に除去し、さらに全面に配線金属を形成し、通常のＰＥ
Ｐ法により配線金属をパターニングするようにしている
。

望ましくは、配線金属のパターニングはイオンごームミ
リング法を用いるようにしている。

（作用） 上記方法によれば、コレクタ層のエッチングに、異方性
エッチングを用いているため、コレクタ段差が大きい場
合にも、微細な領域に十分なコレクタ幅をとることがで
きる。

そして配線金属の形成に際し、リフトオフ法を用いるこ
となく、コレクタ電極表面を除く領域にレジストまたは
絶縁性材料を形成しておき、この上層に全面に配線金属
を形成するようにしているため、リフトオフ法を用い凹
部内に形成する場合に比べ、段差部での膜厚は、薄くな
るのを防止することかでぎ、エッジをシャープに形成し
ながらも段切れのない配線を得ることができる。また、
このレジストまたは絶縁性材料は、コレクタ配線とベー
ス電極との間の導通を防止する。

さらに、ＰＥＰ法により配線金属をパターニングするに
際し、下地のベース電極はレジストまたは絶縁性材料で
覆われているため、エッチングによるダメージを防止す
ることができる。

また、配線金属のパターニングにイオンごームミリング
法を用いるようにすれば、高精度のパターン形成を行う
ことができる。このとき、下地はダメージを受けやすい
が、ベース電極はレジストまたは絶縁性材料で被覆され
ているため、良好に維持することができる。

（実施例》 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。

第１図（ａ）乃至第１図（９）は、本発明実施例の反転
型へテロ接合バイボーラトランジスタ（　Ｈ　Ｂ　Ｔ　
）の製造工程を示す図である。

まず、第１図（ａ）に示すように、シリコンドープのｎ
＋型ＧａＡｓ基板１の表面にＭＢＥ法により、エミッタ
層を構成するシリコンドープのｎ　ＡＩＧａＡｓ層２、
ベース層を構成するベリリウムドーブのｐ＋＾ｌＧａＡ
ｓ層３、コレクタ層を構成するシリコンドーブのｎ　Ｇ
ａＡｓ層／Ｉ　ｔｊよびコレクタコンタクト層を構成す
るシリコンドープのｎ＋ＧａＡｓ層４ａを順次堆積する
。

この後、第１図（ｂ）に示すように、ＣＶＤ法により酸
化シリコン膜１５を堆積し、ＰＥＰ法を用いてコレクタ
形成領域を決定し、この酸化シリコン膜をマスクとして
塩素ガスを用いた反応性イオンエッチングによりコレク
タ形成領域以外のｎＧａＡｓ層４およびｎ＋ＧａＡｓ層
４ａをエッチング除去する。

さらに、第１図［Ｃ）に示すように、この酸化シリコン
！Ｉ１５のパターンをマスクとしてマグネシウム向イオ
ンをイオン注入し、ランブアニール法を用いて高′ａ度
にドープされたρ子外部ベース領域５を形成する。

そしてさらに、素子分離のためのボロン注入層およびプ
ロトン注入層（図示せず）を形成し高抵抗化を行った後
、ＣＶＤ法により酸化シリコン膜１０を堆梢しコレクタ
段差部分を覆うようにバタニングする。

続いて、第１図（ｄ）に示すように、金ゲル７二ウム（
＾ｕＧｅ　）層，ニッケル（Ｎ１）層，金（八Ｌｌ）Ｉ
Ｉの３層構造のコレクタ電極６、金（ＡＵ）Ｉ＆，金亜
鉛（Ａｕ’ｎ）層の２層構造のベース電極７を順次形成
すると共に、裏面側にも金ゲルマニウム（＾ｕＧｅ）層
，ニッケル（Ｎ１）層，金（Ａｕ）層の３層構造のエミ
ッタ電極８を形成し、シンターを行う。

この後、第１図（＋３）に示すように、レジスト膜塗布
後このレジスト膜をＰＥＰ法によりパターニングし、コ
レクタ電極上のみに開口したパターン形状を有するレジ
ストパターンＲを形成する。

そして、第１図（ｒ）に示すように、基板表面全体にチ
タンおよび金を蒸肴し、この２層構造の配線金ｆｉ１２
を形成する。

最後に、第１図（９）に示すように、フォトレジスト１
１を塗布し、ＰＥＰ法を用いてコレクタ上の配線金属を
保護し、アルゴンガスを用いたイオンビームミリング法
を用いて不要な配線金屈を除去する。この際ベース金属
はレジストパターンＲにより確実に保護される。

このようにして形成された反転型へテロ接合バイボーラ
トランジスタは、コレクタ幅４μｍ、コレクタ段差１μ
ｍであるとき、コレクタ耐圧は２５Ｖであり、段切れは
ウエハ内の全素子のうち５％以下であった。

これに対し従来の方法では、コレクタ幅４μｍでコレク
タ段差５０００八が微細加工の加工限界であり、コレク
タ耐圧はせいピい１２Ｖであった。

これらの比較からも、本発明の方法によれば、コレクタ
耐圧が高く信頼性の高い反転型へテロ接合バイボーラト
ランジスタを得ることが可能となる。

なおこの方法では、コレクタ層のエッチングに、異方性
エッチングを用いているため、コレクタ段差が大きい場
合にも、十分なコレクタ幅をとることができるため微細
化をはかることができ、また、配線金属の形成に先立ち
、下地を被覆保護した状態でＰＥＰ工程で配線パターン
を形成することにより，異方性エッチングによる垂直な
エッジ上での段切れを防止しているため、垂直なコレク
タエッジを形成しているにもかかわらず、歩留まりが向
上しているものと思われる。

すなわち、配線金属の形成に際し、リフトオフ法を用い
ることなく、コレクタ電極表面を除く領域にレジストパ
ターンを形成しておき、この上層に全面に配線金属を形
成するようにしているため、リフトオフ法を用い凹部内
に形成する場合に比べ、段差部での＋ｇＩ厚は、薄くな
るのを防止することができ、エッジをシャープに形成し
ながらも段切れのない配線を得ることができる。また、
このレジストパターンは、コレクタ配線とベース電極と
の間の導通を防止すると共に、配線金属のイオンビーム
ミリング工程における、下地のベース電極７のエッチン
グによるダメージを防止することができる。

なお、前記実施例では、配線金属のパターン形成にイオ
ンビームミリング法を用いるようにしたが、反応性イオ
ンエッチング法など他の方法でもよいことはいうまでも
ない。

〔発明の効果） 以上説明してきたように、本発明によれば、反転型のへ
テロ接合バイボーラトランジスタの製造に際し、ベース
電極形成のためのコレクタ層のエッチングを、異方性エ
ッチングによって行い、エミッタ電極，ベース電極およ
びコレクタ電極を形成した後、コレクタ電極表面を除く
領域をレジストまたは絶縁性材料で被覆し、さらに全面
に配線金属を形成し、通常のＰＥＰ法により配線金屑を
パターニングするようにしているため、高耐圧かつ小形
で信頼性の高い、反転型のへテロ接合バイボーラトラン
ジスタを得ることが可能となる。

転型のへテロ接合バイボーラトランジスタの製造工程図
、第２図は従来例の反転型のへテロ接合バイボーラトラ
ンジスタを示す図、第３図（ａ）および第３図（ｂ）は
、従来例の反転型のへテロ接合バイボーラトランジスタ
の製造工程の一部を示す図である。

１　・ｎ十型ＧａＡｓ基板、２−ｎ　ＡＩＧａＡｓ層（
エミッタ層）　、３・ｐ＋　ＧａＡｓ層（ベースＭ）、
４・　ｎＧａＡＳ層《コレクタ層》、５・・・外部ベー
ス領域、６・・・コレクタ電極、７・・・ベース電極、
８・・・エミッタ電極、Ｒ・・・レジストパターン、１
０・・・酸化シリコン膜、１１・・・フォトレジスト、
１２・・・配線金属。

≧ｊ’Ｅｒ（所の２） 第２図 （ｂ） 第３図

Claims (2)

【特許請求の範囲】
1. （１）エミッタ層、ベース層およびコレクタ層となるｎ
   ｐｎ構造の化合物半導体領域を形成する化合物半導体領
   域形成工程と、 異方性エッチングにより、ベース電極形成 のためにコレクタ層を選択的に除去するエッチング工程
   と、 各化合物半導体領域に対しエミッタ電極、 ベース電極およびコレクタ電極を形成する電極形成工程
   と、 コレクタ電極表面を除く基板表面にレジス トまたは絶縁性材料を塗布する絶縁膜形成工程と、前記
   コレクタ電極に接続するように、全面 に配線金属を形成し、これらを選択的に除去しパターニ
   ングする配線パターン形成工程とを含むようにしたこと
   を特徴とする半導体装置の製造方法。
2. （２）前記配線パターン形成工程における配線金属を選
   択的に除去する工程は、イオンビームミリング法である
   ことを特徴とする請求項（１）に記載の半導体装置の製
   造方法。