JP2002124520A - エッチング可能なヘテロ接合界面 - Google Patents
エッチング可能なヘテロ接合界面Info
- Publication number
- JP2002124520A JP2002124520A JP2001219115A JP2001219115A JP2002124520A JP 2002124520 A JP2002124520 A JP 2002124520A JP 2001219115 A JP2001219115 A JP 2001219115A JP 2001219115 A JP2001219115 A JP 2001219115A JP 2002124520 A JP2002124520 A JP 2002124520A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transition
- etching
- lower layer
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 claims abstract description 96
- 238000005530 etching Methods 0.000 claims abstract description 93
- 239000000463 material Substances 0.000 claims abstract description 37
- 239000000203 mixture Substances 0.000 claims abstract description 31
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 18
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 12
- 239000000470 constituent Substances 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 6
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 278
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 36
- 229910005540 GaP Inorganic materials 0.000 description 27
- 230000003071 parasitic effect Effects 0.000 description 17
- 230000008569 process Effects 0.000 description 14
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 240000002329 Inga feuillei Species 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 101100454436 Biomphalaria glabrata BG06 gene Proteins 0.000 description 1
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000011197 physicochemical method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12681—Ga-, In-, Tl- or Group VA metal-base component
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 微細化が可能なヘテロ接合のエッチング特性
を実現する。 【解決手段】 遷移エッチング層（２０）が上部層（１
２）と下部層（１４）との間に設けられており、好まし
くないエッチング特性を持った材料組成の形成が防止で
きる。遷移エッチング層（２０）は上部層（１２）と下
部層１４とが相互に混合してしまうことを防ぐ。
を実現する。 【解決手段】 遷移エッチング層（２０）が上部層（１
２）と下部層（１４）との間に設けられており、好まし
くないエッチング特性を持った材料組成の形成が防止で
きる。遷移エッチング層（２０）は上部層（１２）と下
部層１４とが相互に混合してしまうことを防ぐ。
Description
【０００１】
【発明の属する技術分野】本発明はエッチング可能なヘ
テロ接合界面の構成及び製造方法に関するものであり、
更にはエッチングを施したヘテロ接合構造に関する。
テロ接合界面の構成及び製造方法に関するものであり、
更にはエッチングを施したヘテロ接合構造に関する。
【０００２】
【従来の技術】ヘテロ接合（又はヘテロ構造）は、隣接
する２つの異なる物質（例えば２つの異なる半導体材
料）間に形成される接合である。これまでにも単一材料
から成る構造（例えばホモ接合）では容易に得ることが
出来ないヘテロ接合独自の特性や特徴を利用した多くの
種類のデバイスが提案されている。
する２つの異なる物質（例えば２つの異なる半導体材
料）間に形成される接合である。これまでにも単一材料
から成る構造（例えばホモ接合）では容易に得ることが
出来ないヘテロ接合独自の特性や特徴を利用した多くの
種類のデバイスが提案されている。
【０００３】ヘテロ接合は通常、これを形成する両側の
材料を構成する元素の一部又は全てから成る界面寄生層
（又はヘテロ接合界面）を含む。半導体ヘテロ接合デバ
イスにおいては、ヘテロ接合界面を貫通してエッチング
を実施しなければならないことも多い。ヘテロ接合界面
のエッチングは、例えば活性デバイス層（例えばバイポ
ーラトランジスタにおけるエミッタメサ等）を画定する
為に、或いは、デバイスパラメータ（電界効果トランジ
スタの降伏電圧やしきい電圧等）を調節する為に必要と
される。例えば、ガリウムヒ素／インジウムガリウムリ
ン（ＧａＡｓ／ＩｎＧａＰ）ヘテロ接合バイポーラトラ
ンジスタのベース接触領域において、ＧａＡｓ層は、通
常ＩｎＧａＰ層には作用しない選択的エッチング剤によ
り、除去される。ＩｎＧａＰ層は、この後に、好ましく
はＧａＡｓベースに達すると止まる異なる選択的エッチ
ング材により、除去される。この処理により、ＧａＡｓ
ベースのオーバーエッチを防ぐことが出来る。同様に、
ＧａＡｓ／ＩｎＧａＰ電界効果トランジスタのゲート陥
没領域においても、好ましくはＩｎＧａＰ層に達すると
止まる選択的エッチング剤により、ＧａＡｓキャップが
除去される。この後、相対的に遅くて予測可能なエッチ
ング速度でＩｎＧａＰ層を除去することが出来るエッチ
ング剤を使用してＩｎＧａＰ層を薄く加工することによ
り、電界効果トランジスタのしきい値電圧が設定され
る。
材料を構成する元素の一部又は全てから成る界面寄生層
（又はヘテロ接合界面）を含む。半導体ヘテロ接合デバ
イスにおいては、ヘテロ接合界面を貫通してエッチング
を実施しなければならないことも多い。ヘテロ接合界面
のエッチングは、例えば活性デバイス層（例えばバイポ
ーラトランジスタにおけるエミッタメサ等）を画定する
為に、或いは、デバイスパラメータ（電界効果トランジ
スタの降伏電圧やしきい電圧等）を調節する為に必要と
される。例えば、ガリウムヒ素／インジウムガリウムリ
ン（ＧａＡｓ／ＩｎＧａＰ）ヘテロ接合バイポーラトラ
ンジスタのベース接触領域において、ＧａＡｓ層は、通
常ＩｎＧａＰ層には作用しない選択的エッチング剤によ
り、除去される。ＩｎＧａＰ層は、この後に、好ましく
はＧａＡｓベースに達すると止まる異なる選択的エッチ
ング材により、除去される。この処理により、ＧａＡｓ
ベースのオーバーエッチを防ぐことが出来る。同様に、
ＧａＡｓ／ＩｎＧａＰ電界効果トランジスタのゲート陥
没領域においても、好ましくはＩｎＧａＰ層に達すると
止まる選択的エッチング剤により、ＧａＡｓキャップが
除去される。この後、相対的に遅くて予測可能なエッチ
ング速度でＩｎＧａＰ層を除去することが出来るエッチ
ング剤を使用してＩｎＧａＰ層を薄く加工することによ
り、電界効果トランジスタのしきい値電圧が設定され
る。
【０００４】半導体デバイスの動作速度及び性能を向上
させる為に、デバイスの微細化は常に要求されているこ
とである。しかしながら、デバイスの微細化が進めばこ
れに比例して接触部、プラグ、バイア（via）及び配線
の寸法も小さくなる。現行世代の半導体デバイスにおい
ては、回路密度は大幅に高くなり、デバイス中の各要素
の寸法もサブミクロンレベルを下回るまでになった。デ
バイスの各要素が小さくなるにつれデバイスの重要な寸
法制御の重要性が増してくる。最終的にデバイスがより
微細化され、間隔がより密になれば（例えば０．５μｍ
以下、更には０．２５μｍ以下にまで）、デバイスの製
造工程の信頼性は低下し、デバイスの性能及び製造歩留
まりも著しく悪化してしまう。
させる為に、デバイスの微細化は常に要求されているこ
とである。しかしながら、デバイスの微細化が進めばこ
れに比例して接触部、プラグ、バイア（via）及び配線
の寸法も小さくなる。現行世代の半導体デバイスにおい
ては、回路密度は大幅に高くなり、デバイス中の各要素
の寸法もサブミクロンレベルを下回るまでになった。デ
バイスの各要素が小さくなるにつれデバイスの重要な寸
法制御の重要性が増してくる。最終的にデバイスがより
微細化され、間隔がより密になれば（例えば０．５μｍ
以下、更には０．２５μｍ以下にまで）、デバイスの製
造工程の信頼性は低下し、デバイスの性能及び製造歩留
まりも著しく悪化してしまう。
【０００５】
【発明の解決しようとする課題】半導体デバイスの製造
工程においては、デバイスの重要な寸法の制御を一般的
に高いエッチング選択性と隣接するデバイス層間におけ
る高いアスペクト比を採用することによって実現してい
る。エッチング選択性とは、異なる材料に対するエッチ
ング速度の比である。エッチング工程におけるアスペク
ト比とは、その必要な横方向の重要な寸法を維持しつつ
エッチングにより到達し得る深さを指す。一般的に、現
在の半導体プロセス技術は、約０．５〜１．０μｍの寸
法を持つデバイスに許容される誤差範囲内で重要な寸法
を制御することが可能である。しかしながら、このレベ
ルの寸法よりも小さくなり、特に０．２５μｍ以下とも
なると、これらのプロセスではエッチング選択性やアス
ペクト比が低過ぎて重要な寸法を充分に制御することが
出来ない場合も多くなる。
工程においては、デバイスの重要な寸法の制御を一般的
に高いエッチング選択性と隣接するデバイス層間におけ
る高いアスペクト比を採用することによって実現してい
る。エッチング選択性とは、異なる材料に対するエッチ
ング速度の比である。エッチング工程におけるアスペク
ト比とは、その必要な横方向の重要な寸法を維持しつつ
エッチングにより到達し得る深さを指す。一般的に、現
在の半導体プロセス技術は、約０．５〜１．０μｍの寸
法を持つデバイスに許容される誤差範囲内で重要な寸法
を制御することが可能である。しかしながら、このレベ
ルの寸法よりも小さくなり、特に０．２５μｍ以下とも
なると、これらのプロセスではエッチング選択性やアス
ペクト比が低過ぎて重要な寸法を充分に制御することが
出来ない場合も多くなる。
【０００６】
【課題を解決するための手段】デバイス製造における従
来の取り組みは、製造するデバイスの寸法や他の物理的
特性を制御する為に、デバイスエッチング工程の様々な
パラメータ（例えばエッチング剤の組成、濃度、及び温
度等）に焦点をあてたものであった。本発明は、ヘテロ
接合エッチング工程での高い予測性と制御性の反応が得
られるようにしたものであって、ヘテロ接合界面の構造
を目的に合わせて構成することで、改善されたデバイス
を提供するものである。
来の取り組みは、製造するデバイスの寸法や他の物理的
特性を制御する為に、デバイスエッチング工程の様々な
パラメータ（例えばエッチング剤の組成、濃度、及び温
度等）に焦点をあてたものであった。本発明は、ヘテロ
接合エッチング工程での高い予測性と制御性の反応が得
られるようにしたものであって、ヘテロ接合界面の構造
を目的に合わせて構成することで、改善されたデバイス
を提供するものである。
【０００７】その一態様において本発明は、基板上に下
部層を形成するステップと、下部層上に遷移エッチング
層を形成するステップと、遷移エッチング層上に上部層
を形成するステップとを含む製造方法を提供するもので
ある。遷移エッチング層は、下部層とは実質的に異なる
組成と下部層に対する実質的に非選択的なエッチング可
能性とを持つ物質が、下部層及び上部層により形成され
ることを実質的に防ぐものである。
部層を形成するステップと、下部層上に遷移エッチング
層を形成するステップと、遷移エッチング層上に上部層
を形成するステップとを含む製造方法を提供するもので
ある。遷移エッチング層は、下部層とは実質的に異なる
組成と下部層に対する実質的に非選択的なエッチング可
能性とを持つ物質が、下部層及び上部層により形成され
ることを実質的に防ぐものである。
【０００８】本明細書において、第二の層に対する第一
の層の「実質的に非選択的なエッチング可能性」と言う
場合、第二の層に対して実質的に選択的であるエッチン
グ剤を使って第一の層をエッチングすることが出来ない
ということを意味する。同様に、第二の層に対する第一
の層の「実質的に選択的なエッチング可能性」と言った
場合、第二の層に対して実質的に選択的であるエッチン
グ剤を使って第一の層をエッチングすることが出来ると
いうことを意味する。
の層の「実質的に非選択的なエッチング可能性」と言う
場合、第二の層に対して実質的に選択的であるエッチン
グ剤を使って第一の層をエッチングすることが出来ない
ということを意味する。同様に、第二の層に対する第一
の層の「実質的に選択的なエッチング可能性」と言った
場合、第二の層に対して実質的に選択的であるエッチン
グ剤を使って第一の層をエッチングすることが出来ると
いうことを意味する。
【０００９】本発明の実施例は以下のうち１つ以上の特
徴を含む。
徴を含む。
【００１０】幾つかの実施例においては、遷移エッチン
グ層は、上部層とは実質的に異なる組成と上部層に対す
る実質的に非選択的なエッチング可能性とを持つ物質
が、下部層及び上部層により形成されることを実質的に
防ぐものである。遷移エッチング層は上部層に対する実
質的に非選択的なエッチング可能性を持つものとするこ
とが出来る。遷移エッチング層は、上部層との間に上部
層に対する実質的に非選択的なエッチング可能性とを持
つ上部界面層を形成する場合もある。遷移エッチング層
は複数のサブレイヤーから構成されたものでも良い。
グ層は、上部層とは実質的に異なる組成と上部層に対す
る実質的に非選択的なエッチング可能性とを持つ物質
が、下部層及び上部層により形成されることを実質的に
防ぐものである。遷移エッチング層は上部層に対する実
質的に非選択的なエッチング可能性を持つものとするこ
とが出来る。遷移エッチング層は、上部層との間に上部
層に対する実質的に非選択的なエッチング可能性とを持
つ上部界面層を形成する場合もある。遷移エッチング層
は複数のサブレイヤーから構成されたものでも良い。
【００１１】また、幾つかの実施例においては、上部層
及び下部層は、各々がそれぞれの構成元素の組み合わせ
により構成される異なる化合物半導体であり、遷移エッ
チング層は前記上部層及び前記下部層の構成元素の全種
類から少なくともいずれかを除いた複数の元素の組み合
わせから成る化合物半導体である。１実施例において
は、上部層又は下部層の一方がＧａＡｓ、他方がＩｎＧ
ａＰ、遷移エッチング層がＧａＰ又はＧａＰ及びＧａＡ
ｓＰの組み合わせから構成される。他の実施例において
は、上部層又は下部層の一方がＩｎＧａＡｓ、他方がＩ
ｎＰ、遷移エッチング層がＩｎＡｓ又はＧａＰ及びＧａ
Ａｓの組み合わせから構成される。
及び下部層は、各々がそれぞれの構成元素の組み合わせ
により構成される異なる化合物半導体であり、遷移エッ
チング層は前記上部層及び前記下部層の構成元素の全種
類から少なくともいずれかを除いた複数の元素の組み合
わせから成る化合物半導体である。１実施例において
は、上部層又は下部層の一方がＧａＡｓ、他方がＩｎＧ
ａＰ、遷移エッチング層がＧａＰ又はＧａＰ及びＧａＡ
ｓＰの組み合わせから構成される。他の実施例において
は、上部層又は下部層の一方がＩｎＧａＡｓ、他方がＩ
ｎＰ、遷移エッチング層がＩｎＡｓ又はＧａＰ及びＧａ
Ａｓの組み合わせから構成される。
【００１２】遷移エッチング層の厚さは約１０ｎｍ未
満、より好ましくは約０．５ｎｍ〜約５ｎｍの間とする
ことが望ましい。
満、より好ましくは約０．５ｎｍ〜約５ｎｍの間とする
ことが望ましい。
【００１３】幾つかの実施例においては、上部層はある
エッチング剤によりエッチングされるが、遷移エッチン
グ層も同じエッチング剤によりエッチングされることが
望ましい。一実施例においては、上部層及び遷移エッチ
ング層間に形成された上部界面層も、上部層をエッチン
グした同じエッチング剤によりエッチングすることが出
来る。他の実施例においては、下部層及び遷移エッチン
グ層間に形成された下部界面層もまた、上部層をエッチ
ングした同じエッチング剤によりエッチングすることが
出来る。幾つかの実施例において、遷移エッチング層の
エッチングは、下部層に対する選択性を有するが、上部
層及び下部層のエッチングに用いたエッチング剤とは異
なるエッチング剤により実施される。
エッチング剤によりエッチングされるが、遷移エッチン
グ層も同じエッチング剤によりエッチングされることが
望ましい。一実施例においては、上部層及び遷移エッチ
ング層間に形成された上部界面層も、上部層をエッチン
グした同じエッチング剤によりエッチングすることが出
来る。他の実施例においては、下部層及び遷移エッチン
グ層間に形成された下部界面層もまた、上部層をエッチ
ングした同じエッチング剤によりエッチングすることが
出来る。幾つかの実施例において、遷移エッチング層の
エッチングは、下部層に対する選択性を有するが、上部
層及び下部層のエッチングに用いたエッチング剤とは異
なるエッチング剤により実施される。
【００１４】他の態様において本発明は、上部層及び下
部層、上部層及び下部層間に挟まれた遷移エッチング層
を含む物質構成を提供するものである。遷移エッチング
層は、下部層とは実質的に異なる組成と下部層に対する
実質的に非選択的なエッチング可能性とを持つ物質が、
下部層及び上部層により形成されることを実質的に防ぐ
ものである。
部層、上部層及び下部層間に挟まれた遷移エッチング層
を含む物質構成を提供するものである。遷移エッチング
層は、下部層とは実質的に異なる組成と下部層に対する
実質的に非選択的なエッチング可能性とを持つ物質が、
下部層及び上部層により形成されることを実質的に防ぐ
ものである。
【００１５】他の態様において本発明は、ＧａＡｓから
成る第一の層と、ＩｎＧａＰから成る第二の層と、第一
の層及び第二の層に挟まれた遷移エッチング層、バイア
を含む物質構成を提供するものである。バイアは遷移エ
ッチング層及び第一の層又は第二の層のいずれか一方を
貫通し、また、第一の層又は第二の層の他方を少なくと
も部分的に通じるようにエッチングにより形成されてい
る。遷移エッチング層は約１０ｎｍ未満の厚さを有し、
ＧａＰ又はＧａＰ及びＧａＡｓＰの組み合わせから成
る。
成る第一の層と、ＩｎＧａＰから成る第二の層と、第一
の層及び第二の層に挟まれた遷移エッチング層、バイア
を含む物質構成を提供するものである。バイアは遷移エ
ッチング層及び第一の層又は第二の層のいずれか一方を
貫通し、また、第一の層又は第二の層の他方を少なくと
も部分的に通じるようにエッチングにより形成されてい
る。遷移エッチング層は約１０ｎｍ未満の厚さを有し、
ＧａＰ又はＧａＰ及びＧａＡｓＰの組み合わせから成
る。
【００１６】本明細書で使用した場合、「バイア」とい
う語は物体構成において１つ以上の材料層が（窓、開口
穴又は溝等を形成する為に）除去されてできるあらゆる
領域を指すものである。
う語は物体構成において１つ以上の材料層が（窓、開口
穴又は溝等を形成する為に）除去されてできるあらゆる
領域を指すものである。
【００１７】本発明の利点の一部を以下にあげる。
【００１８】本発明は、ヘテロ接合エッチング工程に対
するより高い予測性と制御性を持つ反応が得られるよう
にヘテロ接合界面の構造を調整することにより、以前は
信頼性が低かったヘテロ接合デバイス製造工程の信頼性
を向上させるものである。本発明の遷移エッチング層に
より、下部層の上面に達する１つ以上のバイアを高い信
頼性と再現性をもって形成することが出来る。特に、遷
移エッチング層がある為に、下部層に対して実質的な選
択性を持つエッチング剤を使用することが出来ることか
ら、相対的に低い精度の非選択的エッチング工程による
のではなく、下部層の形成に用いられる高精度のエピタ
キシャル成長工程を用いて実施することにより、重要な
デバイス層の厚さを決定することが出来る。
するより高い予測性と制御性を持つ反応が得られるよう
にヘテロ接合界面の構造を調整することにより、以前は
信頼性が低かったヘテロ接合デバイス製造工程の信頼性
を向上させるものである。本発明の遷移エッチング層に
より、下部層の上面に達する１つ以上のバイアを高い信
頼性と再現性をもって形成することが出来る。特に、遷
移エッチング層がある為に、下部層に対して実質的な選
択性を持つエッチング剤を使用することが出来ることか
ら、相対的に低い精度の非選択的エッチング工程による
のではなく、下部層の形成に用いられる高精度のエピタ
キシャル成長工程を用いて実施することにより、重要な
デバイス層の厚さを決定することが出来る。
【００１９】本発明の他の特徴及び利点は、以下の詳細
説明、添付図及び請求項を読むことにより明らかとな
る。
説明、添付図及び請求項を読むことにより明らかとな
る。
【００２０】
【発明の実施の形態】図１を参照すると、基板１６、そ
の上に形成された下部層１４、及びその上に形成された
上部層１２から成るヘテロ接合１０が描かれている。基
板１６は、好適なものであればいかなる材料（例えばＳ
ｉやＧａＡｓ等の半導体基板、又は石英等の他の材料、
又は１つ以上の更なる材料層をその上に形成したもの）
で形成されたものでも良い。上部層１２及び下部層１４
の成膜法としては、物理的方法（例えばスパッタリン
グ、イオンビームデポジション）、化学的方法（例えば
化学蒸着法）、又は物理化学的方法（例えばプラズマ及
びグロー放電法）等、多々ある成膜プロセスのいずれを
利用しても良い。更に、上部層１２及び下部層１４は、
各々単層から成るものでも、複数のサブレイヤー構成か
ら成るものでも良い。実際、ヘテロ接合１０は、上部層
１２及び下部層１４間の界面の固有特性（例えば電気特
性、磁気特性又は光学特性）を生かせるように設計した
いずれの構成としても良い。上述したように、これらの
特性をデバイスという形態で活用する場合、通常は他の
デバイスとの電気接続を得る為に下部層１４又は基板１
６、或いはそれら両方を露出するようにヘテロ接合１０
を加工（例えばエッチング）しなければならない。
の上に形成された下部層１４、及びその上に形成された
上部層１２から成るヘテロ接合１０が描かれている。基
板１６は、好適なものであればいかなる材料（例えばＳ
ｉやＧａＡｓ等の半導体基板、又は石英等の他の材料、
又は１つ以上の更なる材料層をその上に形成したもの）
で形成されたものでも良い。上部層１２及び下部層１４
の成膜法としては、物理的方法（例えばスパッタリン
グ、イオンビームデポジション）、化学的方法（例えば
化学蒸着法）、又は物理化学的方法（例えばプラズマ及
びグロー放電法）等、多々ある成膜プロセスのいずれを
利用しても良い。更に、上部層１２及び下部層１４は、
各々単層から成るものでも、複数のサブレイヤー構成か
ら成るものでも良い。実際、ヘテロ接合１０は、上部層
１２及び下部層１４間の界面の固有特性（例えば電気特
性、磁気特性又は光学特性）を生かせるように設計した
いずれの構成としても良い。上述したように、これらの
特性をデバイスという形態で活用する場合、通常は他の
デバイスとの電気接続を得る為に下部層１４又は基板１
６、或いはそれら両方を露出するようにヘテロ接合１０
を加工（例えばエッチング）しなければならない。
【００２１】しかしながらヘテロ接合１０のような系の
工程制御及び再現性は、上部層１２と下部層１４との間
に一般的に生じる寄生界面層１８によって損なわれる場
合がある。界面層１８は、成長装置における緩慢なスイ
ッチング過渡特性や前に成長した層の構成物質成分の残
存濃度、或いは１つの層から他の層への層構成物質成分
のマイグレーション等に起因して形成される。工程の制
御性が界面層１８により損なわれてしまう理由は、界面
層１８の組成及び厚さが、稼動のたびに異なってしまっ
たり、それに、基板１６の表面のある領域から他の領域
へと異なってしまうことにあると思われる。更に、上部
層１２及び下部層１４に対する選択性を有するエッチン
グ工程であっても、上部層１２及び下部層１４の全構成
元素の混合物を含む可能性のある界面層１８を貫通して
予測通りのエッチングを実施することが出来ない場合も
ある。例えば、界面層１８は、下部層１４とは異なる組
成と下部層１４に対する実質的に非選択的なエッチング
可能性とを有する場合もある。この場合、界面層１８が
ある為に、上部層１２を下部層１４の上面までエッチン
グする際の制御能力が阻害される。界面層１８のこれら
の特性は、いかなるデバイス製造工程においても、その
信頼性と再現性を低下させてしまう傾向を持つ。
工程制御及び再現性は、上部層１２と下部層１４との間
に一般的に生じる寄生界面層１８によって損なわれる場
合がある。界面層１８は、成長装置における緩慢なスイ
ッチング過渡特性や前に成長した層の構成物質成分の残
存濃度、或いは１つの層から他の層への層構成物質成分
のマイグレーション等に起因して形成される。工程の制
御性が界面層１８により損なわれてしまう理由は、界面
層１８の組成及び厚さが、稼動のたびに異なってしまっ
たり、それに、基板１６の表面のある領域から他の領域
へと異なってしまうことにあると思われる。更に、上部
層１２及び下部層１４に対する選択性を有するエッチン
グ工程であっても、上部層１２及び下部層１４の全構成
元素の混合物を含む可能性のある界面層１８を貫通して
予測通りのエッチングを実施することが出来ない場合も
ある。例えば、界面層１８は、下部層１４とは異なる組
成と下部層１４に対する実質的に非選択的なエッチング
可能性とを有する場合もある。この場合、界面層１８が
ある為に、上部層１２を下部層１４の上面までエッチン
グする際の制御能力が阻害される。界面層１８のこれら
の特性は、いかなるデバイス製造工程においても、その
信頼性と再現性を低下させてしまう傾向を持つ。
【００２２】次に図２を参照すると、ヘテロ接合エッチ
ング工程での高い予測性と制御性の要望に応えるべく構
成されたヘテロ接合構造の一実施例が描かれている。具
体的には、遷移エッチング層２０が上部層１２と下部層
１４との間に設けられており、これにより界面層１８
（図１）の好ましくないエッチング特性を持った材料組
成の形成が防止できる。遷移エッチング層２０は上部層
１２と下部層１４とが相互に混合してしまうことを防ぐ
もので、下部層１４との間には下部層１４と実質的に同
じ組成を持つ、或いは下部層１４に対する実質的に選択
的なエッチング可能性を持つ下部界面層２２を形成す
る。また、遷移エッチング層２０は上部層１２との間に
も下部層１４に対する実質的に選択的なエッチング可能
性を持つ上部界面層２４を形成することが好ましい場合
がしばしばある。同時に、遷移エッチング層２０がヘテ
ロ接合界面のデバイス動作特性に影響を与え得る場合
は、その影響を最小限にとどめることが好ましい。
ング工程での高い予測性と制御性の要望に応えるべく構
成されたヘテロ接合構造の一実施例が描かれている。具
体的には、遷移エッチング層２０が上部層１２と下部層
１４との間に設けられており、これにより界面層１８
（図１）の好ましくないエッチング特性を持った材料組
成の形成が防止できる。遷移エッチング層２０は上部層
１２と下部層１４とが相互に混合してしまうことを防ぐ
もので、下部層１４との間には下部層１４と実質的に同
じ組成を持つ、或いは下部層１４に対する実質的に選択
的なエッチング可能性を持つ下部界面層２２を形成す
る。また、遷移エッチング層２０は上部層１２との間に
も下部層１４に対する実質的に選択的なエッチング可能
性を持つ上部界面層２４を形成することが好ましい場合
がしばしばある。同時に、遷移エッチング層２０がヘテ
ロ接合界面のデバイス動作特性に影響を与え得る場合
は、その影響を最小限にとどめることが好ましい。
【００２３】遷移エッチング層２０のこのような特徴に
よって、下部層１４の上面に達する１つ以上のバイアを
高い信頼性及び再現性でエッチングにより形成すること
が可能となる。より具体的に説明すると、遷移エッチン
グ層２０を用いることによって、下部層１４に対して実
質的に選択性を持つエッチング剤を使用することが可能
となり、相対的に精度の低い非選択的エッチング工程で
はなく、高精度のエピタキシャル成長工程により下部層
１４を形成して、非常に重要なデバイス層の厚さを決定
することが出来るのである。
よって、下部層１４の上面に達する１つ以上のバイアを
高い信頼性及び再現性でエッチングにより形成すること
が可能となる。より具体的に説明すると、遷移エッチン
グ層２０を用いることによって、下部層１４に対して実
質的に選択性を持つエッチング剤を使用することが可能
となり、相対的に精度の低い非選択的エッチング工程で
はなく、高精度のエピタキシャル成長工程により下部層
１４を形成して、非常に重要なデバイス層の厚さを決定
することが出来るのである。
【００２４】以下に説明する実施例においては、遷移エ
ッチング層２０は、上部層１２及び下部層１４の構成元
素の全種類から少なくともいずれかを除いた複数の元素
の組み合わせから構成される。
ッチング層２０は、上部層１２及び下部層１４の構成元
素の全種類から少なくともいずれかを除いた複数の元素
の組み合わせから構成される。
【００２５】
【実施例】実施例１ 図３はヘテロ接合バイポーラトランジスタ（ＨＢＴ）デ
バイス構造において利用することが出来る一実施例を示
す図である。図において、ＧａＡｓ／ＩｎＧａＰヘテロ
接合３０はＧａＡｓ上部層３２、ＩｎＧａＰ下部層３
４、及びＧａＰ遷移エッチング層３６を含む。ＧａＰ遷
移エッチング層３６は上部層３２と共にＧａＡｓＰ上部
寄生界面層３８を形成し、また下部層３４と共にＩｎＧ
ａＰ下部寄生界面層４０を形成している。ＧａＡｓ上部
層３２、ＧａＡｓＰ上部界面層３８及びＧａＰ遷移エッ
チング層３６はいずれも、多種ある従来の塩素系のドラ
イエッチング剤の１つによりエッチング可能である。下
部界面層４０及び下部層３４は実質的に同じ化学組成
（例えばＩｎＧａＰ）を有し、両層とも従来の塩化水素
酸系のウエットエッチング剤によりエッチング可能であ
る。
バイス構造において利用することが出来る一実施例を示
す図である。図において、ＧａＡｓ／ＩｎＧａＰヘテロ
接合３０はＧａＡｓ上部層３２、ＩｎＧａＰ下部層３
４、及びＧａＰ遷移エッチング層３６を含む。ＧａＰ遷
移エッチング層３６は上部層３２と共にＧａＡｓＰ上部
寄生界面層３８を形成し、また下部層３４と共にＩｎＧ
ａＰ下部寄生界面層４０を形成している。ＧａＡｓ上部
層３２、ＧａＡｓＰ上部界面層３８及びＧａＰ遷移エッ
チング層３６はいずれも、多種ある従来の塩素系のドラ
イエッチング剤の１つによりエッチング可能である。下
部界面層４０及び下部層３４は実質的に同じ化学組成
（例えばＩｎＧａＰ）を有し、両層とも従来の塩化水素
酸系のウエットエッチング剤によりエッチング可能であ
る。
【００２６】ＧａＰ遷移エッチング層３６に１層以上の
単分子層が存在することにより、ＧａＡｓ上部層３２と
ＩｎＧａＰ下部層３４との間におけるＩｎＧａＡｓＰ寄
生界面層の形成が防止される。このような寄生界面層は
図３に示したヘテロ接合構造において好ましいものでは
ない。それはＩｎＧａＡｓＰがＩｎＧａＰ下部層３４の
全ての構成元素を含んでおり、この場合、このような寄
生界面層をＩｎＧａＰ下部層３４の上面に達するまで選
択的にエッチングすることが出来ない為である。
単分子層が存在することにより、ＧａＡｓ上部層３２と
ＩｎＧａＰ下部層３４との間におけるＩｎＧａＡｓＰ寄
生界面層の形成が防止される。このような寄生界面層は
図３に示したヘテロ接合構造において好ましいものでは
ない。それはＩｎＧａＡｓＰがＩｎＧａＰ下部層３４の
全ての構成元素を含んでおり、この場合、このような寄
生界面層をＩｎＧａＰ下部層３４の上面に達するまで選
択的にエッチングすることが出来ない為である。
【００２７】実施例２ 図４はＨＢＴデバイス構造に使用することが出来る他の
実施例を描いたものであり、ＧａＡｓ／ＩｎＧａＰヘテ
ロ接合５０はＧａＡｓ上部層５２、ＩｎＧａＰ下部層５
４、そして多層ＧａＡｓＰ／ＧａＰ遷移エッチング層５
６を含む。ＧａＡｓＰ／ＧａＰ遷移エッチング層５６
は、上部層５２と共にＧａＡｓＰ上部寄生界面層５８を
形成し、また、下部層５４と共にＩｎＧａＰ下部寄生界
面層６０を形成している。ＧａＡｓ上部層５２、ＧａＡ
ｓＰ上部界面層５８及びＧａＡｓＰ／ＧａＰ遷移エッチ
ング層５６はいずれも多種ある塩素系のドライエッチン
グ剤の１つによりエッチングすることが出来る。下部界
面層６０及び下部層５４は実質的に同じ化学組成（例え
ばＩｎＧａＰ）を有しており、両層とも塩化水素酸系の
ウエットエッチング剤によりエッチングすることが可能
である。
実施例を描いたものであり、ＧａＡｓ／ＩｎＧａＰヘテ
ロ接合５０はＧａＡｓ上部層５２、ＩｎＧａＰ下部層５
４、そして多層ＧａＡｓＰ／ＧａＰ遷移エッチング層５
６を含む。ＧａＡｓＰ／ＧａＰ遷移エッチング層５６
は、上部層５２と共にＧａＡｓＰ上部寄生界面層５８を
形成し、また、下部層５４と共にＩｎＧａＰ下部寄生界
面層６０を形成している。ＧａＡｓ上部層５２、ＧａＡ
ｓＰ上部界面層５８及びＧａＡｓＰ／ＧａＰ遷移エッチ
ング層５６はいずれも多種ある塩素系のドライエッチン
グ剤の１つによりエッチングすることが出来る。下部界
面層６０及び下部層５４は実質的に同じ化学組成（例え
ばＩｎＧａＰ）を有しており、両層とも塩化水素酸系の
ウエットエッチング剤によりエッチングすることが可能
である。
【００２８】ＧａＡｓＰ層をＧａＰ層上に成長させた遷
移エッチング層５６の場合、応力に起因する転位や、遷
移エッチング層５６のＧａＰ部とその下にあるＩｎＧａ
Ｐ下部層５４との間の格子不整合に起因するその他の欠
陥を生じることなく、遷移エッチング層５６を、幾つか
の単分子層を重ねたよりも厚く成長させることが出来
る。幾つかの実施例においては、ＧａＡｓ上部層側から
ＧａＰ層側へとＧａＡｓＰ層の組成を徐々に変化させて
いる。具体的に説明すると、遷移エッチング層はＧａＡ
ｓxＰ1-xから形成することが出来るが、ここでｘをＧａ
Ａｓ上部層側から遷移エッチング層５６のＧａＰ部分に
向かって約１から約０へと変化させる。この結果得られ
る成分傾斜型遷移層により、このようなＧａＡｓ／Ｉｎ
ＧａＰヘテロ接合を持つデバイスの特性を向上させるこ
とが出来る。
移エッチング層５６の場合、応力に起因する転位や、遷
移エッチング層５６のＧａＰ部とその下にあるＩｎＧａ
Ｐ下部層５４との間の格子不整合に起因するその他の欠
陥を生じることなく、遷移エッチング層５６を、幾つか
の単分子層を重ねたよりも厚く成長させることが出来
る。幾つかの実施例においては、ＧａＡｓ上部層側から
ＧａＰ層側へとＧａＡｓＰ層の組成を徐々に変化させて
いる。具体的に説明すると、遷移エッチング層はＧａＡ
ｓxＰ1-xから形成することが出来るが、ここでｘをＧａ
Ａｓ上部層側から遷移エッチング層５６のＧａＰ部分に
向かって約１から約０へと変化させる。この結果得られ
る成分傾斜型遷移層により、このようなＧａＡｓ／Ｉｎ
ＧａＰヘテロ接合を持つデバイスの特性を向上させるこ
とが出来る。
【００２９】実施例３ 図５Ａ〜図５Ｂを参照しつつ、実施例１及び実施例２の
ヘテロ接合構造の製造工程（例えばベース接触メタライ
ゼーションを行う為の窓をＨＢＴ構造中に形成する工
程）を以下に説明する。ＧａＡｓ上部層３２／５２上に
レジスト層７０が形成され、ベース接触ウィンドウ領域
７２を画定するようにパターニングされる。次にＧａＡ
ｓ上部層３２／５２及び遷移層３６／５６を、遷移層３
６／５６により形成された全ての界面層と共に従来の塩
素系ドライエッチング剤により除去するが、このエッチ
ング剤は上方の層を選択的にエッチングした後、ＩｎＧ
ａＰ下部層３４／５４に達すると止まるものである。Ｉ
ｎＧａＰ下部層は後に従来の塩化水素酸系のウエットエ
ッチング剤により除去することが出来る。
ヘテロ接合構造の製造工程（例えばベース接触メタライ
ゼーションを行う為の窓をＨＢＴ構造中に形成する工
程）を以下に説明する。ＧａＡｓ上部層３２／５２上に
レジスト層７０が形成され、ベース接触ウィンドウ領域
７２を画定するようにパターニングされる。次にＧａＡ
ｓ上部層３２／５２及び遷移層３６／５６を、遷移層３
６／５６により形成された全ての界面層と共に従来の塩
素系ドライエッチング剤により除去するが、このエッチ
ング剤は上方の層を選択的にエッチングした後、ＩｎＧ
ａＰ下部層３４／５４に達すると止まるものである。Ｉ
ｎＧａＰ下部層は後に従来の塩化水素酸系のウエットエ
ッチング剤により除去することが出来る。
【００３０】実施例４ 高電子移動度トランジスタ（ＨＥＭＴ）デバイス構造に
適用することが出来る他の実施例においては、ＧａＡｓ
／ＩｎＧａＰヘテロ接合はＧａＡｓ上部層、ＩｎＧａＰ
下部層及びＧａＰ遷移エッチング層又は多層ＧａＡｓＰ
／ＧａＰ遷移エッチング層を含む。ＧａＡｓ上部層はそ
の下の界面層、即ち上部層と遷移エッチング層との間に
形成されたＧａＡｓＰ界面層に達すると止まる（アンモ
ニア：過酸化水素）系のウエットエッチング剤により選
択的にエッチングすることが出来る。ＧａＡｓＰ上部界
面層及び遷移エッチング層はいずれも多種ある従来の塩
化水素酸系の洗浄用エッチング剤の１つによりエッチン
グすることが出来る。下部界面層及び下部層は実質的に
同じ化学組成（例えばＩｎＧａＰ）を有しており、下部
層を所望の厚さに薄く加工する為には従来のウエットエ
ッチング剤の中からＩｎＧａＰを相対的に低速でエッチ
ングするものを選択して使用すれば良い。
適用することが出来る他の実施例においては、ＧａＡｓ
／ＩｎＧａＰヘテロ接合はＧａＡｓ上部層、ＩｎＧａＰ
下部層及びＧａＰ遷移エッチング層又は多層ＧａＡｓＰ
／ＧａＰ遷移エッチング層を含む。ＧａＡｓ上部層はそ
の下の界面層、即ち上部層と遷移エッチング層との間に
形成されたＧａＡｓＰ界面層に達すると止まる（アンモ
ニア：過酸化水素）系のウエットエッチング剤により選
択的にエッチングすることが出来る。ＧａＡｓＰ上部界
面層及び遷移エッチング層はいずれも多種ある従来の塩
化水素酸系の洗浄用エッチング剤の１つによりエッチン
グすることが出来る。下部界面層及び下部層は実質的に
同じ化学組成（例えばＩｎＧａＰ）を有しており、下部
層を所望の厚さに薄く加工する為には従来のウエットエ
ッチング剤の中からＩｎＧａＰを相対的に低速でエッチ
ングするものを選択して使用すれば良い。
【００３１】実施例５ 図６はヘテロ接合バイポーラトランジスタ（ＨＢＴ）デ
バイス構造或いはレーザーデバイス構造に適用すること
が出来る一実施例を描いたものであり、ここではＩｎＰ
／ＩｎＧａＡｓヘテロ接合８０はＩｎＰ上部層８２と、
ＩｎＧａＡｓ下部層８４と、そしてＩｎＡｓ遷移エッチ
ング層８６とを含んでいる。ＩｎＡｓ遷移エッチング層
８６は、上部層８２と共にＩｎＡｓＰ上部寄生界面層８
８を形成しており、更に下部層８４と共にＩｎＧａＡｓ
下部寄生界面層９０を形成している。ＩｎＰ上部層８２
及びＩｎＡｓＰ上部界面層８８はいずれも多種ある従来
の塩化水素酸系のウエットエッチング剤の１つによりエ
ッチングすることが出来る。ＩｎＡｓ遷移エッチング層
８６、ＩｎＧａＡｓ下部界面層９０及びＩｎＧａＡｓ下
部層８４は、いずれも（リン：過酸化水素）系ウエット
エッチング剤により除去することが出来る。
バイス構造或いはレーザーデバイス構造に適用すること
が出来る一実施例を描いたものであり、ここではＩｎＰ
／ＩｎＧａＡｓヘテロ接合８０はＩｎＰ上部層８２と、
ＩｎＧａＡｓ下部層８４と、そしてＩｎＡｓ遷移エッチ
ング層８６とを含んでいる。ＩｎＡｓ遷移エッチング層
８６は、上部層８２と共にＩｎＡｓＰ上部寄生界面層８
８を形成しており、更に下部層８４と共にＩｎＧａＡｓ
下部寄生界面層９０を形成している。ＩｎＰ上部層８２
及びＩｎＡｓＰ上部界面層８８はいずれも多種ある従来
の塩化水素酸系のウエットエッチング剤の１つによりエ
ッチングすることが出来る。ＩｎＡｓ遷移エッチング層
８６、ＩｎＧａＡｓ下部界面層９０及びＩｎＧａＡｓ下
部層８４は、いずれも（リン：過酸化水素）系ウエット
エッチング剤により除去することが出来る。
【００３２】実施例６ 図７はＨＢＴデバイス構造に適用することが出来る他の
実施例を描いたものであり、ここではＩｎＰ／ＩｎＧａ
Ａｓヘテロ接合１００はＩｎＰ上部層１０２と、ＩｎＧ
ａＡｓ下部層１０４と、そしてＧａＰ／ＧａＡｓ遷移エ
ッチング層１０６とを含んでいる。ＧａＰ／ＧａＡｓ遷
移エッチング層１０６は、上部層１０２と共にＩｎＧａ
Ｐ上部寄生界面層１０８を形成し、更に下部層１０４と
共にＩｎＧａＡｓ下部寄生界面層１１０を形成してい
る。ＩｎＰ上部層１０２、ＩｎＧａＰ上部界面層１０
８、遷移エッチング層１０６のＧａＰ部分及び遷移エッ
チング層１０６の層間に形成したＧａＡｓＰ寄生界面層
は、いずれも多種ある従来の塩化水素酸系のウエットエ
ッチング剤の１つによりエッチングすることが出来る。
遷移エッチング層１０６のＧａＡｓ部分、ＩｎＧａＡｓ
下部界面層１１０及びＩｎＧａＡｓ下部層１０４は、い
ずれも（リン：過酸化水素）系のウエットエッチング剤
により除去することが出来る。
実施例を描いたものであり、ここではＩｎＰ／ＩｎＧａ
Ａｓヘテロ接合１００はＩｎＰ上部層１０２と、ＩｎＧ
ａＡｓ下部層１０４と、そしてＧａＰ／ＧａＡｓ遷移エ
ッチング層１０６とを含んでいる。ＧａＰ／ＧａＡｓ遷
移エッチング層１０６は、上部層１０２と共にＩｎＧａ
Ｐ上部寄生界面層１０８を形成し、更に下部層１０４と
共にＩｎＧａＡｓ下部寄生界面層１１０を形成してい
る。ＩｎＰ上部層１０２、ＩｎＧａＰ上部界面層１０
８、遷移エッチング層１０６のＧａＰ部分及び遷移エッ
チング層１０６の層間に形成したＧａＡｓＰ寄生界面層
は、いずれも多種ある従来の塩化水素酸系のウエットエ
ッチング剤の１つによりエッチングすることが出来る。
遷移エッチング層１０６のＧａＡｓ部分、ＩｎＧａＡｓ
下部界面層１１０及びＩｎＧａＡｓ下部層１０４は、い
ずれも（リン：過酸化水素）系のウエットエッチング剤
により除去することが出来る。
【００３３】上述した様々な遷移エッチング層における
厚さは、いずれも製造される特定のデバイス構造及び遷
移エッチング層を挟む特定のヘテロ接合層の組成に応じ
て変えることが出来る。一般的に、遷移エッチング層の
厚さは約１０ｎｍ未満、より望ましくは約０．５ｎｍ〜
約５ｎｍの間とすることが好ましい。格子整合問題及び
デバイス性能問題（例えばバンドギャップ整合問題）も
また、遷移エッチング層の特性を選択する上で考慮され
るべきである。
厚さは、いずれも製造される特定のデバイス構造及び遷
移エッチング層を挟む特定のヘテロ接合層の組成に応じ
て変えることが出来る。一般的に、遷移エッチング層の
厚さは約１０ｎｍ未満、より望ましくは約０．５ｎｍ〜
約５ｎｍの間とすることが好ましい。格子整合問題及び
デバイス性能問題（例えばバンドギャップ整合問題）も
また、遷移エッチング層の特性を選択する上で考慮され
るべきである。
【００３４】他の実施例も請求項の範囲に入ることは言
うまでもない。例えば、上述した特性及び特徴を持つ遷
移エッチング層は、実施例１〜実施例６に関連して説明
した化合物半導体とは異なる化合物半導体から構成され
たヘテロ接合にも適用しても同様の利点を提供すること
が出来る。実際、本発明の遷移エッチング層は、下部層
とは実質的に異なる組成と下部層に対して実質的に非選
択的なエッチング可能性を持つ寄生界面層をその間に形
成してしまうあらゆる２つの材料層（例えばＩＩＩ−Ｉ
Ｖ、ＩＩＩ−Ｖ又はＩＩ−ＶＩ化合物半導体層、或いは
非半導体材料層）から構成されたいずれのヘテロ接合に
も用いることが出来る。
うまでもない。例えば、上述した特性及び特徴を持つ遷
移エッチング層は、実施例１〜実施例６に関連して説明
した化合物半導体とは異なる化合物半導体から構成され
たヘテロ接合にも適用しても同様の利点を提供すること
が出来る。実際、本発明の遷移エッチング層は、下部層
とは実質的に異なる組成と下部層に対して実質的に非選
択的なエッチング可能性を持つ寄生界面層をその間に形
成してしまうあらゆる２つの材料層（例えばＩＩＩ−Ｉ
Ｖ、ＩＩＩ−Ｖ又はＩＩ−ＶＩ化合物半導体層、或いは
非半導体材料層）から構成されたいずれのヘテロ接合に
も用いることが出来る。
【００３５】更に他の実施例もまた、請求項の範囲に入
るものである。
るものである。
【図１】上部層、下部層、そして下部層とは異なる組成
と下部層に対して実質的に非選択的なエッチング可能性
を有する寄生界面層を含む物質構成の模式図である。
と下部層に対して実質的に非選択的なエッチング可能性
を有する寄生界面層を含む物質構成の模式図である。
【図２】上部層、下部層、そしてそれらの間に設けら
れ、図１の寄生界面層のエッチング特性を持つ物質が上
部層及び下部層によって形成されないようにする遷移エ
ッチング層を含む物質構成の模式図である。
れ、図１の寄生界面層のエッチング特性を持つ物質が上
部層及び下部層によって形成されないようにする遷移エ
ッチング層を含む物質構成の模式図である。
【図３】ＧａＰ遷移エッチング層を含むＧａＡｓ／Ｉｎ
ＧａＰへテロ接合の模式図である。
ＧａＰへテロ接合の模式図である。
【図４】ＧａＡｓＰ／ＧａＰ遷移エッチング層を含むＧ
ａＡｓ／ＩｎＧａＰヘテロ接合の模式図である。
ａＡｓ／ＩｎＧａＰヘテロ接合の模式図である。
【図５Ａ】ヘテロ接合バイポーラトランジスタにおける
ＧａＡｓ／ＩｎＧａＰヘテロ接合の模式図であり、ベー
ス接触領域においてＧａＡｓ層及び遷移エッチング層が
除去された状態を示す。
ＧａＡｓ／ＩｎＧａＰヘテロ接合の模式図であり、ベー
ス接触領域においてＧａＡｓ層及び遷移エッチング層が
除去された状態を示す。
【図５Ｂ】図５Ａに示したＧａＡｓ／ＩｎＧａＰヘテロ
接合の模式図であり、ヘテロ接合バイポーラトランジス
タのベース接触領域においてＩｎＧａＰ層が除去された
状態を示す。
接合の模式図であり、ヘテロ接合バイポーラトランジス
タのベース接触領域においてＩｎＧａＰ層が除去された
状態を示す。
【図６】ＩｎＡｓ遷移エッチング層を含むＩｎＰ／Ｉｎ
ＧａＡｓヘテロ接合の模式図である。
ＧａＡｓヘテロ接合の模式図である。
【図７】ＧａＰ／ＧａＡｓ遷移エッチング層を含むＩｎ
Ｐ／ＩｎＧａＡｓヘテロ接合の模式図である。
Ｐ／ＩｎＧａＡｓヘテロ接合の模式図である。
１２、３２、５２、８２、１０２ 上部層 １４、３４、５４、８４、１０４ 下部層 １６ 基板 ２０、３６、５６、８６，１０６ 遷移エッチング層 ７２ バイア
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/778 29/812 (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ. (72)発明者 ユ−ミン・ハング アメリカ合衆国カリフォルニア州95014, カッパーティーノ，ローリングデル・コー ト 1128 (72)発明者 バージニア・エム・ロビンス アメリカ合衆国カリフォルニア州95018, フェルトン，イースト・ザヤンテ・ロード 13203 (72)発明者 フレッド・サギーウォ アメリカ合衆国カリフォルニア州94122, サンフランシスコ，サーティファースト・ アベニュー 1379 Ｆターム(参考） 5F003 BA01 BA92 BF06 BG06 BM03 BP14 BP96 5F004 AA03 DB00 DB20 EA10 EA23 5F102 GB01 GC01 GD01 GJ04 GL04 GM04 GM08 GQ01 GR10 HC15
Claims (20)
- 【請求項１】 基板上に下部層を形成するステップと、
前記下部層上に遷移エッチング層を形成するステップ
と、前記遷移エッチング層上に上部層を形成するステッ
プとを含む物質成長方法であって、 前記遷移エッチング層は、前記下部層と実質的に異なる
組成と前記下部層に対して実質的に非選択的なエッチン
グ可能性とにより特徴づけられる物質が、前記下部層及
び前記上部層により形成されることを実質的に防ぐもの
であることを特徴とする方法。 - 【請求項２】 前記遷移エッチング層は、前記上部層と
は実質的に異なる組成と前記上部層に対して実質的に非
選択的なエッチング可能性とにより特徴づけられる物質
が、前記下部層及び前記上部層により形成されることを
実質的に防ぐものであることを特徴とする請求項１に記
載の方法。 - 【請求項３】 前記遷移エッチング層は、前記上部層に
対する実質的に非選択的なエッチング可能性を有するこ
とを特徴とする請求項１に記載の方法。 - 【請求項４】 前記遷移エッチング層は、複数のサブレ
イヤーを含むことを特徴とする請求項１に記載の方法。 - 【請求項５】 前記上部層及び前記下部層は、各々、構
成元素のそれぞれの組み合わせから成る異なる化合物半
導体であり、前記遷移エッチング層は、前記上部層及び
前記下部層の構成元素の全種類からいずれかを除いた二
以上の元素の組み合わせから成る化合物半導体であるこ
とを特徴とする請求項１に記載の方法。 - 【請求項６】 前記上部層又は前記下部層のいずれか一
方はＧａＡｓであり、前記上部層又は前記下部層の他方
はＩｎＧａＰであり、前記遷移エッチング層はＧａＰか
ら成るか、ＧａＰ及びＧａＡｓＰの組み合わせから成る
ことを特徴とする請求項５に記載の方法。 - 【請求項７】 前記上部層又は前記下部層のいずれか一
方はＩｎＧａＡｓであり、前記上部層又は前記下部層の
他方はＩｎＰであり、前記遷移エッチング層はＩｎＡｓ
から成るか、ＧａＰ及びＧａＡｓの組み合わせから成る
ことを特徴とする請求項５に記載の方法。 - 【請求項８】 前記遷移エッチング層は、その組成を前
記上部層から前記下部層へと向かって徐々に変化させた
ものであることを特徴とする請求項５に記載の方法。 - 【請求項９】 前記遷移エッチング層の厚さは、約１０
ｎｍ未満であることを特徴とする請求項１に記載の方
法。 - 【請求項１０】 前記遷移エッチング層の厚さは、約
０．５ｎｍから約５ｎｍの間であることを特徴とする請
求項１に記載の方法。 - 【請求項１１】 前記上部層をエッチング剤によりエッ
チングするステップと、前記遷移エッチング層を同じ前
記エッチング剤によりエッチングするステップとを更に
含む請求項１に記載の方法。 - 【請求項１２】 上部層と、下部層と、前記上部層及び
前記下部層の間に設けられた遷移エッチング層とを含
み、前記遷移エッチング層は、前記下部層とは実質的に
異なる組成と前記下部層に対する実質的に非選択的なエ
ッチング可能性とにより特徴づけられる物質が、前記下
部層及び前記上部層により形成されることを実質的に防
ぐものであることを特徴とする物質構成。 - 【請求項１３】 前記遷移エッチング層は、前記上部層
とは実質的に異なる組成と前記上部層に対する実質的に
非選択的なエッチング可能性とにより特徴づけられる物
質が、前記下部層及び前記上部層により形成されること
を実質的に防ぐものであることを特徴とする請求項１２
に記載の物質構成。 - 【請求項１４】 前記遷移エッチング層は、前記上部層
に対する実質的に非選択的なエッチング可能性を有する
ことを特徴とする請求項１２に記載の物質構成。 - 【請求項１５】 前記上部層及び前記下部層は、各々、
構成元素のそれぞれの組み合わせから成る異なる化合物
半導体であり、前記遷移エッチング層は、前記上部層及
び前記下部層の構成元素の全種類からいずれかを除いた
二以上の元素の組み合わせから成る化合物半導体である
ことを特徴とする請求項１２に記載の物質構成。 - 【請求項１６】 前記上部層又は前記下部層のいずれか
一方はＧａＡｓであり、前記上部層又は前記下部層の他
方はＩｎＧａＰであり、前記遷移エッチング層がＧａＰ
から成るか、ＧａＰ及びＧａＡｓＰの組み合わせから成
ることを特徴とする請求項１５に記載の物質構成。 - 【請求項１７】 前記上部層又は前記下部層のいずれか
一方はＩｎＧａＡｓであり、前記上部層又は前記下部層
の他方はＩｎＰであり、前記遷移エッチング層がＩｎＡ
ｓから成るか、ＧａＰ及びＧａＡｓの組み合わせから成
ることを特徴とする請求項１５に記載の物質構成。 - 【請求項１８】 前記遷移エッチング層は、その組成を
前記上部層から前記下部層へと向かって徐々に変化させ
たものであることを特徴とする請求項１５に記載の物質
構成。 - 【請求項１９】 前記遷移エッチング層の厚さは、約
０．５ｎｍから約１０ｎｍの間であることを特徴とする
請求項１２に記載の物質構成。 - 【請求項２０】 ＧａＡｓから成る第一の層と、ＩｎＧ
ａＰから成る第二の層と、前記第一の層と前記第二の層
の間に設けられ、約０．５ｎｍから約１０ｎｍの厚さを
有し、ＧａＰ又はＧａＰ及びＧａＡｓＰの組み合わせか
ら成る遷移エッチング層と、前記遷移エッチング層及び
前記第一の層又は前記第二の層のいずれか一方を貫通
し、前記第一の層又は前記第二の層の他方を少なくとも
部分的に通るようにエッチングにより形成されたバイア
とを含む物質構成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/619418 | 2000-07-19 | ||
| US09/619,418 US6586113B1 (en) | 2000-07-19 | 2000-07-19 | Etching heterojunction interfaces |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124520A true JP2002124520A (ja) | 2002-04-26 |
Family
ID=24481844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001219115A Pending JP2002124520A (ja) | 2000-07-19 | 2001-07-19 | エッチング可能なヘテロ接合界面 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6586113B1 (ja) |
| EP (1) | EP1174913A3 (ja) |
| JP (1) | JP2002124520A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838325B2 (en) * | 2002-10-24 | 2005-01-04 | Raytheon Company | Method of forming a self-aligned, selectively etched, double recess high electron mobility transistor |
| WO2006023612A2 (en) * | 2004-08-19 | 2006-03-02 | Zetetic Institute | Sub-nanometer overlay, critical dimension, and lithography tool projection optic metrology systems based on measurement of exposure induced changes in photoresist on wafers |
| US20070037365A1 (en) * | 2005-08-15 | 2007-02-15 | Ranganath Tirumala R | Semiconductor nanostructures and fabricating the same |
| US9583589B1 (en) | 2015-10-14 | 2017-02-28 | Northrop Grumman Systems Corporation | Self-aligned double gate recess for semiconductor field effect transistors |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4908325A (en) | 1985-09-15 | 1990-03-13 | Trw Inc. | Method of making heterojunction transistors with wide band-gap stop etch layer |
| US5508535A (en) * | 1992-01-09 | 1996-04-16 | Mitsubishi Denki Kabushiki Kaisha | Compound semiconductor devices |
| US5246878A (en) * | 1992-03-27 | 1993-09-21 | Bell Communications Research, Inc. | Capping layer preventing deleterious effects of As--P exchange |
| JPH0669227A (ja) | 1992-05-29 | 1994-03-11 | Texas Instr Inc <Ti> | 化合物半導体のヘテロ接合バイポーラトランジスタ及びその製造方法 |
| US5682046A (en) * | 1993-08-12 | 1997-10-28 | Fujitsu Limited | Heterojunction bipolar semiconductor device and its manufacturing method |
| US6060402A (en) * | 1998-07-23 | 2000-05-09 | The Whitaker Corporation | Process for selective recess etching of epitaxial field effect transistors with a novel etch-stop layer |
-
2000
- 2000-07-19 US US09/619,418 patent/US6586113B1/en not_active Expired - Fee Related
-
2001
- 2001-04-27 EP EP01110433A patent/EP1174913A3/en not_active Withdrawn
- 2001-07-19 JP JP2001219115A patent/JP2002124520A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1174913A3 (en) | 2004-07-14 |
| US6586113B1 (en) | 2003-07-01 |
| EP1174913A2 (en) | 2002-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010674B1 (ko) | 반도체 장치와 그의 제조방법 | |
| EP0551110B1 (en) | Compound semiconductor devices | |
| JPH0437582B2 (ja) | ||
| JP2009224801A (ja) | 増強／空乏モード擬似形態高電子移動度トランジスタデバイス | |
| US5668388A (en) | Bipolar transistor with optimized structure | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| JP2007324617A (ja) | 横方向共振トンネリング | |
| US20020053683A1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
| US5686741A (en) | Compound semiconductor device on silicon substrate and method of manufacturing the same | |
| EP1131849B1 (en) | Pseudomorphic high electron mobility transistors | |
| US5886373A (en) | Field effect transistor | |
| EP0461807A2 (en) | MESFET and manufacturing method therefor | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| US5356823A (en) | Method of manufacturing a semiconductor device | |
| JP2002124520A (ja) | エッチング可能なヘテロ接合界面 | |
| JP2773700B2 (ja) | 化合物半導体装置およびその製造方法 | |
| EP0892441A2 (en) | Field effect transistor with recessed gate and a method for manufacturing the same | |
| JPH1050720A (ja) | 半導体装置の製造方法 | |
| JPH033935B2 (ja) | ||
| JP3172958B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JP2551427B2 (ja) | 半導体装置及びその製造方法 | |
| US20030096444A1 (en) | Heterobipolar transistor with T-shaped emitter terminal contact and method of manufacturing it | |
| US7067898B1 (en) | Semiconductor device having a self-aligned base contact and narrow emitter | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 |