JPS63313859A - メサ型半導体装置及びその製造方法 - Google Patents

メサ型半導体装置及びその製造方法

Info

Publication number
JPS63313859A
JPS63313859A JP14995987A JP14995987A JPS63313859A JP S63313859 A JPS63313859 A JP S63313859A JP 14995987 A JP14995987 A JP 14995987A JP 14995987 A JP14995987 A JP 14995987A JP S63313859 A JPS63313859 A JP S63313859A
Authority
JP
Japan
Prior art keywords
mesa
semiconductor substrate
impurity
depth
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14995987A
Other languages
English (en)
Inventor
Kenichi Goto
研一 後藤
Etsuo Yokota
横田 悦男
Tsukasa Hattori
服部 宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14995987A priority Critical patent/JPS63313859A/ja
Publication of JPS63313859A publication Critical patent/JPS63313859A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は大電流用のダイオード、トランジスタ、サイ
リスタ等として用いられるメサ型半導体装置に関する。
(従来の技術) 大電流用のダイオード、トランジスタ、サイリスタ等は
、メサ型半導体装置で形成されることが多い。
第6図は、メサ型のダイオードの一例を示す断面図であ
る。図示のダイオードは、N型半導体基板を有するP+
NN十の逆メサ型ダイオードで、酸化膜でパシベーショ
ンされた構造となっている。
すなわち、第6図に於いて、11はN型不純物を含むN
型半導体基板であり、12はこのN型半導体基板11の
一方の面上に形成され、N型不純物を含むN十不純物拡
散層であり、13は同じく他方の面上に形成され、P十
不純物を有するp十不純物拡散層である。14は、ダイ
オードのカソード側の電極であり、15はアノード側の
電極である。16は素子分離用のメサ部である。17は
このメサ部16の表面(以下メサ面と記す)に形成され
たパシベーション用の酸化膜である。
ところで、上記N型半導体基板11の厚さは例えば90
μmに設定され、N+不純物拡散層12の拡散深さxj
は例えば160μmに設定され、P中不純物拡散層13
の拡散深さxjは例えば30μmに設定されている。ま
た、メサ部16の深さく以下、メサ深さと記す)Xは 
130〜160μmに設定され、メサ部16の底部のN
+不純物拡散層12の残厚は120〜150μmに設定
されている。言替えれば、従来のメサ型ダイオードに於
いては、メサ部16の底部がN中不純物拡散層12に達
するように構成されている。
しかし、このようにメサ部16の底部がN中不純物拡散
層12に達するような構成では、上記残−厚が薄くなり
、ウェーハに反りが生じたり、製造工程中に割れが生じ
たりすることがある。このような問題は、ウェーハの厚
さを厚くすれば解決することができるが、このようにす
ると、ウェーハコストが高くなるので実用性がない。
また、上記構成では、メサ深さXが大きいために、その
ばらつきが増大したり、後の電極形成用の窓開は工程で
不良品が発生しやすいという問題がある。
このような問題は、メサ部16の底部をN型半導体基板
11で止め、メサ深さXを小さいものにすれば、解決す
ることができる。
しかし、このような構成では、ウェーハの反りや割れ、
メサ深さのばらつき増大や電極形成に伴う不良品の発生
という問題を解決できる反面、ダイオードの特性が低下
するという問題が新たに生じる。すなわち、N型半導体
基板11等を酸化膜17でパシベーションする構成の場
合、酸化膜16上にエンキャップ材をコーティングする
とともに、ダイオードに逆バイアスをかけ、これを10
0°〜180°Cに保持すると、静電誘起により(−)
電荷や(−)イオンが集り、低濃度のN型半導体基板1
1の表面領域のエレクトロンが排斥される。これにより
、空乏層、さらには、反転層がN型半導体基板11の表
面の横方向に広がり、ダイオードの逆方向リーク電流を
増大させる。
そして、これがさらに進行すると、リーク電流がペレッ
ト周辺部に達する。このような状態になると、このペレ
ット周辺部には、多数の破砕層があるため、ダイオード
の特性が大きく低下する。
(発明が解決しようとする問題点) 以上述べたように従来のメサ型ダイオードにおいては、
ウェーハの反りや割れ、メサ深さXのばらつき増大や電
極形成に伴う不良品の発生を解決するための有効な方法
がなかった。
そこでこの発明は、ウェーハのコストの増大や半導体装
置の特性低下いった新たな問題を招くことなく、ウェー
ハの反りや割れ、メサ深さのばらつき増大や窓開は工程
に伴う不良品の発生を防止することができるメサ型半導
体装置を提供することを目的とする。
[発明の構成コ (問題点を解決するための手段) 上記目的を達成するために、この発明のメサ型半導体装
置は、第1図を使って説明するならば、メサ部16の底
部をN型半導体基板11で止め、この底部の下に、N型
半導体基板11と同一導電型の不純物を含み、このN型
半導体基板11よりは不純物濃度が高いN+不純物層1
8を設けるようにしたものである。
また、このようなメサ型半導体装置を形成するためにこ
の発明の製造方法は、先の第1図に示す半導体装置を例
に説明するならば、まず、N型半導体基板11に選択的
に、N+不純物拡散層18を形成する、次に、第2工程
として、N型半導体基板11にP中不純物拡散層13を
形成する。そして、第3工程として、上記N十不純物層
18が位置する部分に、このN÷不純物層18を一部残
すようにメサ部16を形成するようにしたものである。
(作用) 上記のように構成されたメサ型半導体装置によれば、メ
サ部16の底部がN型半導体基板11までで止められる
ので、メサ深さXが浅く、ウェーハを厚くしなくても、
その強度として充分なものを確保することができる。し
たがって、ウェーハコストの増大を招くことなく、ウェ
ーハの反りや割れを防ぐことができる。また、メサ深さ
Xが浅いため、メサ深さXのばらつき増大や電極形成時
の不良品発生を防ぐことができる。
さらに、メサ部16の底部にN十不純物層18が存在す
るので、メサ部16の底部をN十不純物層12に形成し
た場合と同じ構造を得ることができ、ダイオード特性を
低下させることなく、上記問題を解決することができる
(実施例) 以下、図面を参照しながら、この発明の実施例を詳細に
説明する。
第1図はこの発明の一実施例の構成を示す断面図である
。なお、第1図に於いて、先の第5図と同一機能を果た
す部分には同一符号を付し、詳細な説明を省略する。
第1図に於いて、先の第6図と異なる点は、まず、メサ
部16の底部がN中不純物拡散層12ではなく、N型半
導体基板11内で止まるようにした点にある。次に、他
の異なる点は、N型半導体基板11に於いて、メサ部1
6の底部に、N型半導体基板11の不純物濃度より高い
不純物濃度を持つN十不純物選択拡散層18を設けた点
にある。
上記構成によれば、メサ部16の底部がN型半導体基板
11に止められているので、メサ深さXが浅く、ウェー
ハを厚くしなくても、その強度として充分なものを確保
することができる。したがって、ウェーハコストの増大
を招くことなく、ウェーハの反りや割れを防ぐことがで
きる。ちなみに、N+不純物拡散層12の拡散深さxj
は、先の第6図のダイオードでは、160μmであった
のに対し、第1図のダイオードでは、100μmでよく
、全体の厚さも、先の第6図のダイオードでは、280
μmであったのに対し、第1図のダイオードでは、22
0μmでよい。
また、メサ深さXが浅いことにより、メサ深さXのばら
つき増大や電極形成に伴う不良品の発生を防ぐことがで
きる。
さらに、メサ部16の底部にN十不純物層18が存在す
るので、メサ部16の底部をN十不純物層12に形成し
た場合と同様の構造が得られ、ダイオードの特性低下を
防ぐことができる。
第2図は、第1図のメサ型ダイオードと第6図のメサ型
ダイオードの高温での逆方向リーク電流Irの抑圧特性
を比較して示す特性図である。この比較を行なうために
、ペレット外形5M角のダイオードを製作し、170°
Cで100vの逆バイアスを印加し、放置した。
第2図に於いて、a、bは第6図のメサ型ダイオードの
特性である。ここで、特性aは、メサ部16のメサ深さ
Xが狙い値通りに設定された場合の特性である。第6図
のメサ型ダイオードに於ける各部の寸法を第3図(a)
のように設定した場合、上記メサ深さXの狙い値として
は、例えば、145μmに設定される。この特性aは、
メサ深さXのばらつきが145±15μm(±10%)
内で有れば確保することができる。
しかし、メサ部16の形成に使われることが多いエツチ
ング処理を考えた場合、現状では、メサ深さXのばらつ
き精度を±20%にしか抑えることができない。したが
って、第6図のメサ型ダイオードでは、メサ深さXが狙
い値から大きくばらついてリーク電流Irが大きくなる
可能性が極めて高い。第3図(b)は、メサ深さXが狙
い値145μmからずれて118μmとなった場合の特
性である。
このように、第5図のメサ型ダイオードは、メサ深さX
のばらつきに起因するリーク電流Irのばらつきが大き
く、80%程度の歩留りでしか製= 10− 造することができない。
これに対し、第1図のメサ型ダイオードにおいては、第
2図の特性A、Hに示されるように、メサ深さXがばら
ついても、逆方向リーク電流1rのばらつきを抑さえ、
かつ、これを小さな値に設定することができる。例えば
、第1図のメサ型ダイオードの各部の寸法を第4図(a
)のように設定した場合、メサ深さXの狙い値としては
、例えば、60μmに設定される。このような構成にお
いて、第2図の特性Aは、メサ深さXが第4図(a)に
示すように、80μmとなった場合の特性を示し、特性
Bはメサ深さXが第4図(b)に示すように、40μm
となった場合の特性を示す。
この場合のメサ深さXのばらつき60±20μmは33
%である。したがって、この第1図のメサ型ダイオード
によれば、±20%という現状のエツチング精度におい
ても、常に100%の歩留りでメサ型ダイオードを作る
ことができる。
また、第3図と第4図の比較からも明らかな通り、第1
図のメサ型ダイオードでは、第6図の構成のメサ型ダイ
オードよりも全体の厚さYを60μmも薄くすることが
でき、ウェーハコストの低減を図ることができる。
次に、上述したメサ型ダイオードの製造方法の一実施例
を説明する。
第5図は、一実施例の製造方法の工程を示す示す断面図
である。
このメサ型ダイオードの製造に当たっては、N型不純物
の濃度7X10”個/cm3、ウェーハ厚さ220μm
(111)面、およびエツチング面を有する基板ウェー
ハ21(第5図(a)参照)が出発材料とされる。この
基板ウェーハ21を、1100°Cで2時間、スチーム
酸化することにより、第5図(b)に示すように、1μ
m程度の酸化膜22を形成する。次に、第5図(c)に
示すように、フォトリソグラフィ処理によって、酸化膜
22に対してN中型不純物層を形成するための窓23を
開ける。次に、N型ウェーハ21の全面に、例えば、P
oc13等のN型不純物源によりN型不純物24を11
70°CでIH堆積する(第5図(d)参照)。次に、
このN型不純物24を1280’Cで48時間拡散し、
N型不純物拡散層12と拡散深さxjが約95μmのN
+不純物拡散層25を形成する。この後、酸化膜22を
全面剥離し、再度、1100°Cで2時間スチーム酸化
を行ない、全面に酸化膜26を形成する(第5図(e)
参照)。次に、N型ウェーハ21に於いて、選択的にN
÷拡散層25を形成した側の面上の酸化膜26をフォト
リソグラフィ処理により全面剥離する(第5図(f)参
照)。次に、この酸化膜26を剥離した面に、P+不純
物層13を形成するためのP+不純物27を堆積する(
第5図(g)参照)。次に、このP+不純物27を12
80°Cで5時間拡散処理し、拡散深さxj 30μm
のP+不純物層13を形成する。
この後、スチーム酸化を行ない、全面に酸化膜28を形
成する(第5図(h)参照)。この場合第5図(e)に
示す工程で形成されたN中不純物層25の拡散深さxj
は、 上記95μmから100μmと拡大する。
以上の工程で、この実施例のメサ型ダイオードの基本と
なるN中不純物層を選択的に含んだP+ NN十構造の
拡散ウェー71が形成される。
次に、メサ部16を形成するために、N中不純物層25
が形成された側の面上の酸化膜28に、フォトリソグラ
フィ処理により、窓29を形成する(第5図(i)参照
)。次に、酸化膜28をマスクとして、 HF : HNO3: CHCOOHモ1:2:1の混
合比を持つエツチング液を用いて、メサエッチングし、
メサ深さXが60μmのメサ部16を形成する(第5図
(j)参照)。これにより、メサ部16の底部には、4
0μmの拡散深さxjを持つN十不純物拡散層18が形
成される。このN十不純物拡散層18の表面の不純物濃
度は、3 x l Q 16個/cI113以上となっ
ており、界面電荷その他の電荷による逆方向リーク電流
を阻止するいわゆるN十チャンネルカット層が形成され
ることになる。
次に、パシベーション用の酸化膜30を形成する(第5
図(k)参照)。この酸化膜30は、スチーム酸化膜と
いわゆるCVD法によるPSG膜及びUDO膜を順次積
層することにより形成される。次に、フォトレジスト処
理により、酸化膜30の不要な部分を削除しく第5図(
1)参照)、この削除された部分に電極14.15を形
成する(第5図(m)参照)。 この後、ウェーハ上に
形成されたダイオードをここに、ブレードカットし、メ
サ型ダイオードを形成する(第5図(n)参照)。
以上詳述したこの実施例の製造方法によれば、P÷不純
物拡散層13を形成する前にN中不純物拡散層18とな
るN中不純物拡散層25を形成するようになっているの
で、上述したように拡散による不純物拡散層13.1’
8の形成が可能である。
また、N中不純物拡散層18となるN中不純物拡散層2
5を形成した後、メサ部16を形成するようになってい
るので、製造工程を少なくすることができる。すなわち
、この逆の工程を踏むと、N中不純物拡散層18を形成
するために、酸化膜の形成工程、この酸化膜に対するフ
ォトレジスト処理による窓開は工程、N十不純物の堆積
工程、このN十型不純物の拡散処理が必要となる。これ
に対し、この実施例の製造方法によれば、これらの処理
は、先の第5図(b)〜(e)の工程の説明からも明ら
かな如く、N十不純物拡散層12を形成するための工程
と兼用することができるので、製造工程の低減がはかれ
るわけである。
以上、この発明の一実施例を詳細に説明したが、この発
明は、このような実施例に限定されるものではない。
例えば、この発明は、第1導電型の不純物を有する半導
体基板の上に、少なくとも、第2導電型の不純物を有す
る不純物層を備えたメサ型半導体装置一般に適用可能な
ものである。したがって、上記半導体基板の上に第2導
電型の不純物を含む不純物層のみを備えたダイオードや
サイリスクの他に、第1導電型の不純物を含む不純物層
と第2導電型の不純物を含む不純物層を備えたトランジ
スタ等の半導体装置にも適用可能なことは勿論である。
この他にも、発明の要旨を逸脱しない範囲で種々様々変
形実施可能なことは勿論である。  ゛[発明の効果] 以上述べたようにこの発明によれば、ウェーハのコスト
の増大等といった新たな問題を招くことなく、ウェーハ
の反りや割れ、メサ深さのばらつき増大、窓開は工程時
の不良発生を防止することができる。
【図面の簡単な説明】
第1図はこの発明のメサ型半導体装置の一実施例の構成
を示す断面図、第2図は第1図の半導体装置の効果を説
明するために示す特性図、第3図及び第4図は同じく半
導体装置の断面図、第5図はこの発明のメサ型半導体装
置の製造方法の一実施例の工程を示す断面図、第6図は
従来のメサ型ダイオードの構成を示す断面図である。 11・・・N型半導体基板、12.18・・・N十不純
物層、13・・・P十不純物層、14.15・・・電極
、16・・・メサ部、17・・・酸化膜。 (m)            (n)第5図 (α)

Claims (2)

    【特許請求の範囲】
  1. (1)第1導電体型の不純物を含む半導体基板と、この
    半導体基板の上に形成され、第2導電型の不純物を含む
    第1の不純物層と、 この第1の不純物層から上記半導体基板に至るように形
    成されたメサ部と、 上記メサ部の底部に位置するように上記半導体基板に形
    成され、上記第1の半導体基板よりは上記第1導電体型
    の不純物の含有濃度が高い第2の不純物層と、 上記メサ部の表面に形成された保護膜とを具備するよう
    に形成されたことを特徴とするメサ型半導体装置。
  2. (2)メサ部の表面に保護膜を有するメサ型半導体装置
    の製造方法に於いて、 第1導電型の不純物を含む半導体基板に、この半導体基
    板よりは第1導電型の不純物の含有濃度が高い第1の不
    純物層を形成する第1の工程と、上記半導体基板に、第
    2導電型の不純物を含み、上記第1の不純物層よりは浅
    い第2の不純物層を形成する第2の工程と、上記半導体
    基板に於いて、上記第1の不純物層が形成された位置に
    、この第1の不純物層よりは浅いメサ部を形成する第3
    の工程とを具備したことを特徴とするメサ型半導体装置
    の製造方法。
JP14995987A 1987-06-16 1987-06-16 メサ型半導体装置及びその製造方法 Pending JPS63313859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14995987A JPS63313859A (ja) 1987-06-16 1987-06-16 メサ型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14995987A JPS63313859A (ja) 1987-06-16 1987-06-16 メサ型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS63313859A true JPS63313859A (ja) 1988-12-21

Family

ID=15486342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14995987A Pending JPS63313859A (ja) 1987-06-16 1987-06-16 メサ型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS63313859A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310672A (ja) * 2005-05-02 2006-11-09 Renesas Technology Corp 半導体装置の製造方法
JP2007306030A (ja) * 2007-08-07 2007-11-22 Nippon Inter Electronics Corp 半導体素子の製造方法
JP2007311655A (ja) * 2006-05-19 2007-11-29 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310672A (ja) * 2005-05-02 2006-11-09 Renesas Technology Corp 半導体装置の製造方法
JP2007311655A (ja) * 2006-05-19 2007-11-29 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法
JP2007306030A (ja) * 2007-08-07 2007-11-22 Nippon Inter Electronics Corp 半導体素子の製造方法

Similar Documents

Publication Publication Date Title
US3189973A (en) Method of fabricating a semiconductor device
US3849216A (en) Method of manufacturing a semiconductor device and semiconductor device manufactured by using the method
US4002501A (en) High speed, high yield CMOS/SOS process
US3668481A (en) A hot carrier pn-diode
US3338758A (en) Surface gradient protected high breakdown junctions
US3271636A (en) Gallium arsenide semiconductor diode and method
JPS63313859A (ja) メサ型半導体装置及びその製造方法
US3312577A (en) Process for passivating planar semiconductor devices
US3320496A (en) High voltage semiconductor device
JPS6212669B2 (ja)
JPH1012897A (ja) ガラス被覆半導体装置及びその製造方法
JPH06204232A (ja) 半導体装置の製造方法及び半導体装置
US4118257A (en) Method for producing a semiconductor device having monolithically integrated units in a semiconductor body
JPS58125875A (ja) 定電圧ダイオ−ド
JP2005294772A (ja) 半導体装置
JPS645456B2 (ja)
JPS63141376A (ja) 半導体素子
JPS5877256A (ja) 半導体装置の電極構造
JPS59100563A (ja) メサ型半導体装置の製造方法
JPH04373179A (ja) 定電圧ダイオードとその製造方法
JPS60207363A (ja) 半導体装置
JPH05326494A (ja) 半導体装置の製造方法
JPH0262944B2 (ja)
JPS634628A (ja) 化合物半導体素子の製造方法
JPH01283920A (ja) 半導体素子の製造方法