JP2007311655A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007311655A JP2007311655A JP2006140626A JP2006140626A JP2007311655A JP 2007311655 A JP2007311655 A JP 2007311655A JP 2006140626 A JP2006140626 A JP 2006140626A JP 2006140626 A JP2006140626 A JP 2006140626A JP 2007311655 A JP2007311655 A JP 2007311655A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- groove
- manufacturing
- channel stopper
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 245
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title abstract description 92
- 238000002161 passivation Methods 0.000 claims abstract description 21
- 230000001678 irradiating effect Effects 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 30
- 239000007788 liquid Substances 0.000 claims description 11
- 238000002360 preparation method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 17
- 239000002019 doping agent Substances 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 99
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005336 cracking Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- XPPKVPWEQAFLFU-UHFFFAOYSA-N diphosphoric acid Chemical compound OP(O)(=O)OP(O)(O)=O XPPKVPWEQAFLFU-UHFFFAOYSA-N 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- -1 phosphorus compound Chemical class 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 235000019589 hardness Nutrition 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229940005657 pyrophosphoric acid Drugs 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 150000001495 arsenic compounds Chemical class 0.000 description 1
- 235000011180 diphosphates Nutrition 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229940048084 pyrophosphate Drugs 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Dicing (AREA)
- Semiconductor Lasers (AREA)
- Formation Of Insulating Films (AREA)
- Thyristors (AREA)
Abstract
【課題】溝の底面にチャネルストッパを設けたメサ型の半導体装置を製造する半導体装置の製造方法であって、チャネルストッパを形成するためのマスク形成工程を必要とせず、かつ、溝を形成する際に精密なエッチング技術を必要としない半導体装置の製造方法を提供する。
【解決手段】第１主面側からｐｎ接合を越える深さの溝１８を形成する溝形成工程と、少なくとも溝１８の底面にｎ型の不純物２０を供給する不純物供給工程と、溝１８の底面にレーザ光を照射することでｎ型の不純物２０を第１半導体層１０の内部に拡散させてチャネルストッパ２２を形成するチャネルストッパ形成工程と、溝１８の内部にパッシベーション層２８を形成するパッシベーション層形成工程とをこの順序で含むことを特徴とする半導体装置の製造方法。
【選択図】図１
【解決手段】第１主面側からｐｎ接合を越える深さの溝１８を形成する溝形成工程と、少なくとも溝１８の底面にｎ型の不純物２０を供給する不純物供給工程と、溝１８の底面にレーザ光を照射することでｎ型の不純物２０を第１半導体層１０の内部に拡散させてチャネルストッパ２２を形成するチャネルストッパ形成工程と、溝１８の内部にパッシベーション層２８を形成するパッシベーション層形成工程とをこの順序で含むことを特徴とする半導体装置の製造方法。
【選択図】図１
Description
本発明は、半導体装置の製造方法に関する。
メサ型の半導体装置は、高耐圧の半導体装置として知られており、半導体ウェハを溝の部分で分断して製造する。このようなメサ型の半導体装置の製造方法として、溝の底面にチャネルストッパを設ける工程を含む半導体装置の製造方法が知られている（例えば、特許文献１及び２参照。）。このような半導体装置の製造方法によれば、メサ型の半導体装置をさらに高耐圧化することが可能となる。
図６は、特許文献１に記載された半導体装置の製造方法を説明するために示す図である。図６（ａ）〜図６（ｅ）は各工程を示す図である。
特許文献１に記載された半導体装置の製造方法は、図６に示すように、ｎ型半導体層８０１を準備するｎ型半導体層準備工程（図６（ａ）参照。）と、ｎ型半導体層８０１の第１主面における素子形成領域（図示せず。）の周囲にｎ+型チャネルストッパ８０６を形成するチャネルストッパ形成工程（図６（ｂ）参照。）と、ｎ型の半導体層８０１の第１主面側にｐ型エピタキシャル層８０２を形成するｐ型エピタキシャル層形成工程（図６（ｃ）参照。）と、第１主面側からｐ型エピタキシャル８０２層をエッチングしてチャネルストッパ８０６に達する溝８１１を形成する溝形成工程（図６（ｄ）参照。）と、溝８１１の内部にパッシベーション膜８０５ａを形成するパッシベーション膜形成工程（図示せず。）と、溝８１１の部分で半導体装置を分断してチップ化する分断工程（図６（ｅ）参照。）とをこの順序で含む。
図７は、特許文献２に記載された半導体装置の製造方法を説明するために示す図である。図７（ａ）〜図７（ｆ）は各工程を示す図である。
特許文献２に記載された半導体装置の製造方法は、図７に示すように、ｎ型半導体層９１１を準備するｎ型半導体層準備工程（図示せず。）と、ｎ型半導体層９１１の第１主面における素子形成領域（図示せず。）の周囲にｎ+型拡散層９２５を形成するとともにｎ型半導体層９１１の第２主面側にｎ+型拡散層９１２を形成するｎ+型拡散層形成工程（図７（ａ）参照。）と、ｎ型半導体層９１１の第１主面側にｐ+型拡散層９１３を形成するｐ+型拡散層形成工程（図７（ｂ）参照。）と、第１主面側からｐ+型拡散層９１３及びｎ型半導体層９１１をエッチングして溝９１６を形成するとともにチャネルストッパ９１８を形成する溝・チャネルストッパ形成工程（図７（ｃ）参照。）と、溝９１６の内部にパッシベーション膜９１７を形成するパッシベーション膜形成工程（図７（ｄ）参照。）と、ｐ+型拡散層９１３の表面及びｎ+型拡散層９１２の表面にそれぞれ電極９１５及び電極９１４を形成する電極形成工程（図７（ｅ）参照。）と、溝９１６の部分で半導体装置を分断してチップ化する分断工程（図７（ｆ）参照。）とをこの順序で含む。
これら特許文献１に記載された半導体装置の製造方法又は特許文献２に記載された半導体装置の製造方法によれば、メサ型の半導体装置における溝の底面にチャネルストッパを設けることが可能となるため、ｐｎ接合の空乏層が高電圧で広がった場合でも当該空乏層はチャネルストッパで終端してチップ分断面に露出することがなくなる。その結果、メサ型の半導体装置をさらに高耐圧化することが可能となる。また、当該空乏層がチップ分断面に露出しないようにするために溝を深く形成するという必要がなくなり、カケやワレの発生を抑制することが可能となり、半導体装置を高信頼性化することが可能となる。
しかしながら、特許文献１に記載された半導体装置の製造方法又は特許文献２に記載された半導体装置の製造方法においては、チャネルストッパを形成するためのマスク形成工程が別途必要となるため工程が煩雑になるという問題がある。
また、特許文献１に記載された半導体装置の製造方法又は特許文献２に記載された半導体装置の製造方法においては、溝を形成する際に、溝の底面にチャネルストッパを適切に露出させるための精密なエッチング技術が必要であるという問題もある。
また、特許文献１に記載された半導体装置の製造方法又は特許文献２に記載された半導体装置の製造方法においては、溝を形成する際に、溝の底面にチャネルストッパを適切に露出させるための精密なエッチング技術が必要であるという問題もある。
そこで、本発明はこれらの問題を解決するためになされたもので、溝の底面にチャネルストッパを設けたメサ型の半導体装置を製造する半導体装置の製造方法であって、チャネルストッパを形成するためのマスク形成工程を必要とせず、かつ、溝を形成する際に精密なエッチング技術を必要としない半導体装置の製造方法を提供することを目的とする。
（１）本発明の半導体装置の製造方法は、第１導電型の第１半導体層と、前記第１半導体層の第１主面側に配置され前記第１導電型とは反対の導電型の第２導電型の第２半導体層とを備え、前記第１半導体層と前記第２半導体層との接合部でｐｎ接合が形成された半導体基体を準備する半導体基体準備工程と、前記半導体基体における前記第１主面側から前記ｐｎ接合を越える深さの溝を形成する溝形成工程と、少なくとも前記溝の底面に第１導電型の不純物を供給する不純物供給工程と、前記溝の底面にレーザ光を照射することで前記第１導電型の不純物を前記第１半導体層の内部に拡散させてチャネルストッパを形成するチャネルストッパ形成工程と、前記溝の内部にパッシベーション層を形成するパッシベーション層形成工程とを含むことを特徴とする。
このため、本発明の半導体装置の製造方法によれば、溝の底面にチャネルストッパを形成することとしているため、溝の底面にチャネルストッパを設けたメサ型の半導体装置を製造することが可能となる。
また、本発明の半導体装置の製造方法によれば、予め第１導電型の不純物を供給しておいた状態の溝の底面にレーザ光を照射することで第１導電型の不純物を第１半導体層の内部に拡散させてチャネルストッパを形成することとしているため、レーザ光を走査することでチャネルストッパを形成することが可能となり、チャネルストッパを形成するためのマスク形成工程が不要となる。
また、本発明の半導体装置の製造方法によれば、溝を形成した後にチャネルストッパを形成することとしているため、溝を形成する際に精密なエッチング技術を必要としなくなる。
その結果、本発明の半導体装置の製造方法は、溝の底面にチャネルストッパを設けたメサ型の半導体装置を製造する半導体装置の製造方法であって、チャネルストッパを形成するためのマスク形成工程を必要とせず、かつ、溝を形成する際に精密なエッチング技術を必要としない半導体装置の製造方法となる。
また、本発明の半導体装置の製造方法によれば、予め第１導電型の不純物を供給しておいた状態の溝の底面にレーザ光を照射することで第１導電型の不純物を第１半導体層の内部に拡散させてチャネルストッパを形成することとしているため、レーザ光を走査することでチャネルストッパを形成することが可能となり、チャネルストッパを形成するためのマスク形成工程が不要となる。
また、本発明の半導体装置の製造方法によれば、溝を形成した後にチャネルストッパを形成することとしているため、溝を形成する際に精密なエッチング技術を必要としなくなる。
その結果、本発明の半導体装置の製造方法は、溝の底面にチャネルストッパを設けたメサ型の半導体装置を製造する半導体装置の製造方法であって、チャネルストッパを形成するためのマスク形成工程を必要とせず、かつ、溝を形成する際に精密なエッチング技術を必要としない半導体装置の製造方法となる。
本発明の半導体装置の製造方法においては、レーザとしては、可視光レーザ（例えば、グリーンレーザ。）や近赤外光レーザ（例えば、Ｎｄ−ＹＡＧレーザ。）を用いることが可能であるが、可視光レーザを用いることが特に好ましい。
可視光レーザはＳｉ、ＳｉＣなどからなる半導体基体に対する光透過率が低く光吸収率が高いため、上記のような方法とすることにより、第１半導体層を加熱する際の制御が容易となり、第１半導体層そのものを蒸発させることとなく、第１導電型の不純物を第１半導体層の内部に拡散させてチャネルストッパを形成することができる。
照射するレーザ光のパワー、ビーム径、絞り角、照射方法（パルス又は連続）などのレーザ照射条件は、第１半導体層そのものを蒸発させることとなく、第１導電型の不純物を第１半導体層の内部に拡散させてチャネルストッパを形成することが可能となるように適宜設定する。
照射するレーザ光のパワー、ビーム径、絞り角、照射方法（パルス又は連続）などのレーザ照射条件は、第１半導体層そのものを蒸発させることとなく、第１導電型の不純物を第１半導体層の内部に拡散させてチャネルストッパを形成することが可能となるように適宜設定する。
本発明の半導体装置の製造方法においては、チャネルストッパ形成工程とパッシベーション層形成工程との間に、残存する第１導電型の不純物を除去するエッチング工程をさらに含むことが好ましい。
このような方法とすることにより、溝の内面を清浄化することが可能となり、メサ型の半導体装置をさらに高耐圧化するとともに高い信頼性のものとすることが可能となる。
エッチング液としては、フッ酸、硝酸及び水の混合液（例えば、ＨＦ：ＨＮＯ3：Ｈ2Ｏ＝３：２：６０。）を好ましく用いることができる。
エッチング液としては、フッ酸、硝酸及び水の混合液（例えば、ＨＦ：ＨＮＯ3：Ｈ2Ｏ＝３：２：６０。）を好ましく用いることができる。
溝の底面に供給する第１導電型の不純物の量は、溝の底面に形成するチャネルストッパにおける不純物濃度が最適な濃度（例えば、１×１０19ｃｍ-3。）となるように調整する。
チャネルストッパにおける第１導電型の不純物の不純物濃度や拡散プロファイルなどは、ｐｎ接合の空乏層が高電圧で広がった場合でも当該空乏層がチャネルストッパで終端してチップ分断面に露出することがないように調整する。
本発明の半導体装置の製造方法においては、半導体基体として、第１半導体層の第２主面側に、第１半導体層よりも高濃度の第１導電型不純物を含有する第３半導体層をさらに備える半導体基体を用いることもできる。
本発明の半導体装置の製造方法を適用可能な半導体装置としては、ダイオード（例えば、ｐｎダイオード、ｐｉｎダイオード、ショットキダイオードなど。）、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴなど。）、サイリスタ、トライアックその他の電力用半導体装置を例示することができる。
なお、この明細書において、第１主面とは、溝を形成する側の面をいう。また、第２主面とは、第１主面とは反対側の面をいう。
（２）本発明の半導体装置の製造方法においては、前記不純物供給工程は、少なくとも前記溝の底面に第１導電型の不純物を含む液体を塗布する工程であることが好ましい。
このような方法とすることにより、溝の底面に適量の第１導電型の不純物を供給することが可能となる。
第１導電型の不純物を含む液体としては、例えばリン化合物（例えば、ピロリン酸。）を有機溶媒（例えば、エタノール。）に溶解させた液体などを好ましく用いることができる。塗布の方法としては、ディッピング法、スピナー法、スプレー法などの公知の方法を用いることができる。
第１導電型の不純物を含む液体としては、例えばリン化合物（例えば、ピロリン酸。）を有機溶媒（例えば、エタノール。）に溶解させた液体などを好ましく用いることができる。塗布の方法としては、ディッピング法、スピナー法、スプレー法などの公知の方法を用いることができる。
（３）本発明の半導体装置の製造方法においては、前記不純物供給工程は、少なくとも前記溝の底面に第１導電型の不純物を含むガスを供給する工程であってもよい。
このような方法とすることによっても、溝の底面に第１導電型の不純物を供給することが可能となる。
第１導電型の不純物を含むガスとしては、例えばホスフィンと不活性ガスとの混合ガスなどを好ましく用いることができる。供給の方法としては、半導体ウェハを当該ガスの雰囲気に曝す方法などを用いることができる。
このような方法とすることによっても、溝の底面に第１導電型の不純物を供給することが可能となる。
第１導電型の不純物を含むガスとしては、例えばホスフィンと不活性ガスとの混合ガスなどを好ましく用いることができる。供給の方法としては、半導体ウェハを当該ガスの雰囲気に曝す方法などを用いることができる。
（４）本発明の半導体装置の製造方法において、前記チャネルストッパ形成工程においては、前記チャネルストッパとして、前記溝に沿って延在する２本のチャネルストッパを形成することが好ましい。
ところで、一般に、硬さの異なる媒質が接合された部分をダイシングにより分断するとチップのカケやワレが発生し易くなることが知られている。従って、チャネルストッパと第１半導体層とが接合された部分をダイシングにより分断すると、チャネルストッパの硬さと第１半導体層の硬さが異なるため、チップのカケやワレが発生し易くなることが予想される。
これに対して、上記のような方法とすることにより、後の半導体基体分断工程で２本のチャネルストッパの間を分断することとすれば、チャネルストッパと第１半導体層とが接合された部分を分断することがなくなるため、チップのカケやワレの発生を抑制することが可能となり、高信頼性の半導体装置を製造することが可能となる。
これに対して、上記のような方法とすることにより、後の半導体基体分断工程で２本のチャネルストッパの間を分断することとすれば、チャネルストッパと第１半導体層とが接合された部分を分断することがなくなるため、チップのカケやワレの発生を抑制することが可能となり、高信頼性の半導体装置を製造することが可能となる。
本発明の半導体装置の製造方法においては、３０μｍ以上離隔して２本のチャネルストッパを形成することが好ましい。
このような方法とすることにより、後の半導体基体分断工程で２本のチャネルストッパの間を容易に分断することができる。
このような方法とすることにより、後の半導体基体分断工程で２本のチャネルストッパの間を容易に分断することができる。
（５）本発明の半導体装置の製造方法においては、前記パッシベーション層形成工程の後に、前記溝に沿って延在する２本のチャネルストッパの間で前記半導体基体を分断する半導体基体分断工程をさらに含むことが好ましい。
このような方法とすることにより、高耐圧、高信頼性のメサ型の半導体装置を製造することが可能となる。
（６）本発明の半導体装置の製造方法において、前記チャネルストッパ形成工程においては、前記チャネルストッパとして、前記半導体装置における素子形成領域とダイシングラインとの間で前記素子形成領域を囲むようなチャネルストッパを形成することも好ましい。
このような方法とすることによっても、チャネルストッパと第１半導体層とが接合された部分を分断することがなくなるため、チップのカケやワレの発生を抑制することが可能となり、高信頼性の半導体装置を製造することが可能となる。
本発明の半導体装置の製造方法においては、チャネルストッパを、ダイシングラインから１５μｍ以上離隔して配置することが好ましい。
このような方法とすることにより、チップ端面にチャネルストッパが露出するという事態の発生を防止することが可能となる。
このような方法とすることにより、チップ端面にチャネルストッパが露出するという事態の発生を防止することが可能となる。
以下、本発明の半導体装置の製造方法について、図に示す実施の形態に基づいて説明する。
[実施形態１]
図１は、実施形態１に係る半導体装置の製造方法によって製造される半導体装置１００を説明するために示す図である。図１（ａ）は半導体装置１００の断面図であり、図１（ｂ）は図１（ａ）の符号Ａで示す部分の拡大図であり、図１（ｃ）は図１（ｂ）の符号Ｂで示す部分の拡大図である。図２及び図３は、実施形態１に係る半導体装置の製造方法を説明するために示す図である。図２（ａ）〜図２（ｃ）及び図３（ａ）〜図３（ｃ）は各工程における半導体装置１００ａの断面図である。図４は、実施形態１における半導体基体分断工程を説明するために示す図である。図４（ａ）は分断する前の半導体装置１００ａの平面図であり、図４（ｂ）は分断する前の半導体装置１００ａの断面図であり、図４（ｃ）は分断した後の半導体装置１００の断面図である。
図１は、実施形態１に係る半導体装置の製造方法によって製造される半導体装置１００を説明するために示す図である。図１（ａ）は半導体装置１００の断面図であり、図１（ｂ）は図１（ａ）の符号Ａで示す部分の拡大図であり、図１（ｃ）は図１（ｂ）の符号Ｂで示す部分の拡大図である。図２及び図３は、実施形態１に係る半導体装置の製造方法を説明するために示す図である。図２（ａ）〜図２（ｃ）及び図３（ａ）〜図３（ｃ）は各工程における半導体装置１００ａの断面図である。図４は、実施形態１における半導体基体分断工程を説明するために示す図である。図４（ａ）は分断する前の半導体装置１００ａの平面図であり、図４（ｂ）は分断する前の半導体装置１００ａの断面図であり、図４（ｃ）は分断した後の半導体装置１００の断面図である。
実施形態１に係る半導体装置の製造方法によって製造される半導体装置１００は、図１に示すように、溝１８の底面にチャネルストッパ２２が設けられた半導体装置である。
半導体装置１００は、ｎ-型（第１導電型）の第１半導体層１０と、第１半導体層１０の第１主面側に配置されるｐ+型（第２導電型）の第２半導体層１２と、第１半導体層１０の第２主面側に配置されるｎ+型（第１導電型）の第３半導体層１４とを備え、第１半導体層１０と第２半導体層１２との接合部でｐｎ接合が形成された半導体基体を出発材料として製造する（図２（ａ）参照。）。
半導体装置１００は、ｐｎ接合を越える深さの溝１８を有する。そして、溝１８の底面には、溝１８に沿って延在する２本のチャネルストッパ２２，２２が形成されている（図１及び図４（ａ）参照。）。
溝１８の幅は例えば３００μｍであり、チャネルストッパ２２の幅は例えば６０μｍであり、２本のチャネルストッパ２２の間隔ｄ（図１（ｂ）参照。）は例えば６０μｍである。
溝１８の幅は例えば３００μｍであり、チャネルストッパ２２の幅は例えば６０μｍであり、２本のチャネルストッパ２２の間隔ｄ（図１（ｂ）参照。）は例えば６０μｍである。
チャネルストッパ２２は、予めｎ型の不純物２０を供給しておいた状態の溝１８の底面にレーザ光を照射することで当該ｎ型の不純物２０を第１半導体層１０の内部に拡散させて形成する（ｎ型の不純物については図２（ｃ）参照。）。
チャネルストッパ２２は、図１（ｃ）に示すように、高濃度のｎ型の不純物を含有する単結晶領域２６と、高濃度のｎ型の不純物を含有する非晶質領域２４とからなっている。
チャネルストッパ２２は、図１（ｃ）に示すように、高濃度のｎ型の不純物を含有する単結晶領域２６と、高濃度のｎ型の不純物を含有する非晶質領域２４とからなっている。
溝１８の内部には、図１（ａ）及び図１（ｂ）に示すように、パッシベーション層２８が形成されている。
なお、図１において、符号３０は第２半導体層の表面に形成された電極を示し、符号３２は第３半導体層の表面に形成された電極を示す。
実施形態１に係る半導体装置の製造方法は、図２及び図３に示すように、以下の工程をこの順序で含む。以下、各工程を順次説明する。
（１）半導体基体準備工程
半導体基体準備工程は、ｎ-型の第１半導体層１０と、第１半導体層１０の第１主面側に配置されるｐ+型の第２半導体層１２と、第１半導体層１０の第２主面側に配置されるｎ+型の第３半導体層１４とを備え、第１半導体層１０と第２半導体層１２との接合部でｐｎ接合が形成された半導体基体を準備する工程である（図２（ａ）参照。）。第１半導体層１０の不純物濃度は例えば２×１０14ｃｍ-3であり、第２半導体層１２の不純物濃度は例えば２×１０19ｃｍ-3であり、第３半導体層１４の不純物濃度は例えば２×１０19ｃｍ-3である。また、第１半導体層１０の厚さは例えば１５０μｍであり、第２半導体層１２の厚さは６０μｍであり、第３半導体層１４の厚さは４０μｍである。
半導体基体準備工程は、ｎ-型の第１半導体層１０と、第１半導体層１０の第１主面側に配置されるｐ+型の第２半導体層１２と、第１半導体層１０の第２主面側に配置されるｎ+型の第３半導体層１４とを備え、第１半導体層１０と第２半導体層１２との接合部でｐｎ接合が形成された半導体基体を準備する工程である（図２（ａ）参照。）。第１半導体層１０の不純物濃度は例えば２×１０14ｃｍ-3であり、第２半導体層１２の不純物濃度は例えば２×１０19ｃｍ-3であり、第３半導体層１４の不純物濃度は例えば２×１０19ｃｍ-3である。また、第１半導体層１０の厚さは例えば１５０μｍであり、第２半導体層１２の厚さは６０μｍであり、第３半導体層１４の厚さは４０μｍである。
（２）溝形成工程
溝形成工程は、半導体基体における第１主面側からｐｎ接合を越える深さの溝１８を形成する工程である（図２（ｂ）参照。）。溝１８の幅は例えば３００μｍであり、溝１８の深さは例えば９０μｍである。溝形成は、例えばエッチングにより行う。エッチング液としては、フッ酸、硝酸及び酢酸の混合液（例えば、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：４：１。）を用いる。
溝形成工程は、半導体基体における第１主面側からｐｎ接合を越える深さの溝１８を形成する工程である（図２（ｂ）参照。）。溝１８の幅は例えば３００μｍであり、溝１８の深さは例えば９０μｍである。溝形成は、例えばエッチングにより行う。エッチング液としては、フッ酸、硝酸及び酢酸の混合液（例えば、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：４：１。）を用いる。
（３）不純物供給工程
不純物供給工程は、少なくとも溝１８の底面にｎ型の不純物２０を含む液体を塗布する工程である（図２（ｃ）参照。）。
ｎ型の不純物２０を含む液体としては、例えばリン化合物（例えば、ピロリン酸。）を有機溶媒（例えば、エタノール。）に溶解させた液体などを好ましく用いることができる。塗布の方法としては、ディッピング法、スピナー法、スプレー法などの公知の方法を用いることができる。
不純物供給工程は、少なくとも溝１８の底面にｎ型の不純物２０を含む液体を塗布する工程である（図２（ｃ）参照。）。
ｎ型の不純物２０を含む液体としては、例えばリン化合物（例えば、ピロリン酸。）を有機溶媒（例えば、エタノール。）に溶解させた液体などを好ましく用いることができる。塗布の方法としては、ディッピング法、スピナー法、スプレー法などの公知の方法を用いることができる。
溝１８の底面に供給するｎ型の不純物２０の量は、溝１８の底面に形成するチャネルストッパ２２における不純物濃度が最適な濃度（例えば、１×１０19ｃｍ-3。）となるように調整する。
（４）チャネルストッパ形成工程
チャネルストッパ形成工程は、溝１８の底面にレーザ光を照射することでｎ型の不純物２０を第１半導体層１０の内部に拡散させてチャネルストッパ２２を形成する工程である（図３（ａ）参照。）。
チャネルストッパ形成工程は、溝１８の底面にレーザ光を照射することでｎ型の不純物２０を第１半導体層１０の内部に拡散させてチャネルストッパ２２を形成する工程である（図３（ａ）参照。）。
レーザ光としては、可視光レーザ（例えば、波長５３２ｎｍのグリーンレーザ。）を用いる。例えば３０ＫＨｚでパルス発振させ、３００ｍｍ／秒の速度で、溝１８に沿ってｘ方向及びｙ方向に沿って走査する。
この工程においては、チャネルストッパ２２として、溝１８に沿って延在する２本のチャネルストッパ２２，２２を形成する（図４（ａ）参照。）。２本のチャネルストッパ２２は互いに６０μｍだけ離隔して形成されている。
（５）エッチング工程
エッチング工程は、残存するｎ型の不純物２０を除去する工程である（図３（ｂ）参照。）
エッチング工程は、残存するｎ型の不純物２０を除去する工程である（図３（ｂ）参照。）
エッチング液としては、フッ酸、硝酸及び水の混合液（例えば、ＨＦ：ＨＮＯ3：Ｈ2Ｏ＝３：２：６０。）を用いる。
（６）パッシベーション層形成工程
パッシベーション層形成工程は、溝１８の内部にパッシベーション層２８を形成する工程である（図３（ｃ）参照。）。この工程は、スクリーン印刷法を用いてガラス材料を印刷し、焼成することにより行う。
パッシベーション層形成工程は、溝１８の内部にパッシベーション層２８を形成する工程である（図３（ｃ）参照。）。この工程は、スクリーン印刷法を用いてガラス材料を印刷し、焼成することにより行う。
（７）電極形成工程
電極形成工程は、第２半導体層１２の第１主面側及び第３半導体層１４の第２主面側にそれぞれ電極３０及び電極３２を形成する工程である（図示せず。）。なお、図３（ｃ）に示される酸化膜１６は、電極形成工程の前にエッチングにより除去しておく。
電極形成工程は、第２半導体層１２の第１主面側及び第３半導体層１４の第２主面側にそれぞれ電極３０及び電極３２を形成する工程である（図示せず。）。なお、図３（ｃ）に示される酸化膜１６は、電極形成工程の前にエッチングにより除去しておく。
（８）半導体基体分断工程
半導体基体分断工程は、ダイシングソーを用いて、図４（ａ）に示すダイシングラインＤＬに沿ってダイシングすることにより行う。ダイシングは、２本のチャネルストッパ２２，２２の間で行う。
半導体基体分断工程は、ダイシングソーを用いて、図４（ａ）に示すダイシングラインＤＬに沿ってダイシングすることにより行う。ダイシングは、２本のチャネルストッパ２２，２２の間で行う。
上記のような工程を含む、実施形態１に係る半導体装置の製造方法によれば、溝１８の底面にチャネルストッパ２２を形成することとしているため、溝の底面にチャネルストッパを設けたメサ型の半導体装置１００を製造することが可能となる。
また、実施形態１に係る半導体装置の製造方法によれば、予めｎ型の不純物２０を供給しておいた状態の溝１８の底面にレーザ光を照射することでｎ型の不純物２０を第１半導体層１０の内部に拡散させてチャネルストッパ２２を形成することとしているため、レーザ光を走査することでチャネルストッパ２２を形成することが可能となり、チャネルストッパを形成するためのマスク形成工程が不要となる。
また、実施形態１に係る半導体装置の製造方法によれば、溝１８を形成した後にチャネルストッパ２２を形成することとしているため、溝１８を形成する際に精密なエッチング技術を必要としなくなる。
その結果、実施形態１に係る半導体装置の製造方法は、溝の底面にチャネルストッパを設けたメサ型の半導体装置を製造する半導体装置の製造方法であって、チャネルストッパを形成するためのマスク形成工程を必要とせず、かつ、溝を形成する際に精密なエッチング技術を必要としない半導体装置の製造方法となる。
また、実施形態１に係る半導体装置の製造方法においては、レーザ光としては、可視光レーザを用いているため、第１半導体層１０を加熱する際の制御が容易となり、第１半導体層１０そのものを蒸発させることとなく、ｎ型の不純物２０を第１半導体層１０の内部に拡散させてチャネルストッパ２２を形成することができる。
また、実施形態１に係る半導体装置の製造方法においては、チャネルストッパ形成工程とパッシベーション層形成工程との間に、残存するｎ型の不純物２０を除去するエッチング工程をさらに含むこととしているため、溝１８の内面を清浄化することが可能となり、メサ型の半導体装置をさらに高耐圧化するとともに高信頼性化することが可能となる。
また、実施形態１に係る半導体装置の製造方法においては、不純物供給工程は、少なくとも溝１８の底面にｎ型の不純物２０を含む液体を塗布する工程であるため、溝１８の底面に適量のｎ型の不純物２０を供給することが可能となる。
また、実施形態１に係る半導体装置の製造方法において、チャネルストッパ形成工程においては、チャネルストッパとして、溝１８に沿って延在する２本のチャネルストッパ２２，２２を形成することとしているため、後の半導体基体分断工程で２本のチャネルストッパ２２，２２の間を分断することとすれば、チャネルストッパ２２と第１半導体層１０とが接合された部分を分断することがなくなるため、チップのカケやワレの発生をさらに抑制することが可能となり、高信頼性の半導体装置を製造することが可能となる。
また、実施形態１に係る半導体装置の製造方法においては、６０μｍだけ離隔して２本のチャネルストッパ２２，２２を形成することとしているため、後の半導体基体分断工程で２本のチャネルストッパ２２，２２の間を容易に分断することができる。
実施形態１に係る半導体装置の製造方法においては、パッシベーション層形成工程の後に、溝１８に沿って延在する２本のチャネルストッパ２２，２２の間で半導体基体を分断する半導体基体分断工程をさらに含むため、高耐圧、高信頼性のメサ型の半導体装置を製造することが可能となる。
[実施形態２]
実施形態２に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を含むが、不純物供給工程が実施形態１に係る半導体装置の製造方法の場合とは異なっている。すなわち、実施形態２に係る半導体装置の製造方法においては、不純物供給工程は少なくとも溝の底面にｎ型の不純物を含むガスを供給する工程である。
実施形態２に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を含むが、不純物供給工程が実施形態１に係る半導体装置の製造方法の場合とは異なっている。すなわち、実施形態２に係る半導体装置の製造方法においては、不純物供給工程は少なくとも溝の底面にｎ型の不純物を含むガスを供給する工程である。
このように、実施形態２に係る半導体装置の製造方法は、不純物供給工程が実施形態１に係る半導体装置の製造方法の場合とは異なるが、このような方法とすることによっても、実施形態１に係る半導体装置の製造方法の場合と同様に、溝の底面にｎ型の不純物を供給することが可能となる。このため、実施形態２に係る半導体装置の製造方法も、実施形態１に係る半導体装置の製造方法の場合と同様に、溝の底面にチャネルストッパを設けたメサ型の半導体装置を製造する半導体装置の製造方法であって、チャネルストッパを形成するためのマスク形成工程を必要とせず、かつ、溝を形成する際に精密なエッチング技術を必要としない半導体装置の製造方法となる。
なお、実施形態２に係る半導体装置の製造方法においては、ｎ型の不純物を含むガスとしては、例えばホスフィンと不活性ガスとの混合ガスなどを好ましく用いることができる。供給の方法としては、半導体ウェハを当該ガスの雰囲気に曝す方法などを用いることができる。
なお、実施形態２に係る半導体装置の製造方法は、これ以外の点では実施形態１に係る半導体装置の製造方法の場合と同様の工程を有するため、実施形態１に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。
[実施形態３]
図５は、実施形態３における半導体基体分断工程を説明するために示す図である。図５においては、図４（ａ）の場合と同様に、分断する前の半導体装置１０４ａの平面図を示している。
図５は、実施形態３における半導体基体分断工程を説明するために示す図である。図５においては、図４（ａ）の場合と同様に、分断する前の半導体装置１０４ａの平面図を示している。
実施形態３に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を含むが、チャネルストッパの平面形状が実施形態１に係る半導体装置の製造方法の場合とは異なっている。すなわち、実施形態３に係る半導体装置の製造方法においては、図５に示すように、チャネルストッパ２２は、素子形成領域３４とダイシングラインＤＬとの間に、素子形成領域３４を囲むように形成されている。
このように、実施形態３に係る半導体装置の製造方法は、チャネルストッパの平面形状が実施形態１に係る半導体装置の製造方法の場合とは異なっているが、実施形態１に係る半導体装置の製造方法の場合と同様に、溝１８の底面にレーザ光を照射することでｎ型の不純物２０を第１半導体層１０の内部に拡散させてチャネルストッパ２２を形成することとしているため、実施形態１に係る半導体装置の製造方法の場合と同様に、溝の底面にチャネルストッパを設けたメサ型の半導体装置を製造する半導体装置の製造方法であって、チャネルストッパを形成するためのマスク形成工程を必要とせず、かつ、溝を形成する際に精密なエッチング技術を必要としない半導体装置の製造方法となる。
なお、実施形態３に係る半導体装置の製造方法は、これ以外の点では実施形態１に係る半導体装置の製造方法の場合と同様の工程を有するため、実施形態１に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。
以上、本発明の半導体装置の製造方法を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
(１)上記各実施形態においては、第１導電型をｎ型とし、第２導電型をｐ型として説明したが、本発明はこれに限定されるものではなく、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。
(２)上記各実施形態においては、レーザとして、グレーンレーザを用いているが、本発明はこれに限定されるものではない。レーザとしては、グリーンレーザ以外の可視光レーザや近赤外光レーザ（例えば、Ｎｄ-ＹＡＧレーザ。）をも好ましく用いることができる。
（３）上記実施形態１においては、ｎ型の不純物を含有する液体として、ピロリン酸を有機溶媒に溶解させた液体を用いたが、本発明はこれに限定されるものではない。例えば、ピロリン酸以外のリン化合物や砒素化合物を各種の有機溶媒に溶解させた液体を用いることもできる。
（４）上記各実施形態においては、メサ型の半導体装置としてｐｎダイオードを例によって本発明を説明したが、本発明はこれに限定されるものではない。例えば、ｐｎダイオード以外のダイオード（例えば、ｐｉｎダイオード、ショットキダイオードなど。）、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴなど。）、サイリスタ、トライアックその他の電力用半導体装置に本発明を適用することができる。
１０…第１半導体層、１２…第２半導体層、１４…第３半導体層、１６…酸化膜、１８…溝、２０…ｎ型の不純物、２２…チャネルストッパ、２４…非晶質領域、２６…単結晶領域、２８…パッシベーション層、３０，３２…電極、３４…素子形成領域、１００…半導体装置（チップ化された後）、１００ａ，１０４ａ…半導体装置（チップ化される前）、８０１…ｎ型半導体層（コレクタ領域）、８０１ａ…ｎ+型半導体層、８０１ｂ…ｎ-型半導体層、８０２…ｐ型エピタキシャル層（ベース領域）、８０３…エミッタ領域、８０５…絶縁膜、８０５ａ…パッシベーション膜、８０６…チャネルストッパ、８０７…コレクタ電極、８０８…ベース電極、８０９…エミッタ電極、８１０…ｐｎ接合、８１１…溝、８１２…空乏層、８１３…酸化膜、８１３ａ…開口部、９１１…ｎ型半導体層、９１２，９２５…ｎ+型拡散層、９１３…ｐ+型拡散層、９１４，９１５…電極、９１６…溝、９１７…パッシベーション膜、９１８…チャネルストッパ、９２６，９２８…酸化膜、ＤＬ…ダイシングライン
Claims (6)
- 第１導電型の第１半導体層と、前記第１半導体層の第１主面側に配置され前記第１導電型とは反対の導電型の第２導電型の第２半導体層とを備え、前記第１半導体層と前記第２半導体層との接合部でｐｎ接合が形成された半導体基体を準備する半導体基体準備工程と、
前記半導体基体における前記第１主面側から前記ｐｎ接合を越える深さの溝を形成する溝形成工程と、
少なくとも前記溝の底面に第１導電型の不純物を供給する不純物供給工程と、
前記溝の底面にレーザ光を照射することで前記第１導電型の不純物を前記第１半導体層の内部に拡散させてチャネルストッパを形成するチャネルストッパ形成工程と、
前記溝の内部にパッシベーション層を形成するパッシベーション層形成工程とを含むことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記不純物供給工程は、少なくとも前記溝の底面に第１導電型の不純物を含む液体を塗布する工程であることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記不純物供給工程は、少なくとも前記溝の底面に第１導電型の不純物を含むガスを供給する工程であることを特徴とする半導体装置の製造方法。 - 請求項１〜３のいずれかに記載の半導体装置の製造方法において、
前記チャネルストッパ形成工程においては、前記チャネルストッパとして、前記溝に沿って延在する２本のチャネルストッパを形成することを特徴とする半導体装置の製造方法。 - 請求項４に記載の半導体装置の製造方法において、
前記パッシベーション層形成工程の後に、
前記溝に沿って延在する２本のチャネルストッパの間で前記半導体基体を分断する半導体基体分断工程をさらに含むことを特徴とする半導体装置の製造方法。 - 請求項１〜３のいずれかに記載の半導体装置の製造方法において、
前記チャネルストッパ形成工程においては、前記チャネルストッパとして、前記半導体装置における素子形成領域とダイシングラインとの間で前記素子形成領域を囲むようなチャネルストッパを形成することを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006140626A JP4901300B2 (ja) | 2006-05-19 | 2006-05-19 | 半導体装置の製造方法 |
| CN2006101503198A CN101075560B (zh) | 2006-05-19 | 2006-10-26 | 半导体装置的制造方法 |
| KR1020060118666A KR100962832B1 (ko) | 2006-05-19 | 2006-11-29 | 반도체 장치의 제조 방법 |
| TW095148037A TWI331367B (en) | 2006-05-19 | 2006-12-20 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006140626A JP4901300B2 (ja) | 2006-05-19 | 2006-05-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007311655A true JP2007311655A (ja) | 2007-11-29 |
| JP4901300B2 JP4901300B2 (ja) | 2012-03-21 |
Family
ID=38844219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006140626A Active JP4901300B2 (ja) | 2006-05-19 | 2006-05-19 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4901300B2 (ja) |
| KR (1) | KR100962832B1 (ja) |
| CN (1) | CN101075560B (ja) |
| TW (1) | TWI331367B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118585A (ja) * | 2008-11-14 | 2010-05-27 | Shindengen Electric Mfg Co Ltd | メサ型ツェナーダイオード及びその製造方法 |
| US8227901B2 (en) | 2008-06-12 | 2012-07-24 | Sanyo Semiconductor Co., Ltd. | Mesa type semiconductor device and manufacturing method thereof |
| US8319317B2 (en) | 2008-06-12 | 2012-11-27 | Sanyo Semiconductor Co., Ltd. | Mesa type semiconductor device and manufacturing method thereof |
| JP2015179712A (ja) * | 2014-03-19 | 2015-10-08 | 新電元工業株式会社 | メサ型半導体装置の製造方法及びメサ型半導体装置 |
| JP6251846B1 (ja) * | 2016-11-25 | 2017-12-20 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP6295378B1 (ja) * | 2016-11-25 | 2018-03-14 | 新電元工業株式会社 | 半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5818972B2 (ja) * | 2012-03-30 | 2015-11-18 | 帝人株式会社 | 半導体積層体及びその製造方法、半導体デバイスの製造方法、半導体デバイス、ドーパント組成物、ドーパント注入層、並びにドープ層の形成方法 |
| CN112133743A (zh) * | 2020-11-25 | 2020-12-25 | 浙江里阳半导体有限公司 | 可控硅结构及其制造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5119313B1 (ja) * | 1970-04-27 | 1976-06-16 | ||
| JPS57128944A (en) * | 1981-02-03 | 1982-08-10 | Nec Corp | Maufacture of semiconductor device |
| JPS6243167A (ja) * | 1985-08-21 | 1987-02-25 | Toshiba Corp | メサ型半導体装置 |
| JPS62128180A (ja) * | 1985-11-29 | 1987-06-10 | Toshiba Corp | メサ型半導体装置の製造方法 |
| JPS63313859A (ja) * | 1987-06-16 | 1988-12-21 | Toshiba Corp | メサ型半導体装置及びその製造方法 |
| JPH0222869A (ja) * | 1988-05-06 | 1990-01-25 | General Electric Co (Ge) | 対称阻止高降伏電圧半導体デバイスとその製造方法 |
| JPH0689936A (ja) * | 1992-09-09 | 1994-03-29 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPH098274A (ja) * | 1995-06-26 | 1997-01-10 | Rohm Co Ltd | 半導体装置およびその製法 |
| JP2006306030A (ja) * | 2005-03-28 | 2006-11-09 | Sumitomo Chemical Co Ltd | 成形体 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224433A (ja) | 1985-03-29 | 1986-10-06 | Sony Corp | 不純物領域の形成方法 |
| TW299897U (en) * | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
-
2006
- 2006-05-19 JP JP2006140626A patent/JP4901300B2/ja active Active
- 2006-10-26 CN CN2006101503198A patent/CN101075560B/zh active Active
- 2006-11-29 KR KR1020060118666A patent/KR100962832B1/ko active IP Right Grant
- 2006-12-20 TW TW095148037A patent/TWI331367B/zh active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5119313B1 (ja) * | 1970-04-27 | 1976-06-16 | ||
| JPS57128944A (en) * | 1981-02-03 | 1982-08-10 | Nec Corp | Maufacture of semiconductor device |
| JPS6243167A (ja) * | 1985-08-21 | 1987-02-25 | Toshiba Corp | メサ型半導体装置 |
| JPS62128180A (ja) * | 1985-11-29 | 1987-06-10 | Toshiba Corp | メサ型半導体装置の製造方法 |
| JPS63313859A (ja) * | 1987-06-16 | 1988-12-21 | Toshiba Corp | メサ型半導体装置及びその製造方法 |
| JPH0222869A (ja) * | 1988-05-06 | 1990-01-25 | General Electric Co (Ge) | 対称阻止高降伏電圧半導体デバイスとその製造方法 |
| JPH0689936A (ja) * | 1992-09-09 | 1994-03-29 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPH098274A (ja) * | 1995-06-26 | 1997-01-10 | Rohm Co Ltd | 半導体装置およびその製法 |
| JP2006306030A (ja) * | 2005-03-28 | 2006-11-09 | Sumitomo Chemical Co Ltd | 成形体 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8227901B2 (en) | 2008-06-12 | 2012-07-24 | Sanyo Semiconductor Co., Ltd. | Mesa type semiconductor device and manufacturing method thereof |
| US8319317B2 (en) | 2008-06-12 | 2012-11-27 | Sanyo Semiconductor Co., Ltd. | Mesa type semiconductor device and manufacturing method thereof |
| JP2010118585A (ja) * | 2008-11-14 | 2010-05-27 | Shindengen Electric Mfg Co Ltd | メサ型ツェナーダイオード及びその製造方法 |
| JP2015179712A (ja) * | 2014-03-19 | 2015-10-08 | 新電元工業株式会社 | メサ型半導体装置の製造方法及びメサ型半導体装置 |
| JP6251846B1 (ja) * | 2016-11-25 | 2017-12-20 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP6295378B1 (ja) * | 2016-11-25 | 2018-03-14 | 新電元工業株式会社 | 半導体装置の製造方法 |
| WO2018096642A1 (ja) | 2016-11-25 | 2018-05-31 | 新電元工業株式会社 | 半導体装置の製造方法及び半導体装置 |
| WO2018096643A1 (ja) * | 2016-11-25 | 2018-05-31 | 新電元工業株式会社 | 半導体装置の製造方法及び半導体装置 |
| US10707302B2 (en) | 2016-11-25 | 2020-07-07 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101075560B (zh) | 2011-05-11 |
| KR20070111950A (ko) | 2007-11-22 |
| CN101075560A (zh) | 2007-11-21 |
| TW200744133A (en) | 2007-12-01 |
| KR100962832B1 (ko) | 2010-06-09 |
| JP4901300B2 (ja) | 2012-03-21 |
| TWI331367B (en) | 2010-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4901300B2 (ja) | 半導体装置の製造方法 | |
| JP5327219B2 (ja) | 半導体装置の製造方法 | |
| JPH07120646B2 (ja) | メサ型半導体ペレットの製造方法 | |
| WO2012124190A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP6295378B1 (ja) | 半導体装置の製造方法 | |
| US8692350B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2010212316A (ja) | メサ型半導体装置の製造方法及びメサ型半導体装置 | |
| US8853009B2 (en) | Method for manufacturing reverse-blocking semiconductor element | |
| JP5751128B2 (ja) | 半導体装置の製造方法 | |
| JP2010129820A (ja) | 半導体装置 | |
| JP5350757B2 (ja) | メサ型ツェナーダイオード及びその製造方法 | |
| JP2005175174A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
| JP5197098B2 (ja) | Ｉｇｂｔの製造方法 | |
| JP2006210411A (ja) | 半導体装置の製造方法 | |
| JP2009206285A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP6254765B2 (ja) | メサ型半導体素子及びその製造方法 | |
| JPH10242049A (ja) | 半導体装置及びその製造方法 | |
| JP2014078659A (ja) | 半導体装置の製造方法 | |
| JP2009054718A (ja) | 半導体装置の製造方法 | |
| JP6251846B1 (ja) | 半導体装置の製造方法 | |
| JP6215099B2 (ja) | メサ型半導体装置の製造方法及びメサ型半導体装置 | |
| JPH06120338A (ja) | 半導体装置の製造方法 | |
| JP2007235049A (ja) | 半導体装置の製造方法 | |
| JP2014143435A (ja) | 半導体装置 | |
| UA56001A (uk) | Спосіб локальної дифузії алюмінію |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4901300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |