JP5350757B2 - メサ型ツェナーダイオード及びその製造方法 - Google Patents

メサ型ツェナーダイオード及びその製造方法 Download PDF

Info

Publication number
JP5350757B2
JP5350757B2 JP2008291875A JP2008291875A JP5350757B2 JP 5350757 B2 JP5350757 B2 JP 5350757B2 JP 2008291875 A JP2008291875 A JP 2008291875A JP 2008291875 A JP2008291875 A JP 2008291875A JP 5350757 B2 JP5350757 B2 JP 5350757B2
Authority
JP
Japan
Prior art keywords
mesa
zener diode
type
semiconductor layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008291875A
Other languages
English (en)
Other versions
JP2010118585A (ja
Inventor
淳 小笠原
一彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2008291875A priority Critical patent/JP5350757B2/ja
Publication of JP2010118585A publication Critical patent/JP2010118585A/ja
Application granted granted Critical
Publication of JP5350757B2 publication Critical patent/JP5350757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、メサ型ツェナーダイオード及びその製造方法に関する。
メサ型ダイオードは、高耐圧のダイオードとして知られており、半導体ウェハを溝の部分で分断して製造する。このようなメサ型ダイオードとして、チャネルストッパを備えるメサ型ダイオードが知られている(例えば、特許文献1及び2参照。)。
図13は、このような構造を有する従来のメサ型ダイオード902の断面図である。
従来のメサ型ダイオード902は、図13に示すように、n型の第3半導体層914と、第3半導体層914の第1主面側に配置されたn型の第1半導体層(エピタキシャル層)910と、第1半導体層910の第1主面側に配置されたp型の第2半導体層912とを備え、第1半導体層910と第2半導体層912との接合部でpn接合が形成され、第2半導体層912における第1主面側からpn接合を越える深さの溝918を形成することにより第2半導体層912がメサ状に分離されている。そして、従来のメサ型ダイオード902においては、溝の内面における所定領域に、n型のチャネルストッパ922が形成されている。
このため、従来のメサ型ダイオード902によれば、メサ型ダイオード902における溝の内面における所定領域にn型のチャネルストッパ922が形成された構造を有するため、pn接合の空乏層が高電圧で広がった場合でも当該空乏層はチャネルストッパで終端してチップ分断面に露出することがなくなる。その結果、従来のメサ型ダイオード902は高耐圧のダイオードとなる。
ところで、メサ型ダイオードの一種であるメサ型ツェナーダイオードは、基準電圧を発生する用途、電圧を安定させる用途などに用いられるため、ツェナー電圧VBRを比較的狭い一定の範囲(例えば、10V〜11V、11V〜12V、12V〜13V、・・・、29V〜30Vなど。)に収めることが必要となる。このようなことから、従来は、ウェハの比抵抗を細分化するとともに、拡散炉へのウェハ投入枚数を少なくして熱処理温度のばらつきを低減するなどにより、ツェナー電圧VBRを比較的狭い一定の範囲に収めるようにしている。
特開昭63−313859号公報 (第5図) 特開平9−8274号公報 (図2)
しかしながら、このような方法では、ツェナー電圧を比較的狭い一定の範囲に収めるためには、生産バッチを小さくすることが必要となるため、生産性が低くなるという問題がある。
そこで、本発明は、このような問題を解決するためになされたもので、ツェナー電圧VBRを比較的狭い一定の範囲に収めるために生産バッチを小さくする必要がなく、生産性を高くすることが可能なメサ型ツェナーダイオード及びその製造方法を提供することを目的とする。
本発明のメサ型ツェナーダイオードは、第1導電型の第1半導体層と、前記第1半導体層における第1主面側に配置され前記第1導電型とは反対の導電型の第2導電型の第2半導体層とを備え、前記第1半導体層と前記第2半導体層との接合部にpn接合が形成され、前記第2半導体層における前記第1主面側から前記pn接合を越える深さの溝を形成することにより前記第2半導体層がメサ状に分離され、前記溝の内面における所定領域に、高濃度の第1導電型不純物を含有するチャネルストッパが形成されたメサ型ツェナーダイオードであって、前記溝の内面における前記チャネルストッパと前記pn接合との間の所定領域に、高濃度の第1導電型不純物を含有するツェナー電圧調整用拡散層が形成されていることを特徴とする。
このため、本発明のメサ型ツェナーダイオードによれば、溝の内面におけるチャネルストッパとpn接合との間の所定領域に、高濃度の第1導電型不純物を含有するツェナー電圧調整用拡散層が形成されているため、当該ツェナー電圧調整用拡散層の形成位置を適宜設定することにより、ツェナー電圧VBRを所望の値に設定することが可能となる。その結果、本発明のメサ型ツェナーダイオードによれば、ツェナー電圧VBRを比較的狭い一定の範囲に収めるために生産バッチを小さくする必要がなくなり、生産性を高くすることが可能となる。
また、本発明のメサ型ツェナーダイオードによれば、当該ツェナー電圧調整用拡散層の形成位置を適宜設定して、逆バイアス時における空乏層の広がりを所望の値に設定することで、ツェナー電圧VBRを所望の値に設定することが可能となるため、所望のツェナー電圧VBRを有するメサ型ツェナーダイオードを容易に作り分けることが可能となる。
なお、この明細書において、第1主面とは、溝を形成する側の面をいう。また、第2主面とは、第1主面とは反対側の面をいう。
本発明のメサ型ツェナーダイオードの製造方法は、本発明のメサ型ツェナーダイオードを製造するためのメサ型ツェナーダイオードの製造方法であって、第1導電型の第1半導体層と、前記第1半導体層における第1主面側に配置され前記第1導電型とは反対の導電型の第2導電型の第2半導体層とを備え、前記第1半導体層と前記第2半導体層との接合部にpn接合が形成された半導体基体を準備する半導体基体準備工程と、前記半導体基体における前記第1主面側から前記pn接合を越える深さの溝を形成する溝形成工程と、少なくとも前記溝の内面に第1導電型の不純物を供給する不純物供給工程と、前記溝の内面における所定領域にレーザ光を照射することで前記第1導電型の不純物を前記第1半導体層の内部に拡散させて、前記チャネルストッパ及び前記ツェナー電圧調整用拡散層を形成するレーザ光照射工程と、前記溝の内部にパッシベーション層を形成するパッシベーション層形成工程とをこの順序で含むことを特徴とする。
このため、本発明のメサ型ツェナーダイオードの製造方法によれば、予め第1導電型の不純物を供給しておいた状態の溝の内面の所定領域にレーザ光を照射することにより、比較的簡単な工程で本発明のメサ型ツェナーダイオードを製造することが可能となる。なお、ツェナー電圧調整用拡散層は、溝の内面における平坦部分から傾斜部分にわたる広い範囲のなかのいずれかの領域から適宜選択して形成されるため(後述する図3(a)〜図3(c)参照。)、このようなツェナー電圧調整用拡散層をマスクプロセスで形成するのは極めて困難であると考えられる。
本発明のメサ型ツェナーダイオードの製造方法においては、レーザとしては、可視光レーザ(例えば、グリーンレーザ。)や近赤外光レーザ(例えば、Nd−YAGレーザ。)を用いることが可能であるが、可視光レーザを用いることが特に好ましい。
可視光レーザはSi、SiCなどからなる半導体基体に対する光透過率が低く光吸収率が高いため、上記のような方法とすることにより、第1半導体層を加熱する際の制御が容易となり、第1半導体層そのものを蒸発させることとなく、第1導電型の不純物を第1半導体層の内部に拡散させてチャネルストッパ及びツェナー電圧調整用拡散層を形成することができる。
照射するレーザ光のパワー、ビーム径、絞り角、照射方法(パルス又は連続)などのレーザ照射条件は、第1半導体層そのものを蒸発させることなく、第1導電型の不純物を第1半導体層の内部に拡散させてチャネルストッパ及びツェナー電圧調整用拡散層を形成することが可能となるように適宜設定する。
本発明のメサ型ツェナーダイオードの製造方法においては、レーザ光照射工程とパッシベーション層形成工程との間に、溝の内面に残存する第1導電型の不純物を除去するエッチング工程をさらに含むことが好ましい。
このような方法とすることにより、溝の内面を清浄化することが可能となり、メサ型ツェナーダイオードをさらに高耐圧化するとともに高い信頼性のものとすることが可能となる。
エッチング液としては、フッ酸、硝酸及び水の混合液(例えば、HF:HNO3:H2O=3:2:60。)を好ましく用いることができる。
溝の内面に供給する第1導電型の不純物の量は、溝の内面に形成するチャネルストッパ及びツェナー電圧調整用拡散層における表面不純物濃度が最適な濃度(例えば、1×1019cm−3。)となるように調整する。
チャネルストッパにおける第1導電型の不純物の表面不純物濃度や拡散プロファイルなどは、pn接合の空乏層が高電圧で広がった場合でも当該空乏層がチャネルストッパで終端してチップ分断面に露出することがないように調整する。
ツェナー電圧調整用拡散層を形成する領域、ツェナー電圧調整用拡散層における第1導電型の不純物の表面不純物濃度や拡散プロファイルなどは、所定の逆バイアス電圧が印加されたときに、pn接合の空乏層がツェナー電圧調整用拡散層で終端するように調整する。例えば、ツェナー電圧VBRを20Vとしたいときには、20V又はそれ以上の逆バイアス電圧が印加されたときに、pn接合の空乏層がツェナー電圧調整用拡散層で終端するように調整し、ツェナー電圧VBRを21Vとしたいときには、21V又はそれ以上の逆バイアス電圧が印加されたときに、pn接合の空乏層がツェナー電圧調整用拡散層で終端するように調整する。
本発明のメサ型ツェナーダイオードの製造方法においては、半導体基体として、第1半導体層の第2主面側に、第1半導体層よりも高濃度の第1導電型不純物を含有する第3半導体層をさらに備える半導体基体を用いることもできる。
本発明のメサ型ツェナーダイオードの製造方法においては、前記パッシベーション層形成工程の後に、ウェハにおける所定の第1方向に平行な複数の第1ダイシングラインと、前記第1ダイシングラインに直交する第2方向に平行な第2ダイシングラインとに沿って前記半導体基体をダイシングすることにより、前記半導体基体を複数のメサ型ツェナーダイオードに分断する分断工程をさらに含み、前記レーザ光照射工程においては、前記ツェナー電圧調整用拡散層として、前記1ダイシングライン及び前記第2ダイシングラインのうち少なくともいずれかのダイシングラインに沿って前記ツェナー電圧調整用拡散層を形成することが好ましい。
このような方法とすることにより、レーザ光を第1ダイシングライン又は第2ダイシングラインに沿って走査するだけでツェナー電圧調整用拡散層を形成することが可能となるため、比較的簡単な方法で本発明のメサ型ツェナーダイオードを製造することが可能となる。
本発明のメサ型ツェナーダイオードの製造方法において、前記レーザ光照射工程においては、ライン状に前記ツェナー電圧調整用拡散層を形成することとしてもよいし、ドット状に前記ツェナー電圧調整用拡散層を形成することとしてもよい。
いずれの場合にも、レーザ光を第1ダイシングライン又は第2ダイシングラインに沿って走査するだけで本発明のツェナー電圧調整用拡散層を形成することが可能となる。
この場合、ツェナー電圧調整用拡散層(ライン状の場合)の幅は、例えば5μm〜100μmとし、ツェナー電圧調整用拡散層(ドット状の場合)の直径は、例えば5μm〜100μmとすることが好ましい。
本発明のメサ型ツェナーダイオードの製造方法において、前記レーザ光照射工程においては、前記チャネルストッパとして、前記1ダイシングライン及び前記第2ダイシングラインのうち両方のダイシングラインに沿って、かつ、各ダイシングラインの両側にチャネルストッパを形成することが好ましい。
ところで、一般に、硬さの異なる媒質が接合された部分をダイシングにより分断するとチップのカケやワレが発生し易くなることが知られている。従って、チャネルストッパと第1半導体層とが接合された部分でダイシングにより分断すると、チャネルストッパの硬さと第1半導体層の硬さが異なるため、チップのカケやワレが発生し易くなることが予想される。
これに対して、上記のような方法とすることにより、後の半導体基体分断工程で2本のチャネルストッパの間を分断することとすれば、チャネルストッパと第1半導体層とが接合された部分を分断することがなくなるため、チップのカケやワレの発生を抑制することが可能となり、高信頼性のメサ型ツェナーダイオードを製造することが可能となる。
本発明の半導体装置の製造方法においては、30μm以上離隔して2本のチャネルストッパを形成することが好ましい。
このような方法とすることにより、後の半導体基体分断工程で2本のチャネルストッパの間を容易に分断することができる。
本発明のメサ型ツェナーダイオードの製造方法において、前記レーザ光照射工程においては、前記チャネルストッパとして、前記メサ型ツェナーダイオードにおける素子形成領域を囲むようにチャネルストッパを形成することが好ましい。
このような方法とすることによっても、チャネルストッパと第1半導体層とが接合された部分を分断することがなくなるため、チップのカケやワレの発生を抑制することが可能となり、高信頼性の半導体装置を製造することが可能となる。
本発明の半導体装置の製造方法においては、チャネルストッパを、ダイシングラインから15μm以上離隔して配置することが好ましい。
このような方法とすることにより、チップ端面にチャネルストッパが露出するという事態の発生を防止することが可能となる。
これらの場合、チャネルストッパの幅は、例えば10μm〜200μmとすることが好ましい。
本発明のメサ型ツェナーダイオードの製造方法においては、前記不純物供給工程は、少なくとも前記溝の内面に第1導電型の不純物を含む液体を塗布する工程を含むことが好ましい。
このような方法とすることにより、溝の内面に適量の第1導電型の不純物を供給することが可能となる。
第1導電型の不純物を含む液体としては、第1導電型がn型である場合には、例えばリン化合物(例えば、ピロリン酸。)を有機溶媒(例えば、エタノール。)に溶解させた液体などを好ましく用いることができ、第1導電型がp型である場合には、例えばボロン化合物(例えば、ホウ酸。)を水又は有機溶媒(例えば、エタノール。)に溶解させた液体などを好ましく用いることができる。塗布の方法としては、ディッピング法、スピナー法、スプレー法などの公知の方法を用いることができる。
本発明のメサ型ツェナーダイオードの製造方法においては、前記不純物供給工程は、少なくとも前記溝の内面に第1導電型の不純物を含むガスを供給する工程を含むことが好ましい。
このような方法とすることによっても、溝の内面に第1導電型の不純物を供給することが可能となる。
第1導電型の不純物を含むガスとしては、第1導電型がn型である場合には、例えばホスフィンと不活性ガスとの混合ガスなどを好ましく用いることができ、第1導電型がp型である場合には、例えばジボラン又はトリエチルボランと不活性ガスとの混合ガスなどを好ましく用いることができる。供給の方法としては、半導体ウェハを当該ガスの雰囲気に曝す方法などを用いることができる。
以下、本発明のメサ型ツェナーダイオード及びその製造方法について、図に示す実施の形態に基づいて説明する。
[実施形態1]
1.実施形態1に係るメサ型ツェナーダイオード2の構成
図1は、実施形態1に係るメサ型ツェナーダイオード2を説明するために示す図である。図1(a)はメサ型ツェナーダイオード2の断面図であり、図1(b)は図1(a)の符号Aで示す部分の拡大図であり、図1(c)は図1(b)の符号Bで示す部分の拡大図である。
図2は、実施形態1に係るメサ型ツェナーダイオード4(分断前)の構造を示す平面図である。
図3は、実施形態1に係るメサ型ツェナーダイオード2の構造を示す要部拡大断面図である。図3(a)は低いツェナー電圧VBRを有する場合における構造を示し、図3(a)は中程度のツェナー電圧VBRを有する場合における構造を示し、図3(a)は高いツェナー電圧VBRを有する場合における構造を示す。
実施形態1に係るメサ型ツェナーダイオード2は、図1に示すように、n型の第1半導体層10(第1導電型の第1半導体層)と、第1半導体層10における第1主面側に配置されるp型の第2半導体層12(第2導電型の第2半導体層)と、第1半導体層10の第2主面側に配置されるn型の第3半導体層14(第1導電型の第3半導体層)とを備え、第1半導体層10と第2半導体層12との接合部にpn接合が形成され、第2半導体層12における第1主面側からpn接合を越える深さの溝18を形成することにより第2半導体層12がメサ状に分離されたメサ型ツェナーダイオードである。
実施形態1に係るメサ型ツェナーダイオード2においては、溝18の内面における所定領域に、n型のチャネルストッパ22が形成され、さらには、溝18の内面におけるチャネルストッパ22とpn接合との間の所定領域に、n型のツェナー電圧調整用拡散層34が形成されている。
チャネルストッパ22は、図2に示すように、第1ダイシングラインDL1及び第2ダイシングラインDL2のうち両方のダイシングラインに沿って、かつ、各ダイシングラインDL1,DL2の両側に形成されている。
ツェナー電圧調整用拡散層34は、図2に示すように、第2ダイシングラインDL2と素子形成領域36との間の領域に、かつ、第2ダイシングラインDL2に沿って形成されている。ツェナー電圧調整用拡散層34は、各メサ型ツェナーダイオード2につき1本形成されている。なお、この明細書で、素子形成領域36とは、メサ型ツェナーダイオードを平面的に見たときpn接合が形成されている領域のことをいう。
溝18の幅は例えば300μmであり、チャネルストッパ22の幅は例えば15μmである。2本のチャネルストッパ22の間隔d(図1(b)参照。)は例えば60μmである。ツェナー電圧調整用拡散層34の幅は例えば15μmである。ツェナー電圧調整用拡散層34と素子形成領域36との距離L(図3参照。)は、作り込もうとするツェナー電圧VBRの大きさにもよるが、例えば10μm〜100μmである。
チャネルストッパ22及びツェナー電圧調整用拡散層34は、予めn型不純物20を供給しておいた状態の溝18の内面にレーザ光を照射することで当該n型不純物20を第1半導体層10の内部に拡散させて形成する(後述する図4(c)参照。)。
チャネルストッパ22は、図1(c)に示すように、高濃度のn型不純物を含有する単結晶領域26と、高濃度のn型不純物を含有する非晶質領域24とからなっている。ツェナー電圧調整用拡散層34も、図示はしないが、チャネルストッパ22と同様の構造を有する。
溝18の内部には、図1(a)及び図1(b)に示すように、パッシベーション層28が形成されている。
なお、図1において、符号30は第2半導体層12の表面に形成された電極を示し、符号32は第3半導体層14の表面に形成された電極を示す。
2.実施形態1に係るメサ型ツェナーダイオードの製造方法
図4及び図5は、実施形態1に係るメサ型ツェナーダイオードの製造方法を説明するために示す図である。図4(a)〜図4(d)及び図5(a)〜図5(d)は各工程図である。
図6は、実施形態1に係るメサ型ツェナーダイオードの製造方法における半導体基体分断工程を説明するために示す図である。図6(a)は分断する前のメサ型ツェナーダイオード4の平面図であり、図6(b)は分断する前のメサ型ツェナーダイオード4の断面図であり、図6(c)は分断した後のメサ型ツェナーダイオード2の断面図である。
実施形態1に係るメサ型ツェナーダイオード2は、以下の工程を含む製造方法(実施形態1に係るメサ型ツェナーダイオードの製造方法)により製造することができる。
1.半導体基体準備工程
まず、n型の第1半導体層10と、第1半導体層10の第1主面側に配置されるp型の第2半導体層12と、第1半導体層10の第2主面側に配置されるn型の第3半導体層14とを備え、第1半導体層10と第2半導体層12との接合部でpn接合が形成された半導体基体を準備する(図4(a)参照。)。
第1半導体層10の不純物濃度は例えば3×1018cm−3であり、第2半導体層12の不純物濃度は例えば2×1019cm−3であり、第3半導体層14の不純物濃度は例えば2×1019cm−3である。また、第1半導体層10の厚さは例えば150μmであり、第2半導体層12の厚さは30μmであり、第3半導体層14の厚さは30μmである。
2.溝形成工程
次に、半導体基体(この場合、第2半導体層12)における第1主面側の表面に、所定パターンの酸化膜16を形成し、その後、半導体基体における第1主面側からpn接合を越える深さの溝18を形成する(図4(b)参照。)。溝18の幅は例えば300μmであり、溝18の深さは例えば90μmである。溝形成は、例えばエッチングにより行う。エッチング液としては、フッ酸、硝酸及び酢酸の混合液(例えば、HF:HNO:CHCOOH=1:4:1。)を用いる。
3.不純物供給工程
次に、少なくとも溝18の内面にn型不純物20を含む液体を塗布する(図4(c)参照。)。
n型不純物20を含む液体としては、例えばリン化合物(例えば、ピロリン酸。)を有機溶媒(例えば、エタノール。)に溶解させた液体などを好ましく用いることができる。塗布の方法としては、ディッピング法、スピナー法、スプレー法などの公知の方法を用いることができる。
溝18の内面に供給するn型不純物20の量は、溝18の内面に形成するチャネルストッパ22及びツェナー電圧調整用拡散層34における不純物濃度が最適な濃度(例えば、1×1019cm−3。)となるように調整する。
4.レーザ光照射工程
次に、溝18の内面における所定領域にレーザ光を照射することでn型不純物20を第1半導体層10の内部に拡散させて、チャネルストッパ22及びツェナー電圧調整用拡散層34を形成する(図4(d)参照。)。
レーザ光としては、可視光レーザ(例えば、波長532nmのグリーンレーザ。)を用いる。例えば30KHzでパルス発振させ、チャネルストッパ22を形成する際には、300mm/秒の速度で、溝18の内面をx方向及びy方向に沿って走査し、ツェナー電圧調整用拡散層34を形成する際には、300mm/秒の速度で、溝18の内面をy方向に沿って間欠的に走査する(図6(a)参照。)。
レーザ光照射工程においては、チャネルストッパ22として、溝18に沿って延在する2本のチャネルストッパ22,22を形成する(図6(a)参照。)。2本のチャネルストッパ22は互いに60μmだけ離隔して形成されている。
レーザ光照射工程においては、半導体基体の第1主面に対して垂直な方向に沿ってレーザ光を照射する。
5.エッチング工程
次に、残存するn型不純物20を除去する(図5(a)参照。)。エッチング工程は、フッ酸、硝酸及び水の混合液(例えば、HF:HNO3:H2O=3:2:60。)からなるエッチング液を用いて行う。
6.パッシベーション層形成工程
次に、溝18の内部にパッシベーション層28を形成する(図5(b)参照。)。パッシベーション層形成工程は、スクリーン印刷法を用いてガラス材料を印刷し、焼成することにより行う。
7.電極形成工程
次に、第2半導体層12の第1主面側の表面に形成されていた酸化膜16をエッチングにより除去した後(図5(c)参照。)、第2半導体層12の第1主面側及び第3半導体層14の第2主面側のそれぞれに、アルミニウム膜及びニッケル膜等の積層膜からなる電極30及びチタン膜、ニッケル膜及び銀膜の積層膜からなる電極32を形成する(図5(d)参照。)。
8.半導体基体分断工程
次に、ダイシングソーを用いて、ウェハにおけるx方向に平行な複数の第1ダイシングラインDL1と、y方向に平行な第2ダイシングラインD2とに沿って半導体基体をダイシングすることにより、半導体基体を複数のメサ型ツェナーダイオード2に分断する(図6参照。)。ダイシングは、2本のチャネルストッパ22,22の間で行う。
3.実施形態1に係るメサ型ツェナーダイオード2の効果
実施形態1に係るメサ型ツェナーダイオード2によれば、溝18の内面におけるチャネルストッパ22とpn接合との間の所定領域に、n型のツェナー電圧調整用拡散層34が形成されているため、当該ツェナー電圧調整用拡散層34の形成位置を適宜設定して、逆バイアス時における空乏層の広がりを所望の値に設定することで、ツェナー電圧VBRを所望の値に設定することが可能となる。その結果、実施形態1に係るメサ型ツェナーダイオード2によれば、ツェナー電圧VBRを比較的狭い一定の範囲に収めるために生産バッチを小さくする必要がなくなり、生産性を高くすることが可能となる。
また、実施形態1に係るメサ型ツェナーダイオード2によれば、当該ツェナー電圧調整用拡散層34の形成位置を適宜設定することにより、ツェナー電圧VBRを所望の値に設定することが可能となるため、所望のツェナー電圧VBRを有するメサ型ツェナーダイオードを容易に作り分けることが可能となる。
4.実施形態1に係るメサ型ツェナーダイオードに製造方法の効果
実施形態1に係るメサ型ツェナーダイオードの製造方法によれば、予めn型不純物を供給しておいた状態の溝18の内面の所定領域にレーザ光を照射することにより、比較的簡単な工程で実施形態1に係るメサ型ツェナーダイオードを製造することが可能となる。
また、実施形態1に係るメサ型ツェナーダイオードの製造方法によれば、レーザ光を第1ダイシングラインDL1及び第2ダイシングラインDL2に沿って走査するだけでチャネルストッパ22及びツェナー電圧調整用拡散層34を形成することが可能となるため、比較的簡単な方法で実施形態1に係るメサ型ツェナーダイオード2を製造することが可能となる。
また、実施形態1に係るメサ型ツェナーダイオードの製造方法によれば、第1ダイシングラインDL1及び第2ダイシングラインDL2のうち両方のダイシングラインに沿って、かつ、各ダイシングラインの両側にチャネルストッパを形成することとしているため、後の半導体基体分断工程でチャネルストッパ22と第1半導体層10とが接合された部分で分断することがなくなるため、チップのカケやワレの発生を抑制することが可能となり、高信頼性のメサ型ツェナーダイオードを製造することが可能となる。
また、実施形態1に係るメサ型ツェナーダイオードの製造方法によれば、不純物供給工程において、溝18の内面にn型不純物を含む液体を塗布することとしているため、溝の内面に適量のn型不純物を供給することが可能となる。
[実施形態2〜4]
図7は、実施形態2に係るメサ型ツェナーダイオード2aの構造を示す平面図である。図8は、実施形態3に係るメサ型ツェナーダイオード2bの構造を示す平面図である。図9は、実施形態4に係るメサ型ツェナーダイオード2cの構造を示す平面図である。
実施形態2〜4に係るメサ型ツェナーダイオード2a,2b,2cは、基本的には実施形態1に係るメサ型ツェナーダイオード2と同様の構成を有するが、ツェナー電圧調整用拡散層34の形成パターンが実施形態1に係るメサ型ツェナーダイオード2の場合とは異なる。すなわち、実施形態2に係るメサ型ツェナーダイオード2aにおいては、図7に示すように、各メサ型ツェナーダイオード2aにつき2本のツェナー電圧調整用拡散層34が形成されており、実施形態3に係るメサ型ツェナーダイオード2bにおいては、図8に示すように、第2ダイシングラインDL2に沿って配列された複数のドットからなるドット状のツェナー電圧調整用拡散層34が形成されており、実施形態4に係るメサ型ツェナーダイオード2cにおいては、図9に示すように、各メサ型ツェナーダイオード2cにつき1個のドットからなるドット状のツェナー電圧調整用拡散層34が形成されている。
このように、実施形態2〜4に係るメサ型ツェナーダイオード2a,2b,2cは、ツェナー電圧調整用拡散層34の形成パターンが実施形態1に係るメサ型ツェナーダイオード2の場合とは異なるが、実施形態1に係るメサ型ツェナーダイオード2の場合と同様に、溝18の内面におけるチャネルストッパ22とpn接合との間の所定領域に、ツェナー電圧調整用拡散層34が形成されているため、当該ツェナー電圧調整用拡散層34の形成位置を適宜設定することにより、ツェナー電圧VBRを所望の値に設定することが可能となる。その結果、ツェナー電圧VBRを比較的狭い一定の範囲に収めるために生産バッチを小さくする必要がなくなり、生産性を高くすることが可能となり、さらには、所望のツェナー電圧VBRを有するメサ型ツェナーダイオードを容易に作り分けることが可能となる。
なお、実施形態2〜4に係るメサ型ツェナーダイオード2a,2b,2cは、ツェナー電圧調整用拡散層34の形成パターン以外の点では実施形態1に係るメサ型ツェナーダイオード2の場合と同様の構成を有するため、実施形態1に係るメサ型ツェナーダイオード2が有する効果のうち該当する効果を有する。
[実施形態5]
図10は、実施形態5に係るメサ型ツェナーダイオード2dの構造を示す平面図である。
実施形態5に係るメサ型ツェナーダイオード2dは、基本的には実施形態1に係るメサ型ツェナーダイオード2と同様の構成を有するが、チャネルストッパ22の形成パターンが実施形態1に係るメサ型ツェナーダイオード2の場合とは異なる。すなわち、実施形態2に係るメサ型ツェナーダイオード2dにおいては、図10に示すように、メサ型ツェナーダイオード2dにおける素子形成領域36を囲むようにチャネルストッパ22が形成されている。
このように、実施形態5に係るメサ型ツェナーダイオード2dは、チャネルストッパ22の形成パターンが実施形態1に係るメサ型ツェナーダイオード2の場合とは異なるが、実施形態1に係るメサ型ツェナーダイオード2の場合と同様に、溝18の内面におけるチャネルストッパ22とpn接合との間の所定領域に、ツェナー電圧調整用拡散層34が形成されているため、当該ツェナー電圧調整用拡散層34の形成位置を適宜設定することにより、ツェナー電圧VBRを所望の値に設定することが可能となる。その結果、ツェナー電圧VBRを比較的狭い一定の範囲に収めるために生産バッチを小さくする必要がなくなり、生産性を高くすることが可能となり、さらには、所望のツェナー電圧VBRを有するメサ型ツェナーダイオードを容易に作り分けることが可能となる。
なお、実施形態5に係るメサ型ツェナーダイオード2dは、チャネルストッパ22の形成パターン以外の点では実施形態1に係るメサ型ツェナーダイオード2の場合と同様の構成を有するため、実施形態1に係るメサ型ツェナーダイオード2が有する効果のうち該当する効果を有する。
[実施形態7]
図11は、実施形態7に係るメサ型ツェナーダイオード102を説明するために示す図である。図11(a)はメサ型ツェナーダイオード102の断面図であり、図11(b)は図11(a)の符号Aで示す部分の拡大図であり、図11(c)は図11(b)の符号Bで示す部分の拡大図である。
実施形態7に係るメサ型ツェナーダイオード102は、基本的には実施形態1に係るメサ型ツェナーダイオード2と同様の構成を有するが、第1導電型がp型であり、第2導電型がn型である点で、実施形態1に係るメサ型ツェナーダイオード2の場合とは異なる。すなわち、実施形態7に係るメサ型ツェナーダイオード102は、図11に示すように、実施形態1に係るメサ型ツェナーダイオード2の場合と全く逆の導電型を有する。なお、実施形態7に係るメサ型ツェナーダイオード102を製造する工程においては、p型不純物を含有する液体として、ホウ酸水を用いて不純物供給工程を実施する。
このように、実施形態7に係るメサ型ツェナーダイオード102は、第1導電型がp型であり、第2導電型がn型である点で、実施形態1に係るメサ型ツェナーダイオード2の場合とは異なるが、溝118の内面におけるチャネルストッパ122とpn接合との間の所定領域に、ツェナー電圧調整用拡散層134が形成されているため、当該ツェナー電圧調整用拡散層134の形成位置を適宜設定することにより、ツェナー電圧VBRを所望の値に設定することが可能となる。その結果、実施形態1に係るメサ型ツェナーダイオード2の場合と同様に、ツェナー電圧VBRを比較的狭い一定の範囲に収めるために生産バッチを小さくする必要がなくなり、生産性を高くすることが可能となり、さらには、所望のツェナー電圧VBRを有するメサ型ツェナーダイオードを容易に作り分けることが可能となる。
なお、実施形態7に係るメサ型ツェナーダイオード102は、第1導電型がp型であり、第2導電型がn型である点以外の点では実施形態1に係るメサ型ツェナーダイオード2の場合と同様の構成を有するため、実施形態1に係るメサ型ツェナーダイオード2が有する効果のうち該当する効果を有する。
[実施形態8]
図12は、実施形態8に係るメサ型ツェナーダイオード202の構造を示す断面図である。
実施形態8に係るメサ型ツェナーダイオード202は、基本的には実施形態1に係るメサ型ツェナーダイオード2と同様の構成を有するが、チャネルストッパの構成が実施形態1に係るメサ型ツェナーダイオード2の場合とは異なる。すなわち、実施形態8に係るメサ型ツェナーダイオード202は、図12に示すように、n型不純物を深く導入した後に溝を形成することにより形成されたチャネルストッパ222を備える。
このように、実施形態8に係るメサ型ツェナーダイオード202は、チャネルストッパの構成が実施形態1に係るメサ型ツェナーダイオード2の場合とは異なるが、溝218の内面におけるチャネルストッパ222とpn接合との間の所定領域に、ツェナー電圧調整用拡散層234が形成されているため、当該ツェナー電圧調整用拡散層234の形成位置を適宜設定することにより、ツェナー電圧VBRを所望の値に設定することが可能となる。その結果、実施形態1に係るメサ型ツェナーダイオード2の場合と同様に、ツェナー電圧VBRを比較的狭い一定の範囲に収めるために生産バッチを小さくする必要がなくなり、生産性を高くすることが可能となり、さらには、所望のツェナー電圧VBRを有するメサ型ツェナーダイオードを容易に作り分けることが可能となる。
なお、実施形態8に係るメサ型ツェナーダイオード202は、チャネルストッパの構成以外の点では実施形態1に係るメサ型ツェナーダイオード2の場合と同様の構成を有するため、実施形態1に係るメサ型ツェナーダイオード2が有する効果のうち該当する効果を有する。
以上、本発明のメサ型ツェナーダイオード及びその製造方法を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
(1)上記実施形態1においては、レーザとして、グレーンレーザを用いたが、本発明はこれに限定されるものではない。レーザとしては、グリーンレーザ以外の可視光レーザや近赤外光レーザ(例えば、Nd−YAGレーザ。)をも好ましく用いることができる。
(2)上記実施形態1においては、半導体基体の第1主面に対して垂直な方向に沿ってレーザ光を照射することによりチャネルストッパ22及びツェナー電圧調整用拡散層34を形成したが、本発明はこれに限定されるものではない。ツェナー電圧調整用拡散層34を形成するにあたっては、溝18の内面に対して略垂直な方向に沿ってレーザ光を照射してもよい。
(3)上記実施形態1においては、溝18の内面をy方向に沿って間欠的に走査することにより、ツェナー電圧調整用拡散層34を形成したが、本発明はこれに限定されるものではない。溝18の内面をy方向に沿って連続的に走査することにより、ツェナー電圧調整用拡散層を形成してもよい。
(4)上記実施形態1〜5においては、ライン状又はドット状のツェナー電圧調整用拡散層34を形成したが、本発明はこれに限定されるものではない。素子形成領域36を囲むように環状のツェナー電圧調整用拡散層を形成してもよい。
(5)上記実施形態1においては、n型不純物を含有する液体として、ピロリン酸を有機溶媒に溶解させた液体を用いて不純物供給工程を実施したが、本発明はこれに限定されるものではない。例えば、ピロリン酸以外のリン化合物や砒素化合物を各種の有機溶媒に溶解させた液体を用いて不純物供給工程を実施することもできる。また、n型不純物を含有する液体に代えて、n型不純物を含むガス(例えば、ホスフィンと不活性ガスとの混合ガス。)を用いて不純物供給工程を実施することもできる。
(6)上記実施形態7においては、p型不純物を含有する液体として、ホウ酸水を用いて不純物供給工程を実施したが、本発明はこれに限定されるものではない。例えば、ホウ酸以外のボロン化合物やアルミニウム化合物を各種の有機溶媒に溶解させた液体を用いて不純物供給工程を実施することもできる。また、p型不純物を含有する液体に代えて、p型不純物を含むガス(例えば、ジボラン又はトリエチルボランと不活性ガスとの混合ガス。)を用いて不純物供給工程を実施することもできる。
実施形態1に係るメサ型ツェナーダイオード2を説明するために示す図である。 実施形態1に係るメサ型ツェナーダイオード2の構造を示す平面図である。 実施形態1に係るメサ型ツェナーダイオード2の構造を示す要部拡大断面図である。 実施形態1に係るメサ型ツェナーダイオードの製造方法を説明するために示す図である。 実施形態1に係るメサ型ツェナーダイオードの製造方法を説明するために示す図である。 実施形態1に係るメサ型ツェナーダイオードの製造方法における半導体基体分断工程を説明するために示す図である。 実施形態2に係るメサ型ツェナーダイオード2aの構造を示す平面図である。 実施形態3に係るメサ型ツェナーダイオード2bの構造を示す平面図である。 実施形態4に係るメサ型ツェナーダイオード2cの構造を示す平面図である。 実施形態5に係るメサ型ツェナーダイオード2dの構造を示す平面図である。 実施形態6に係るメサ型ツェナーダイオード102を説明するために示す図である。 実施形態7に係るメサ型ツェナーダイオード202の構造を示す断面図である。 従来のメサ型ダイオード902の構造を示す断面図である。
符号の説明
2,2a,2b,2c,2d,102,202…メサ型ツェナーダイオード(分断後)、4,4a,4b,4c,4d…メサ型ツェナーダイオード(分断前)、10,210,910…n型エピタキシャル層、12,212,912…p型半導体層、14,214,914…n型半導体基体、16,116…酸化膜、18,118,218,918…溝、20…n型不純物、22,112,222,922…チャネルストッパ、24,124…非晶質領域、26,126…単結晶領域、28,128,228,928…パッシベーション層、30,32,130,132,230,232,930,932…電極、34,134,234…ツェナー電圧調整用拡散層、36…素子形成領域、110…p型エピタキシャル層、112…n型半導体層、114…p型半導体基体、902…メサ型ダイオード、d…2本のチャネルストッパ22の間隔、DL1…第1ダイシングライン、DL2…第2ダイシングライン、L…ツェナー電圧調整用拡散層34と素子形成領域36との距離

Claims (9)

  1. 第1導電型の第1半導体層と、
    前記第1半導体層における第1主面側に配置され前記第1導電型とは反対の導電型の第2導電型の第2半導体層とを備え、
    前記第1半導体層と前記第2半導体層との接合部にpn接合が形成され、
    前記第2半導体層における前記第1主面側から前記pn接合を越える深さの溝を形成することにより前記第2半導体層がメサ状に分離され、
    前記溝の内面における所定領域に、高濃度の第1導電型不純物を含有し逆バイアス時にpn接合の空乏層を終端させるチャネルストッパが形成されたメサ型ツェナーダイオードであって、
    前記溝の内面における前記チャネルストッパと前記pn接合との間の所定領域に、高濃度の第1導電型不純物を含有し逆バイアス時に前記チャネルストッパよりも低い電圧でpn接合の空乏層を終端させるツェナー電圧調整用拡散層が形成されていることを特徴とするメサ型ツェナーダイオード。
  2. 請求項1に記載のメサ型ツェナーダイオードを製造するためのメサ型ツェナーダイオードの製造方法であって、
    第1導電型の第1半導体層と、前記第1半導体層における第1主面側に配置され前記第1導電型とは反対の導電型の第2導電型の第2半導体層とを備え、前記第1半導体層と前記第2半導体層との接合部にpn接合が形成された半導体基体を準備する半導体基体準備工程と、
    前記半導体基体における前記第1主面側から前記pn接合を越える深さの溝を形成する溝形成工程と、
    少なくとも前記溝の内面に第1導電型の不純物を供給する不純物供給工程と、
    前記溝の内面における所定領域にレーザ光を照射することで前記第1導電型の不純物を前記第1半導体層の内部に拡散させて、前記溝の内面における所定領域に、逆バイアス時にpn接合の空乏層を終端させる前記チャネルストッパを形成するとともに、前記チャネルストッパと前記pn接合との間の所定領域に、逆バイアス時に前記チャネルストッパよりも低い電圧でpn接合の空乏層を終端させる前記ツェナー電圧調整用拡散層を形成するレーザ光照射工程と、
    前記溝の内部にパッシベーション層を形成するパッシベーション層形成工程とをこの順序で含むことを特徴とするメサ型ツェナーダイオードの製造方法。
  3. 請求項2に記載のメサ型ツェナーダイオードの製造方法において、
    前記パッシベーション層形成工程の後に、ウェハにおける所定の第1方向に平行な複数の第1ダイシングラインと、前記第1ダイシングラインに直交する第2方向に平行な第2ダイシングラインとに沿って前記半導体基体をダイシングすることにより、前記半導体基体を複数のメサ型ツェナーダイオードに分断する分断工程をさらに含み、
    前記レーザ光照射工程においては、前記ツェナー電圧調整用拡散層として、前記1ダイシングライン及び前記第2ダイシングラインのうち少なくともいずれかのダイシングラインに沿ってツェナー電圧調整用拡散層を形成することを特徴とするメサ型ツェナーダイオードの製造方法。
  4. 請求項3に記載のメサ型ツェナーダイオードの製造方法において、
    前記レーザ光照射工程においては、直線状に前記ツェナー電圧調整用拡散層を形成することを特徴とするメサ型ツェナーダイオードの製造方法。
  5. 請求項3に記載のメサ型ツェナーダイオードの製造方法において、
    前記レーザ光照射工程においては、ドット状に前記ツェナー電圧調整用拡散層を形成することを特徴とするメサ型ツェナーダイオードの製造方法。
  6. 請求項3〜5のいずれかに記載のメサ型ツェナーダイオードの製造方法において、
    前記レーザ光照射工程においては、前記チャネルストッパとして、前記1ダイシングライン及び前記第2ダイシングラインのうち両方のダイシングラインに沿って、かつ、各ダイシングラインの両側にチャネルストッパを形成することを特徴とするメサ型ツェナーダイオードの製造方法。
  7. 請求項3〜5のいずれかに記載のメサ型ツェナーダイオードの製造方法において、
    前記レーザ光照射工程においては、前記チャネルストッパとして、前記メサ型ツェナーダイオードにおける素子形成領域を囲むようにチャネルストッパを形成することを特徴とするメサ型ツェナーダイオードの製造方法。
  8. 請求項2〜7のいずれかに記載のメサ型ツェナーダイオードの製造方法において、
    前記不純物供給工程は、少なくとも前記溝の内面に第1導電型の不純物を含む液体を塗布する工程を含むことを特徴とするメサ型ツェナーダイオードの製造方法。
  9. 請求項2〜7のいずれかに記載のメサ型ツェナーダイオードの製造方法において、
    前記不純物供給工程は、少なくとも前記溝の内面に第1導電型の不純物を含むガスを供給する工程を含むことを特徴とするメサ型ツェナーダイオードの製造方法。
JP2008291875A 2008-11-14 2008-11-14 メサ型ツェナーダイオード及びその製造方法 Expired - Fee Related JP5350757B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008291875A JP5350757B2 (ja) 2008-11-14 2008-11-14 メサ型ツェナーダイオード及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008291875A JP5350757B2 (ja) 2008-11-14 2008-11-14 メサ型ツェナーダイオード及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010118585A JP2010118585A (ja) 2010-05-27
JP5350757B2 true JP5350757B2 (ja) 2013-11-27

Family

ID=42306048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008291875A Expired - Fee Related JP5350757B2 (ja) 2008-11-14 2008-11-14 メサ型ツェナーダイオード及びその製造方法

Country Status (1)

Country Link
JP (1) JP5350757B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707302B2 (en) 2016-11-25 2020-07-07 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device manufacturing method and semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162990A (ja) * 1997-11-26 1999-06-18 Nec Corp 半導体装置およびその製造方法
JP4901300B2 (ja) * 2006-05-19 2012-03-21 新電元工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010118585A (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
JP4901300B2 (ja) 半導体装置の製造方法
TW417190B (en) Semiconductor chips having a mesa structure provided by sawing
TWI254468B (en) Compound semiconductor light-emitting device and production method thereof
DE102005038152A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
US4290830A (en) Method of selectively diffusing aluminium into a silicon semiconductor substrate
JPH07120646B2 (ja) メサ型半導体ペレットの製造方法
US20120319149A1 (en) Light-Emitting Device Structure and Method for Manufacturing the Same
US4080245A (en) Process for manufacturing a gallium phosphide electroluminescent device
US12062544B2 (en) Laser annealing method for semiconductor device, semiconductor device, laser annealing method, control device of laser annealing apparatus, and laser annealing apparatus
JP5350757B2 (ja) メサ型ツェナーダイオード及びその製造方法
KR101162444B1 (ko) 광속을 이용한 웨이퍼 가열 방법
CN107046086A (zh) 发光二极管
JP4636685B2 (ja) ダイオードの製造方法
JP2004006664A (ja) 半導体素子の製造方法
JP5555245B2 (ja) プライミングおよび光束によって板状体の層を加熱するための方法および装置
US20060269745A1 (en) Nano wires and method of manufacturing the same
EP3579285A1 (en) Method to obtain a photovoltaic device
JP5675204B2 (ja) Igbtの製造方法
CN110578168A (zh) 吸除层的形成方法及硅晶圆
JP2002111049A (ja) 半導体発光素子の製造方法
JPS6159532B2 (ja)
US20050020095A1 (en) Method for surface treating a semiconductor
US7112862B2 (en) Light emitting and/or detecting device and method of manufacturing the same
JP2019201032A (ja) 半導体装置の製造方法
JP5197098B2 (ja) Igbtの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130822

R150 Certificate of patent or registration of utility model

Ref document number: 5350757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees