JP2004006664A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2004006664A JP2004006664A JP2003041712A JP2003041712A JP2004006664A JP 2004006664 A JP2004006664 A JP 2004006664A JP 2003041712 A JP2003041712 A JP 2003041712A JP 2003041712 A JP2003041712 A JP 2003041712A JP 2004006664 A JP2004006664 A JP 2004006664A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- diffusion
- semiconductor substrate
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【課題】半導体素子のバルク抵抗の増大を抑えてスイッチングスピードの向上を図ることが困難であった。
【解決手段】PN接合9を含むシリコン半導体基板1の主面に第1のシリコン酸化膜7とこれよりも薄い第2のシリコン酸化膜10とを形成する。第2のシリコン酸化膜10はランプアニール法で形成する。第1及び第2のシリコン酸化膜7、10の上にライフタイムキラー金属膜11を形成する。ランプアニール法による熱処理によってライフタイムキラー金属を半導体基板1の特定領域9に拡散させる。P+形半導体領域6にアノード電極を接続し、N+形半導体領域3にカソード電極を接続する。
【選択図】 図5
【解決手段】PN接合9を含むシリコン半導体基板1の主面に第1のシリコン酸化膜7とこれよりも薄い第2のシリコン酸化膜10とを形成する。第2のシリコン酸化膜10はランプアニール法で形成する。第1及び第2のシリコン酸化膜7、10の上にライフタイムキラー金属膜11を形成する。ランプアニール法による熱処理によってライフタイムキラー金属を半導体基板1の特定領域9に拡散させる。P+形半導体領域6にアノード電極を接続し、N+形半導体領域3にカソード電極を接続する。
【選択図】 図5
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、詳細には、半導体基板にライフタイムキラーとしての金属不純物を制御良く分布させる方法に関する。
【0002】
【従来の技術】
PN接合を有する半導体装置において、スイッチングスピードを向上する手段として、半導体基板内に金や白金等の重金属不純物即ちライフタイムキラーを拡散する技術が公知である。半導体基板内に拡散された重金属不純物はキャリアに対する捕獲準位即ちトラップ準位を形成する。このため、キャリアがこのトラップを介して再結合するようになり、キャリア寿命即ちライフタイムが短縮されて、スイッチングスピードが向上する。この結果、動作周波数の高い半導体素子が得られる。
【0003】
【発明が解決しようとする課題】
ところで、半導体基板内にライフタイムキラーとしての重金属を拡散すると、キャリアのライフタイムが短縮してスイッチングスピードが向上するという効果が得られる反面、半導体素子のバルク抵抗が増加するという問題が生じる。このため、例えばダイオードにおいて重金属を導入すると、ライフタイムキラーの拡散により、素子の動作周波数即ちスイッチングスピードは高くなるが、整流電力(Imax×VB)は低下してしまう。バルク抵抗をあまり増加させずに動作周波数を向上するためには、重金属不純物を半導体基板のうちキャリア再結合領域 (例えばPN接合近傍)に選択的に高密度で分布させ、それ以外の半導体バルク領域では重金属不純物の密度を低くするのが良い。
【0004】
しかし、ライフタイムキラーとしての重金属不純物の拡散係数がかなり大きい。このため、比較的短時間の熱処理によって、重金属は半導体基板の厚み方向の全体にほぼ均一な濃度で拡散されてしまい、特定の領域にのみ高濃度に分布させることが困難であった。この種の問題を解決するために本件出願人は、周知のランプアニール方法即ち赤外線照射による熱処理によってライフタイムキラーを拡散させることを試みた。ランプアニール方法によれば、昇温及び降温を急速に行うことができ、例えば数秒から10数秒程度の短時間の熱処理及び高温の熱処理を施すことができ且つ急峻な温度プロファイルを得ることができる。従って、ランプアニール方法は半導体基板の特定の領域にライフタイムキラーを分布させるために有効な方法である。しかし、このランプアニール方法を採用しても、重金属を所望の領域に精度及び再現性良く分布させることはできなかった。
【0005】
そこで、本発明の目的は、半導体基板にライフタイムキラーとしての金属不純物を制御良く分布させることができる方法を提供することにある。
【0006】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、少なくとも1つのPN接合を含む半導体基板を用意する工程と、前記半導体基板の一方の主面上に前記PN接合の形成と同時又は前記PN接合の形成後に、ライフタイムキラーとしての金属の拡散を調整することができる拡散調整用膜を形成する工程と、前記半導体基板の一方の主面上に前記拡散調整用膜を介してライフタイムキラーとして機能する金属を含む膜を形成する工程と、電気的に制御可能な放射源から放射された光又は電磁波を前記金属を含む膜にを投射して熱処理を施すことによって前記金属を前記拡散調整用膜を介して前記半導体基板内に拡散させる工程とを有していることを特徴とする半導体素子の製造方法に係わるものである。
【0007】
なお、請求項2に示すように、前記拡散調整用膜は、前記半導体基板におけるライフタイムキラーとしての金属の拡散係数よりも小さい拡散係数を有しているものであることが望ましい。
また、請求項3に示すように、前記拡散調整用膜は薄い部分と厚い部分とを有し、前記薄い部分の厚みは前記熱処理によって前記金属を前記半導体基板に対して拡散することができるように設定され、前記厚い部分の厚みは前記熱処理において前記金属の前記半導体基板に対する拡散を阻止することができるように設定されていることが望ましい。
また、請求項4に示すように、前記PN接合は平面的に見て前記半導体基板の一部に形成されており、前記拡散調整用膜の薄い部分は平面的に見て前記PN接合の内側に配置されていることが望ましい。
また、請求項5に示すように、前記半導体基板はシリコンから成り、前記拡散調整用膜はシリコン酸化膜から成り、前記シリコン酸化膜を前記半導体基板の一方の主面に対して光又は電磁波を投射することに基づく熱処理を伴なって形成することが望ましい。
また、請求項6に示すように、少なくとも1つのPN接合を含むシリコン半導体基板を用意する工程と、前記シリコン半導体基板の一方の主面に対して、電気的に制御可能な放射源から放射された光又は電磁波を投射して熱処理を施すことによってライフタイムキラーとしての金属の拡散を調整することができるシリコン酸化膜を形成する工程と、前記シリコン半導体基板の一方の主面上に前記シリコン酸化膜を介してライフタイムキラーとして機能する金属を含む膜を形成する工程と、前記金属を前記シリコン酸化膜膜を介して前記シリコン半導体基板内に拡散させる工程とを有して半導体素子を製造することができる。
また、請求項7に示すように、前記拡散調整用膜を、厚い膜とこの厚い膜の厚さよりも薄い厚さを有して前記厚い膜の中に選択的に分布している薄い膜とで構成することができる。この場合、前記薄い膜は互いに分離した複数の膜又は互いに離間した複数の部分を有して連続している1つの膜であることが望ましい。
また、請求項8に示すように、前記薄い膜は、前記厚い膜の中に規則的に分布していることが望ましい。
また、請求項9に示すように、前記拡散調整用膜を、複数段階に又は傾斜を有して異なる厚みを有するものとすることができる。
【0008】
【発明の効果】
各請求項の発明に従って拡散調整用膜の上にライフタイムキラーとしての金属を含む膜を形成して拡散させると、ライフタイムキラーとしての金属を半導体基板の主面に直接に被着し、これに光又は電磁波を投射して金属を拡散させる場合に比べて、金属の拡散の制御を細かく行うことができる。この結果、ライフタイムキラーとして機能する金属を半導体基板の所望領域に再現性良く拡散させ、半導体基板の電流通路の抵抗の増大を抑えてスイッチングスピードの向上を図ることができる。
請求項3及び4の発明によれば、平面的に見て半導体基板の特定領域にライフタイムキラーとしての金属を容易に拡散させることができる。
請求項5及び6の発明によれば、金属の拡散を調整する膜を容易且つ正確に且つ再現性良く形成することができる。
請求項7〜9によれば、ライフタイムキラ−金属の分布の制御精度を向上させることができる。
【0009】
【第1の実施形態】
次に、図1〜図6を参照して本発明の第1の実施形態に従う半導体素子としてのPN接合ダイオードの製造方法を説明する。
【0010】
まず、図1に示すようにN形半導体領域2とN+形半導体領域3とを有するシリコン単結晶半導体基板1を用意する。この実施形態のN+形半導体領域3はN形半導体領域にN形不純物としてのリンを拡散することによって形成した領域である。従って、基板1の一方の主面4にはN形半導体領域2が露出し、他方の主面5にはN+形半導体領域3が露出している。
なお、図1の基板1の代りに、N+形半導体領域3をエピタキシャル成長用の基板として、この上にN形半導体領域2をエピタキシャル成長させたものを使用することもできる。
また、図1〜図6では図示を簡単にするために1つの半導体素子のみが示されているが、実際の製造工程においては大面積のシリコン半導体ウエハに複数の半導体素子を同時に形成し、最後に個別の半導体素子に分割する。従って、半導体ウエハを分割するまでは、図1〜図5の平面形状四角形の半導体基板1の4つの側面は露出せずに隣りの半導体素子に接している。
【0011】
次に、図2に示すように半導体基板1にP+形半導体領域6を形成する。即ち、基板1の一方の主面4にマスクとしての第1のシリコン酸化膜7を形成し、このシリコン酸化膜7の開口8を介してP形不純物としての例えばボロンをN形半導体領域2に拡散させて島状のP+形半導体領域6を得る。なおP+形半導体領域6をイオン注入法等によって形成することもできる。
P+形半導体領域6とN形半導体領域2との間のPN接合9は、平面的に見て基板1の中央の限定された領域のみに形成されている。
【0012】
本実施形態において、N+形半導体領域3は、例えば200μmの厚さ、及び3×1018cm−3のN形不純物濃度を有する。P+形半導体領域6は例えば15μmの深さ、及び1×1019cm−3のP形不純物濃度を有する。N形半導体領域2は例えば1×1014cm−3のN形不純物濃度を有する。N形半導体領域2におけるP+形半導体領域6とN+形半導体領域3との間の厚みは例えば20μmである。なお、上記においてN+形半導体領域3及びP+形半導体領域6の不純物濃度は表面不純物濃度を示す。
【0013】
次に、基板1の一方の主面4に露出しているP+形半導体領域6の表面即ち第1のシリコン酸化膜7の開口8の中にシリコン半導体基板の熱酸化によってライフタイムキラー拡散調整用膜としての第2のシリコン酸化膜10を図3に示すように形成する。第2のシリコン酸化膜10は第1のシリコン酸化膜7よりも薄く形成されており、ここを介してライフタイムキラーとしての重金属を半導体基板の所望領域に拡散させることができる厚さを有する。この第2のシリコン酸化膜10の好ましい厚さは0.002〜0.04μm即ち20〜400オングストロームであり、本実施形態では0.01μm即ち100オングストロームに設定されている。第2のシリコン酸化膜10の厚みが20オングストローム未満の場合は重金属の拡散抑制機能が低下する。第2のシリコン酸化膜10の厚みが400オングストロームを超えると、重金属が第2のシリコン酸化膜10を通過できなくなる。
【0014】
第1のシリコン酸化膜7の厚みは、ライフタイムキラーとしての重金属を基板1の特定領域に導入する時に、重金属が第1のシリコン酸化膜7を通過することを阻止できる厚さに設定されている。第1のシリコン酸化膜7の厚みを0.04μm即ち400オングストロームを超えるように設定すると、重金属の基板1に対する拡散を阻止できる。本実施形態では、第1のシリコン酸化膜7の厚みを0.07μm即ち700オングストロームとした。
【0015】
本実施形態では第2のシリコン酸化膜10を周知のランプアニール法による熱処理によって形成した。即ち、酸化性雰囲気において、P+形半導体領域6の表面に光の強さ、放射時間等を電気的に制御することができる赤外線ランプから赤外線を照射して1000〜1100℃で30〜60秒間の熱処理を施して半導体基板1を酸化させて第2のシリコン酸化膜10を形成した。この実施形態では、赤外線の照射は、P+形半導体領域6の露出面のみでなく、第1のシリコン酸化膜7の上にも行ったが、P+形半導体領域6に限定的に行うこともできる。
ランプアニール法は温度プロファイルが急峻であり、加熱温度と加熱時間の制御が容易に且つ精度良く行える。このため、熱処理の温度と時間を制御することで、所望の厚みの第2のシリコン酸化膜10を高精度且つ再現性よく形成することができる。
なお、この実施形態では、P+形半導体領域6を拡散で形成する時にマスクとして機能する第1のシリコン酸化膜7を図3に示すように残して重金属の拡散阻止膜としても使用しているが、この代りに、図2のシリコン酸化膜7を除去して、これと同様なものを新たに形成し、これを重金属の拡散阻止膜とすることができる。
また、平面的に見て半導体基板1の外周部分に対する重金属の拡散を阻止することが不要な場合は、図3の第1のシリコン酸化膜7を設けないで、基板1の一方の主面4の全体に第2のシリコン酸化膜10を設けることができる。
【0016】
次に、図4に示すように、ライフタイムキラーとして機能する重金属としての金(Au)から成る金属膜11を拡散調整用膜としての第1及び第2のシリコン酸化膜7、10の上に例えば0.01μm即ち100オングストロームの厚みに形成する。ライフタイムキラーとして機能する重金属は、金以外の白金等の別の重金属であってもよい。
【0017】
次に、図5に示すように、制御装置12bを介して電源12aに接続された周知の赤外線ランプ12から赤外線13を金属膜11に照射し、周知のランプアニ−ル法に基づく熱処理を施す。なお、ランプ12の制御装置12bはランプ12からの光の放射時間及び光の強さを電気的に制御するものである。ランプアニール法は比較的急峻な温度プロファイルを得ることができるという特長を有する。しかし、半導体基板1のように0.01〜0.05μmのように極めて薄いものの深さ方向の温度分布を急峻に設定することには困難を伴なう。従って、もし、本発明に従う第2のシリコン酸化膜10を設けずに、金属膜11をP+形半導体領域6に直接に接触させて金属膜11の金属を拡散させると、基板1の特定領域に金属を拡散させることに困難を伴なう。これに対し、本発明に従う実施形態では金属膜11とP+形半導体領域6との間に半導体基板1よりも拡散係数の小さい第2のシリコン酸化膜10が介在しているので、第2のシリコン酸化膜10がライフタイムキラー金属の拡散を遅延させるように機能し、ライフタイムキラー金属を基板1の特定領域に容易且つ高精度に拡散させることができる。ライフタイムキラー金属の拡散の遅延は第2のシリコン酸化膜10の厚みに対して比例的に変化する。第2のシリコン酸化膜10をランプアニール法で形成し、この厚みを高精度に制御すると、基板1に対するライフタイムキラー金属の拡散の深さも高精度に制御される。
【0018】
図5に示すランプアニール法による熱処理で、金属膜11と第1及び第2のシリコン酸化膜7、10と基板1とが加熱されると、金属膜11の金が第2のシリコン酸化膜10を介して半導体基板1の点線で区画して示す特定領域14に拡散する。第1のシリコン酸化膜7にも金が拡散するが、第1のシリコン酸化膜7は第2のシリコン酸化膜10よりも十分に厚いので、金の通過が阻止される。ライフタイムキラー即ち金の拡散領域14はP+形半導体領域6とこれに隣接するN形半導体領域2の一部である。ランプアニール法による加熱によって基板1の上方部分のみを金の拡散可能温度に加熱することができず、基板1の特定領域14よりも下側の部分も金の拡散温度に加熱されても、第2のシリコン酸化膜10によって金の拡散速度が抑制されているので、金の拡散領域を特定領域14に再現性良く制限することが可能になる。
【0019】
基板1の金拡散領域14の好ましい範囲は、P+形半導体領域6からN形半導体領域2に注入された少数キャリアの再結合領域である。また、ライフタイムキラーとしての金の基板1の厚み方向の濃度分布は、PN接合9の近傍即ち再結合領域において最大になることが望ましい。
【0020】
次に、金属膜11及び第2のシリコン酸化膜10を除去し、図6に示すようにP+形半導体領域6に接続された第1の電極15とN+形半導体領域3に接続された第2の電極16とをオーミック接触可能な金属の真空蒸着によって形成する。複数の半導体素子を半導体ウエハから得る時には、半導体ウエハの所定の分割線に沿って切断し、図6に示す半導体素子即ちダイオードを得る。
【0021】
本実施形態は次の効果を有する。
(1)ライフタイムキラー金属の拡散係数が基板1よりも小さい第2のシリコン酸化膜10は、拡散調整用膜又は拡散抑制用膜として機能し、ライフタイムキラー金属の拡散速度を遅くする。これにより、ライフタイムキラー金属が必要以上に深く拡散することが防止され、基板1の抵抗即ち第1及び第2の電極15、16間の主電流通路の抵抗が増大することを抑えることができる。この結果、半導体素子の抵抗の増大を抑制してスイッチングスピードの向上を図ることができる。また、上記半導体素子の特性向上を、量産時において再現性良く容易に達成できる。
(2)ライフタイムキラー金属の拡散を第2のシリコン酸化膜10を介して行うのみでなく、この拡散の熱処理をランプアニール法によって行うので、基板1の温度プロファイルの再現性が良くなり、ライフタイムキラー金属の分布の再現性も良くなる。
(3)第2のシリコン酸化膜10の厚みはライフタイムキラー金属の基板1中の分布に関係する。この第2のシリコン酸化膜10はランプアニール法によって高精度に形成されているので、結果としてライフタイムキラー金属の基板1における分布の再現性が向上する。
(4)第2のシリコン酸化膜10の形成とライフタイムキラー金属の拡散との両方にランプアニール法を採用しているので、ライフタイムキラー金属の所望領域への拡散を再現性良く容易に行うことができる。また、PN接合9の近傍で濃度が最大になるようにライフタイムキラー金属を分布させることができる。
(5)半導体基板1の平面的に見てPN接合9の外周側を含むように第1のシリコン酸化膜7が形成され、ライフタイムキラー金属の拡散を阻止しているので、ライフタイムキラー金属の不要部分への拡散が阻止される。これにより、PN接合9の近傍のみにライフタイムキラー金属を分布させることができ、半導体素子の順方向特性等が向上する。
【0022】
【第2の実施形態】
次に、図7を参照して第2の実施形態に従うトランジスタを説明する。但し、図7及び後述する図8〜図12において、図1〜図6と実質的に同一の部分には同一の符号を付してその説明を省略する。
【0023】
図7のシリコン半導体基板1aは、トランジスタを形成するためにエミッタ領域としてのN+形半導体領域20が追加されている。図7においてP+形半導体領域6はベース領域として機能し、N形半導体領域2は高抵抗コレクタ領域として機能し、N+形半導体領域3は低抵抗コレクタ領域として機能する。この第2の実施形態では、N+形エミッタ領域20を拡散で形成した後に、第1及び第2のシリコン酸化膜7、10を形成し、次に、金属膜11を形成し、ランプアニール法でライフタイムキラー金属を拡散させる。この拡散の終了後にエミッタ領域20に接続されたエミッタ電極、P+形ベース領域6に接続されたベース電極、N+形コレクタ領域3に接続されたコレクタ電極を設ける。
【0024】
この第2の実施形態によっても第2のシリコン酸化膜10を設け、この形成及びライフタイムキラー金属の拡散をランプアニール法で行うので、第1の実施形態と同一の効果を得ることができる。
【0025】
【第3の実施形態】
図8及び図9に示す第3の実施形態の半導体素子及びその製造方法は、図1〜図6の第1の実施形態における不純物拡散用の第1のシリコン酸化膜7及びライフタイムキラ−拡散調整用膜としての第2のシリコン酸化膜10の代りに変形された拡散調整用膜10aを設け、この他は図1〜図6と同一の構成及び方法にしたものである。
【0026】
図8及び図9のシリコン酸化膜から成る調整用膜10aは、厚い膜21とこれよりも薄い厚みを有する薄い膜22とから成る。厚い膜21は、図5のライフタイムキラ−金属膜11と同様なものを拡散調整用膜10aの上に設けてランプアニ−ル法でライフタイムキラ−金属の拡散処理をした時に、例えば金等の重金属から成るライフタイムキラ−金属がこの厚い膜21を介して基板1に拡散することを完全に阻止すること又は大幅に抑制することができる厚みに設定されている。薄い膜22は、ランプアニ−ル法によるライフタイムキラ−金属の拡散処理をした時に例えば金から成るライフタイムキラ−金属がこの薄い膜22を介して基板1に拡散することが可能な厚みに設定されている。ライフタイムキラ−金属の拡散領域14aの深さ及び図9における横方向への広がりの範囲は、複数の浅い膜22の大きさ及び密度によって調整する。
【0027】
図8の例では、16個の平面形状円形の薄い膜22が4行4列に規則的に配列されている。即ち、薄い膜12の行方向のピッチはそれぞれ同一又はほぼ同一のL1であり、列方向のピッチはそれぞれ同一又はほぼ同一のL2であり、且つ行ピッチL1と列ピッチL2とは同一又はほぼ同一である。平面的に見て即ち基板1の一方に主面4に対して垂直の方向から主面4側を見て、厚い膜21の面積S1と16個の薄い膜22の合計の面積(16個の面積の合計)S2との比S2/S1によって基板1の一方の主面4におけるライフタイムキラ−金属の平均濃度が決定される。即ちS2/S1が小さくなるに従って基板1の一方の主面4におけるライフタイムキラ−金属の平均濃度が低下し、且つ拡散領域14aの深さ及び横方向の広がりが小さくなる。S2/S1の値は好ましくは5/100〜90/100、より好ましくは20/100〜80/100に設定される。
図9では複数の薄い膜22からのライフタイムキラ−金属拡散領域14aがオ−バ−ラップしているが、S2/S1を小さくするとオ−バ−ラップしなくなる。ライフタイムキラ−金属拡散領域14aの最大の深さ位置即ち先端がN型半導体領域2の中にあることが望ましい。
【0028】
厚い膜21と薄い膜22とは種々の方法で形成することができる。例えば、基板1の一方の主面4の全体に例えばシリコンの熱酸化によって厚い膜21を形成し、次に薄い膜22を形成する領域に開口を形成し、次に開口内に例えばシリコンの熱酸化によって薄い膜22を形成する。これとは別の列の方法として、基板1の一方の主面4の全体に薄い膜22を形成し、この薄い膜22の上に選択的にシリコン膜を形成して厚い膜21を形成する方法等がある。
【0029】
第3の実施形態におけるライフタイムキラ−金属の拡散方法は、第1の実施形態と同一である。従って、第3の実施形態は、第1の実施形態と同一の効果を有する。
また、厚い膜21と薄い膜22とを組み合せることによって金等の重金属から成るライフタイムキラ−の分布の制御精度を向上させることができる。
【0030】
【第4の実施形態】
図10及び図11に示す第4の実施形態の半導体素子及びその製造方法は、図1〜図6の第1の実施形態における不純物拡散用の第1のシリコン酸化膜7及びライフタイムキラ−拡散調整用膜としての第2のシリコン酸化膜10の変わりに変形された拡散調整用膜10bを設け、この他は図1〜図6と同一の構造及び方法にしたものである。
【0031】
図10及び図11のシリコン酸化膜から成る拡散調整用膜10bは、厚みが段階的に薄くなる第1、第2、第3、第4及び第5の膜31、32、33、34、35から成る。最も厚い第1の膜31は、図5のライフタイムキラ−金属膜11と同様なものを拡散調整用膜10bの上に設けてランプアニ−ル法で拡散させた時に金等の重金属からなるライフタイムキラ−金属が基板1に拡散することを完全に阻止又はほぼ阻止することができる厚さに設定されている。第2、第3、第4及び第5の膜32、33、34、35はライフタイムキラ−金属を基板1に拡散することができる厚さに設定されている。
この実施形態では、最も薄い第5の膜35がP+型半導体領域6の表面の中央に配置され、第1、第2、第3及び第4の膜31、31、33、34は第5の膜35を囲むように配置されている。
【0032】
第1〜第5の膜31〜35は、例えば、基板1の一方の主面4の全部に第1の膜31を形成し、しかる後、第2の膜32及びこれよりも内側の全部に相当する部分に開口を形成し、この開口を介して基板1の一方の主面4上にシリコン熱酸化方法で絶縁膜を形成し、同時に第1の膜31の厚みを増大させ、次に第3の膜33及びこれよりも内側の全部を含む開口を形成し、この開口を介して基板1の一方の主面4上にシリコン熱酸化方法で絶縁膜を形成し、同時に第1及び第2の膜31、32の厚み増大を図り、更に、第4の膜34及びこれよりも内側においても同様な工程を繰返して厚さの異なる第1〜第5の膜31〜35を得る。なお、第1〜第5の膜31〜35を上記とは別な方法、例えば、厚い膜を基板1の一方の主面4の全部に形成し、これを選択的にエッチングすることによって厚さの異なる第1〜第5の膜31〜35を得ることができる。
【0033】
ライフタイムキラ−金属を拡散させる時には、第1の実施形態と同様に金等の重金属から成るライフタイムキラ−金属膜を拡散調整用膜10bの上に形成し、第1の実施形態と同一のランプアニ−ル法でライフタイムキラ−金属を基板1内に拡散させ、図11で点線で示すライフタイムキラ−拡散領域14bを得る。この実施形態でのライフタイムキラ−拡散領域14bの深さはPN接合9の中央部に対応する領域で最も深くなり、これから外周側に向って段階的に浅くなっている。
【0034】
第4の実施形態におけるライフタイムキラ−金属の拡散方法は、第1の実施形態と同一である。従って第4の実施形態は、第1の実施形態と同一の効果を有する。また、複数の膜31〜35の組み合せを介して金等の重金属から成るライフタイムキラ−金属を拡散させるので、ライフタイムキラ−金属の分布の制御精度を向上させることができる。
【0035】
【第5の実施形態】
図12の第5の実施形態のライフタイムキラ−金属拡散調整用膜10cは、図8の厚い膜21と薄い膜22とのパタ−ンを変形したものに相当する厚い膜21aと薄い膜22aとを有する。薄い膜22aは、格子状パタ−ンに配置され、図12のX軸方向(横方向)において互いに離間している複数の部分がX軸方向(横方向)に延びる部分で相互に連結されている。厚い膜21aは薄い膜22aの最外周を囲む部分と格子状の薄い膜22aの中に分散配置された部分とから成る。図12のパタ−ンとしても、図8の場合と同様な効果が得られる。
【0036】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
(1) ダイオード、トランジスタ以外のPN接合を含む半導体素子、例えばサイリスタ等にも本発明を適用することができる。
(2) 領域2、3、6、20の導電形を実施形態と反対にすることができる。
(3) 第1及び第2のシリコン酸化膜7、10の代りに、ライフタイムキラー金属の拡散を調整することができる別の絶縁膜を形成することができる。
(4) 金から成る金属膜11の代りに、白金、又は白金と金との両方等から成るライフタイムキラー金属を含む別の膜を形成することができる。
(5) ライフタイムキラー金属を拡散するためのランプアニールの時に基板1の他方の主面側を冷却することができる。
(6) 第2のシリコン酸化膜10の形成及び金の拡散のための赤外線照射の代りに、加熱可能な光又は電磁波を放射することができ且つ電気的制御が可能な光又は電磁波放射源から光又は電磁波を基板1又はライフタイムキラ−の金属膜11に照射し、これを加熱することができる。
(7) 図8〜図12の方法をダイオ−ド以外のトランジスタ等の別の半導体素子にも適用できる。
(8) 図12において薄い膜22aの最外周の囲む部分を省くことができる。また、薄い膜22を連続する蛇行パタ−ンに変形することができる。また、図8の複数の薄い膜を四角形等の多角形とすること、又は不規則的に配置することができる。
(9) 図11に示す厚さが段階的に変化する拡散調整用膜10bを傾斜を有して厚さが変化するように変形することができる。
【図面の簡単な説明】
【図1】第1の実施形態の半導体基板を示す断面図である。
【図2】図1の基板にP+形半導体領域を形成したものを示す断面図である。
【図3】図2の基板に第2のシリコン酸化膜を形成したものを示す断面図である。
【図4】図3の第1及び第2のシリコン酸化膜の上に金属膜を形成したものを示す断面図である。
【図5】図4の半導体基板にランプアニール法でライフタイムキラー金属を拡散したものを示す断面図である。
【図6】完成したダイオードを示す断面図である。
【図7】第2の実施形態のトランジスタの製造方法における図5と同様な工程の構成を示す断面図である。
【図8】第3の実施形態の拡散調整用膜を示す平面図である。
【図9】図8のA−A線断面図である。
【図10】第4の実施形態の拡散調整用膜を示す断面図である。
【図11】図10のB−B線断面図である。
【図12】第5の実施形態の拡散調整用膜を示す平面図である。
【符号の説明】
1 シリコン半導体基板
2 N形半導体領域
3 N+形半導体領域
6 P+形半導体領域
7、10 第1及び第2のシリコン酸化膜
11 ライフタイムキラー金属膜
14 ライフタイムキラー金属拡散領域
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、詳細には、半導体基板にライフタイムキラーとしての金属不純物を制御良く分布させる方法に関する。
【0002】
【従来の技術】
PN接合を有する半導体装置において、スイッチングスピードを向上する手段として、半導体基板内に金や白金等の重金属不純物即ちライフタイムキラーを拡散する技術が公知である。半導体基板内に拡散された重金属不純物はキャリアに対する捕獲準位即ちトラップ準位を形成する。このため、キャリアがこのトラップを介して再結合するようになり、キャリア寿命即ちライフタイムが短縮されて、スイッチングスピードが向上する。この結果、動作周波数の高い半導体素子が得られる。
【0003】
【発明が解決しようとする課題】
ところで、半導体基板内にライフタイムキラーとしての重金属を拡散すると、キャリアのライフタイムが短縮してスイッチングスピードが向上するという効果が得られる反面、半導体素子のバルク抵抗が増加するという問題が生じる。このため、例えばダイオードにおいて重金属を導入すると、ライフタイムキラーの拡散により、素子の動作周波数即ちスイッチングスピードは高くなるが、整流電力(Imax×VB)は低下してしまう。バルク抵抗をあまり増加させずに動作周波数を向上するためには、重金属不純物を半導体基板のうちキャリア再結合領域 (例えばPN接合近傍)に選択的に高密度で分布させ、それ以外の半導体バルク領域では重金属不純物の密度を低くするのが良い。
【0004】
しかし、ライフタイムキラーとしての重金属不純物の拡散係数がかなり大きい。このため、比較的短時間の熱処理によって、重金属は半導体基板の厚み方向の全体にほぼ均一な濃度で拡散されてしまい、特定の領域にのみ高濃度に分布させることが困難であった。この種の問題を解決するために本件出願人は、周知のランプアニール方法即ち赤外線照射による熱処理によってライフタイムキラーを拡散させることを試みた。ランプアニール方法によれば、昇温及び降温を急速に行うことができ、例えば数秒から10数秒程度の短時間の熱処理及び高温の熱処理を施すことができ且つ急峻な温度プロファイルを得ることができる。従って、ランプアニール方法は半導体基板の特定の領域にライフタイムキラーを分布させるために有効な方法である。しかし、このランプアニール方法を採用しても、重金属を所望の領域に精度及び再現性良く分布させることはできなかった。
【0005】
そこで、本発明の目的は、半導体基板にライフタイムキラーとしての金属不純物を制御良く分布させることができる方法を提供することにある。
【0006】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、少なくとも1つのPN接合を含む半導体基板を用意する工程と、前記半導体基板の一方の主面上に前記PN接合の形成と同時又は前記PN接合の形成後に、ライフタイムキラーとしての金属の拡散を調整することができる拡散調整用膜を形成する工程と、前記半導体基板の一方の主面上に前記拡散調整用膜を介してライフタイムキラーとして機能する金属を含む膜を形成する工程と、電気的に制御可能な放射源から放射された光又は電磁波を前記金属を含む膜にを投射して熱処理を施すことによって前記金属を前記拡散調整用膜を介して前記半導体基板内に拡散させる工程とを有していることを特徴とする半導体素子の製造方法に係わるものである。
【0007】
なお、請求項2に示すように、前記拡散調整用膜は、前記半導体基板におけるライフタイムキラーとしての金属の拡散係数よりも小さい拡散係数を有しているものであることが望ましい。
また、請求項3に示すように、前記拡散調整用膜は薄い部分と厚い部分とを有し、前記薄い部分の厚みは前記熱処理によって前記金属を前記半導体基板に対して拡散することができるように設定され、前記厚い部分の厚みは前記熱処理において前記金属の前記半導体基板に対する拡散を阻止することができるように設定されていることが望ましい。
また、請求項4に示すように、前記PN接合は平面的に見て前記半導体基板の一部に形成されており、前記拡散調整用膜の薄い部分は平面的に見て前記PN接合の内側に配置されていることが望ましい。
また、請求項5に示すように、前記半導体基板はシリコンから成り、前記拡散調整用膜はシリコン酸化膜から成り、前記シリコン酸化膜を前記半導体基板の一方の主面に対して光又は電磁波を投射することに基づく熱処理を伴なって形成することが望ましい。
また、請求項6に示すように、少なくとも1つのPN接合を含むシリコン半導体基板を用意する工程と、前記シリコン半導体基板の一方の主面に対して、電気的に制御可能な放射源から放射された光又は電磁波を投射して熱処理を施すことによってライフタイムキラーとしての金属の拡散を調整することができるシリコン酸化膜を形成する工程と、前記シリコン半導体基板の一方の主面上に前記シリコン酸化膜を介してライフタイムキラーとして機能する金属を含む膜を形成する工程と、前記金属を前記シリコン酸化膜膜を介して前記シリコン半導体基板内に拡散させる工程とを有して半導体素子を製造することができる。
また、請求項7に示すように、前記拡散調整用膜を、厚い膜とこの厚い膜の厚さよりも薄い厚さを有して前記厚い膜の中に選択的に分布している薄い膜とで構成することができる。この場合、前記薄い膜は互いに分離した複数の膜又は互いに離間した複数の部分を有して連続している1つの膜であることが望ましい。
また、請求項8に示すように、前記薄い膜は、前記厚い膜の中に規則的に分布していることが望ましい。
また、請求項9に示すように、前記拡散調整用膜を、複数段階に又は傾斜を有して異なる厚みを有するものとすることができる。
【0008】
【発明の効果】
各請求項の発明に従って拡散調整用膜の上にライフタイムキラーとしての金属を含む膜を形成して拡散させると、ライフタイムキラーとしての金属を半導体基板の主面に直接に被着し、これに光又は電磁波を投射して金属を拡散させる場合に比べて、金属の拡散の制御を細かく行うことができる。この結果、ライフタイムキラーとして機能する金属を半導体基板の所望領域に再現性良く拡散させ、半導体基板の電流通路の抵抗の増大を抑えてスイッチングスピードの向上を図ることができる。
請求項3及び4の発明によれば、平面的に見て半導体基板の特定領域にライフタイムキラーとしての金属を容易に拡散させることができる。
請求項5及び6の発明によれば、金属の拡散を調整する膜を容易且つ正確に且つ再現性良く形成することができる。
請求項7〜9によれば、ライフタイムキラ−金属の分布の制御精度を向上させることができる。
【0009】
【第1の実施形態】
次に、図1〜図6を参照して本発明の第1の実施形態に従う半導体素子としてのPN接合ダイオードの製造方法を説明する。
【0010】
まず、図1に示すようにN形半導体領域2とN+形半導体領域3とを有するシリコン単結晶半導体基板1を用意する。この実施形態のN+形半導体領域3はN形半導体領域にN形不純物としてのリンを拡散することによって形成した領域である。従って、基板1の一方の主面4にはN形半導体領域2が露出し、他方の主面5にはN+形半導体領域3が露出している。
なお、図1の基板1の代りに、N+形半導体領域3をエピタキシャル成長用の基板として、この上にN形半導体領域2をエピタキシャル成長させたものを使用することもできる。
また、図1〜図6では図示を簡単にするために1つの半導体素子のみが示されているが、実際の製造工程においては大面積のシリコン半導体ウエハに複数の半導体素子を同時に形成し、最後に個別の半導体素子に分割する。従って、半導体ウエハを分割するまでは、図1〜図5の平面形状四角形の半導体基板1の4つの側面は露出せずに隣りの半導体素子に接している。
【0011】
次に、図2に示すように半導体基板1にP+形半導体領域6を形成する。即ち、基板1の一方の主面4にマスクとしての第1のシリコン酸化膜7を形成し、このシリコン酸化膜7の開口8を介してP形不純物としての例えばボロンをN形半導体領域2に拡散させて島状のP+形半導体領域6を得る。なおP+形半導体領域6をイオン注入法等によって形成することもできる。
P+形半導体領域6とN形半導体領域2との間のPN接合9は、平面的に見て基板1の中央の限定された領域のみに形成されている。
【0012】
本実施形態において、N+形半導体領域3は、例えば200μmの厚さ、及び3×1018cm−3のN形不純物濃度を有する。P+形半導体領域6は例えば15μmの深さ、及び1×1019cm−3のP形不純物濃度を有する。N形半導体領域2は例えば1×1014cm−3のN形不純物濃度を有する。N形半導体領域2におけるP+形半導体領域6とN+形半導体領域3との間の厚みは例えば20μmである。なお、上記においてN+形半導体領域3及びP+形半導体領域6の不純物濃度は表面不純物濃度を示す。
【0013】
次に、基板1の一方の主面4に露出しているP+形半導体領域6の表面即ち第1のシリコン酸化膜7の開口8の中にシリコン半導体基板の熱酸化によってライフタイムキラー拡散調整用膜としての第2のシリコン酸化膜10を図3に示すように形成する。第2のシリコン酸化膜10は第1のシリコン酸化膜7よりも薄く形成されており、ここを介してライフタイムキラーとしての重金属を半導体基板の所望領域に拡散させることができる厚さを有する。この第2のシリコン酸化膜10の好ましい厚さは0.002〜0.04μm即ち20〜400オングストロームであり、本実施形態では0.01μm即ち100オングストロームに設定されている。第2のシリコン酸化膜10の厚みが20オングストローム未満の場合は重金属の拡散抑制機能が低下する。第2のシリコン酸化膜10の厚みが400オングストロームを超えると、重金属が第2のシリコン酸化膜10を通過できなくなる。
【0014】
第1のシリコン酸化膜7の厚みは、ライフタイムキラーとしての重金属を基板1の特定領域に導入する時に、重金属が第1のシリコン酸化膜7を通過することを阻止できる厚さに設定されている。第1のシリコン酸化膜7の厚みを0.04μm即ち400オングストロームを超えるように設定すると、重金属の基板1に対する拡散を阻止できる。本実施形態では、第1のシリコン酸化膜7の厚みを0.07μm即ち700オングストロームとした。
【0015】
本実施形態では第2のシリコン酸化膜10を周知のランプアニール法による熱処理によって形成した。即ち、酸化性雰囲気において、P+形半導体領域6の表面に光の強さ、放射時間等を電気的に制御することができる赤外線ランプから赤外線を照射して1000〜1100℃で30〜60秒間の熱処理を施して半導体基板1を酸化させて第2のシリコン酸化膜10を形成した。この実施形態では、赤外線の照射は、P+形半導体領域6の露出面のみでなく、第1のシリコン酸化膜7の上にも行ったが、P+形半導体領域6に限定的に行うこともできる。
ランプアニール法は温度プロファイルが急峻であり、加熱温度と加熱時間の制御が容易に且つ精度良く行える。このため、熱処理の温度と時間を制御することで、所望の厚みの第2のシリコン酸化膜10を高精度且つ再現性よく形成することができる。
なお、この実施形態では、P+形半導体領域6を拡散で形成する時にマスクとして機能する第1のシリコン酸化膜7を図3に示すように残して重金属の拡散阻止膜としても使用しているが、この代りに、図2のシリコン酸化膜7を除去して、これと同様なものを新たに形成し、これを重金属の拡散阻止膜とすることができる。
また、平面的に見て半導体基板1の外周部分に対する重金属の拡散を阻止することが不要な場合は、図3の第1のシリコン酸化膜7を設けないで、基板1の一方の主面4の全体に第2のシリコン酸化膜10を設けることができる。
【0016】
次に、図4に示すように、ライフタイムキラーとして機能する重金属としての金(Au)から成る金属膜11を拡散調整用膜としての第1及び第2のシリコン酸化膜7、10の上に例えば0.01μm即ち100オングストロームの厚みに形成する。ライフタイムキラーとして機能する重金属は、金以外の白金等の別の重金属であってもよい。
【0017】
次に、図5に示すように、制御装置12bを介して電源12aに接続された周知の赤外線ランプ12から赤外線13を金属膜11に照射し、周知のランプアニ−ル法に基づく熱処理を施す。なお、ランプ12の制御装置12bはランプ12からの光の放射時間及び光の強さを電気的に制御するものである。ランプアニール法は比較的急峻な温度プロファイルを得ることができるという特長を有する。しかし、半導体基板1のように0.01〜0.05μmのように極めて薄いものの深さ方向の温度分布を急峻に設定することには困難を伴なう。従って、もし、本発明に従う第2のシリコン酸化膜10を設けずに、金属膜11をP+形半導体領域6に直接に接触させて金属膜11の金属を拡散させると、基板1の特定領域に金属を拡散させることに困難を伴なう。これに対し、本発明に従う実施形態では金属膜11とP+形半導体領域6との間に半導体基板1よりも拡散係数の小さい第2のシリコン酸化膜10が介在しているので、第2のシリコン酸化膜10がライフタイムキラー金属の拡散を遅延させるように機能し、ライフタイムキラー金属を基板1の特定領域に容易且つ高精度に拡散させることができる。ライフタイムキラー金属の拡散の遅延は第2のシリコン酸化膜10の厚みに対して比例的に変化する。第2のシリコン酸化膜10をランプアニール法で形成し、この厚みを高精度に制御すると、基板1に対するライフタイムキラー金属の拡散の深さも高精度に制御される。
【0018】
図5に示すランプアニール法による熱処理で、金属膜11と第1及び第2のシリコン酸化膜7、10と基板1とが加熱されると、金属膜11の金が第2のシリコン酸化膜10を介して半導体基板1の点線で区画して示す特定領域14に拡散する。第1のシリコン酸化膜7にも金が拡散するが、第1のシリコン酸化膜7は第2のシリコン酸化膜10よりも十分に厚いので、金の通過が阻止される。ライフタイムキラー即ち金の拡散領域14はP+形半導体領域6とこれに隣接するN形半導体領域2の一部である。ランプアニール法による加熱によって基板1の上方部分のみを金の拡散可能温度に加熱することができず、基板1の特定領域14よりも下側の部分も金の拡散温度に加熱されても、第2のシリコン酸化膜10によって金の拡散速度が抑制されているので、金の拡散領域を特定領域14に再現性良く制限することが可能になる。
【0019】
基板1の金拡散領域14の好ましい範囲は、P+形半導体領域6からN形半導体領域2に注入された少数キャリアの再結合領域である。また、ライフタイムキラーとしての金の基板1の厚み方向の濃度分布は、PN接合9の近傍即ち再結合領域において最大になることが望ましい。
【0020】
次に、金属膜11及び第2のシリコン酸化膜10を除去し、図6に示すようにP+形半導体領域6に接続された第1の電極15とN+形半導体領域3に接続された第2の電極16とをオーミック接触可能な金属の真空蒸着によって形成する。複数の半導体素子を半導体ウエハから得る時には、半導体ウエハの所定の分割線に沿って切断し、図6に示す半導体素子即ちダイオードを得る。
【0021】
本実施形態は次の効果を有する。
(1)ライフタイムキラー金属の拡散係数が基板1よりも小さい第2のシリコン酸化膜10は、拡散調整用膜又は拡散抑制用膜として機能し、ライフタイムキラー金属の拡散速度を遅くする。これにより、ライフタイムキラー金属が必要以上に深く拡散することが防止され、基板1の抵抗即ち第1及び第2の電極15、16間の主電流通路の抵抗が増大することを抑えることができる。この結果、半導体素子の抵抗の増大を抑制してスイッチングスピードの向上を図ることができる。また、上記半導体素子の特性向上を、量産時において再現性良く容易に達成できる。
(2)ライフタイムキラー金属の拡散を第2のシリコン酸化膜10を介して行うのみでなく、この拡散の熱処理をランプアニール法によって行うので、基板1の温度プロファイルの再現性が良くなり、ライフタイムキラー金属の分布の再現性も良くなる。
(3)第2のシリコン酸化膜10の厚みはライフタイムキラー金属の基板1中の分布に関係する。この第2のシリコン酸化膜10はランプアニール法によって高精度に形成されているので、結果としてライフタイムキラー金属の基板1における分布の再現性が向上する。
(4)第2のシリコン酸化膜10の形成とライフタイムキラー金属の拡散との両方にランプアニール法を採用しているので、ライフタイムキラー金属の所望領域への拡散を再現性良く容易に行うことができる。また、PN接合9の近傍で濃度が最大になるようにライフタイムキラー金属を分布させることができる。
(5)半導体基板1の平面的に見てPN接合9の外周側を含むように第1のシリコン酸化膜7が形成され、ライフタイムキラー金属の拡散を阻止しているので、ライフタイムキラー金属の不要部分への拡散が阻止される。これにより、PN接合9の近傍のみにライフタイムキラー金属を分布させることができ、半導体素子の順方向特性等が向上する。
【0022】
【第2の実施形態】
次に、図7を参照して第2の実施形態に従うトランジスタを説明する。但し、図7及び後述する図8〜図12において、図1〜図6と実質的に同一の部分には同一の符号を付してその説明を省略する。
【0023】
図7のシリコン半導体基板1aは、トランジスタを形成するためにエミッタ領域としてのN+形半導体領域20が追加されている。図7においてP+形半導体領域6はベース領域として機能し、N形半導体領域2は高抵抗コレクタ領域として機能し、N+形半導体領域3は低抵抗コレクタ領域として機能する。この第2の実施形態では、N+形エミッタ領域20を拡散で形成した後に、第1及び第2のシリコン酸化膜7、10を形成し、次に、金属膜11を形成し、ランプアニール法でライフタイムキラー金属を拡散させる。この拡散の終了後にエミッタ領域20に接続されたエミッタ電極、P+形ベース領域6に接続されたベース電極、N+形コレクタ領域3に接続されたコレクタ電極を設ける。
【0024】
この第2の実施形態によっても第2のシリコン酸化膜10を設け、この形成及びライフタイムキラー金属の拡散をランプアニール法で行うので、第1の実施形態と同一の効果を得ることができる。
【0025】
【第3の実施形態】
図8及び図9に示す第3の実施形態の半導体素子及びその製造方法は、図1〜図6の第1の実施形態における不純物拡散用の第1のシリコン酸化膜7及びライフタイムキラ−拡散調整用膜としての第2のシリコン酸化膜10の代りに変形された拡散調整用膜10aを設け、この他は図1〜図6と同一の構成及び方法にしたものである。
【0026】
図8及び図9のシリコン酸化膜から成る調整用膜10aは、厚い膜21とこれよりも薄い厚みを有する薄い膜22とから成る。厚い膜21は、図5のライフタイムキラ−金属膜11と同様なものを拡散調整用膜10aの上に設けてランプアニ−ル法でライフタイムキラ−金属の拡散処理をした時に、例えば金等の重金属から成るライフタイムキラ−金属がこの厚い膜21を介して基板1に拡散することを完全に阻止すること又は大幅に抑制することができる厚みに設定されている。薄い膜22は、ランプアニ−ル法によるライフタイムキラ−金属の拡散処理をした時に例えば金から成るライフタイムキラ−金属がこの薄い膜22を介して基板1に拡散することが可能な厚みに設定されている。ライフタイムキラ−金属の拡散領域14aの深さ及び図9における横方向への広がりの範囲は、複数の浅い膜22の大きさ及び密度によって調整する。
【0027】
図8の例では、16個の平面形状円形の薄い膜22が4行4列に規則的に配列されている。即ち、薄い膜12の行方向のピッチはそれぞれ同一又はほぼ同一のL1であり、列方向のピッチはそれぞれ同一又はほぼ同一のL2であり、且つ行ピッチL1と列ピッチL2とは同一又はほぼ同一である。平面的に見て即ち基板1の一方に主面4に対して垂直の方向から主面4側を見て、厚い膜21の面積S1と16個の薄い膜22の合計の面積(16個の面積の合計)S2との比S2/S1によって基板1の一方の主面4におけるライフタイムキラ−金属の平均濃度が決定される。即ちS2/S1が小さくなるに従って基板1の一方の主面4におけるライフタイムキラ−金属の平均濃度が低下し、且つ拡散領域14aの深さ及び横方向の広がりが小さくなる。S2/S1の値は好ましくは5/100〜90/100、より好ましくは20/100〜80/100に設定される。
図9では複数の薄い膜22からのライフタイムキラ−金属拡散領域14aがオ−バ−ラップしているが、S2/S1を小さくするとオ−バ−ラップしなくなる。ライフタイムキラ−金属拡散領域14aの最大の深さ位置即ち先端がN型半導体領域2の中にあることが望ましい。
【0028】
厚い膜21と薄い膜22とは種々の方法で形成することができる。例えば、基板1の一方の主面4の全体に例えばシリコンの熱酸化によって厚い膜21を形成し、次に薄い膜22を形成する領域に開口を形成し、次に開口内に例えばシリコンの熱酸化によって薄い膜22を形成する。これとは別の列の方法として、基板1の一方の主面4の全体に薄い膜22を形成し、この薄い膜22の上に選択的にシリコン膜を形成して厚い膜21を形成する方法等がある。
【0029】
第3の実施形態におけるライフタイムキラ−金属の拡散方法は、第1の実施形態と同一である。従って、第3の実施形態は、第1の実施形態と同一の効果を有する。
また、厚い膜21と薄い膜22とを組み合せることによって金等の重金属から成るライフタイムキラ−の分布の制御精度を向上させることができる。
【0030】
【第4の実施形態】
図10及び図11に示す第4の実施形態の半導体素子及びその製造方法は、図1〜図6の第1の実施形態における不純物拡散用の第1のシリコン酸化膜7及びライフタイムキラ−拡散調整用膜としての第2のシリコン酸化膜10の変わりに変形された拡散調整用膜10bを設け、この他は図1〜図6と同一の構造及び方法にしたものである。
【0031】
図10及び図11のシリコン酸化膜から成る拡散調整用膜10bは、厚みが段階的に薄くなる第1、第2、第3、第4及び第5の膜31、32、33、34、35から成る。最も厚い第1の膜31は、図5のライフタイムキラ−金属膜11と同様なものを拡散調整用膜10bの上に設けてランプアニ−ル法で拡散させた時に金等の重金属からなるライフタイムキラ−金属が基板1に拡散することを完全に阻止又はほぼ阻止することができる厚さに設定されている。第2、第3、第4及び第5の膜32、33、34、35はライフタイムキラ−金属を基板1に拡散することができる厚さに設定されている。
この実施形態では、最も薄い第5の膜35がP+型半導体領域6の表面の中央に配置され、第1、第2、第3及び第4の膜31、31、33、34は第5の膜35を囲むように配置されている。
【0032】
第1〜第5の膜31〜35は、例えば、基板1の一方の主面4の全部に第1の膜31を形成し、しかる後、第2の膜32及びこれよりも内側の全部に相当する部分に開口を形成し、この開口を介して基板1の一方の主面4上にシリコン熱酸化方法で絶縁膜を形成し、同時に第1の膜31の厚みを増大させ、次に第3の膜33及びこれよりも内側の全部を含む開口を形成し、この開口を介して基板1の一方の主面4上にシリコン熱酸化方法で絶縁膜を形成し、同時に第1及び第2の膜31、32の厚み増大を図り、更に、第4の膜34及びこれよりも内側においても同様な工程を繰返して厚さの異なる第1〜第5の膜31〜35を得る。なお、第1〜第5の膜31〜35を上記とは別な方法、例えば、厚い膜を基板1の一方の主面4の全部に形成し、これを選択的にエッチングすることによって厚さの異なる第1〜第5の膜31〜35を得ることができる。
【0033】
ライフタイムキラ−金属を拡散させる時には、第1の実施形態と同様に金等の重金属から成るライフタイムキラ−金属膜を拡散調整用膜10bの上に形成し、第1の実施形態と同一のランプアニ−ル法でライフタイムキラ−金属を基板1内に拡散させ、図11で点線で示すライフタイムキラ−拡散領域14bを得る。この実施形態でのライフタイムキラ−拡散領域14bの深さはPN接合9の中央部に対応する領域で最も深くなり、これから外周側に向って段階的に浅くなっている。
【0034】
第4の実施形態におけるライフタイムキラ−金属の拡散方法は、第1の実施形態と同一である。従って第4の実施形態は、第1の実施形態と同一の効果を有する。また、複数の膜31〜35の組み合せを介して金等の重金属から成るライフタイムキラ−金属を拡散させるので、ライフタイムキラ−金属の分布の制御精度を向上させることができる。
【0035】
【第5の実施形態】
図12の第5の実施形態のライフタイムキラ−金属拡散調整用膜10cは、図8の厚い膜21と薄い膜22とのパタ−ンを変形したものに相当する厚い膜21aと薄い膜22aとを有する。薄い膜22aは、格子状パタ−ンに配置され、図12のX軸方向(横方向)において互いに離間している複数の部分がX軸方向(横方向)に延びる部分で相互に連結されている。厚い膜21aは薄い膜22aの最外周を囲む部分と格子状の薄い膜22aの中に分散配置された部分とから成る。図12のパタ−ンとしても、図8の場合と同様な効果が得られる。
【0036】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
(1) ダイオード、トランジスタ以外のPN接合を含む半導体素子、例えばサイリスタ等にも本発明を適用することができる。
(2) 領域2、3、6、20の導電形を実施形態と反対にすることができる。
(3) 第1及び第2のシリコン酸化膜7、10の代りに、ライフタイムキラー金属の拡散を調整することができる別の絶縁膜を形成することができる。
(4) 金から成る金属膜11の代りに、白金、又は白金と金との両方等から成るライフタイムキラー金属を含む別の膜を形成することができる。
(5) ライフタイムキラー金属を拡散するためのランプアニールの時に基板1の他方の主面側を冷却することができる。
(6) 第2のシリコン酸化膜10の形成及び金の拡散のための赤外線照射の代りに、加熱可能な光又は電磁波を放射することができ且つ電気的制御が可能な光又は電磁波放射源から光又は電磁波を基板1又はライフタイムキラ−の金属膜11に照射し、これを加熱することができる。
(7) 図8〜図12の方法をダイオ−ド以外のトランジスタ等の別の半導体素子にも適用できる。
(8) 図12において薄い膜22aの最外周の囲む部分を省くことができる。また、薄い膜22を連続する蛇行パタ−ンに変形することができる。また、図8の複数の薄い膜を四角形等の多角形とすること、又は不規則的に配置することができる。
(9) 図11に示す厚さが段階的に変化する拡散調整用膜10bを傾斜を有して厚さが変化するように変形することができる。
【図面の簡単な説明】
【図1】第1の実施形態の半導体基板を示す断面図である。
【図2】図1の基板にP+形半導体領域を形成したものを示す断面図である。
【図3】図2の基板に第2のシリコン酸化膜を形成したものを示す断面図である。
【図4】図3の第1及び第2のシリコン酸化膜の上に金属膜を形成したものを示す断面図である。
【図5】図4の半導体基板にランプアニール法でライフタイムキラー金属を拡散したものを示す断面図である。
【図6】完成したダイオードを示す断面図である。
【図7】第2の実施形態のトランジスタの製造方法における図5と同様な工程の構成を示す断面図である。
【図8】第3の実施形態の拡散調整用膜を示す平面図である。
【図9】図8のA−A線断面図である。
【図10】第4の実施形態の拡散調整用膜を示す断面図である。
【図11】図10のB−B線断面図である。
【図12】第5の実施形態の拡散調整用膜を示す平面図である。
【符号の説明】
1 シリコン半導体基板
2 N形半導体領域
3 N+形半導体領域
6 P+形半導体領域
7、10 第1及び第2のシリコン酸化膜
11 ライフタイムキラー金属膜
14 ライフタイムキラー金属拡散領域
Claims (9)
- 少なくとも1つのPN接合を含む半導体基板を用意する工程と、
前記半導体基板の一方の主面上に前記PN接合の形成と同時又は前記PN接合の形成後に、ライフタイムキラーとしての金属の拡散を調整することができる拡散調整用膜を形成する工程と、
前記半導体基板の一方の主面上に前記拡散調整用膜を介してライフタイムキラーとして機能する金属を含む膜を形成する工程と、
電気的に制御可能な放射源から放射された光又は電磁波を前記金属を含む膜に投射して熱処理を施すことによって前記金属を前記拡散調整用膜を介して前記半導体基板内に拡散させる工程と
を有していることを特徴とする半導体素子の製造方法。 - 前記拡散調整用膜は、前記半導体基板におけるライフタイムキラーとしての金属の拡散係数よりも小さい拡散係数を有しているものであることを特徴とする請求項1記載の半導体素子の製造方法。
- 前記拡散調整用膜は薄い部分とこの薄い部分と厚い部分とを有し、前記薄い部分の厚みは前記熱処理によって前記金属を前記半導体基板に対して拡散することができるように設定され、前記厚い部分の厚みは前記熱処理において前記金属の前記半導体基板に対する拡散を阻止することができるように設定されていることを特徴とする請求項1又は2記載の半導体素子の製造方法。
- 前記PN接合は平面的に見て前記半導体基板の一部に形成されており、前記拡散調整用膜の薄い部分は平面的に見て前記PN接合の内側に配置されていることを特徴とする請求項3記載の半導体素子の製造方法。
- 前記半導体基板はシリコンから成り、前記拡散調整用膜はシリコン酸化膜から成り、前記シリコン酸化膜を前記半導体基板の一方の主面に対して光又は電磁波を投射することに基づく熱処理を伴なって形成することを特徴とする請求項2記載の半導体素子の製造方法。
- 少なくとも1つのPN接合を含むシリコン半導体基板を用意する工程と、
前記シリコン半導体基板の一方の主面に対して、電気的に制御可能な放射源から放射された光又は電磁波を投射して熱処理を施すことによってライフタイムキラーとしての金属の拡散を調整することができるシリコン酸化膜を形成する工程と、
前記シリコン半導体基板の一方の主面上に前記シリコン酸化膜を介してライフタイムキラーとして機能する金属を含む膜を形成する工程と、
前記金属を前記シリコン酸化膜膜を介して前記シリコン半導体基板内に拡散させる工程と
を有していることを特徴とする半導体素子の製造方法。 - 前記拡散調整用膜は、厚い膜とこの厚い膜の厚さよりも薄い厚さを有して前記厚い膜の中に選択的に分布している薄い膜とから成り、前記薄い膜は互いに分離した複数の膜又は互いに離間した複数の部分を有して連続している1つの膜であることを特徴とする請求項1記載の半導体素子の製造方法。
- 前記薄い膜は、前記厚い膜の中に規則的に分布していることを特徴とする請求項7記載の半導体素子の製造方法。
- 前記拡散調整用膜は、複数段階に又は傾斜を有して異なる厚みを有するものであることを特徴とする請求項1記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003041712A JP2004006664A (ja) | 2002-04-10 | 2003-02-19 | 半導体素子の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002108145 | 2002-04-10 | ||
JP2003041712A JP2004006664A (ja) | 2002-04-10 | 2003-02-19 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004006664A true JP2004006664A (ja) | 2004-01-08 |
Family
ID=30446845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003041712A Pending JP2004006664A (ja) | 2002-04-10 | 2003-02-19 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004006664A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7282781B2 (en) | 2004-05-27 | 2007-10-16 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device with a short-lifetime region and manufacturing method thereof |
JP2011515584A (ja) * | 2008-03-26 | 2011-05-19 | メルク パテント ゲーエムベーハー | SiO2レジスト層を製造するための組成物およびその使用方法 |
JP2012165013A (ja) * | 2012-04-26 | 2012-08-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
EP2884521A1 (en) * | 2013-12-16 | 2015-06-17 | Analog Devices Global | A silicon substrate suitable for use with an RF component, and an RF component formed on such a silicon substrate |
US9525948B2 (en) | 2013-11-20 | 2016-12-20 | Samsung Electronics Co., Ltd. | Electro-acoustic transducer |
CN106611797A (zh) * | 2015-10-23 | 2017-05-03 | 国网智能电网研究院 | 一种具有局域金属寿命控制的功率器件及其制作方法 |
US9911563B2 (en) | 2013-07-31 | 2018-03-06 | Analog Devices Global | MEMS switch device and method of fabrication |
CN113284938A (zh) * | 2020-02-19 | 2021-08-20 | 新电元工业株式会社 | 半导体装置及半导体装置的制造方法 |
-
2003
- 2003-02-19 JP JP2003041712A patent/JP2004006664A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7282781B2 (en) | 2004-05-27 | 2007-10-16 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device with a short-lifetime region and manufacturing method thereof |
DE102005014932B4 (de) * | 2004-05-27 | 2010-12-02 | Fuji Electric Systems Co., Ltd. | Halbleiterbauteil und Verfahren zu seiner Herstellung |
JP2011515584A (ja) * | 2008-03-26 | 2011-05-19 | メルク パテント ゲーエムベーハー | SiO2レジスト層を製造するための組成物およびその使用方法 |
JP2012165013A (ja) * | 2012-04-26 | 2012-08-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
US9911563B2 (en) | 2013-07-31 | 2018-03-06 | Analog Devices Global | MEMS switch device and method of fabrication |
US9525948B2 (en) | 2013-11-20 | 2016-12-20 | Samsung Electronics Co., Ltd. | Electro-acoustic transducer |
EP2884521A1 (en) * | 2013-12-16 | 2015-06-17 | Analog Devices Global | A silicon substrate suitable for use with an RF component, and an RF component formed on such a silicon substrate |
CN106611797A (zh) * | 2015-10-23 | 2017-05-03 | 国网智能电网研究院 | 一种具有局域金属寿命控制的功率器件及其制作方法 |
CN113284938A (zh) * | 2020-02-19 | 2021-08-20 | 新电元工业株式会社 | 半导体装置及半导体装置的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6037012B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6078961B2 (ja) | 半導体装置の製造方法 | |
JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7485920B2 (en) | Process to create buried heavy metal at selected depth | |
KR100304381B1 (ko) | 개선된 순방향 전압 강하 및 스위칭 파워 손실을 갖는 쇼트 채널 igbt | |
US20070080407A1 (en) | Insulated gate bipolar transistor | |
JP3684962B2 (ja) | 半導体装置の製造方法 | |
JP6169249B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20160307993A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US5156981A (en) | Method of making a semiconductor device of a high withstand voltage | |
JP4518076B2 (ja) | 垂直半導体素子およびその製造方法 | |
US8415239B2 (en) | Method for manufacturing a power semiconductor device | |
JP2004006664A (ja) | 半導体素子の製造方法 | |
JP4862207B2 (ja) | 半導体装置の製造方法 | |
US6031276A (en) | Semiconductor device and method of manufacturing the same with stable control of lifetime carriers | |
KR100503905B1 (ko) | 반도체장치 및 그 제조방법 | |
US5223442A (en) | Method of making a semiconductor device of a high withstand voltage | |
JP2010073857A (ja) | 半導体装置の製造方法 | |
JP3977676B2 (ja) | 半導体装置及びその製造方法 | |
US8314002B2 (en) | Semiconductor device having increased switching speed | |
JP4000927B2 (ja) | 半導体装置およびその製造方法 | |
JP2000260778A (ja) | 半導体装置およびその製造方法 | |
JPH04111358A (ja) | 過電圧自己保護型サイリスタ | |
JP2010118674A (ja) | 半導体装置及びその製造方法 | |
KR20030066957A (ko) | Ⅲ-ⅴ족 화합물 반도체 발광 소자의 제조 방법 |