JP2002111049A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JP2002111049A JP2002111049A JP2000292572A JP2000292572A JP2002111049A JP 2002111049 A JP2002111049 A JP 2002111049A JP 2000292572 A JP2000292572 A JP 2000292572A JP 2000292572 A JP2000292572 A JP 2000292572A JP 2002111049 A JP2002111049 A JP 2002111049A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- light emitting
- semiconductor light
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 従来の半導体発光素子の製造方法において
は、半導体ウエハーに大面積のものを用いた場合、特に
半導体ウエハーを薄くした際に反りを生じ、製造工程中
に割れや欠けを発生するものとなり、歩留りの悪いもの
となっていた。 【解決手段】 本発明により、半導体ウエハー１に所定
深さの切込み３を形成するとともに、表面電極２側に保
護板４を取付ける製造方法としたことで、半導体ウエハ
ー１の反りをなくし、平面性に保持されるものとして、
半導体ウエハー１の割れや欠けが生じないものとして生
産性を向上させることにより、課題を解決するものであ
る
は、半導体ウエハーに大面積のものを用いた場合、特に
半導体ウエハーを薄くした際に反りを生じ、製造工程中
に割れや欠けを発生するものとなり、歩留りの悪いもの
となっていた。 【解決手段】 本発明により、半導体ウエハー１に所定
深さの切込み３を形成するとともに、表面電極２側に保
護板４を取付ける製造方法としたことで、半導体ウエハ
ー１の反りをなくし、平面性に保持されるものとして、
半導体ウエハー１の割れや欠けが生じないものとして生
産性を向上させることにより、課題を解決するものであ
る
Description
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子の
製造方法に係り、特に大面積の半導体ウエハーを分割
し、複数の半導体発光素子を形成する方法に関するもの
である。
製造方法に係り、特に大面積の半導体ウエハーを分割
し、複数の半導体発光素子を形成する方法に関するもの
である。
【０００２】
【従来の技術】従来のこの種の半導体発光素子９０の製
造方法の例を示すものが図７〜図１０であり、まず、図
７に示すように、ｐ−ｎ接合を有する所定の半導体層を
積層させた半導体ウエハー９１表面の所定位置に表面電
極９２を形成する。この半導体ウエハー９１は、生産効
率を上げるために大面積のものとされ、１つの半導体ウ
エハー９１から複数の半導体発光素子９０が製造され
る。このため、半導体ウエハー９１の上面には、マトリ
クス状など所定の配列で複数の表面電極９２が規則正し
く形成されるものである。
造方法の例を示すものが図７〜図１０であり、まず、図
７に示すように、ｐ−ｎ接合を有する所定の半導体層を
積層させた半導体ウエハー９１表面の所定位置に表面電
極９２を形成する。この半導体ウエハー９１は、生産効
率を上げるために大面積のものとされ、１つの半導体ウ
エハー９１から複数の半導体発光素子９０が製造され
る。このため、半導体ウエハー９１の上面には、マトリ
クス状など所定の配列で複数の表面電極９２が規則正し
く形成されるものである。
【０００３】次に、図８に示すように前記半導体ウエハ
ー９１を所定の半導体発光素子９０の厚さとなるよう
に、研磨あるいはエッチングなどにより研磨する。これ
は、所定の半導体発光素子９０で必要となる半導体ウエ
ハー９１の厚さが薄いため、製造上の問題で形成できな
いものとなり、このため、一旦半導体ウエハー９１の裏
面となる基板や半導体層を厚く形成しておき、各半導体
層を形成後、この基板などの一定の厚みを研磨やエッチ
ングなどにより削ることにより、所定の半導体発光素子
９０で必要となる厚さに形成するものである。
ー９１を所定の半導体発光素子９０の厚さとなるよう
に、研磨あるいはエッチングなどにより研磨する。これ
は、所定の半導体発光素子９０で必要となる半導体ウエ
ハー９１の厚さが薄いため、製造上の問題で形成できな
いものとなり、このため、一旦半導体ウエハー９１の裏
面となる基板や半導体層を厚く形成しておき、各半導体
層を形成後、この基板などの一定の厚みを研磨やエッチ
ングなどにより削ることにより、所定の半導体発光素子
９０で必要となる厚さに形成するものである。
【０００４】その後、図９に示すように、前記半導体ウ
エハー９１の裏面の全面もしくは所定位置に、裏面電極
を９３を形成する。なお、前記表面電極９２及び裏面電
極９３は、真空蒸着などの公知な手段で設けられるもの
である。
エハー９１の裏面の全面もしくは所定位置に、裏面電極
を９３を形成する。なお、前記表面電極９２及び裏面電
極９３は、真空蒸着などの公知な手段で設けられるもの
である。
【０００５】そして、図１０に示すように、所定の配置
で形成した前記表面電極９２間をダイシング等により切
断することにより分割し、複数の半導体発光素子９０が
形成されるものである。
で形成した前記表面電極９２間をダイシング等により切
断することにより分割し、複数の半導体発光素子９０が
形成されるものである。
【０００６】
【発明が解決しようとする課題】しかしながら、前記し
た従来の製造方法においては、製造効率を上げるため半
導体ウエハー９１を大面積なものとし、複数の半導体発
光素子９０を得られるようにしている。
た従来の製造方法においては、製造効率を上げるため半
導体ウエハー９１を大面積なものとし、複数の半導体発
光素子９０を得られるようにしている。
【０００７】このため、前記半導体ウエハー９１の各半
導体層の格子定数の違いにより歪みを生じ反りが発生し
易いものとなり、前記半導体ウエハー９１の厚さを薄く
する研磨工程において、割れが発生し易いものとなる。
特に研磨工程後の薄くされた半導体ウエハー９１では、
これが顕著なものとなり、裏面電極形成工程において、
一層割れの発生が多くなり、分割工程においても、半導
体ウエハー９１の裏欠けが生じる等の問題を生じてお
り、結果的に生産性を上げるものとはならないものであ
った。
導体層の格子定数の違いにより歪みを生じ反りが発生し
易いものとなり、前記半導体ウエハー９１の厚さを薄く
する研磨工程において、割れが発生し易いものとなる。
特に研磨工程後の薄くされた半導体ウエハー９１では、
これが顕著なものとなり、裏面電極形成工程において、
一層割れの発生が多くなり、分割工程においても、半導
体ウエハー９１の裏欠けが生じる等の問題を生じてお
り、結果的に生産性を上げるものとはならないものであ
った。
【０００８】
【課題を解決するための手段】本発明は、上記した従来
の課題を解決する具体的手段として、半導体ウエハー表
面に複数の表面電極を形成する表面電極形成工程と、前
記表面電極の間の前記半導体ウエハーに所定深さの切込
みを入れる切込み形成工程と、前記半導体ウエハー裏面
に裏面電極を形成する裏面電極形成工程と、前記切込み
位置で裁断し、各半導体発光素子に分割する分割工程と
を有することを特徴とする半導体発光素子の製造方法を
提供することで課題を解決するものである。
の課題を解決する具体的手段として、半導体ウエハー表
面に複数の表面電極を形成する表面電極形成工程と、前
記表面電極の間の前記半導体ウエハーに所定深さの切込
みを入れる切込み形成工程と、前記半導体ウエハー裏面
に裏面電極を形成する裏面電極形成工程と、前記切込み
位置で裁断し、各半導体発光素子に分割する分割工程と
を有することを特徴とする半導体発光素子の製造方法を
提供することで課題を解決するものである。
【０００９】
【発明の実施の形態】次に本発明を図に示す実施形態に
基づいて詳細に説明する。図１〜図６は本発明の製造方
法を工程順に示すもので、まず、図１は所定の半導体ウ
エハー１上に表面電極を形成する表面電極形成工程を示
すものである。
基づいて詳細に説明する。図１〜図６は本発明の製造方
法を工程順に示すもので、まず、図１は所定の半導体ウ
エハー１上に表面電極を形成する表面電極形成工程を示
すものである。
【００１０】半導体ウエハー１は、従来と同様なＩｎＧ
ａＡｌＰ、ＧａＡｌＡｓ、ＧａＡｓＰ、ＧａＰ、ＧａＡ
ｓ等の半導体であり、格子定数の異なる複数の層を形成
するとともに、ｐ−ｎ接合を形成している。又、半導体
ウエハー１は、種類により基板の有無や層の数が異なる
ものである。具体的には、基板結晶上に、ｎ形及びｐ形
エピタキシャル層による接合、あるいは基板結晶上にｎ
形層を形成後、ｐ形不純物を拡散した拡散接合により形
成している。
ａＡｌＰ、ＧａＡｌＡｓ、ＧａＡｓＰ、ＧａＰ、ＧａＡ
ｓ等の半導体であり、格子定数の異なる複数の層を形成
するとともに、ｐ−ｎ接合を形成している。又、半導体
ウエハー１は、種類により基板の有無や層の数が異なる
ものである。具体的には、基板結晶上に、ｎ形及びｐ形
エピタキシャル層による接合、あるいは基板結晶上にｎ
形層を形成後、ｐ形不純物を拡散した拡散接合により形
成している。
【００１１】この半導体ウエハー１上に、ｐ−ｎ接合で
発光した光が表面を通過して外部に出るように、表面の
一部に表面電極２を形成する。この表面電極形成工程
は、適宜形状の開口が等間隔で規則正しく形成されたマ
スクを半導体ウエハー１表面にかぶせ、電極を形成する
金属を真空蒸着する。蒸着後は半導体ウエハー１表面
に、適宜形状の表面電極２となる金属膜が規則正しく形
成される。
発光した光が表面を通過して外部に出るように、表面の
一部に表面電極２を形成する。この表面電極形成工程
は、適宜形状の開口が等間隔で規則正しく形成されたマ
スクを半導体ウエハー１表面にかぶせ、電極を形成する
金属を真空蒸着する。蒸着後は半導体ウエハー１表面
に、適宜形状の表面電極２となる金属膜が規則正しく形
成される。
【００１２】次に、図２は前記半導体ウエハー１の表面
電極２側から、各表面電極２間に所定深さの切込み３を
入れる切込み形成工程を示すものである。この切込み３
は、ダイサー６やエッチング等により形成されるもので
あり、最終的には半導体発光素子１０となる際の半導体
ウエハー１の裏面から約２０μｍの深さまで形成され
る。これは、半導体ウエハー１から形成される複数の半
導体発光素子１０を連結させておくためであり、これ以
上の深さまで切込み３を形成すると、平面性を保てなく
なったり、分離してしまう可能性があり、後の工程にお
ける半導体ウエハー１の取扱いに手間取るものとなる。
又、この切込み３は、半導体ウエハー１の裏面と格子定
数が同等になる層の深さまで形成されることが好まし
い。
電極２側から、各表面電極２間に所定深さの切込み３を
入れる切込み形成工程を示すものである。この切込み３
は、ダイサー６やエッチング等により形成されるもので
あり、最終的には半導体発光素子１０となる際の半導体
ウエハー１の裏面から約２０μｍの深さまで形成され
る。これは、半導体ウエハー１から形成される複数の半
導体発光素子１０を連結させておくためであり、これ以
上の深さまで切込み３を形成すると、平面性を保てなく
なったり、分離してしまう可能性があり、後の工程にお
ける半導体ウエハー１の取扱いに手間取るものとなる。
又、この切込み３は、半導体ウエハー１の裏面と格子定
数が同等になる層の深さまで形成されることが好まし
い。
【００１３】次に、図３に示すように、この後の工程で
行われる半導体ウエハーの１研磨工程でのストレスに耐
え、かつ裏面電極５の蒸着時の温度に十分耐えられるセ
ラミック等の材料を用いた平板状耐熱性保護板４を用意
し、この保護板４に前記半導体ウエハー１の表面電極２
側を貼り付ける。この際、貼り付けには、合金温度で昇
華性を有している材料であれば、裏面電極５の形成時に
昇華でき、前記保護板４を剥離する工程を省略できるた
め、このような材料を用いることが好ましいものであ
る。前記保護板４を設けることにより、前記半導体ウエ
ハー１に切込み３が形成され、一部に力が加わった場合
でも、平面性が保たれるとともに、割れが生じることも
ないものとなる。
行われる半導体ウエハーの１研磨工程でのストレスに耐
え、かつ裏面電極５の蒸着時の温度に十分耐えられるセ
ラミック等の材料を用いた平板状耐熱性保護板４を用意
し、この保護板４に前記半導体ウエハー１の表面電極２
側を貼り付ける。この際、貼り付けには、合金温度で昇
華性を有している材料であれば、裏面電極５の形成時に
昇華でき、前記保護板４を剥離する工程を省略できるた
め、このような材料を用いることが好ましいものであ
る。前記保護板４を設けることにより、前記半導体ウエ
ハー１に切込み３が形成され、一部に力が加わった場合
でも、平面性が保たれるとともに、割れが生じることも
ないものとなる。
【００１４】次に、図４は前記半導体ウエハー１の研磨
工程及び裏面電極形成工程を示すものであり、まず、前
記半導体ウエハー１の裏面の基板あるいは半導体層をエ
ッチング、ラッピング、グラインディングにより、厚み
を調整し、半導体発光素子１０としての所定の厚さとす
る。これは、従来例で説明したように製造上の問題で、
一旦、厚い半導体ウエハー１として形成されたものを、
その後、サイズ調整、信頼性向上、動作電圧を低くす
る、光度アップ等、半導体ウエハー１の種類により、い
ろいろな目的のため行なわれるものである。
工程及び裏面電極形成工程を示すものであり、まず、前
記半導体ウエハー１の裏面の基板あるいは半導体層をエ
ッチング、ラッピング、グラインディングにより、厚み
を調整し、半導体発光素子１０としての所定の厚さとす
る。これは、従来例で説明したように製造上の問題で、
一旦、厚い半導体ウエハー１として形成されたものを、
その後、サイズ調整、信頼性向上、動作電圧を低くす
る、光度アップ等、半導体ウエハー１の種類により、い
ろいろな目的のため行なわれるものである。
【００１５】前記研磨工程後、前記半導体ウエハー１の
裏面に裏面電極５を形成する。この裏面電極５の形成
は、表面電極２の形成と同様に金属を真空蒸着すること
により行われるが、裏面電極５の場合、マスクを用い
ず、全面に形成されるものである。又、この際、前記保
護板４の貼付けに、前記した昇華性のある材料を用いれ
ば、蒸着と同時に半導体ウエハー１から保護板４を剥離
することができ、工程を簡略化することができる。前記
保護板４を貼付ける材料に、上記以外の材料を用いて
も、当然良いものであり、この場合には裏面電極形成工
程後に、保護板剥離工程を設ければ良く、本発明を限定
するものではない。但し、半導体ウエハー１の裏面を除
去する際、エッチングにて行なう場合は、貼付けに用い
る材料をエッチングに耐えられる材料を選ぶ必要があ
る。
裏面に裏面電極５を形成する。この裏面電極５の形成
は、表面電極２の形成と同様に金属を真空蒸着すること
により行われるが、裏面電極５の場合、マスクを用い
ず、全面に形成されるものである。又、この際、前記保
護板４の貼付けに、前記した昇華性のある材料を用いれ
ば、蒸着と同時に半導体ウエハー１から保護板４を剥離
することができ、工程を簡略化することができる。前記
保護板４を貼付ける材料に、上記以外の材料を用いて
も、当然良いものであり、この場合には裏面電極形成工
程後に、保護板剥離工程を設ければ良く、本発明を限定
するものではない。但し、半導体ウエハー１の裏面を除
去する際、エッチングにて行なう場合は、貼付けに用い
る材料をエッチングに耐えられる材料を選ぶ必要があ
る。
【００１６】次に、図５に示すように、前記半導体ウエ
ハー１の表面側に形成された切込み３に合わせ、ダイサ
ー６によりフルダイシングを行なう等して図６に示す各
半導体発光素子１０に分割する。この分割は、スクライ
ブや、ブレーキング等で行なうことも可能である。な
お、前記分割工程は、前記切込み３に合うように行なえ
ば、前記半導体ウエハー１の表面、裏面のどちらから行
なっても良い。
ハー１の表面側に形成された切込み３に合わせ、ダイサ
ー６によりフルダイシングを行なう等して図６に示す各
半導体発光素子１０に分割する。この分割は、スクライ
ブや、ブレーキング等で行なうことも可能である。な
お、前記分割工程は、前記切込み３に合うように行なえ
ば、前記半導体ウエハー１の表面、裏面のどちらから行
なっても良い。
【００１７】以上の製造方法によれば、半導体ウエハー
１が大面積のものであっても、切込み３が形成されてい
るため、半導体ウエハー１の歪みが吸収され、反りが生
じないものとなる。又、半導体ウエハー１を研磨工程に
より薄くした場合でも、切込み３が裏面と格子定数が同
等になる層まで形成されていれば、歪み自体が生じなく
なるため、反りが生じない。従って、半導体ウエハー１
の割れや裏面欠けなどが生じないものとすることがで
き、製造の歩留りを上げるものとすることができる。
１が大面積のものであっても、切込み３が形成されてい
るため、半導体ウエハー１の歪みが吸収され、反りが生
じないものとなる。又、半導体ウエハー１を研磨工程に
より薄くした場合でも、切込み３が裏面と格子定数が同
等になる層まで形成されていれば、歪み自体が生じなく
なるため、反りが生じない。従って、半導体ウエハー１
の割れや裏面欠けなどが生じないものとすることがで
き、製造の歩留りを上げるものとすることができる。
【００１８】なお、上記の実施形態では、半導体ウエハ
ー１が一旦厚いものとされ、研磨工程により所定の厚さ
にするものとしたが、前記半導体ウエハー１があらかじ
め所定の厚さとされる場合には、前記研磨工程は省略さ
れるものである。この場合にも、前記半導体ウエハー１
は各半導体層の格子定数の違いにより、反りを生じるも
のとなるので、本発明の製造方法を用いることにより、
反りがないものとし割れや裏欠けを少ないものとするこ
とができる。
ー１が一旦厚いものとされ、研磨工程により所定の厚さ
にするものとしたが、前記半導体ウエハー１があらかじ
め所定の厚さとされる場合には、前記研磨工程は省略さ
れるものである。この場合にも、前記半導体ウエハー１
は各半導体層の格子定数の違いにより、反りを生じるも
のとなるので、本発明の製造方法を用いることにより、
反りがないものとし割れや裏欠けを少ないものとするこ
とができる。
【００１９】
【発明の効果】本発明により半導体発光素子の製造方法
を以上のものとしたことで、半導体ウエハー１に大面積
のものを用いた場合でも、反りを生じることがないた
め、半導体ウエハー１の割れや裏面欠けを少ないものと
することができる。又、保護板４を設けることにより、
切込み３を設けた場合でも、半導体ウエハー１の平面性
を確保でき、後の工程において、作業性を低下させるこ
とがないものとなる。
を以上のものとしたことで、半導体ウエハー１に大面積
のものを用いた場合でも、反りを生じることがないた
め、半導体ウエハー１の割れや裏面欠けを少ないものと
することができる。又、保護板４を設けることにより、
切込み３を設けた場合でも、半導体ウエハー１の平面性
を確保でき、後の工程において、作業性を低下させるこ
とがないものとなる。
【図１】 本発明に係る半導体発光素子の製造方法の表
面電極形成工程を示す説明図ある。
面電極形成工程を示す説明図ある。
【図２】 本発明に係る半導体発光素子の製造方法の切
込み形成工程を示す説明図である。
込み形成工程を示す説明図である。
【図３】 本発明に係る半導体発光素子の製造方法の保
護板取付工程を示す説明図である。
護板取付工程を示す説明図である。
【図４】 本発明に係る半導体発光素子の製造方法の研
磨工程及び裏面電極形成工程を示す説明図である。
磨工程及び裏面電極形成工程を示す説明図である。
【図５】 本発明に係る半導体素子の製造方法のダイシ
ング工程を示す説明図である。
ング工程を示す説明図である。
【図６】 本発明に係る半導体素子の製造方法により形
成される半導体発光素子を示す説明図である。
成される半導体発光素子を示す説明図である。
【図７】 従来の半導体発光素子の製造方法の表面電極
形成工程を示す説明図である。
形成工程を示す説明図である。
【図８】 同じく従来の半導体発光素子の製造方法の研
磨工程を示す説明図である。
磨工程を示す説明図である。
【図９】 同じく従来の半導体素子の製造方法の裏面電
極形成工程を示す説明図である。
極形成工程を示す説明図である。
【図１０】 同じく従来の半導体素子の製造方法により
形成される半導体発光素子を示す説明図である。
形成される半導体発光素子を示す説明図である。
１ ……半導体ウエハー ２ ……表面電極 ３ ……切込み ４ ……保護板 ５ ……裏面電極 ６ ……ダイサー １０……半導体発光素子
Claims (2)
- 【請求項１】 半導体ウエハー表面に複数の表面電極を
形成する表面電極形成工程と、前記表面電極の間の前記
半導体ウエハーに所定深さの切込みを入れる切込み形成
工程と、前記半導体ウエハー裏面に裏面電極を形成する
裏面電極形成工程と、前記切込み位置で裁断し、各半導
体発光素子に分割する分割工程とを有することを特徴と
する半導体発光素子の製造方法。 - 【請求項２】 前記切込み形成工程と前記研磨工程の間
に、表面電極側に保護板を取付ける保護板取付工程を有
することを特徴とする請求項１に記載の半導体発光素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292572A JP2002111049A (ja) | 2000-09-26 | 2000-09-26 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292572A JP2002111049A (ja) | 2000-09-26 | 2000-09-26 | 半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002111049A true JP2002111049A (ja) | 2002-04-12 |
Family
ID=18775491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292572A Pending JP2002111049A (ja) | 2000-09-26 | 2000-09-26 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002111049A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100378921C (zh) * | 2004-01-30 | 2008-04-02 | 株式会社电装 | 制作半导体芯片主面和背面上包括电极的半导体器件方法 |
| KR100921850B1 (ko) * | 2002-11-27 | 2009-10-13 | 엘지전자 주식회사 | 반도체 레이저 다이오드의 스크라이빙 방법 |
| JP2013141033A (ja) * | 2005-04-27 | 2013-07-18 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| JP2014011244A (ja) * | 2012-06-28 | 2014-01-20 | Nitto Denko Corp | Ｌｅｄの製造方法 |
| JP2016009706A (ja) * | 2014-06-23 | 2016-01-18 | 住友電気工業株式会社 | 半導体デバイスの製造方法、半導体基板および半導体デバイス |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295848A (ja) * | 1993-04-08 | 1994-10-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH10177974A (ja) * | 1996-12-18 | 1998-06-30 | Nippon Steel Corp | ヘテロエピタキシャルウェハ上のデバイスチップ製造方法 |
-
2000
- 2000-09-26 JP JP2000292572A patent/JP2002111049A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295848A (ja) * | 1993-04-08 | 1994-10-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH10177974A (ja) * | 1996-12-18 | 1998-06-30 | Nippon Steel Corp | ヘテロエピタキシャルウェハ上のデバイスチップ製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100921850B1 (ko) * | 2002-11-27 | 2009-10-13 | 엘지전자 주식회사 | 반도체 레이저 다이오드의 스크라이빙 방법 |
| CN100378921C (zh) * | 2004-01-30 | 2008-04-02 | 株式会社电装 | 制作半导体芯片主面和背面上包括电极的半导体器件方法 |
| JP2013141033A (ja) * | 2005-04-27 | 2013-07-18 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| JP2014011244A (ja) * | 2012-06-28 | 2014-01-20 | Nitto Denko Corp | Ｌｅｄの製造方法 |
| JP2016009706A (ja) * | 2014-06-23 | 2016-01-18 | 住友電気工業株式会社 | 半導体デバイスの製造方法、半導体基板および半導体デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6197609B1 (en) | Method for manufacturing semiconductor light emitting device | |
| EP2261951B1 (en) | Method for fabricating an LED having vertical structure | |
| EP2592664B1 (en) | A vertical-topology semiconductor light-emitting device | |
| US9530930B2 (en) | Method of fabricating semiconductor devices | |
| US8158490B2 (en) | Method for producing group III nitride-based compound semiconductor device | |
| EP2426741B1 (en) | Method of fabricating a semiconductor light emitting device | |
| JP2012174902A (ja) | 窒化物半導体発光素子の製造方法 | |
| TW201532303A (zh) | 應力誘導裁切半導體裝置之方法 | |
| JPH11354841A (ja) | 半導体発光素子の製法 | |
| JP2004228290A (ja) | 半導体発光素子及びその製造方法 | |
| JP2002111049A (ja) | 半導体発光素子の製造方法 | |
| TWI759384B (zh) | 發光元件之製造方法、及發光元件 | |
| WO2018032865A1 (zh) | 一种薄膜垂直发光组件及其制作方法 | |
| JP6661330B2 (ja) | Ｌｅｄ基板の形成方法 | |
| WO2007046656A1 (en) | Method of producing light emitting diode having vertical structure | |
| KR20080078975A (ko) | 발광 다이오드의 제조 방법 | |
| JPH0685319A (ja) | 発光ダイオードアレイチップの製造方法 | |
| JP5940315B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2002231994A (ja) | Ｌｅｄアレイおよびその製造方法ならびにｌｅｄヘッド | |
| JPS6138875B2 (ja) | ||
| JP2010245338A (ja) | 窒化物半導体発光素子の製造方法 | |
| JPH05259505A (ja) | 発光ダイオードアレイチップ | |
| JPH11340222A (ja) | 半導体デバイス及びその製造方法 | |
| TW201005817A (en) | Cutting process of vertical-conduction type light emitting diode chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101102 |