JP6661330B2 - Ｌｅｄ基板の形成方法 - Google Patents

Ｌｅｄ基板の形成方法 Download PDF

Info

Publication number
JP6661330B2
JP6661330B2 JP2015210343A JP2015210343A JP6661330B2 JP 6661330 B2 JP6661330 B2 JP 6661330B2 JP 2015210343 A JP2015210343 A JP 2015210343A JP 2015210343 A JP2015210343 A JP 2015210343A JP 6661330 B2 JP6661330 B2 JP 6661330B2
Authority
JP
Japan
Prior art keywords
silicon substrate
forming
light emitting
emitting layer
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015210343A
Other languages
English (en)
Other versions
JP2017084919A (ja
Inventor
ヨンソク キム
ヨンソク キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2015210343A priority Critical patent/JP6661330B2/ja
Priority to TW105131081A priority patent/TWI699009B/zh
Priority to CN201610916336.1A priority patent/CN106952985B/zh
Priority to KR1020160138159A priority patent/KR102397159B1/ko
Publication of JP2017084919A publication Critical patent/JP2017084919A/ja
Application granted granted Critical
Publication of JP6661330B2 publication Critical patent/JP6661330B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Description

本発明は、ＬＥＤ基板の形成方法に関する。
従来は、ｎ−ＧａＮ層、活性層、ｐ−ＧａＮ層から成る発光層をサファイア基板上に積層してＬＥＤ（Light Emitting Diode）基板が形成される。ＬＥＤ基板としては、絶縁性を有するサファイア基板を分離せずに、ｐ型電極の隣にｎ型電極を配置した水平構造のＬＥＤ基板が知られている（例えば、特許文献１参照）。水平構造のＬＥＤ基板は、ｐ−ＧａＮ層側をエッチングしてｎ−ＧａＮ層を部分的に露出させ、ｐ−ＧａＮ層の表面とｎ−ＧａＮ層の表面にそれぞれｐ型電極とｎ型電極を配置している。ｐ型電極からｎ型電極が向かう際に電流が集中して、ＬＥＤ基板の耐久性が低下する可能性がある。
また、ＬＥＤ基板としては、絶縁性を有するサファイア基板を分離して、ｐ型電極とｎ型電極を垂直に配置した垂直構造のＬＥＤ基板が知られている（例えば、特許文献２参照）。垂直構造のＬＥＤ基板は、レーザリフトオフ（ＬＬＯ：Laser Lift Off）によってｎ−ＧａＮ層からサファイア基板を分離させ、ｐ−ＧａＮ層の表面とｎ−ＧａＮ層の裏面にそれぞれｐ型電極とｎ型電極を配置した後にサポート基板によって支持される。このため、水平構造のＬＥＤ基板と異なり、ｐ型電極からｎ型電極が向かう際に電流が集中することがなく、ＬＥＤの耐久性が向上されている。
近年では、サファイア基板の代わりに、シリコン基板上にバッファ層を介して発光層を積層してＬＥＤ基板を形成する技術（Gan on Silicon技術）も開発されている（例えば、特許文献３、４参照）。シリコン基板はサファイア基板と比較して、エピタキシ基板として安価であり、ＬＥＤ基板の製造時のコストを大幅に削減することが可能になっている。
特開平０９−１１６１９２号公報 特許第５６５３３２７号公報 特開２０１２−２４３８０７号公報 特許第５７５２８５５号公報
しかしながら、シリコン基板とＧａＮでは、格子不整合が大きいため、ＧａＮ層を積層するためにはシリコン基板上にバッファ層を何層にも形成する必要がある。また、垂直構造のＬＥＤ基板を形成する場合には、上記したレーザリフトオフを使用してＬＥＤ基板からシリコン基板を分離することが難しい。仮に、ＬＥＤ基板からシリコン基板を分離して、シリコン基板からサポート基板に貼り換えることができたとしても、貼り替え作業が発生する分だけ作業が煩雑になるという問題があった。
本発明はかかる点に鑑みてなされたものであり、簡易な作業で安価にＬＥＤ基板を形成することができるＬＥＤ基板の形成方法を提供することを目的とする。
本発明のＬＥＤ基板の形成方法は、シリコン基板の一方の面にバッファ層を形成するバッファ層形成工程と、該バッファ層形成工程で形成したバッファ層の表面に発光層を形成する発光層形成工程と、該発光層形成工程の後、シリコン基板の他方の面の中央を研削し凹部を形成することにより該凹部の外側に環状補強部を形成する環状補強部形成工程と、該環状補強部形成工程の後、該凹部の底面に反射膜を形成することによって該反射膜と該シリコン基板とに熱歪みによる反りが生じて該シリコン基板が割れないように該環状補強部により該シリコン基板の反りを抑えた状態で該凹部の底面に該反射膜を形成する反射膜形成工程と、該反射膜形成工程で形成された該反射膜の表面に電極を形成する電極形成工程と、該電極形成工程の後、分割予定ラインに沿って個々のチップに分割する分割工程と、を有する。
この構成によれば、シリコン基板の他方の面の中央部分が研削され、中央部分の周囲に環状補強部が形成される。環状補強部によってシリコン基板の剛性が確保されているため、シリコン基板の中央部分が薄くても反りが生じることがない。よって、シリコン基板からサポート基板への基板の貼り替え作業が生じることがない。また、シリコン基板の中央部分が薄いため、発光層の裏面から発光した光がシリコン基板を透過して反射膜で反射することで発光効率が向上される。また、シリコン基板をエピタキシ基板とすることで、コストを大幅に削減することができる。
本発明によれば、シリコン基板の他方の面の中央部分が研削されることで、中央部分の周囲に環状補強部が形成される。これにより、安価なシリコン基板をエピタキシ基板として使用することができ、発光層をシリコン基板からサポート基板への貼り替え作業を発生させない。また、シリコン基板を薄く研削する事で発光層の裏面からの光を、シリコン基板を透過させて反射膜で反射させ再びシリコン基板を透過させることで輝度を向上させることができる。
比較例のＬＥＤ構造の説明図である。 本実施の形態のバッファ層形成工程の一例を示す図である。 本実施の形態の発光層形成工程の一例を示す図である。 本実施の形態の環状補強部形成工程の一例を示す図である。 本実施の形態の反射膜形成工程の一例を示す図である。 本実施の形態の電極形成工程の一例を示す図である。 本実施の形態の分割工程の一例を示す図である。 第１の変形例の電極形成工程の一例を示す図である。 第２の変形例の電極形成工程の一例を示す図である。 本実施の形態の分割工程の他の一例を示す図である。
本実施の形態について説明する前に、比較例のＬＥＤ構造について簡単に説明する。図１は、比較例のＬＥＤ構造の説明図である。なお、比較例のＬＥＤ構造においては説明の便宜上、本実施の形態と同じ符号を使用して説明する。
図１Ａに示すように、シリコン基板１０上にバッファ層２０が形成され、バッファ層２０上にｎ−ＧａＮ層３１、活性層３２、ｐ−ＧａＮ層３３からなる発光層（ＬＥＤ発光層）３０が形成されている。シリコン基板１０は、サファイア基板と比較して大口径であり、さらにエピタキシ基板としてサファイア基板よりも安価である。また、シリコン基板１０とｎ−ＧａＮ層３１の間には、シリコンとＧａＮとの格子不整合の違いを吸収するためにバッファ層２０が何層にも形成されている。この構造では、レーザリフトオフを用いて発光層３０からシリコン基板１０を分離して、垂直構造のＬＥＤ基板を形成することが難しい。
通常、レーザリフトオフは発光層を積層したサファイア基板に使用され、ｎ−ＧａＮ層にレーザ光線を集光することで、発光層からサファイア基板を分離させている。本構造では、ｎ−ＧａＮ層３１に対してレーザ光線を直に集光できず、発光層３０からシリコン基板１０を分離することが難しい。この場合、シリコン基板１０をｎ−ＧａＮ層３１から分離させずに、サポート基板として利用することも考えられる。これにより、サポート基板の貼り替えを無くして作業を簡略化できるが、シリコン基板１０が厚いままでは、発光層３０の裏面から発光した光がシリコン基板１０に吸収されて発光効率が低下する。
一方で、図１Ｂに示すように、シリコン基板１０の裏面を研削して薄くすることも考えられる。これにより、シリコン基板１０による光の吸収量が低減されるが、電極５１、５２の蒸着時にシリコンとＧａＮとが加熱され薄く研削されたシリコン基板１０が割れる問題が有る。
そこで、本実施の形態では、サファイア基板と比べてシリコン基板１０が研削し易いという点に着目し、シリコン基板１０の外周を残して中央部分だけを研削することでシリコン基板１０の剛性を確保している。これにより、シリコン基板１０の割れを抑えつつ、シリコン基板１０による発光層３０からの光の吸収量を抑えるようにしている。さらに、シリコン基板１０の裏面に反射膜を形成して、薄厚のシリコン基板１０を透過した光を反射膜で反射させている。
以下、添付図面を参照して、本実施の形態のＬＥＤ基板の形成方法について詳細に説明する。図２はバッファ層形成工程、図３は発光層形成工程、図４は環状補強部形成工程、図５は反射膜形成工程、図６は電極形成工程、図７は分割工程のそれぞれ一例を示す図である。
図２に示すように、先ずバッファ層形成工程が実施される。バッファ層形成工程では、シリコン基板１０の一方の面（表面）にバッファ層２０が形成される。バッファ層２０の形成方法としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、ＭＢＥ（Molecular Beam Epitaxy）法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法等の気層製膜法を利用することができる。なお、バッファ層２０は、ＧａＮ形成後の冷却時に生じるクラックを防止するために、多層構造で形成されることが好ましい。
図３に示すように、バッファ層形成工程の後には発光層形成工程が実施される。発光層形成工程では、バッファ層２０の表面に発光層３０が形成される。発光層３０は、バッファ層２０の表面にｎ−ＧａＮ層３１、活性層３２、ｐ−ＧａＮ層３３がこの順に積層されて形成される。なお、発光層３０の形成方法としては、例えば、上記したＭＯＶＣＤ法やＭＢＥ法を利用することができる。このように、シリコン基板１０の一方の面にバッファ層２０を介して発光層３０が積層されることで、シリコンとＧａＮとの格子不整合から生じるクラックが抑えられている。また、発光層（Ｅｐｉ層）の積層順は、バッファ層２０の表面にｐ−ＧａＮ層３３、活性層３２、ｎ−ＧａＮ層３１であってもよい。
図４に示すように、発光層形成工程の後には環状補強部形成工程が実施される。環状補強部形成工程では、シリコン基板１０の他方の面（裏面）の中央が研削されて凹部１１が形成され、凹部１１の外側に環状補強部１２が形成される。この場合、図４Ａに示すように、シリコン基板１０に積層された発光層３０に保護テープＴ１が貼着され、この保護テープＴ１付きのシリコン基板１０が研削装置（不図示）に搬入される。研削装置では、シリコン基板１０の他方の面を上方に向けた状態で、保護テープＴ１を介してチャックテーブル６１にシリコン基板１０が吸引保持される。
図４Ｂに示すように、研削ユニット６２の研削ホイール６３が回転しながらチャックテーブル６１に近づけられて、研削ホイール６３とシリコン基板１０の他方の面とが回転接触することでシリコン基板１０が研削される。このとき、シリコン基板１０の半径よりも小径な研削ホイール６３を使用して、シリコン基板１０の他方の面の中で、最終的にＬＥＤデバイスとして使用される中央部分のみが研削される。これにより、シリコン基板１０の他方の面には、円形の凹部１１が形成されると共に、シリコン基板１０の外周部分に環状補強部１２が形成される。
図４Ｃに示すように、シリコン基板１０は、凹部１１によって中央部分が薄化されて、凹部１１を囲む環状補強部１２によって剛性が確保されている。ＬＥＤデバイスとして使用されるシリコン基板１０の中央部分が薄化されるため、シリコンの中央部分おける光の吸収量が抑えられている。なお、このシリコン基板１０の中央部分は、光を透過させるために１［μｍ］−４０［μｍ］の厚みになるまで研削されることが好ましい。また、シリコン基板１０が環状補強部１２によって剛性が確保されるため、シリコン基板１０の反りが抑えられて、蒸着による電極形成時の熱や搬送時の破損等が防止される。
図５に示すように、環状補強部形成工程の後には反射膜形成工程が実施される。反射膜形成工程では、シリコン基板１０の他方の面に形成された凹部１１の底面に反射膜４０が形成される。これにより、発光層３０の裏面で発行した光がシリコン基板１０を透過して反射膜４０で反射し、反射光が再びシリコン基板１０を透過して発光層３０の表面側から出射することで発光効率が向上される。なお、反射膜４０の形成方法としては、スパッタリングや蒸着法等を利用することができる。また、反射膜４０は、金属膜で形成されるが、シリコン基板１０を透過した光を反射可能であれば、他の材料で形成されてもよい。
図６に示すように、反射膜形成工程の後には電極形成工程が実施される。電極形成工程では、反射膜４０の表面にｎ型電極５１が形成される。また、反射膜４０の表面にｎ型電極５１が形成された後、発光層３０の表面から保護テープＴ１（図５参照）が剥がされて、発光層３０の表面にｐ型電極５２が形成される。ｎ型電極５１、ｐ型電極５２は蒸着法によって形成されるが、環状補強部１２でシリコン基板１０の剛性が確保されるため、シリコンとＧａＮの熱膨張係数が異なっていても蒸着時の熱でシリコン基板１０が反ることがない。したがって、シリコン基板１０を薄くしても反りが発生しないため、容易に電極形成することができる。
なお、本実施の形態では、発光層３０の表面から保護テープＴ１（図５参照）を剥がした後に、発光層３０の表面にｐ型電極５２が形成される構成にしたが、この構成に限定されない。発光層３０の表面に保護テープＴ１が貼着される前に、発光層３０の表面にｐ型電極５２が形成されてもよい。すなわち、発光層形成工程と環状補強部形成工程との合間に、発光層３０の表面にｐ型電極５２が形成されてもよい。なお、ｎ型電極５１、ｐ型電極５２の形成方法は、蒸着法に限らず、スパッタリング等を利用することもできる。
図７に示すように、電極形成工程の後には分割工程が実施される。分割工程では、シリコン基板１０が分割予定ライン（不図示）に沿って個々のチップＣ（ＬＥＤ基板）に分割される。この場合、図７Ａに示すように、リングフレーム（不図示）の開口部を覆うダイシングテープＴ２に発光層３０の表面が貼着され、リングフレームに支持されたシリコン基板１０が切削装置（不図示）に搬入される。切削装置では、シリコン基板１０の他方の面、すなわちｎ型電極５１を上方に向けた状態で、ダイシングテープＴ２を介してチャックテーブル７１にシリコン基板１０が吸引保持される。この場合、分割予定ラインが確認できるように、透明のチャックテーブル７１が使用され、チャックテーブル７１の下方でアライメントされる。
図７Ｂに示すように、切削ブレード７２がシリコン基板１０の分割予定ラインに対して位置合わせされ、シリコン基板１０の径方向外側においてダイシングテープＴ２の途中まで切り込み可能な高さまで切削ブレード７２が下降される。そして、高速回転する切削ブレード７２に対してチャックテーブル７１が切削送りされることで、分割予定ラインに沿ってシリコン基板１０及び発光層３０がフルカットされる。一本の分割予定ラインに沿ってシリコン基板１０及び発光層３０がフルカットされると、隣の分割予定ラインに切削ブレード７２が位置合わせされてシリコン基板１０及び発光層３０がフルカットされる。
この切削動作が繰り返されることで、全ての分割予定ラインに沿ってシリコン基板１０及び発光層３０がフルカットされる。この結果、シリコン基板１０が分割予定ラインに沿って個々のチップＣに分割される。なお、分割工程は、シリコン基板１０を個々のチップＣに分割可能であればよく、例えば、レーザ光線によるアブレーション加工で分割予定ラインに沿ってシリコン基板１０を分割してもよい。また、レーザ光線でシリコン基板１０内に分割予定ラインに沿った改質層を形成して、この改質層を分割起点としてシリコン基板１０に外力を付与して分割してもよい。
なお、上記したように、反射膜４０を上向きにしてチャックテーブル７１に保持して切削する場合には、反射膜４０で分割予定ラインが確認できないため透明のチャックテーブル７１を用いてチャックテーブル７１側からアライメントする必要が有る。その為、図１０Ａ及び図１０Ｂに示すように、チャックテーブル７１に吸引保持されるシリコン基板１０の面を逆にしてもよい。この場合、リングフレームの開口部を覆うダイシングテープＴ２に反射膜４０（電極）の表面が貼着され、リングフレームに支持されたシリコン基板１０の表面、すなわち発光層３０を上方に向けた状態でダイシングテープＴ２介してチャックテーブル７１にシリコン基板１０を吸引保持させる。このように、シリコン基板１０の上方からアライメントして切削しても良い。
また、環状補強部１２のみを先に除去したのち、リングフレームの開口部を覆うダイシングテープＴ２にシリコン基板１０を貼着させ分割しても良い。なお、環状補強部１２の除去は、環状補強部１２を研削して薄くしても良いし、環状補強部１２の内周を切削ブレードで切削または、環状補強部１２の内周にレーザ光線を照射させ、凹部１１と環状補強部１２とを分離させても良い。
以上のように、本実施の形態のＬＥＤ基板の形成方法は、シリコン基板１０をサポート基板として利用することで、シリコン基板１０からサポート基板への貼り替え作業を無くして作業効率を高めている。また、シリコン基板１０の外周部分を残して中央部分だけを研削することで、シリコン基板１０の剛性を確保しつつ薄く形成されている。よって、ＬＥＤデバイスに必要な箇所のシリコン基板１０を薄くしたにも関わらず、サポート基板として剛性が低下することがない。シリコン基板１０の他方の面に反射膜４０を形成することで、薄くなったシリコン基板１０を透過する光を反射膜４０で前方に反射させて発光効率を向上させている。また、シリコン基板１０をエピタキシ基板とすることで、サファイア基板をエピタキシ基板にする構成と比較して、コストを削減することができる。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
例えば、シリコン基板の他方の面のｎ型電極をＳｉ貫通電極（TSV：Through-Silicon Via）を通じてｎ−ＧａＮ層に接続してもよい。以下、図８を参照して、第１の変形例のＬＥＤ基板の形成方法について説明する。図８は、第１の変形例の電極形成工程の一例を示す図である。第１の変形例は、電極形成工程についてのみ本実施の形態と相違している。したがって、電極形成工程についてのみ簡単に説明する。
図８に示すように、第１の変形例の電極形成工程では、反射膜４０側からエッチングされて、反射膜４０からｎ−ＧａＮ層３１まで達する貫通孔１５が形成される。貫通孔１５に金属等の導電性材料が充填されることでＳｉ貫通電極５３が形成され、さらにＳｉ貫通電極５３に接続するｎ型電極５１が形成される。これにより、ｎ型電極５１とｎ−ＧａＮ層３１が直に接続され、ｎ型電極５１とｎ−ＧａＮ層３１との間の抵抗を小さくすることができる。よって、少ない消費電力でＬＥＤ基板の輝度を向上することができる。
また、シリコン基板の他方の面にｎ型電極とｐ型電極とを形成し、それぞれＳｉ貫通電極でｎ−ＧａＮ層とｐ−ＧａＮ層に接続してもよい。以下、図９を参照して、第２の変形例のＬＥＤ基板の形成方法について説明する。図９は、第２の変形例の電極形成工程の一例を示す図である。第２の変形例は、電極形成工程についてのみ本実施の形態と相違している。したがって、電極形成工程についてのみ簡単に説明する。
図９に示すように、第２の変形例の電極形成工程では、反射膜４０側からエッチングされて、反射膜４０からｎ−ＧａＮ層３１まで達する貫通孔１５と、反射膜４０からｐ−ＧａＮ層３３まで達する貫通孔１６とが形成される。貫通孔１５、１６に金属等の導電性材料が充電されることでＳｉ貫通電極５３、５４が形成され、さらにＳｉ貫通電極５３、５４に接続するｎ型電極５１、ｐ型電極５２が形成される。これにより、ｎ型電極５１とｎ−ＧａＮ層３１とが直に接続されると共に、ｐ型電極５２とｐ−ＧａＮ層３３とが直に接続される。よって、ｎ型電極５１とｎ−ＧａＮ層３１との間、ｐ型電極５１とｐ−ＧａＮ層３３との間の抵抗を小さくして、ＬＥＤ基板の消費電力を減らすことができる。また、発光層３０の表面による発光がｐ型電極５２に遮られることがなく、発光層３０の発光面積を増やすことができる。よって、第１の変形例よりも、さらにＬＥＤ基板の輝度を向上することができる。
また、上記の実施の形態では、保護テープＴ１からダイシングテープＴ２に貼り換える構成にしたが、この構成に限定されない。保護テープＴ１の貼着前に、発光層３０の表面にｐ型電極５２が形成されていれば、保護テープＴ１を外さずに保護テープＴ１の表面にダイシングテープＴ２が貼着されてもよい。
以上説明したように、本発明は、簡易な作業で安価にＬＥＤ基板を形成することができるという効果を有し、特に、シリコン基板をエピタキシ基板として発光層を形成したＬＥＤ基板の形成方法に有用である。
１０ シリコン基板
１１ 凹部
１２ 環状補強部
２０ バッファ層
３０ 発光層
３１ ｎ−ＧａＮ層
３２ 活性層
３３ ｐ−ＧａＮ層
４０ 反射膜
５１ ｎ型電極（電極）
５２ ｐ型電極（電極）
Ｃ チップ

Claims (3)

  1. シリコン基板の一方の面にバッファ層を形成するバッファ層形成工程と、
    該バッファ層形成工程で形成したバッファ層の表面に発光層を形成する発光層形成工程と、
    該発光層形成工程の後、シリコン基板の他方の面の中央を研削し凹部を形成することにより該凹部の外側に環状補強部を形成する環状補強部形成工程と、
    該環状補強部形成工程の後、該凹部の底面に反射膜を形成することによって該反射膜と該シリコン基板とに熱歪みによる反りが生じて該シリコン基板が割れないように該環状補強部により該シリコン基板の反りを抑えた状態で該凹部の底面に該反射膜を形成する反射膜形成工程と、
    該反射膜形成工程で形成された該反射膜の表面に電極を形成する電極形成工程と、
    該電極形成工程の後、分割予定ラインに沿って個々のチップに分割する分割工程と、
    を有するＬＥＤ基板の形成方法。
  2. 該電極形成工程において、該電極は、該反射膜を貫通して該発光層に直に接続されるように形成されることを特徴とする請求項１に記載のＬＥＤ基板の形成方法。
  3. 該分割工程において、該電極又は該発光層を上方に向けた状態で該シリコン基板をチャックテーブルに保持させ、該電極側又は該発光層側からダイシングすることを特徴とする請求項１又は請求項２に記載のＬＥＤ基板の形成方法。
JP2015210343A 2015-10-27 2015-10-27 Ｌｅｄ基板の形成方法 Active JP6661330B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015210343A JP6661330B2 (ja) 2015-10-27 2015-10-27 Ｌｅｄ基板の形成方法
TW105131081A TWI699009B (zh) 2015-10-27 2016-09-26 Ｌｅｄ基板之形成方法
CN201610916336.1A CN106952985B (zh) 2015-10-27 2016-10-20 Led基板的形成方法
KR1020160138159A KR102397159B1 (ko) 2015-10-27 2016-10-24 Led 기판의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015210343A JP6661330B2 (ja) 2015-10-27 2015-10-27 Ｌｅｄ基板の形成方法

Publications (2)

Publication Number Publication Date
JP2017084919A JP2017084919A (ja) 2017-05-18
JP6661330B2 true JP6661330B2 (ja) 2020-03-11

Family

ID=58711107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015210343A Active JP6661330B2 (ja) 2015-10-27 2015-10-27 Ｌｅｄ基板の形成方法

Country Status (4)

Country Link
JP (1) JP6661330B2 (ja)
KR (1) KR102397159B1 (ja)
CN (1) CN106952985B (ja)
TW (1) TWI699009B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645454B (zh) * 2017-03-31 2018-12-21 環球晶圓股份有限公司 磊晶基板及其製造方法
CN108666212B (zh) * 2018-05-02 2023-01-10 南方科技大学 一种led芯片制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55102428A (en) 1979-01-31 1980-08-05 Mitsubishi Chem Ind Ltd Mixing and forwarding device for pulverulent and granular body and liquid
JPS55118328A (en) 1979-03-06 1980-09-11 Tokutarou Komuro Combination net for set net
JPH08148714A (ja) * 1994-11-25 1996-06-07 Hitachi Cable Ltd 発光ダイオード及びその製造方法
JPH09116192A (ja) 1995-10-16 1997-05-02 Toshiba Corp 発光ダイオード
US6069394A (en) * 1997-04-09 2000-05-30 Matsushita Electronics Corporation Semiconductor substrate, semiconductor device and method of manufacturing the same
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
KR100499129B1 (ko) * 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
JP2005019608A (ja) * 2003-06-25 2005-01-20 Matsushita Electric Works Ltd 半導体発光素子
JP4386185B2 (ja) * 2004-07-28 2009-12-16 サンケン電気株式会社 窒化物半導体装置
JP4890813B2 (ja) * 2005-08-05 2012-03-07 昭和電工株式会社 発光ダイオード及び発光ダイオードランプ
JP2007266250A (ja) * 2006-03-28 2007-10-11 Disco Abrasive Syst Ltd ウエーハ
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
CN100544045C (zh) * 2007-09-17 2009-09-23 中山大学 一种半导体发光器件及其制造方法
US20110198609A1 (en) * 2010-02-12 2011-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Light-Emitting Devices with Through-Substrate Via Connections
CN105742447B (zh) * 2010-11-18 2019-03-26 首尔伟傲世有限公司 具有电极焊盘的发光二极管
EP2495772A1 (en) * 2011-03-02 2012-09-05 Azzurro Semiconductors AG Semiconductor light emitter device
JP2012238746A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP5023230B1 (ja) 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2012253304A (ja) * 2011-06-07 2012-12-20 Toshiba Corp 窒化物半導体発光素子の製造方法
TWI443871B (zh) * 2011-06-21 2014-07-01 Univ Chang Gung Fabrication method of gallium nitride light emitting diode with back reflector and heat dissipation layer
CN102583215A (zh) * 2011-12-26 2012-07-18 南京邮电大学 基于硅衬底氮化物的悬空纳米光子器件及其制备方法
JP6105395B2 (ja) * 2013-06-05 2017-03-29 株式会社ディスコ 加工方法

Also Published As

Publication number Publication date
TWI699009B (zh) 2020-07-11
JP2017084919A (ja) 2017-05-18
CN106952985A (zh) 2017-07-14
KR102397159B1 (ko) 2022-05-11
TW201724555A (zh) 2017-07-01
KR20170049405A (ko) 2017-05-10
CN106952985B (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
TWI680588B (zh) 分離形成於基板晶圓上之發光裝置之方法
KR101158242B1 (ko) 반도체 발광 장치 및 그 제조 방법
KR101007137B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP6720472B2 (ja) 発光素子の製造方法
JP6419077B2 (ja) 波長変換発光デバイス
JP2012074665A (ja) 発光ダイオード
TW201608739A (zh) 具有小光源尺寸之波長經轉換之發光裝置
JP2013008817A (ja) 半導体発光素子及びその製造方法
US8158490B2 (en) Method for producing group III nitride-based compound semiconductor device
JP5185344B2 (ja) 半導体発光素子の製造方法および半導体発光素子
JP2008140872A (ja) Ｉｉｉ−ｖ族半導体素子、およびその製造方法
JP6661330B2 (ja) Ｌｅｄ基板の形成方法
JP2004228290A (ja) 半導体発光素子及びその製造方法
JP5646545B2 (ja) 半導体発光素子及びその製造方法
JP6245791B2 (ja) 縦型窒化物半導体素子およびその製造方法
JP2009277852A (ja) 半導体発光素子とその製造方法
JP5644711B2 (ja) 発光チップの製造方法、発光チップ、接合体
KR101119009B1 (ko) 이온주입에 의한 분리를 이용한 발광소자 제조 방법
JP5940315B2 (ja) 半導体発光素子及びその製造方法
JP2002111049A (ja) 半導体発光素子の製造方法
KR101648809B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP2010109127A (ja) 発光素子
JP2010087093A (ja) Ｉｉｉ族窒化物系化合物半導体素子
JP5951732B2 (ja) 半導体発光素子
JP2020141071A (ja) 発光装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200212

R150 Certificate of patent or registration of utility model

Ref document number: 6661330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250