KR102397159B1 - Led 기판의 형성 방법 - Google Patents

Led 기판의 형성 방법 Download PDF

Info

Publication number
KR102397159B1
KR102397159B1 KR1020160138159A KR20160138159A KR102397159B1 KR 102397159 B1 KR102397159 B1 KR 102397159B1 KR 1020160138159 A KR1020160138159 A KR 1020160138159A KR 20160138159 A KR20160138159 A KR 20160138159A KR 102397159 B1 KR102397159 B1 KR 102397159B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
forming
substrate
light emitting
emitting layer
Prior art date
Application number
KR1020160138159A
Other languages
English (en)
Other versions
KR20170049405A (ko
Inventor
영석 김
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170049405A publication Critical patent/KR20170049405A/ko
Application granted granted Critical
Publication of KR102397159B1 publication Critical patent/KR102397159B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

(과제) 간이한 작업에 의해 염가로 LED 기판을 형성할 수 있는 LED 기판의 형성 방법을 제공하는 것.
(해결 수단) 실리콘 기판의 표면에 버퍼층을 형성하는 버퍼층 형성 공정과, 버퍼층의 표면에 발광층을 형성하는 발광층 형성 공정과, 실리콘 기판의 이면의 외주 부분을 남기고 중앙 부분을 연삭하여 환상 보강부를 형성하는 환상 보강부 형성 공정과, 실리콘 기판의 이면에 반사막을 형성하는 반사막 형성 공정과, 그 반사막에 전극을 형성하는 전극 형성 공정과, 분할 예정 라인을 따라 칩으로 분할하는 분할 공정에 의해 LED 기판을 형성하는 구성으로 하였다.

Description

LED 기판의 형성 방법{METHOD OF FORMING LED SUBSTRATE}
본 발명은 LED 기판의 형성 방법에 관한 것이다.
종래에는, n-GaN 층, 활성층, p-GaN 층으로 이루어지는 발광층을 사파이어 기판 상에 적층하여 LED (Light Emitting Diode) 기판이 형성된다. LED 기판으로는, 절연성을 갖는 사파이어 기판을 분리하지 않고, p 형 전극 옆에 n 형 전극을 배치한 수평 구조의 LED 기판이 알려져 있다 (예를 들어, 특허문헌 1 참조). 수평 구조의 LED 기판은, p-GaN 층측을 에칭하여 n-GaN 층을 부분적으로 노출시키고, p-GaN 층의 표면과 n-GaN 층의 표면에 각각 p 형 전극과 n 형 전극을 배치하고 있다. p 형 전극으로부터 n 형 전극을 향할 때 전류가 집중되어, LED 기판의 내구성이 저하될 가능성이 있다.
또, LED 기판으로는, 절연성을 갖는 사파이어 기판을 분리하고, p 형 전극과 n 형 전극을 수직으로 배치한 수직 구조의 LED 기판이 알려져 있다 (예를 들어, 특허문헌 2 참조). 수직 구조의 LED 기판은, 레이저 리프트 오프 (LLO : Laser Lift Off) 에 의해 n-GaN 층으로부터 사파이어 기판을 분리시키고, p-GaN 층의 표면과 n-GaN 층의 이면에 각각 p 형 전극과 n 형 전극을 배치한 후에 서포트 기판 에 의해 지지된다. 이 때문에, 수평 구조의 LED 기판과 달리, p 형 전극으로부터 n 형 전극을 향할 때 전류가 집중되는 경우가 없어, LED 의 내구성이 향상되어 있다.
최근에는, 사파이어 기판 대신에, 실리콘 기판 상에 버퍼층을 개재하여 발광층을 적층시켜 LED 기판을 형성하는 기술 (GaN on Silicon 기술) 도 개발되어 있다 (예를 들어, 특허문헌 3, 4 참조). 실리콘 기판은 사파이어 기판과 비교하여, 에피택시 기판으로서 저렴하고, LED 기판 제조시의 비용을 대폭 삭감하는 것이 가능하게 되어 있다.
일본 공개특허공보 평09-116192호 일본 특허 제5653327호 일본 공개특허공보 2012-243807호 일본 특허 제5752855호
그러나, 실리콘 기판과 GaN 에서는 격자 부정합이 크기 때문에, GaN 층을 적층하기 위해서는 실리콘 기판 상에 버퍼층을 겹겹이 형성할 필요가 있다. 또, 수직 구조의 LED 기판을 형성하는 경우에는, 상기한 레이저 리프트 오프를 사용하여 LED 기판으로부터 실리콘 기판을 분리하는 것이 어렵다. 만일, LED 기판으로부터 실리콘 기판을 분리하고, 실리콘 기판으로부터 서포트 기판으로 바꿔 붙일 수 있었다고 해도, 바꿔 붙이기 작업이 발생하는 분만큼 작업이 번잡해진다는 문제가 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 간이한 작업에 의해 염가로 LED 기판을 형성할 수 있는 LED 기판의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명의 LED 기판의 형성 방법은, 실리콘 기판의 일방의 면에 버퍼층을 형성하는 버퍼층 형성 공정과, 그 버퍼층 형성 공정에서 형성한 버퍼층의 표면에 발광층을 형성하는 발광층 형성 공정과, 그 발광층 형성 공정 후, 실리콘 기판의 타방의 면의 중앙을 연삭하여 오목부를 형성함으로써 그 오목부의 외측에 환상 (環狀) 보강부를 형성하는 환상 보강부 형성 공정과, 그 환상 보강부 형성 공정 후, 그 오목부에 반사막을 형성하는 반사막 형성 공정과, 그 반사막 형성 공정에서 형성된 그 반사막의 표면에 전극을 형성하는 전극 형성 공정과, 그 전극 형성 공정 후, 분할 예정 라인을 따라 칩으로 분할하는 분할 공정을 갖는다.
이 구성에 의하면, 실리콘 기판의 타방의 면의 중앙 부분이 연삭되고, 중앙 부분의 주위에 환상 보강부가 형성된다. 환상 보강부에 의해 실리콘 기판의 강성이 확보되어 있기 때문에, 실리콘 기판의 중앙 부분이 얇아도 휨이 발생하는 경우가 없다. 따라서, 실리콘 기판으로부터 서포트 기판으로의 기판 바꿔 붙이기 작업이 발생하는 경우가 없다. 또, 실리콘 기판의 중앙 부분이 얇기 때문에, 발광층의 이면으로부터 발광된 광이 실리콘 기판을 투과하여 반사막에서 반사됨으로써 발광 효율이 향상된다. 또, 실리콘 기판을 에피택시 기판으로 함으로써, 비용을 대폭 삭감할 수 있다.
본 발명에 의하면, 실리콘 기판의 타방의 면의 중앙 부분이 연삭됨으로써, 중앙 부분의 주위에 환상 보강부가 형성된다. 이로써, 염가인 실리콘 기판을 에피택시 기판으로서 사용할 수 있고, 발광층을 실리콘 기판으로부터 서포트 기판으로의 바꿔 붙이기 작업을 발생시키지 않는다. 또, 실리콘 기판을 얇게 연삭함으로써 발광층의 이면으로부터의 광을, 실리콘 기판을 투과시켜 반사막에서 반사시키고 다시 실리콘 기판을 투과시킴으로써 휘도를 향상시킬 수 있다.
도 1 은 비교예의 LED 구조의 설명도이다.
도 2 는 본 실시형태의 버퍼층 형성 공정의 일례를 나타내는 도면이다.
도 3 은 본 실시형태의 발광층 형성 공정의 일례를 나타내는 도면이다.
도 4 는 본 실시형태의 환상 보강부 형성 공정의 일례를 나타내는 도면이다.
도 5 는 본 실시형태의 반사막 형성 공정의 일례를 나타내는 도면이다.
도 6 은 본 실시형태의 전극 형성 공정의 일례를 나타내는 도면이다.
도 7 은 본 실시형태의 분할 공정의 일례를 나타내는 도면이다.
도 8 은 제 1 변형예의 전극 형성 공정의 일례를 나타내는 도면이다.
도 9 는 제 2 변형예의 전극 형성 공정의 일례를 나타내는 도면이다.
도 10 은 본 실시형태의 분할 공정의 다른 일례를 나타내는 도면이다.
본 실시형태에 대해 설명하기 전에, 비교예의 LED 구조에 대해 간단하게 설명한다. 도 1 은, 비교예의 LED 구조의 설명도이다. 또한, 비교예의 LED 구조에 있어서는 설명의 편의상, 본 실시형태와 동일한 부호를 사용하여 설명한다.
도 1A 에 나타내는 바와 같이, 실리콘 기판 (10) 상에 버퍼층 (20) 이 형성되고, 버퍼층 (20) 상에 n-GaN 층 (31), 활성층 (32), p-GaN 층 (33) 으로 이루어지는 발광층 (LED 발광층) (30) 이 형성되어 있다. 실리콘 기판 (10) 은, 사파이어 기판과 비교하여 대구경이고, 또한 에피택시 기판으로서 사파이어 기판보다 저렴하다. 또, 실리콘 기판 (10) 과 n-GaN 층 (31) 사이에는, 실리콘과 GaN 의 격자 부정합의 상이를 흡수하기 위해서 버퍼층 (20) 이 겹겹이 형성되어 있다. 이 구조에서는, 레이저 리프트 오프를 사용하여 발광층 (30) 으로부터 실리콘 기판 (10) 을 분리하고, 수직 구조의 LED 기판을 형성하는 것이 어렵다.
통상적으로 레이저 리프트 오프는 발광층을 적층한 사파이어 기판에 사용되고, n-GaN 층에 레이저 광선을 집광함으로써, 발광층으로부터 사파이어 기판을 분리시키고 있다. 본 구조에서는, n-GaN 층 (31) 에 대해 레이저 광선을 직접적으로 집광할 수 없어, 발광층 (30) 으로부터 실리콘 기판 (10) 을 분리하는 것이 어렵다. 이 경우, 실리콘 기판 (10) 을 n-GaN 층 (31) 으로부터 분리시키지 않고, 서포트 기판으로서 이용하는 것도 생각할 수 있다. 이로써, 서포트 기판의 바꿔 붙이기를 없애 작업을 간략화할 수 있지만, 실리콘 기판 (10) 이 두꺼운 채이면, 발광층 (30) 의 이면으로부터 발광된 광이 실리콘 기판 (10) 에 흡수되어 발광 효율이 저하된다.
한편으로, 도 1B 에 나타내는 바와 같이, 실리콘 기판 (10) 의 이면을 연삭하여 얇게 하는 것도 생각할 수 있다. 이로써, 실리콘 기판 (10) 에 의한 광의 흡수량이 저감되지만, 전극 (51, 52) 의 증착시에 실리콘과 GaN 이 가열되어 얇게 연삭된 실리콘 기판 (10) 이 균열되는 문제가 있다.
그래서, 본 실시형태에서는, 사파이어 기판과 비교하여 실리콘 기판 (10) 이 연삭되기 쉽다는 점에 주목하여, 실리콘 기판 (10) 의 외주를 남기고 중앙 부분만을 연삭함으로써 실리콘 기판 (10) 의 강성을 확보하고 있다. 이로써, 실리콘 기판 (10) 의 균열을 억제하면서, 실리콘 기판 (10) 에 의한 발광층 (30) 으로부터의 광의 흡수량을 억제하도록 하고 있다. 또한, 실리콘 기판 (10) 의 이면에 반사막을 형성하여, 두께가 얇은 실리콘 기판 (10) 을 투과한 광을 반사막에서 반사시키고 있다.
이하, 첨부 도면을 참조하여, 본 실시형태의 LED 기판의 형성 방법에 대해 상세하게 설명한다. 도 2 는 버퍼층 형성 공정, 도 3 은 발광층 형성 공정, 도 4 는 환상 보강부 형성 공정, 도 5 는 반사막 형성 공정, 도 6 은 전극 형성 공정, 도 7 은 분할 공정의 각각 일례를 나타내는 도면이다.
도 2 에 나타내는 바와 같이, 먼저 버퍼층 형성 공정이 실시된다. 버퍼층 형성 공정에서는, 실리콘 기판 (10) 의 일방의 면 (표면) 에 버퍼층 (20) 이 형성된다. 버퍼층 (20) 의 형성 방법으로는, MOCVD (Metal Organic Chemical Vapor Deposition) 법, MBE (Molecular Beam Epitaxy) 법, CVD (Chemical Vapor Deposition) 법, 스퍼터링법 등의 기층 제막법을 이용할 수 있다. 또한, 버퍼층 (20) 은, GaN 형성 후의 냉각시에 발생하는 크랙을 방지하기 위해서, 다층 구조로 형성되는 것이 바람직하다.
도 3 에 나타내는 바와 같이, 버퍼층 형성 공정 후에는 발광층 형성 공정이 실시된다. 발광층 형성 공정에서는, 버퍼층 (20) 의 표면에 발광층 (30) 이 형성된다. 발광층 (30) 은, 버퍼층 (20) 의 표면에 n-GaN 층 (31), 활성층 (32), p-GaN 층 (33) 이 이 순서로 적층되어 형성된다. 또한, 발광층 (30) 의 형성 방법으로는, 예를 들어, 상기한 MOVCD 법이나 MBE 법을 이용할 수 있다. 이와 같이, 실리콘 기판 (10) 의 일방의 면에 버퍼층 (20) 을 개재하여 발광층 (30) 이 적층됨으로써, 실리콘과 GaN 의 격자 부정합으로부터 발생하는 크랙이 억제되어 있다. 또, 발광층 (Epi 층) 의 적층 순서는, 버퍼층 (20) 의 표면에 p-GaN 층 (33), 활성층 (32), n-GaN 층 (31) 이어도 된다.
도 4 에 나타내는 바와 같이, 발광층 형성 공정 후에는 환상 보강부 형성 공정이 실시된다. 환상 보강부 형성 공정에서는, 실리콘 기판 (10) 의 타방의 면 (이면) 의 중앙이 연삭되어 오목부 (11) 가 형성되고, 오목부 (11) 의 외측에 환상 보강부 (12) 가 형성된다. 이 경우, 도 4A 에 나타내는 바와 같이, 실리콘 기판 (10) 에 적층된 발광층 (30) 에 보호 테이프 (T1) 가 첩착 (貼着) 되고, 이 보호 테이프 (T1) 가 부착된 실리콘 기판 (10) 이 연삭 장치 (도시 생략) 에 반입된다. 연삭 장치에서는, 실리콘 기판 (10) 의 타방의 면을 상방을 향하게 한 상태에서, 보호 테이프 (T1) 를 개재하여 척 테이블 (61) 에 실리콘 기판 (10) 이 흡인 유지된다.
도 4B 에 나타내는 바와 같이, 연삭 유닛 (62) 의 연삭 휠 (63) 이 회전하면서 척 테이블 (61) 에 접근되어, 연삭 휠 (63) 과 실리콘 기판 (10) 의 타방의 면이 회전 접촉함으로써 실리콘 기판 (10) 이 연삭된다. 이 때, 실리콘 기판 (10) 의 반경보다 소직경의 연삭 휠 (63) 을 사용하여, 실리콘 기판 (10) 의 타방의 면 중에서, 최종적으로 LED 디바이스로서 사용되는 중앙 부분만이 연삭된다. 이로써, 실리콘 기판 (10) 의 타방의 면에는, 원형의 오목부 (11) 가 형성됨과 함께, 실리콘 기판 (10) 의 외주 부분에 환상 보강부 (12) 가 형성된다.
도 4C 에 나타내는 바와 같이, 실리콘 기판 (10) 은, 오목부 (11) 에 의해 중앙 부분이 박화되고, 오목부 (11) 를 둘러싸는 환상 보강부 (12) 에 의해 강성이 확보되어 있다. LED 디바이스로서 사용되는 실리콘 기판 (10) 의 중앙 부분이 박화되기 때문에, 실리콘의 중앙 부분에 있어서의 광의 흡수량이 억제되어 있다. 또한, 이 실리콘 기판 (10) 의 중앙 부분은, 광을 투과시키기 위해서 1 [㎛] - 40 [㎛] 의 두께가 될 때까지 연삭되는 것이 바람직하다. 또, 실리콘 기판 (10) 이 환상 보강부 (12) 에 의해 강성이 확보되기 때문에, 실리콘 기판 (10) 의 휨이 억제되고, 증착에 의한 전극 형성시의 열이나 반송시의 파손 등이 방지된다.
도 5 에 나타내는 바와 같이, 환상 보강부 형성 공정 후에는 반사막 형성 공정이 실시된다. 반사막 형성 공정에서는, 실리콘 기판 (10) 의 타방의 면에 형성된 오목부 (11) 의 바닥면에 반사막 (40) 이 형성된다. 이로써, 발광층 (30) 의 이면에서 발광된 광이 실리콘 기판 (10) 을 투과하여 반사막 (40) 에서 반사되고, 반사광이 다시 실리콘 기판 (10) 을 투과하여 발광층 (30) 의 표면측으로부터 출사됨으로써 발광 효율이 향상된다. 또한, 반사막 (40) 의 형성 방법으로는, 스퍼터링이나 증착법 등을 이용할 수 있다. 또, 반사막 (40) 은 금속막으로 형성되지만, 실리콘 기판 (10) 을 투과한 광을 반사시킬 수 있으면, 다른 재료로 형성되어도 된다.
도 6 에 나타내는 바와 같이, 반사막 형성 공정 후에는 전극 형성 공정이 실시된다. 전극 형성 공정에서는, 반사막 (40) 의 표면에 n 형 전극 (51) 이 형성된다. 또, 반사막 (40) 의 표면에 n 형 전극 (51) 이 형성된 후, 발광층 (30) 의 표면으로부터 보호 테이프 (T1) (도 5 참조) 가 박리되고, 발광층 (30) 의 표면에 p 형 전극 (52) 이 형성된다. n 형 전극 (51), p 형 전극 (52) 은 증착법에 의해 형성되지만, 환상 보강부 (12) 에서 실리콘 기판 (10) 의 강성이 확보되기 때문에, 실리콘과 GaN 의 열팽창 계수가 상이하더라도 증착시의 열에 의해 실리콘 기판 (10) 이 휘는 경우는 없다. 따라서, 실리콘 기판 (10) 을 얇게 해도 휨이 발생하지 않기 때문에, 용이하게 전극을 형성할 수 있다.
또한, 본 실시형태에서는, 발광층 (30) 의 표면으로부터 보호 테이프 (T1) (도 5 참조) 를 박리한 후에, 발광층 (30) 의 표면에 p 형 전극 (52) 이 형성되는 구성으로 하였지만, 이 구성에 한정되지 않는다. 발광층 (30) 의 표면에 보호 테이프 (T1) 가 첩착되기 전에, 발광층 (30) 의 표면에 p 형 전극 (52) 이 형성되어도 된다. 즉, 발광층 형성 공정과 환상 보강부 형성 공정 사이에, 발광층 (30) 의 표면에 p 형 전극 (52) 이 형성되어도 된다. 또한, n 형 전극 (51), p 형 전극 (52) 의 형성 방법은 증착법에 한정하지 않고, 스퍼터링 등을 이용할 수도 있다.
도 7 에 나타내는 바와 같이, 전극 형성 공정 후에는 분할 공정이 실시된다. 분할 공정에서는, 실리콘 기판 (10) 이 분할 예정 라인 (도시 생략) 을 따라 각각의 칩 (C) (LED 기판) 으로 분할된다. 이 경우, 도 7A 에 나타내는 바와 같이, 링 프레임 (도시 생략) 의 개구부를 덮는 다이싱 테이프 (T2) 에 발광층 (30) 의 표면이 첩착되고, 링 프레임에 지지된 실리콘 기판 (10) 이 절삭 장치 (도시 생략) 에 반입된다. 절삭 장치에서는, 실리콘 기판 (10) 의 타방의 면, 즉 n 형 전극 (51) 을 상방을 향하게 한 상태에서, 다이싱 테이프 (T2) 를 개재하여 척 테이블 (71) 에 실리콘 기판 (10) 이 흡인 유지된다. 이 경우, 분할 예정 라인을 확인할 수 있도록 투명한 척 테이블 (71) 이 사용되고, 척 테이블 (71) 의 하방에서 얼라인먼트된다.
도 7B 에 나타내는 바와 같이, 절삭 블레이드 (72) 가 실리콘 기판 (10) 의 분할 예정 라인에 대해 위치 맞춤되어, 실리콘 기판 (10) 의 직경 방향 외측에 있어서 다이싱 테이프 (T2) 의 도중까지 절입 가능한 높이까지 절삭 블레이드 (72) 가 하강된다. 그리고, 고속 회전하는 절삭 블레이드 (72) 에 대해 척 테이블 (71) 이 절삭 이송됨으로써, 분할 예정 라인을 따라 실리콘 기판 (10) 및 발광층 (30) 이 풀 커트된다. 한 개의 분할 예정 라인을 따라 실리콘 기판 (10) 및 발광층 (30) 이 풀 커트되면, 옆의 분할 예정 라인에 절삭 블레이드 (72) 가 위치 맞춤되어, 실리콘 기판 (10) 및 발광층 (30) 이 풀 커트된다.
이 절삭 동작이 반복됨으로써, 모든 분할 예정 라인을 따라 실리콘 기판 (10) 및 발광층 (30) 이 풀 커트된다. 이 결과, 실리콘 기판 (10) 이 분할 예정 라인을 따라 각각의 칩 (C) 으로 분할된다. 또한, 분할 공정은, 실리콘 기판 (10) 을 각각의 칩 (C) 으로 분할할 수 있으면 되고, 예를 들어, 레이저 광선에 의한 어블레이션 가공에 의해 분할 예정 라인을 따라 실리콘 기판 (10) 을 분할해도 된다. 또, 레이저 광선에 의해 실리콘 기판 (10) 내에 분할 예정 라인을 따른 개질층을 형성하고, 이 개질층을 분할 기점으로 하여 실리콘 기판 (10) 에 외력을 부여하여 분할해도 된다.
또한, 상기한 바와 같이, 반사막 (40) 을 상향으로 하여 척 테이블 (71) 에 유지하여 절삭하는 경우에는, 반사막 (40) 에서 분할 예정 라인을 확인할 수 없기 때문에 투명한 척 테이블 (71) 을 사용하여 척 테이블 (71) 측으로부터 얼라인먼트할 필요가 있다. 그 때문에, 도 10A 및 도 10B 에 나타내는 바와 같이, 척 테이블 (71) 에 흡인 유지되는 실리콘 기판 (10) 의 면을 반대로 해도 된다. 이 경우, 링 프레임의 개구부를 덮는 다이싱 테이프 (T2) 에 반사막 (40) (전극) 의 표면이 첩착되고, 링 프레임에 지지된 실리콘 기판 (10) 의 표면, 즉 발광층 (30) 을 상방을 향하게 한 상태에서 다이싱 테이프 (T2) 를 개재하여 척 테이블 (71) 에 실리콘 기판 (10) 을 흡인 유지시킨다. 이와 같이, 실리콘 기판 (10) 의 상방으로부터 얼라인먼트하여 절삭해도 된다.
또, 환상 보강부 (12) 만을 먼저 제거한 후, 링 프레임의 개구부를 덮는 다이싱 테이프 (T2) 에 실리콘 기판 (10) 을 첩착시켜 분할해도 된다. 또한, 환상 보강부 (12) 의 제거는, 환상 보강부 (12) 를 연삭하여 얇게 해도 되고, 환상 보강부 (12) 의 내주를 절삭 블레이드로 절삭 또는 환상 보강부 (12) 의 내주에 레이저 광선을 조사시켜, 오목부 (11) 와 환상 보강부 (12) 를 분리시켜도 된다.
이상과 같이, 본 실시형태의 LED 기판의 형성 방법은, 실리콘 기판 (10) 을 서포트 기판으로서 이용함으로써, 실리콘 기판 (10) 으로부터 서포트 기판으로의 바꿔 붙이기 작업을 없애 작업 효율을 높이고 있다. 또, 실리콘 기판 (10) 의 외주 부분을 남기고 중앙 부분만을 연삭함으로써, 실리콘 기판 (10) 의 강성을 확보하면서 얇게 형성되어 있다. 따라서, LED 디바이스에 필요한 지점의 실리콘 기판 (10) 을 얇게 했음에도 불구하고, 서포트 기판으로서 강성이 저하되는 경우가 없다. 실리콘 기판 (10) 의 타방의 면에 반사막 (40) 을 형성함으로써, 얇아진 실리콘 기판 (10) 을 투과하는 광을 반사막 (40) 에서 전방으로 반사시켜 발광 효율을 향상시키고 있다. 또, 실리콘 기판 (10) 을 에피택시 기판으로 함으로써, 사파이어 기판을 에피택시 기판으로 하는 구성과 비교하여, 비용을 삭감할 수 있다.
또한, 본 발명은 상기 실시형태에 한정되지 않고, 여러 가지 변경하여 실시하는 것이 가능하다. 상기 실시형태에 있어서, 첨부 도면에 도시되어 있는 크기나 형상 등에 대해서는 이것에 한정되지 않고, 본 발명의 효과를 발휘하는 범위내에서 적절히 변경하는 것이 가능하다. 그 밖에, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시하는 것이 가능하다.
예를 들어, 실리콘 기판의 타방의 면의 n 형 전극을 Si 관통 전극 (TSV : Through-Silicon Via) 을 통해서 n-GaN 층에 접속해도 된다. 이하, 도 8 을 참조하여, 제 1 변형예의 LED 기판의 형성 방법에 대해 설명한다. 도 8 은, 제 1 변형예의 전극 형성 공정의 일례를 나타내는 도면이다. 제 1 변형예는, 전극 형성 공정에 대해서만 본 실시형태와 상이하다. 따라서, 전극 형성 공정에 대해서만 간단하게 설명한다.
도 8 에 나타내는 바와 같이, 제 1 변형예의 전극 형성 공정에서는, 반사막 (40) 측으로부터 에칭되어, 반사막 (40) 으로부터 n-GaN 층 (31) 까지 도달하는 관통공 (15) 이 형성된다. 관통공 (15) 에 금속 등의 도전성 재료가 충전됨으로써 Si 관통 전극 (53) 이 형성되고, 또한 Si 관통 전극 (53) 에 접속하는 n 형 전극 (51) 이 형성된다. 이로써, n 형 전극 (51) 과 n-GaN 층 (31) 이 직접 접속되어, n 형 전극 (51) 과 n-GaN 층 (31) 사이의 저항을 작게 할 수 있다. 따라서, 적은 소비 전력으로 LED 기판의 휘도를 향상시킬 수 있다.
또, 실리콘 기판의 타방의 면에 n 형 전극과 p 형 전극을 형성하고, 각각 Si 관통 전극에 의해 n-GaN 층과 p-GaN 층에 접속해도 된다. 이하, 도 9 를 참조하여, 제 2 변형예의 LED 기판의 형성 방법에 대해 설명한다. 도 9 는, 제 2 변형예의 전극 형성 공정의 일례를 나타내는 도면이다. 제 2 변형예는, 전극 형성 공정에 대해서만 본 실시형태와 상이하다. 따라서, 전극 형성 공정에 대해서만 간단하게 설명한다.
도 9 에 나타내는 바와 같이, 제 2 변형예의 전극 형성 공정에서는, 반사막 (40) 측으로부터 에칭되어, 반사막 (40) 으로부터 n-GaN 층 (31) 까지 도달하는 관통공 (15) 과, 반사막 (40) 으로부터 p-GaN 층 (33) 까지 도달하는 관통공 (16) 이 형성된다. 관통공 (15, 16) 에 금속 등의 도전성 재료가 충전됨으로써 Si 관통 전극 (53, 54) 이 형성되고, 또한 Si 관통 전극 (53, 54) 에 접속하는 n 형 전극 (51), p 형 전극 (52) 이 형성된다. 이로써, n 형 전극 (51) 과 n-GaN 층 (31) 이 직접 접속됨과 함께, p 형 전극 (52) 과 p-GaN 층 (33) 이 직접 접속된다. 따라서, n 형 전극 (51) 과 n-GaN 층 (31) 사이, p 형 전극 (51) 과 p-GaN 층 (33) 사이의 저항을 작게 하여, LED 기판의 소비 전력을 줄일 수 있다. 또, 발광층 (30) 의 표면에 의한 발광이 p 형 전극 (52) 에 차단되는 경우가 없고, 발광층 (30) 의 발광 면적을 늘릴 수 있다. 따라서, 제 1 변형예보다, 더욱 LED 기판의 휘도를 향상시킬 수 있다.
또, 상기 실시형태에서는, 보호 테이프 (T1) 로부터 다이싱 테이프 (T2) 로 바꿔 붙이는 구성으로 했으나, 이 구성에 한정되지 않는다. 보호 테이프 (T1) 의 첩착 전에, 발광층 (30) 의 표면에 p 형 전극 (52) 이 형성되어 있으면, 보호 테이프 (T1) 를 제거하지 않고 보호 테이프 (T1) 의 표면에 다이싱 테이프 (T2) 가 첩착되어도 된다.
이상 설명한 바와 같이, 본 발명은, 간이한 작업에 의해 염가로 LED 기판을 형성할 수 있다는 효과를 갖고, 특히, 실리콘 기판을 에피택시 기판으로 하여 발광층을 형성한 LED 기판의 형성 방법에 유용하다.
10 : 실리콘 기판
11 : 오목부
12 : 환상 보강부
20 : 버퍼층
30 : 발광층
31 : n-GaN 층
32 : 활성층
33 : p-GaN 층
40 : 반사막
51 : n 형 전극 (전극)
52 : p 형 전극 (전극)
C : 칩

Claims (3)

  1. 실리콘 기판의 일방의 면에 버퍼층을 형성하는 버퍼층 형성 공정과,
    상기 버퍼층 형성 공정에서 형성한 버퍼층의 표면에 발광층을 형성하는 발광층 형성 공정과,
    상기 발광층 형성 공정 후, 실리콘 기판의 타방의 면의 중앙을 연삭하여 오목부를 형성함으로써 상기 오목부의 외측에 환상 보강부를 형성하는 환상 보강부 형성 공정과,
    상기 환상 보강부 형성 공정 후, 상기 환상 보강부에 의해 상기 실리콘 기판의 휨을 억제한 상태로 상기 오목부에 반사막을 형성하는 반사막 형성 공정과,
    상기 반사막 형성 공정에서 형성된 상기 반사막의 표면에 상기 환상 보강부에 의해 상기 실리콘 기판의 휨을 억제한 상태로 전극을 형성하는 전극 형성 공정과,
    상기 전극 형성 공정 후, 분할 예정 라인을 따라 각각의 칩으로 분할하는 분할 공정을 갖는, LED 기판의 형성 방법.
  2. 제 1 항에 있어서,
    상기 전극 형성 공정에 있어서, 상기 전극은, 상기 반사막을 관통하여 상기 발광층에 직접 접속되도록 형성되는 것을 특징으로 하는, LED 기판의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 분할 공정에 있어서, 상기 전극 또는 상기 발광층을 상방을 향하게 한 상태로 상기 실리콘 기판을 척 테이블에 유지시키고, 상기 전극측 또는 상기 발광층측으로부터 다이싱하는 것을 특징으로 하는, LED 기판의 형성 방법.
KR1020160138159A 2015-10-27 2016-10-24 Led 기판의 형성 방법 KR102397159B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-210343 2015-10-27
JP2015210343A JP6661330B2 (ja) 2015-10-27 2015-10-27 Ｌｅｄ基板の形成方法

Publications (2)

Publication Number Publication Date
KR20170049405A KR20170049405A (ko) 2017-05-10
KR102397159B1 true KR102397159B1 (ko) 2022-05-11

Family

ID=58711107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160138159A KR102397159B1 (ko) 2015-10-27 2016-10-24 Led 기판의 형성 방법

Country Status (4)

Country Link
JP (1) JP6661330B2 (ko)
KR (1) KR102397159B1 (ko)
CN (1) CN106952985B (ko)
TW (1) TWI699009B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695341B (zh) 2017-03-31 2021-01-26 环球晶圆股份有限公司 外延基板及其制造方法
CN108666212B (zh) * 2018-05-02 2023-01-10 南方科技大学 一种led芯片制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041284A (ja) * 2004-07-28 2006-02-09 Sanken Electric Co Ltd 窒化物半導体装置
JP2007266250A (ja) * 2006-03-28 2007-10-11 Disco Abrasive Syst Ltd ウエーハ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55102428A (en) 1979-01-31 1980-08-05 Mitsubishi Chem Ind Ltd Mixing and forwarding device for pulverulent and granular body and liquid
JPS55118328A (en) 1979-03-06 1980-09-11 Tokutarou Komuro Combination net for set net
JPH08148714A (ja) * 1994-11-25 1996-06-07 Hitachi Cable Ltd 発光ダイオード及びその製造方法
JPH09116192A (ja) 1995-10-16 1997-05-02 Toshiba Corp 発光ダイオード
US6069394A (en) * 1997-04-09 2000-05-30 Matsushita Electronics Corporation Semiconductor substrate, semiconductor device and method of manufacturing the same
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
KR100499129B1 (ko) * 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
JP2005019608A (ja) * 2003-06-25 2005-01-20 Matsushita Electric Works Ltd 半導体発光素子
JP4890813B2 (ja) * 2005-08-05 2012-03-07 昭和電工株式会社 発光ダイオード及び発光ダイオードランプ
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
CN100544045C (zh) * 2007-09-17 2009-09-23 中山大学 一种半导体发光器件及其制造方法
US20110198609A1 (en) * 2010-02-12 2011-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Light-Emitting Devices with Through-Substrate Via Connections
JP2014500624A (ja) * 2010-11-18 2014-01-09 ソウル バイオシス カンパニー リミテッド 電極パッドを有する発光ダイオードチップ
EP2495772A1 (en) * 2011-03-02 2012-09-05 Azzurro Semiconductors AG Semiconductor light emitter device
JP2012238746A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP5023230B1 (ja) 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2012253304A (ja) * 2011-06-07 2012-12-20 Toshiba Corp 窒化物半導体発光素子の製造方法
TWI443871B (zh) * 2011-06-21 2014-07-01 Univ Chang Gung Fabrication method of gallium nitride light emitting diode with back reflector and heat dissipation layer
CN102583215A (zh) * 2011-12-26 2012-07-18 南京邮电大学 基于硅衬底氮化物的悬空纳米光子器件及其制备方法
JP6105395B2 (ja) * 2013-06-05 2017-03-29 株式会社ディスコ 加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041284A (ja) * 2004-07-28 2006-02-09 Sanken Electric Co Ltd 窒化物半導体装置
JP2007266250A (ja) * 2006-03-28 2007-10-11 Disco Abrasive Syst Ltd ウエーハ

Also Published As

Publication number Publication date
CN106952985B (zh) 2021-03-26
JP6661330B2 (ja) 2020-03-11
KR20170049405A (ko) 2017-05-10
TW201724555A (zh) 2017-07-01
CN106952985A (zh) 2017-07-14
TWI699009B (zh) 2020-07-11
JP2017084919A (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
TWI680588B (zh) 分離形成於基板晶圓上之發光裝置之方法
JP7136834B2 (ja) 小型光源を有する波長変換発光デバイス
TWI233216B (en) Semiconductor element and method for producing the same
KR101438818B1 (ko) 발광다이오드 소자
KR101007137B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8735189B2 (en) Flip light emitting diode chip and method of fabricating the same
JP6419077B2 (ja) 波長変換発光デバイス
JP2019114804A (ja) 支持基板に接合された発光デバイス
KR102397159B1 (ko) Led 기판의 형성 방법
JP2004228290A (ja) 半導体発光素子及びその製造方法
JP2011198962A (ja) 半導体発光素子の製造方法
WO2011073886A1 (en) Substrate for a semiconductor light emitting device
KR101308127B1 (ko) 발광 다이오드의 제조 방법
KR20150077212A (ko) 광 디바이스 웨이퍼의 분할 방법
KR102544373B1 (ko) C2 대칭성 led 소자
JP2010087093A (ja) Ｉｉｉ族窒化物系化合物半導体素子
TWI772341B (zh) 發光二極體晶片的製造方法及發光二極體晶片
JP2011238787A (ja) 発光素子の製造方法
EP3063786B1 (en) Scribing a wafer of semiconductor devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant