JPH09116192A - 発光ダイオード - Google Patents

発光ダイオード

Info

Publication number
JPH09116192A
JPH09116192A JP26737095A JP26737095A JPH09116192A JP H09116192 A JPH09116192 A JP H09116192A JP 26737095 A JP26737095 A JP 26737095A JP 26737095 A JP26737095 A JP 26737095A JP H09116192 A JPH09116192 A JP H09116192A
Authority
JP
Japan
Prior art keywords
refractive index
layer
light emitting
thin film
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26737095A
Other languages
English (en)
Inventor
Tsuguo Uchino
嗣男 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26737095A priority Critical patent/JPH09116192A/ja
Publication of JPH09116192A publication Critical patent/JPH09116192A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 この発明は、発光層上に積層形成される層の
屈折率を最適化して界面反射損を減少させ、光出力を向
上させることを課題とする。 【解決手段】 この発明は、発光層6上に積層形成され
たクラッド層7における発光波長に対する屈折率は、ク
ラッド層7の下部から上部へ連続的に減少してなり、ク
ラッド層7の上にシリコン窒化薄膜8が積層形成され、
シリコン窒化薄膜8上にポリイミド系薄膜9が積層形成
され、ポリイミド系薄膜9上にエポキシ樹脂12が形成
され、クラッド層7の上部における発光波長に対する屈
折率をn1、シリコン窒化薄膜8の発光波長に対する屈
折率をn2 、ポリイミド系薄膜9の発光波長に対する屈
折率をn3 、エポキシ樹脂12の発光波長に対する屈折
率をn4 とすると、屈折率はn1 >n2 >n3 >n4 に
設定されて構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、発光層を含む化
合物半導体層が積層形成されたペレットが封止材により
封止されてなる発光ダイオード(LED)に関し、特に
光出力を向上させた発光ダイオードに関する。
【0002】
【従来の技術】従来、この種のLEDとしては、図2に
示すものが知られている。図2(a)はLEDのペレッ
トの断面図、同図(b)は同図(a)に示すペレットを
封止したLEDランプの断面図である。
【0003】図2において、LEDペレット20は、M
OCVD法により、サファイア基板21上にGaNバッ
ファ層22、n−GaN層23、n−GaAlNクラッ
ド層24、発光層となるInGaN活性層25、p−G
aAlNクラッド層26が順次堆積形成された後、n−
GaAlNクラッド層24、InGaN活性層25、p
−GaAlNクラッド層26の一部が剥離されてn−G
aN層23が露出され、p−GaAlNクラッド層26
上にAu系のp型電極27が、n−GaN層23上にA
l系のn型電極28が真空蒸着により形成された後、そ
れぞれのペレットに分離されて形成される。
【0004】このようにして形成されたLEDペレット
20は、鉄系の材質に銅及び銀メッキを施したリード2
9に接着用ペースト30で固着された後、金線31によ
りLEDペレット20のそれぞれの電極27、28とリ
ード29が結線され、エポキシ樹脂32により所定の形
状に封止され、LEDランプが形成される。
【0005】このような構造の発光ダイオードでは、L
EDペレット20の表面層のp−GaAlNクラッド層
26が封止樹脂のエポキシ樹脂32と直接接触している
ため、以下に述べる不具合が生じていた。
【0006】第1に、p−GaAlNクラッド層26の
屈折率は3.0程度であるのに対して、エポキシ樹脂3
2の屈折率は1.5程度であり、両者の屈折率の差はか
なり大きなものになっていた。この屈折率の差は、LE
Dペレット20とエポキシ樹脂32との界面における界
面反射を増大させ、光出力の低下を招いていた。
【0007】第2に、p−GaAlNクラッド層26と
エポキシ樹脂32との熱膨張係数の差ならびに両者の密
着性の悪さにより、封止時の熱衝撃等でLEDペレット
20とエポキシ樹脂32との界面が剥離して、剥離した
両者の間に空気層が生じていた。この空気層の屈折率は
1.0程度となるので、界面反射が上述したものに比べ
て大きくなっていた。
【0008】第3に、高温、高湿下での通電評価時に、
エポキシ樹脂32あるいはエポキシ樹脂32とリード2
9との間から水分が侵入し、p−GaAlNクラッド層
26のAlが酸化されてAlの酸化物が生成され、この
酸化物が光吸収層となって発光光を吸収し、光出力の低
下を招いていた。
【0009】
【発明が解決しようとする課題】以上説明したように、
従来のLEDにおいては、LEDペレットの表面層と封
止樹脂との屈折率の大きな相違により両者の間の界面反
射損が大きくなり、光出力の低下を招いていた。
【0010】また、LEDペレットの表面層と封止樹脂
との密着性が悪かったため、両者の間に空気層が生じ、
光出力の低下を招いていた。
【0011】さらに、水分の侵入により光吸収層が形成
され、光出力の低下を招いていた。そこで、この発明
は、上記に鑑みてなされたものであり、その目的とする
ところは、発光層上に積層形成される層の屈折率を最適
化して界面反射損を減少させ、光出力を向上させた発光
ダイオードを提供することにある。
【0012】また、発光層上に積層形成される層の屈折
率を最適化して界面反射損を減少させ、かつ発光ダイオ
ードの表面層と封止樹脂との密着性及び/又は発光ダイ
オードの耐湿性を向上させて、光出力を向上させた発光
ダイオードを提供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、発光層を含む化合物半導体
層が積層形成されたペレットが封止材により封止されて
なる発光ダイオードにおいて、前記化合物半導体層の一
方のクラッド層における発光波長に対する屈折率は、前
記クラッド層の下部から上部へ連続的に減少してな
る。。
【0014】請求項2記載の発明は、発光層を含む化合
物半導体層が積層形成されたペレットが封止材により封
止されてなる発光ダイオードにおいて、前記化合物半導
体層の一方のクラッド層と前記封止材との間に、前記ク
ラッド層の発光波長に対する屈折率をn1 、前記封止材
の発光波長に対する屈折率をn2 とすると、屈折率n3
(n1 >n3 >n2 )を有する少なくとも一層以上の透
明薄膜が形成されてなる。
【0015】請求項3記載の発明は、発光層を含む化合
物半導体層が積層形成されたペレットが封止材により封
止されてなる発光ダイオードにおいて、前記化合物半導
体層の一方のクラッド層と前記封止材との間に、前記ク
ラッド層の発光波長に対する屈折率をn1 、前記封止材
の発光波長に対する屈折率をn2 とすると、屈折率n3
(n1 >n3 >n2 )を有し、前記封止材と密着性の高
い密着性透明薄膜又は高密度の耐湿性透明薄膜が形成さ
れてなる。
【0016】請求項4記載の発明は、発光層を含む化合
物半導体層が積層形成されたペレットが封止材により封
止されてなる発光ダイオードにおいて、前記化合物半導
体層の一方のクラッド層と前記封止材との間に、前記ク
ラッド層の発光波長に対する屈折率をn1 、前記封止材
の発光波長に対する屈折率をn2 とすると、屈折率n3
(n1 >n3 >n2 )を有し、前記封止材と密着性の高
い密着性透明薄膜と高密度の耐湿性透明薄膜が形成され
てなる。
【0017】請求項5記載の発明は、InGaNからな
る発光層を含む化合物半導体層が積層形成されたペレッ
トがエポキシ樹脂により封止されてなる発光ダイオード
において、前記発光層上に積層形成されたGaAlNか
らなるクラッド層における発光波長に対する屈折率は、
前記クラッド層の下部から上部へ連続的に減少してな
り、前記クラッド層上にシリコン窒化薄膜が積層形成さ
れ、前記シリコン窒化薄膜上にポリイミド系薄膜が積層
形成され、前記ポリイミド系薄膜上に前記エポキシ樹脂
が形成され、前記クラッド層の上部における発光波長に
対する屈折率をn1 、シリコン窒化薄膜の発光波長に対
する屈折率をn2 、前記ポリイミド系薄膜の発光波長に
対する屈折率をn3 、前記エポキシ樹脂の発光波長に対
する屈折率をn4 とすると、前記それぞれの屈折率はn
1 >n2 >n3 >n4 に設定されてなる。
【0018】
【発明の実施の形態】以下、図面を用いてこの発明の実
施の形態を説明する。
【0019】図1は請求項1記載の発明の一実施形態に
係わる発光ダイオード(LED)の構成を示す断面図で
ある。
【0020】図1において、LEDペレット1は、MO
CVD法により、サファイア基板2上にGaNバッファ
層3、n−GaN層4、n−GaAlNクラッド層5、
発光層となるInGaN活性層6、p−GaAlNクラ
ッド層7が順次堆積形成され、さらに、p−GaAlN
クラッド層7上にシリコン窒化薄膜8、ポリイミド系薄
膜9が順次堆積形成された後、シリコン窒化薄膜8及び
ポリイミド系薄膜9の一部が除去されてp−GaAlN
クラッド層7の一部が露出され、n−GaAlNクラッ
ド層5、InGaN活性層6、p−GaAlNクラッド
層7、シリコン窒化薄膜8及びポリイミド系薄膜9の一
部が剥離されてn−GaN層4の一部が露出され、露出
されたp−GaAlNクラッド層7上にAu系のp型電
極10が、露出されたn−GaN層4上にAl系のn型
電極11が真空蒸着によりそれぞれ形成された後、それ
ぞれのペレットに分離されて形成される。このようにし
て形成されるLEDペレット1は、図3に示すと同様に
してエポキシ樹脂12により封止されて、LEDランプ
が形成される。
【0021】このような製造工程において、p−GaA
lNクラッド層7を堆積形成する際に、堆積時間に対し
て複数の原料ガスの混合比、濃度をコンピュータ等によ
り調整することにより、p−Ga1-X AlX Nクラッド
層7のAlの混晶比X を連続的に増加させ、p−GaA
lNクラッド層7の下部から上部にしたがってAlの混
晶比X が連続的に増加するようにしている。このように
してp−GaAlNクラッド層7を堆積形成することに
より、p−GaAlNクラッド層7の屈折率を連続的に
減少されることが可能となる。
【0022】したがって、p−GaAlNクラッド層7
を挟むInGaN活性層6の屈折率は3.0程度、シリ
コン窒化薄膜8の屈折率は2.0程度であるため、p−
GaAlNクラッド層7の堆積開始時には、p−GaA
lNクラッド層7の屈折率がInGaN活性層6の屈折
率3.0程度と同等又はできる限り近い値となるように
Alの混晶比X を設定し、p−GaAlNクラッド層7
の堆積終了時には、p−GaAlNクラッド層7の屈折
率がシリコン窒化薄膜8の屈折率2.0程度と同等又は
できる限り近い値となるようにAlの混晶比X を設定す
るようにすれば、InGaN活性層6とp−GaAlN
クラッド層7の界面ならびにp−GaAlNクラッド層
7とシリコン窒化薄膜8の界面における発光光の界面反
射損を最小化することができる。これにより、光出力の
界面反射損による低下が抑制され、従来に比べて光出力
を向上させることができる。
【0023】また、図1に示す構造では、p−GaAl
Nクラッド層7上に発光光に対して透明なシリコン窒化
薄膜8及びポリイミド系薄膜9が形成されており、シリ
コン窒化薄膜8の屈折率は2.0程度、ポリイミド系薄
膜9の屈折率は1.8程度及びポリイミド系薄膜9の上
部に接するエポキシ樹脂12の屈折率は1.5程度であ
るため、シリコン窒化薄膜8とポリイミド系薄膜9との
界面ならびにポリイミド系薄膜9とエポキシ樹脂12と
の界面における屈折率の相違は極めて小さくすることが
できる。これにより、シリコン窒化薄膜8とポリイミド
系薄膜9との界面ならびにポリイミド系薄膜9とエポキ
シ樹脂12との界面における発光光の界面反射損を極め
て小さなものにできる。したがって、p−GaAlNク
ラッド層7の上層の部分においても、界面反射損による
光出力の低下が抑制され、従来に比べて光出力を向上さ
せることができる。
【0024】また、シリコン窒化薄膜8は、膜質が高密
度で緻密であるため耐湿性を高めることができる。これ
により、LEDランプに侵入した湿気が直接p−GaA
lNクラッド層7に触れることは抑制され、Alの酸化
による光出力の低下を抑制することができるようにな
る。
【0025】さらに、ポリイミド系薄膜9は、封止樹脂
のエポキシ樹脂12との密着性が良好であるため、熱衝
撃等による界面剥離を防止することができる。これによ
り、従来生じていた界面剥離による空気層の形成が防止
され、光出力の低下を抑制することができる。
【0026】なお、シリコン窒化薄膜8ならびにポリイ
ミド系薄膜9の膜厚を発光波長の1/4の整数倍とする
ことにより、界面反射損をより一層低減することが可能
となる。
【0027】このように、上記実施形態では、p−Ga
AlNクラッド層7の屈折率の連続的な減少による屈折
率の最適化、ならびに界面反射を抑制する膜として機能
するシリコン窒化薄膜8及びポリイミド系薄膜9の形成
によって、従来に比べて光出力を格段に向上させること
ができる。
【0028】一方、p−GaAlNクラッド層7の屈折
率の連続的な減少による屈折率の最適化、又は界面反射
を抑制する膜として機能するシリコン窒化薄膜8の形成
あるいはポリイミド系薄膜9の形成のいずれか1つ又は
いずれか2つを組み合わせて実施した場合であっても、
上述したように従来に比べて有利な作用効果を得ること
ができる。
【0029】なお、上記実施形態では、GaAlN系の
化合物半導体を一例として説明したが、GaN、GaA
s、InP、InGaAlP系の化合物半導体等のII
族からVI族の元素を含む化合物半導体を使用した発光
ダイオードに対しても適用可能である。
【0030】また、界面反射を抑制しかつ耐湿性膜とし
て機能するシリコン窒化薄膜8は、シリコン酸化膜、酸
化タンタル膜あるいは金属の酸化膜に代えても同様の効
果を得ることができる。
【0031】
【発明の効果】以上説明したように、この発明によれ
ば、発光層の上層の屈折率を発光層の屈折率に対して最
適化を図るようにしたので、界面反射損を最小化するこ
とができ、光出力を向上させることができる。また、耐
湿性膜又は/及び高密着性膜を形成するようにしたの
で、耐湿性の向上又は/及び界面剥離の防止が可能とな
り、光出力を向上させることができる。
【図面の簡単な説明】
【図1】請求項1記載の発明の一実施形態に係わるLE
Dのペレットの構成を示す断面図である。
【図2】従来のLEDのペレットの構成を示す断面図で
ある。
【図3】図1又は図2に示すペレットが封止されてなる
LEDランプの構成を示す断面図である。
【符号の説明】
1 LEDペレット 2 サファイア基板 3 GaNバッファ層 4 n−GaN層 5 n−GaAlNクラッド層 6 InGaN活性層 7 p−GaAlNクラッド層 8 シリコン窒化薄膜 9 ポリイミド系薄膜 12 エポキシ樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 発光層を含む化合物半導体層が積層形成
    されたペレットが封止材により封止されてなる発光ダイ
    オードにおいて、 前記化合物半導体層の一方のクラッド層における発光波
    長に対する屈折率は、前記クラッド層の下部から上部へ
    連続的に減少してなることを特徴とする発光ダイオー
    ド。
  2. 【請求項2】 発光層を含む化合物半導体層が積層形成
    されたペレットが封止材により封止されてなる発光ダイ
    オードにおいて、 前記化合物半導体層の一方のクラッド層と前記封止材と
    の間に、前記クラッド層の発光波長に対する屈折率をn
    1 、前記封止材の発光波長に対する屈折率をn2 とする
    と、屈折率n3 (n1 >n3 >n2 )を有する少なくと
    も一層以上の透明薄膜が形成されてなることを特徴とす
    る発光ダイオード。
  3. 【請求項3】 発光層を含む化合物半導体層が積層形成
    されたペレットが封止材により封止されてなる発光ダイ
    オードにおいて、 前記化合物半導体層の一方のクラッド層と前記封止材と
    の間に、前記クラッド層の発光波長に対する屈折率をn
    1 、前記封止材の発光波長に対する屈折率をn2 とする
    と、屈折率n3 (n1 >n3 >n2 )を有し、前記封止
    材と密着性の高い密着性透明薄膜又は高密度の耐湿性透
    明薄膜が形成されてなることを特徴とする発光ダイオー
    ド。
  4. 【請求項4】 発光層を含む化合物半導体層が積層形成
    されたペレットが封止材により封止されてなる発光ダイ
    オードにおいて、 前記化合物半導体層の一方のクラッド層と前記封止材と
    の間に、前記クラッド層の発光波長に対する屈折率をn
    1 、前記封止材の発光波長に対する屈折率をn2 とする
    と、屈折率n3 (n1 >n3 >n2 )を有し、前記封止
    材と密着性の高い密着性透明薄膜と高密度の耐湿性透明
    薄膜が形成されてなることを特徴とする発光ダイオー
    ド。
  5. 【請求項5】 InGaNからなる発光層を含む化合物
    半導体層が積層形成されたペレットがエポキシ樹脂によ
    り封止されてなる発光ダイオードにおいて、 前記発光層上に積層形成されたGaAlNからなるクラ
    ッド層における発光波長に対する屈折率は、前記クラッ
    ド層の下部から上部へ連続的に減少してなり、 前記クラッド層上にシリコン窒化薄膜が積層形成され、
    前記シリコン窒化薄膜上にポリイミド系薄膜が積層形成
    され、前記ポリイミド系薄膜上に前記エポキシ樹脂が形
    成され、前記クラッド層の上部における発光波長に対す
    る屈折率をn1、シリコン窒化薄膜の発光波長に対する
    屈折率をn2 、前記ポリイミド系薄膜の発光波長に対す
    る屈折率をn3 、前記エポキシ樹脂の発光波長に対する
    屈折率をn4 とすると、前記それぞれの屈折率はn1 >
    n2 >n3 >n4 に設定されてなることを特徴とする発
    光ダイオード。
JP26737095A 1995-10-16 1995-10-16 発光ダイオード Pending JPH09116192A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26737095A JPH09116192A (ja) 1995-10-16 1995-10-16 発光ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26737095A JPH09116192A (ja) 1995-10-16 1995-10-16 発光ダイオード

Publications (1)

Publication Number Publication Date
JPH09116192A true JPH09116192A (ja) 1997-05-02

Family

ID=17443899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26737095A Pending JPH09116192A (ja) 1995-10-16 1995-10-16 発光ダイオード

Country Status (1)

Country Link
JP (1) JPH09116192A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340514A (ja) * 1998-05-22 1999-12-10 Nichia Chem Ind Ltd フリップチップ型光半導体素子
JP2013140983A (ja) * 2012-01-03 2013-07-18 Lg Innotek Co Ltd 発光素子
JP2016171141A (ja) * 2015-03-11 2016-09-23 旭化成株式会社 窒化物発光素子および窒化物発光素子の製造方法
KR20170049405A (ko) 2015-10-27 2017-05-10 가부시기가이샤 디스코 Led 기판의 형성 방법
CN110379901A (zh) * 2019-05-22 2019-10-25 华灿光电(苏州)有限公司 发光二极管芯片及其制作方法
CN113285000A (zh) * 2021-05-14 2021-08-20 衢州职业技术学院 薄膜、安装结构、led芯片结构、led灯和光束角度调节方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340514A (ja) * 1998-05-22 1999-12-10 Nichia Chem Ind Ltd フリップチップ型光半導体素子
JP2013140983A (ja) * 2012-01-03 2013-07-18 Lg Innotek Co Ltd 発光素子
JP2016171141A (ja) * 2015-03-11 2016-09-23 旭化成株式会社 窒化物発光素子および窒化物発光素子の製造方法
KR20170049405A (ko) 2015-10-27 2017-05-10 가부시기가이샤 디스코 Led 기판의 형성 방법
CN110379901A (zh) * 2019-05-22 2019-10-25 华灿光电(苏州)有限公司 发光二极管芯片及其制作方法
CN113285000A (zh) * 2021-05-14 2021-08-20 衢州职业技术学院 薄膜、安装结构、led芯片结构、led灯和光束角度调节方法

Similar Documents

Publication Publication Date Title
US6169294B1 (en) Inverted light emitting diode
JP5095848B1 (ja) 半導体発光素子
US7005684B2 (en) Group III nitride based semiconductor luminescent element
US5744828A (en) Semiconductor light emitting device with blocking layer
US7667224B2 (en) Semiconductor light emitting device and semiconductor light emitting apparatus
US7078252B2 (en) Method of making group III nitride compound semiconductor light emitting element
US5798536A (en) Light-emitting semiconductor device and method for manufacturing the same
KR100469312B1 (ko) 반도체 발광소자와 그 제조방법 및 반도체 발광소자를 갖춘 반도체장치
JP3333356B2 (ja) 半導体装置
US6369506B1 (en) Light emitting apparatus and method for mounting light emitting device
US7071495B2 (en) III group nitride system compound semiconductor light emitting element and method of making same
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
JP4602079B2 (ja) バリア層を含む発光ダイオードおよびその製造方法
JPH114020A (ja) 半導体発光素子及びその製造方法、並びに半導体発光装置
US20060255357A1 (en) Light emitting element mounting frame and light emitting device
JP2006066449A (ja) 半導体発光素子
US7126163B2 (en) Light-emitting diode and its manufacturing method
JPH0992878A (ja) 半導体発光素子及びその製造方法
JP2002185038A (ja) 発光ダイオード及びその製造方法
JPH0964421A (ja) 窒化物半導体発光ダイオード
JP5933075B2 (ja) 半導体発光素子
JPH09116192A (ja) 発光ダイオード
JP2006073618A (ja) 光学素子およびその製造方法
JPH11214752A (ja) 半導体発光装置
JPH08102550A (ja) 半導体発光素子