CN100544045C - 一种半导体发光器件及其制造方法 - Google Patents

Abstract

本发明公开了一种半导体发光器件，其包括衬底及层叠于衬底上的半导体外延叠层，该半导体外延叠层由下往上依次包含N型层、发光层和P型层。在衬底的下表面设置有一电极。在P型层的上表面设置有P型电极，其中，部分P型层被刻蚀到N型层，并设置有N型电极，同时在该区域N型层内设有一导电体，其一端与N型电极相连接，另一端与衬底电接触；该导电体由一柱状通孔及填充于通孔内的导电物质构成；该导电体还可延伸至衬底底部，并与衬底下表面的电极相连接。本发明能有效降低半导体发光器件的工作电压，及提高半导体发光器件的输出功率。另外，本发明还公开了一种半导体发光器件的制造方法。

Description

一种半导体发光器件及其制造方法

技术领域

本发明涉及一种半导体发光器件及其制造方法。

背景技术

III-V族氮化物半导体材料广泛用于紫、蓝、绿和白光发光二极管，高密度光学存储用的紫光激光器，紫外光探测器，以及高功率高频电子器件。然而由于缺乏合适的衬底，目前高质量的GaN基材料膜通常都生长在蓝宝石或SiC衬底上，但是这两种衬底都比较昂贵，尤其是SiC，而且尺寸都比较小。此外，蓝宝石还有硬度极高、不导电、导热差等缺点。

为克服上述缺点，人们在用Si作衬底生长GaN方面一直不断地进行探索，预期在Si衬底上异质外延生长III族氮化物发光器件在降低成本方面具有明显的技术优势。用Si作GaN基发光二极管(LED)衬底的优点主要在于LED的制造成本将大大降低，这不仅是因为Si衬底本身的价格比目前使用的蓝宝石和SiC衬底便宜很多，而且可以使用比蓝宝石和SiC衬底的尺寸更大的Si衬底以提高金属有机化学气相沉积(MOCVD)设备的利用率，从而提高芯片的产率。Si和SiC衬底一样，也是导电衬底，电极可以从芯片的上下引出形成垂直导电结构，有别于绝缘的蓝宝石衬底那样电极必须都从同一侧引出的侧向结构，这样不但可以有效利用芯片面积，还可以简化封装过程。同时可以使用Si集成电路加工中成熟的工艺制作LED芯片，节省了芯片生产成本。

然而与蓝宝石和SiC相比，在Si衬底上生长GaN更为困难，这是因为Si与GaN材料之间的热失配和晶格失配更大。Si与GaN的热膨胀系数差别将导致GaN膜出现龟裂，大的晶格失配会在GaN外延层中造成高的位错密度。尽管Si衬底GaN基LED的制造技术已经取得了不少令人兴奋的结果，但是仍存在工作电压较高及输出功率较低的缺陷，一方面是由于Si与GaN的热膨胀系数存在较大失配导致GaN膜出现龟裂，晶格常数差会在GaN外延层中造成高的位错密度，Si衬底还存在严重的吸光问题，人们为了解决龟裂、晶格不匹配以及吸光问题，通常引入各种缓冲层(如AlN/GaN)及插入层(如解决吸光问题引入的DBR反射层)，但是这些外来层的引入会额外增加器件的工作电压；另一方面，在GaN基LED结构中Si与GaN之间有较大的能带不连续性而使开启电压升高，以及晶体完整性差造成P型GaN掺杂效率低，导致串联电阻增大。解决Si衬底GaN基LED芯片工作电压高的问题，是Si衬底GaN基LED走向实用化的关键。

发明内容

本发明的目的是提供一种能有效降低工作电压的半导体发光器件及其制造方法。

为了实现上述目的，本发明采用如下技术方案：

一种半导体发光器件，其包括衬底及层叠于衬底上的半导体外延叠层，该半导体外延叠层由下往上依次包含N型层、发光层和P型层。在衬底的下表面设置有一电极。在P型层的上表面设置有P型电极，其中，部分P型层被刻蚀到N型层，并设置有N型电极，同时在该区域N型层内设有一导电体，其一端与N型电极相连接，另一端与衬底电接触。

该导电体由一柱状通孔及填充于通孔内的导电物质构成。

该通孔为横截面呈圆形或方形等柱状通孔。

该导电体还可延伸至衬底底部，并与衬底下表面的电极相连接。

所述的半导体外延叠层或通孔的大小以及深度可以依据实际操作情况来具体设定。

为了解决半导体外延叠层龟裂、或与衬底晶格不匹配的问题，半导体外延叠层与衬底之间还设置有缓冲层。

为了解决衬底的吸光问题，该缓冲层与半导体外延叠层之间还设置有DBR反射层。

上述衬底由Si基材料形成，半导体外延叠层及DBR反射层均由铝镓铟氮(In_xGa_yAl_1-x-yN，0<＝x<＝1，0<＝y<＝1)材料形成。

为了使得填充的导电物质与N型层侧壁以及Si衬底的完全接触，柱状通孔的填充物质可为各种金属或合金或导电树脂等任何导电材料，同时也可以是上述材料的任意组合。

另外，本发明还提供了一种半导体发光器件的制造方法，其步骤包括：在Si衬底上沉积半导体外延叠层，该半导体外延叠层由下往上依次包括N型层、发光层和P型层；通过干法刻蚀将部分P型层刻蚀到N型层，在露出的N型层内刻蚀一区域，在该区域内形成一导电体，导电体一端露出N型层表面，另一端与Si衬底电接触；利用光刻工艺，在导电体顶端上定义N型电极区域，并在该区域蒸镀上N型电极；在P型层的上表面定义P型电极区域，并在该区域形成P型电极，在Si衬底的下表面蒸镀金属层，形成电极。

该导电体可由在N型层内刻蚀形成通孔及填充于通孔内的导电物质形成。

上述通孔还可刻蚀至Si衬底内部或至Si衬底底部，并与衬底的下表面所形成电极接触。

本发明的半导体发光器件及其制造方法所提供的柱状通孔贯穿于整个半导体外延叠层，并部分或全部刻蚀穿衬底，该柱状通孔填充导电物质后，N型层通过导电物质与Si衬底或Si衬底下端的电极接触。工作时，流经P型电极的电流经过N型层后，大部分会通过低阻的导电物质向Si衬底流动，少部分经N型层直接流向Si衬底。一方面，N型层和Si衬底的电互联降低了传统的Si衬底半导体发光器件芯片由于额外层以及Si和半导体外延叠层势垒所引入的过高工作电压；另一方面，相对于蓝宝石衬底的半导体发光器件芯片而言，由于一部分电流会通过N型层直接流向Si衬底，这样，部分消除了绝缘的蓝宝石衬底芯片中的电流阻塞效应。

因此，本发明可以显著降低半导体发光器件的工作电压，又能改善电流扩展效果，而Si衬底良好的导热性又能提高器件的热性能。同时，该工艺简单易行，不会增加过多的芯片制作成本。

附图说明

图1是本发明实施例1的半导体发光器件的结构示意图。

图2是本发明实施例2的半导体发光器件的结构示意图。

图3是本发明实施例3的半导体发光器件的结构示意图。

上述图中，1为衬底，3为导电物质，4为P型层，5为发光层，6为N型层，7为缓冲层，8为透明导电薄膜，9为P型电极，10为衬底下表面的电极，11为通孔顶部的N型电极，12为DBR反射层，13为柱状通孔。

具体实施方式

实施例1

参照图1，一种半导体发光器件，其包括衬底1及层叠于衬底1上的半导体外延叠层，该半导体外延叠层由下往上依次包含N型层6、发光层5和P型层4，该P型层4的上表面形成有一层透明导电薄膜8，在透明导电薄膜8上设置有P型电极9，该衬底1的下表面设置有电极10，其中，N型层6内设有一导电体，其一端露出N型层6，并设有一N型电极11，其另一端与衬底1电接触。

该导电体由一柱状通孔13及填充于通孔13内的导电物质3构成。该通孔13为横截面呈圆形或方形的柱状通孔。

为了使得填充的导电物质3与N型层6侧壁以及衬底1的完全接触，柱状通孔13填充的导电物质3可为各种金属或合金，如Au、Ag、Al、Ti、Ni、Cu、ITO、Pt、AuSb等，也可以为导电树脂等任何导电材料，同时也可以为上述材料的任意组合。为了防止器件发生短路，导电物质3与P型层4之间须留有一定间隔空间。

上述衬底1由Si基材料形成，半导体外延叠层由铝镓铟氮(In_xGa_yAl_1-x-yN，0<＝x<＝1，0<＝y<＝1)材料形成。

为了解决半导体外延叠层龟裂、或与衬底1晶格不匹配的问题，半导体外延叠层与衬底1之间还设置有一缓冲层7。

该半导体发光器件制造方法包括以下步骤：

先把Si衬底1清洗干净，放入金属有机化学气相沉积设备中，在Si衬底1上依次沉积缓冲层7及半导体外延叠层结构，该半导体外延叠层包括N型层6，多量子阱发光层5和P型层4。

半导体外延叠层沉积完成后，通过干法刻蚀，把图1中所示的区域刻除以形成一区域，并于该区域内形成一导电体，导电体的一端露出N型层6表面，另一端与Si衬底1电接触。

上述导电体由在N型层6内刻蚀形成的柱状通孔13及填充于通孔13内的导电物质3形成。该柱状通孔13穿过半导体外延叠层，直到接触Si衬底1，然后将通孔13外围区域刻蚀到N型层6以露出N型层6的表面，并使用磁控溅射或电镀工艺在通孔13中沉积导电物质3，以填充通孔13。

采用光刻工艺，在通孔13顶端所在的N型层台面上定义N型电极区域，蒸镀N型电极11，退火形成欧姆接触，使得N型层6与Si衬底1通过导电物质3互联。

采用光刻工艺，在P型层4的上表面定义P型区域，在P型区域表面形成透明导电薄膜8；在透明导电薄膜8上定义P型电极区域，并在P型电极区域上蒸镀形成P型电极9；在Si衬底下表面蒸镀金属层，形成电极10。

将半导体外延叠层切割，形成独立的半导体发光器件芯片。

本实施例中，透明导电薄膜8可以采用镍金合金氧化物(Oxidzed-Ni/Au)、氧化铟锡(ITO)、氧化锌铝(AZO)、氧化锌，以及它们的组合物(如Ni/AZO，NiO/AZO，Ni/ZnO，NiO/ZnO等)。

其中，Ni/Au是利用电子束蒸镀(E-gun Evaporator)进行蒸镀，蒸镀的厚度为50/100

；金属蒸镀之后，再将Ni/Au放在高温炉中，在氧气环境下进行550℃、5分钟的热处理，以形成Ni/Au的氧化物。

ITO是利用电子束蒸镀机(E-gun Evaporator)进行沉积，沉积的厚度为2000—10000

；ITO沉积后，再于RTA系统中、氮气环境下，进行600℃、5分钟的热处理以形成欧姆接触。

AZO是利用离子溅射机(Sputter)进行沉积，沉积厚度为2500

，为了改善AZO与P型层4间的欧姆接触特性，在沉积AZO前先在P型层4上分别蒸镀50

的Ni、NiOx，之后再进行AZO的沉积。沉积完后，在氮气环境下以RTA系统进行800℃、1分钟的热处理。

实施例2

如图2所示，本实施例与实施例1相似，其区别在于：本实施例为了降低衬底1的内阻，在刻蚀通孔13时可以全部贯穿整个衬底1，形成全通孔，并在通孔13中的填充入导电物质3，N型层6直接与衬底1下端的电极10通过导电物质3实现电接触。

当然，根据实际应用中对半导体发光器件内阻的要求不同，通孔13也可部分贯穿衬底1。

实施例3

如图3所示，本实施例与实施例1相似，其区别在于：本实施例为了提高半导体发光器件的出光效率，在衬底1与缓冲层7之间引入铝镓铟氮(InxGayAl1-x-yN，0<＝x<＝1，0<＝y<＝1)材料的DBR反射层12(典型结构为AlGaN/AlN等)，这时的通孔13结构在干法刻蚀时，需刻蚀穿过DBR反射层12及缓冲层7到达衬底1。

当然，根据实际应用中对半导体发光器件内阻的要求不同，采用与实施例2相似的方法，通孔13也可部分或全部贯穿衬底1。

Claims (10)

1.一种半导体发光器件，其包括衬底(1)及层叠于衬底(1)上的半导体外延叠层，该半导体外延叠层由下往上依次包含N型层(6)、发光层(5)和P型层(4)，该衬底(1)的下表面设置有电极(10)，该P型层(4)的上表面设置有P型电极(9)，其中，部分P型层(4)被刻蚀到N型层(6)，并设置有N型电极(11)，其特征在于：在N型层(6)露出的区域内设有一导电体，其一端与N型电极(11)电连接，另一端与衬底(1)电接触。

2.如权利要求1所述的半导体发光器件，其特征在于：该导电体由一柱状通孔(13)及填充于通孔(13)内的导电物质(3)构成。

3.如权利要求2所述的半导体发光器件，其特征在于：该通孔(13)为横截面呈圆形或方形柱状通孔。

4.如权利要求2所述的半导体发光器件，其特征在于：该导电物质(3)为金属或合金或导电树脂或它们的任意组合。

5.如权利要求1所述的半导体发光器件，其特征在于：该导电体延伸至衬底(1)底部，并与衬底(1)下表面的电极(10)电连接。

6.如权利要求1至5任一项所述的半导体发光器件，其特征在于：该衬底(1)由Si基材料形成，半导体外延叠层由铝镓铟氮In_xGa_yAl_1-x-yN，0<＝x<＝1，0<＝y<＝1材料形成。

7.如权利要求1至5任一项所述的半导体发光器件，其特征在于：该衬底(1)与半导体外延叠层之间还设置有DBR反射层(12)。

8.如权利要求7所述的半导体发光器件，其特征在于：该DBR反射层(12)由铝镓铟氮In_xGa_yAl_1-x-yN，0<＝x<＝1，0<＝y<＝1材料形成。

9.一种半导体发光器件的制造方法，其步骤包括：

a.在Si衬底(1)上沉积半导体外延叠层，该半导体外延叠层由下往上依次包括N型层(6)、发光层(5)和P型层(4)；

b.通过干法刻蚀，部分P型层被刻蚀到N型层(6)，并在N型层(6)露出的区域内刻蚀一区域，在该区域内形成一导电体，导电体一端露出N型层(6)表面，另一端与Si衬底(1)电接触；

c.利用光刻工艺，在导电体顶端上定义N型电极区域，并在该区域蒸镀上N型电极(11)；

d.在P型层(4)的上表面定义P型电极区域，并在该区域形成P型电极(9)，在Si衬底(1)的下表面蒸镀金属层，形成电极(10)。

10.如权利要求9所述的半导体发光器件的制造方法，其特征在于：在b步骤中，该导电体由在N型层(6)露出的区域内刻蚀形成的通孔(13)及填充于通孔(13)内的导电物质(3)形成，该通孔(13)穿过半导体外延叠层，并与Si衬底(1)接触。

Images