CN104143595A - 发光器件 - Google Patents

发光器件 Download PDF

Info

Publication number
CN104143595A
CN104143595A CN201410188302.6A CN201410188302A CN104143595A CN 104143595 A CN104143595 A CN 104143595A CN 201410188302 A CN201410188302 A CN 201410188302A CN 104143595 A CN104143595 A CN 104143595A
Authority
CN
China
Prior art keywords
semiconductor layer
conductive semiconductor
layer
conductive
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410188302.6A
Other languages
English (en)
Other versions
CN104143595B (zh
Inventor
崔宰熏
崔荣宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104143595A publication Critical patent/CN104143595A/zh
Application granted granted Critical
Publication of CN104143595B publication Critical patent/CN104143595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Abstract

公开了一种发光器件，该发光器件包括：衬底；缓冲层，位于衬底上；第一导电层，位于缓冲层上；有源层，位于第一导电层上；以及第三导电半导体层，位于有源层上，其中该第一导电层包括：第一导电半导体层，包括具有拉伸应力的第一掺杂剂；以及第二导电半导体层，设置在第一导电半导体层上并包括具有压缩应力的第二掺杂剂。

Description

发光器件
相关申请的交叉引用
本申请要求保护第10-2013-0050798号韩国专利申请(于2013年5月6日提交)，其通过引用整体并入此处。
技术领域
实施例涉及一种发光器件。
背景技术
使用化合物半导体的各种电子器件或发光器件得到了发展。
电子器件可以包括太阳能电池、光探测器或电力器件。
这种电子器件或发光器件可以基于半导体衬底来制造。半导体衬底包括生长衬底和自生长衬底生长的化合物半导体层。
在这种半导体衬底中，由于生长衬底与化合物半导体层之间的晶格失配和差异，因而可能引起各种缺陷。
根据现有技术，由于生长衬底与化合物半导体层之间的晶格常数差异，因而在半导体衬底中引起错位，使得结晶度恶化。
另外，由于生长衬底与化合物半导体层的热膨胀系数之间的差异，因而会生成应变，使得因该应变而在化合物半导体层中产生裂痕或使得生长衬底被损坏。
根据现有技术，由于在半导体衬底的化合物半导体层中会产生裂痕，难以厚实地生长执行品质优良的发光器件或电子器件的实用功能的半导体层。
发明内容
实施例提供一种能够通过防止错位而提高结晶度的半导体衬底。
实施例提供一种能够通过控制应变来防止裂痕而提高产量的半导体衬底。
实施例提供一种能够通过掺杂高浓度掺杂剂而提高发光器件或电子器件的电学性质和光学性质的半导体衬底。
实施例提供一种发光器件。
实施例提供一种使用半导体衬底的电子器件。
根据实施例，提供了一种发光器件，该发光器件包括：衬底；缓冲层，位于该衬底上；第一导电层，位于该缓冲层上；有源层，位于该第一导电层上；以及第三导电半导体层，位于该有源层上，其中该第一导电层包括：第一导电半导体层，包括具有拉伸应力的第一掺杂剂；以及第二导电半导体层，设置在该第一导电半导体层上并包括具有压缩应力的第二掺杂剂。
附图说明
图1为示出根据第一实施例的半导体衬底的剖视图。
图2为示出在图1的半导体衬底中阻挡错位的视图。
图3为示出在图1的半导体衬底中的应变控制的视图。
图4A为示出包括Si的半导体层的视图。
图4B为示出包括Ge的半导体层的表面状态的视图。
图5为示出根据第二实施例的半导体衬底的剖视图。
图6为示出根据第三实施例的半导体衬底的剖视图。
图7为示出根据第四实施例的半导体衬底的剖视图。
图8为示出根据第五实施例的半导体衬底的剖视图。
图9为示出图8的半导体衬底中的Si和Ge的浓度分布的第一示例的视图。
图10为示出图8的半导体衬底中的Si和Ge的浓度分布的第二示例的视图。
图11为示出图8的半导体衬底中的Si和Ge的浓度分布的第三示例的视图。
图12为示出图8的半导体衬底中的Si和Ge的浓度分布的第四示例的视图。
图13为示出根据第一实施例的发光器件的剖视图。
图14为示出根据第二实施例的发光器件的剖视图。
图15为示出根据第三实施例的发光器件的剖视图。
图16为示出根据实施例的MOSFET的剖视图。
具体实施方式
在下文中，将参照附图来描述根据实施例的发光器件封装和照明系统。
在对实施例的说明中，将理解的是，当某一层(或膜)被称为位于另一个层或衬底‘上’时，其可直接位于另一个层或衬底上，或者也可以存在多个介于中间的层。进一步，将理解的是，当某一层被称为位于另一个层‘下方’时，其可直接位于另一个层下方，并且也可以存在一个或多个介于中间的层。另外，还将理解的是，当某一层被称为位于两个层‘之间’时，其可以是仅位于两个层之间的层，或也可以存在一个或多个介于中间的层。
(实施例)
图1为示出根据第一实施例的半导体衬底的剖视图。
参照图1，根据第一实施例的半导体衬底1可以包括生长衬底2、缓冲层4以及导电层10。
缓冲层4和导电层10可以由第III-V族或第II-VI族化合物半导体形成。例如，缓冲层4和导电层10可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN、InN以及AlInN构成的组的至少之一，但实施例不限于此。
生长衬底2用来在支撑导电层10的同时生长导电层10。生长衬底2可以包括适于生长半导体材料的材料。生长衬底2可以包括具有热稳定性的材料以及与导电层10的晶格常数近似的晶格常数。生长衬底1可以是导电衬底、化合物半导体衬底以及绝缘衬底之一，但实施例不限于此。
生长衬底2可以包括选自蓝宝石(Al203)、SiC、Si、GaAs、GaN、ZnO、GaP、InP以及Ge构成的组的至少之一。
生长衬底2可以包括掺杂剂，使得生长衬底2具有导电性，但实施例不限于此。包括掺杂剂的生长衬底2可以用作电极层，但实施例不限于此。
缓冲层4可以被置于生长衬底2与导电层10之间，但实施例不限于此。
缓冲层4可以减小生长衬底2与导电层10的晶格常数之间的差异。另外，缓冲层4可以防止生长衬底2的材料扩散到导电层10中，防止回熔现象(例如形成在生长衬底2的顶面的凹槽)或通过控制应变防止生长衬底2被损坏，但实施例不限于此。
缓冲层4可以被形成在生长衬底2上，并且导电层10可以被形成在缓冲层4上。即，缓冲层4可以被形成在生长衬底2与导电层10之间。
为了满足上文描述的缓冲层4的各种功能，缓冲层4可以由包括Al的化合物半导体形成。例如，缓冲层4可以包括AlN或InAlGaN，但实施例不限于此。
由于Al的缘故，缓冲层4的顶面可以非常粗糙。随着Al的含量增加，表面粗糙度可以增加。这种情况下，表面粗糙度可以表示缓冲层4的表面中的凹陷的厚度，但实施例不限于此。
例如，缓冲层4的表面粗糙度可以处于几十nm到几百nm的范围。例如，缓冲层4的表面粗糙度可以处于50nm到500nm的范围，但实施例不限于此。
导电层10可以形成在缓冲层4上。导电层10可以包括包含掺杂剂的氮化物半导体层，但实施例不限于此。
导电层10可以包括至少两个层，但实施例不限于此。
导电层10可以包括形成在缓冲层4上的第一导电半导体层6和形成在第一导电半导体层6上的第二导电半导体层8。
第一导电半导体层6和第二导电半导体层8可以由不同类型或相同类型的化合物半导体材料形成。
例如，第一导电半导体层6和第二导电半导体层8可以分别包括GaN，但实施例不限于此。
例如，第一导电半导体层6可以包括AlGaN，第二导电半导体层8可以包括GaN，但实施例不限于此。与上述不同，第一导电半导体层6可以包括GaN，第二导电半导体层8可以包括AlGaN，但实施例不限于此。
第一导电半导体层6和第二导电半导体层8可以包括至少一个不同类型的掺杂剂，但实施例不限于此。
第一导电半导体层6可以包括第一掺杂剂，第二导电半导体层8可以包括第二掺杂剂。
例如，第一导电半导体层6的第一掺杂剂可以具有拉伸应力，第二导电半导体层8的第二掺杂剂可以具有压缩应力，但实施例不限于此。
第二导电半导体层8可以补偿第一导电半导体层6的应力。即，由于第一导电半导体层6的拉伸应力，当在后续过程中进行冷却时应力平衡(其中拉伸应力的强度等于或几乎近似于压缩应力的强度)未能实现，从而可能在导电层中产生裂痕或者生长衬底可能损坏。
因此，为了解决上述问题，形成的第二导电半导体层8具有与第一导电半导体层6的拉伸应力相反的压缩应力，使得当在后续过程中进行冷却时可实现应力平衡，从而在导电层10中不会产生任何裂痕，并且生长衬底2不会损坏。
第一掺杂剂和第二掺杂剂可以是具有相同极性的掺杂剂(即，N型掺杂剂)，但实施例不限于此。
例如，第一掺杂剂可以包括Si，第二掺杂剂可以包括Si、Ge、Sn、Se以及Te的至少之一，但实施例不限于此。
为了使半导体衬底商业化，必须掺杂高浓度Si。例如，Si的掺杂浓度可以处于1E18到2E19的范围，但实施例不限于此。
硅烷(SiH4)气体被注入到腔室中，使得硅烷气体可以作为Si掺杂剂而被掺杂到第一导电半导体层6中。
然而，第一导电半导体层6难以掺杂最大到2E19或更多的Si掺杂剂。
另外，当第一导电半导体层6掺杂有高浓度的Si掺杂剂时，在第一导电半导体层6中会增加错位的数目和密度，使得产品产量由于产品缺陷而下降。
根据第一实施例，包括具有压缩应力的第二掺杂剂(其是Ge、Sn、Se以及Te的至少之一)的第二导电半导体层8可以被形成在包括Si的第一导电半导体层6上。
因此，第二导电半导体层8的压缩应力可以补偿由于第一导电半导体层6引起的拉伸应力，并且可以掺杂有浓度比第一导电半导体层6高的掺杂剂。另外，错位的数目和密度可以减小。
如图2所示，沿着缓冲层4上升的错位穿过第一导电半导体层6而上升。然而，第二导电半导体层8可以阻挡第一导电半导体层6的大部分错位。
如上所述，第二导电半导体层8阻挡错位的原因在于第二导电半导体层8以LOG(Lateral Overgrowth，横向过生长)方式生长在第一导电半导体层6上。
即，由于第一导电半导体层6被形成在具有非常大的表面粗糙度的缓冲层4上，因而第一导电半导体层6的表面也变得粗糙。第一导电半导体层6的表面可以呈与缓冲层4的表面的形状对应的形状形成。第二导电半导体层8的表面的凹陷尺寸可以小于第一导电半导体层6的表面的凹陷尺寸。
第一导电半导体层6可以具有处于10nm到5μm范围的厚度，但实施例不限于此。
第一导电半导体层6的厚度可以小于缓冲层4的厚度，但实施例不限于此。
如图4A所示，Si-GaN(作为第一导电半导体层6)的表面不是平滑的而是粗糙的。当具有粗糙表面的Si-GaN用于发光器件或电子器件时，光学性质/电学性质可能会恶化。
如上所述，当第二导电半导体层8在具有粗糙表面的第一导电半导体层6上生长时，半导体层经历二维生长，即半导体层从第一导电半导体层6的凹凸部分的最低点所在的凹谷向上生长，而后从与第一导电半导体层6的凹凸部分的最高点所在的山峰相邻的凹谷生长的半导体层沿水平方向生长。这种情况下，沿竖直方向而沿着第一导电半导体层6上升的错位的前进方向被改变成第二导电半导体层8的生长方向(即水平方向)，使得错位不能沿竖直方向前进。因此，在第二导电半导体层8中极少产生错位。
另外，第二导电半导体层8通过使用除Si之外的N型掺杂剂而形成，使得第二导电半导体层8具有平坦表面。
如图4B所示，当Ge-GaN层由第二导电半导体层8形成时，与图4A中描述的Si-GaN的表面相比，Ge-GaN的表面非常平滑并且平坦。
因此，错位被第二导电半导体层8阻挡，使得结晶度得以提高并且层的品质优良，从而提高了电学性质/光学性质。
第二导电半导体层8可以掺杂有掺杂浓度处于1E19到3E20范围的第二掺杂剂。第二导电半导体层8中的第二掺杂剂的掺杂浓度可以比第一导电半导体层6中的第一掺杂剂的掺杂浓度大10倍到15倍。换句话说，第二导电半导体层8可以补偿在第一导电半导体层6中掺杂的Si的局限性，使得可以提高弱电流特性和可靠性。
第二导电半导体层8可以具有处于10nm到5μm范围的厚度，但实施例不限于此。
第二导电半导体层8的厚度比第一导电半导体层6的厚度厚，但实施例不限于此。
因此，第一导电半导体层6和第二导电半导体层8的厚度之间的关系可以表示如下，但实施例不限于此。
10nm<第一导电半导体层6第二导电半导体层8<5μm
如图3所示，虽然第一导电半导体层6产生拉伸应力，然而由第二导电半导体层8产生的压缩应力可以补偿第一导电半导体层6的拉伸应力，使得当在后续过程中进行冷却时可以保持应力平衡，从而可以防止裂痕产生或可以防止生长衬底2损坏。
图5为示出根据第二实施例的半导体衬底的剖视图。
除了包括多个导电层10、12以及14之外，第二实施例与第一实施例相同。在第二实施例的以下说明中，将相同的附图标记指定给具有与第一实施例相同的形状或功能的相同元件，并且将省略其详细内容。
参照图5，根据第二实施例的半导体衬底1A可以包括生长衬底2、缓冲层4以及多个导电层10、12以及14。
多个导电层10、12以及14的每一个可以包括第一导电半导体层6和形成在第一导电半导体层6上的第二导电半导体层8。
第一导电半导体层6可以包括Si，第二导电半导体层8可以包括例如Ge(其产生的压缩应力大于Si)，但实施例不限于此。
多个导电层10、12以及14可以被连续地形成在缓冲层4上。即，多个导电层10、12以及14可以被形成N次。这可以表示基于第一导电半导体层6和第二导电半导体层8的一个周期，该多个导电层形成有N个周期。
所述N次可以处于10次到100次的范围，但实施例不限于此。
重复N次的导电层10、12以及14的总厚度可以小于10μm，但实施例不限于此。
例如，当导电层10、12以及14(每一个都包括第一导电半导体层6和第二导电半导体层8)的厚度是200nm时，导电层可以被重复形成50次或更少，但实施例不限于此。
根据第二实施例，多个导电层10、12以及14被形成为使得能够更完美地阻挡错位。因此，可以很容易地控制应力，使得能够防止生长衬底2损坏并且可以使裂痕最小化。
图6为示出根据第三实施例的半导体衬底的剖视图。
参照图6，根据第三实施例的半导体衬底1B可以包括生长衬底2、缓冲层4、第一导电层10、不导电(non-conductive)半导体层16以及第二导电层18。
第一导电层10和第二导电层18的每一个可以包括第一导电半导体层6和形成在第一导电半导体层6上的第二导电半导体层8。
第一导电半导体层6可以包括第一掺杂剂，而第二导电半导体层8可以包括第二掺杂剂。
第一掺杂剂和第二掺杂剂可以是具有相同极性的掺杂剂(即，N型掺杂剂)，但实施例不限于此。
例如，第一掺杂剂可以包括具有拉伸应力的Si，但实施例不限于此。例如，第二掺杂剂可以包括具有压缩应力的Ge、Sn、Se以及Te的至少之一，但实施例不限于此。
不导电半导体层16可以被形成在第一导电层10与第二导电层18之间，但实施例不限于此。
不导电半导体层16可以不包括任何掺杂剂。
不导电半导体层16可以由第III-V族或第II-VI族化合物半导体形成。例如，不导电半导体层16可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN、InN以及AlInN构成的组的至少之一，但实施例不限于此。
不导电半导体层16可以具有比第一导电层10(即，第二导电半导体层8)平坦的表面，但是实施例不限于此。换句话说，不导电半导体层16的表面粗糙度可以小于第一导电层10的第二导电半导体层8的表面粗糙度。
由于不导电半导体层16的表面更平坦，因而形成在不导电半导体层16上的第二导电层18的第二导电半导体层8的表面可以进一步具有大于不导电半导体层16的表面的平坦度的平坦度。
根据第二实施例，可以通过形成能够提高第一导电层10上的平坦度的不导电半导体层16来提高形成在不导电半导体层16上的第二导电层18的平坦度，使得结晶度提高，从而可以改善光学性质/电学性质。
图7为示出根据第四实施例的半导体衬底的剖视图。
除了重复形成导电层10、20和24以及不导电半导体层16和22之外，第四实施例几乎与第三实施例相似。在第四实施例中，将相同的附图标记指定给具有与第三实施例相同的功能和形状的元件，并且将省略其详细内容。
参照图7，根据第四实施例的半导体衬底1C可以包括生长衬底2、缓冲层4、多个导电层10、20和24以及多个不导电半导体层16和22，不导电半导体层16和22的每一个被形成在多个导电层10、20以及24之间。
导电层10、20和24以及不导电半导体层16和22可以被可选择地形成在缓冲层4上。
半导体衬底1C的最上层可以是导电层24，但实施例不限于此。
由于导电层10、20和24以及不导电半导体层16和22被可选择地形成，作为半导体衬底1C的最上层的导电层24的表面平坦度可以被最大化。
另外，由于导电层10、20和24以及不导电半导体层16和22被可选择地形成，错位能够被阻挡，使得能够防止生长衬底2损坏并且可以使裂痕最小化。
图8为示出根据第五实施例的半导体衬底的剖视图。
除了导电层28和34包括不同种类的至少一个掺杂剂之外，第五实施例几乎与第三实施例相似。在第五实施例中，将相同的附图标记指定给具有与第三实施例相同的功能和形状的元件，并且将省略其详细内容。
参照图8，根据第五实施例的半导体衬底1D可以包括生长衬底2、缓冲层4、多个导电层28和34以及多个不导电半导体层30，不导电半导体层30的每一个被形成在多个导电层28与34之间。
第一导电层28和第二导电层34的每一个可以包括形成在第一导电半导体层6上的第二导电半导体层26和32。
第一导电半导体层6可以包括第一掺杂剂，第二导电半导体层26和32可以包括第二掺杂剂。
第一掺杂剂和第二掺杂剂可以是具有相同极性的掺杂剂(即，N型掺杂剂)，但实施例不限于此。
例如，第一掺杂剂可以包括具有拉伸应力的Si，但实施例不限于此。例如，第二掺杂剂可以包括具有压缩应力的Ge、Sn、Se以及Te的至少之一，但实施例不限于此。
不导电半导体层30可以被形成在第一导电层28与第二导电层34之间，但实施例不限于此。
例如，第一导电层28和第二导电层34的每一个的第一导电半导体层6可以包括具有压缩应力的掺杂剂(例如，仅为具有100％浓度的Si)，但实施例不限于此。
第一导电层28和第二导电层34的第二导电半导体层26和32的每一个可以包括不同类型的至少一个掺杂剂。
例如，不同类型的至少一个掺杂剂之一可以包括与包括在第一导电半导体层6中的掺杂剂种类相同的掺杂剂，并且另一个掺杂剂可以包括与包括在第一导电半导体层6中的掺杂剂种类不同的掺杂剂(即，具有拉伸应力的Ge、Sn、Se以及Te的至少之一)，但实施例不限于此。
例如，第一导电层28和第二导电层34的第二导电半导体层26和32的每一个可以包括Si和Ge，但实施例不限于此。
不同种类的至少一个掺杂剂的浓度可以沿厚度方向改变，但实施例不限于此。
例如，如图9所示，Si的浓度可以沿第二导电半导体层26和32的厚度方向从100％线性降低到0％，并且Ge的浓度可以沿第二导电半导体层26和32的厚度方向从0％线性增加到100％，但实施例不限于此。
同时，Ge可以被包含在从与第二导电半导体层26接触的不导电半导体层30的背面起到某一深度，但实施例不限于此。即，Ge可以被包含在从不导电半导体层30的背面起到不导电半导体层30的厚度的10％～20％的深度处。同时，在不导电半导体层30的厚度的10％～20％到80％～90％的范围的深度可以不包含任何掺杂剂，并且，Si可以被包含在从不导电半导体层30的顶面到不导电半导体层30的厚度的80％～90％的深度。
上述能够被表示为以下表1。
【表1】
Ge的浓度可以在下部区域线性或非线性变化，Si的浓度可以在上部区域线性或非线性变化，但实施例不限于此。
由于第二导电半导体层26和32包括与第一导电半导体层6相同的掺杂剂，因而容易形成第二导电半导体层26和32。另外，与包括在第一导电半导体层6中的掺杂剂相同的掺杂剂的浓度从第二导电半导体层26和32的背面降低，拉伸应力可以被减小，并且压缩应力可以随着Ge的浓度增加而增加，使得第二导电半导体层26和32的压缩应力可以整体增加，从而补偿第一导电半导体层6的拉伸应力。
例如，如图10所示，Si的浓度可以沿第二导电半导体层26或32的厚度方向从100％非线性降低到0％，并且Ge的浓度可以沿第二导电半导体层26或32的厚度方向从0％非线性增加到100％，但实施例不限于此。
即，Si的浓度可以以凹陷的非线性方式向下降低，并且Ge的浓度可以以凹陷的非线性方式向下增加。换句话说，Si的浓度可以从第二导电半导体层26或32的背面以相对较高的速率降低，并且然后，Si的浓度可以朝向第二导电半导体层26或32的顶面以相对较低的速率降低。相反，Ge的浓度可以从第二导电半导体层26或32的背面以相对较低的速率增加，并且然后，Ge的浓度可以朝向第二导电半导体层26或32的顶面以相对较高的速率增加。
例如，如图11所示，Si的浓度可以沿第二导电半导体层26或32的厚度方向从100％非线性降低到0％，并且Ge的浓度可以沿第二导电半导体层26或32的厚度方向从0％非线性增加到100％，但实施例不限于此。
即，Si的浓度可以凸起的非线性方式向上降低，并且Ge的浓度可以凸起的非线性方式向上增加。换句话说，Si的浓度可以从第二导电半导体层26或32的背面以相对较低的速率降低，并且然后，Si的浓度可以朝向第二导电半导体层26或32的顶面以相对较高的速率降低。相反，Ge的浓度可以从第二导电半导体层26或32的背面以相对较高的速率增加，并且然后，Ge的浓度可以朝向第二导电半导体层26或32的顶面以相对较低的速率增加。
例如，如图12所示，Si的浓度可以沿第二导电半导体层26或32的厚度方向从100％呈阶梯式地降低到0％，并且Ge的浓度可以沿第二导电半导体层26或32的厚度方向从0％呈阶梯式地增加到100％，但实施例不限于此。
即，Si的浓度可以呈阶梯式地降低，并且Ge的浓度可以呈阶梯式地增加。换句话说，Si的浓度可以从第二导电半导体层26或32的背面朝向第二导电半导体层26或32的顶面呈多台阶状逐渐地降低。相反，Ge的浓度可以从第二导电半导体层26或32的背面朝向第二导电半导体层26或32的顶面呈多台阶状逐渐地增加。
同时，虽然图中未示出，第五实施例可以与第四实施例合并，但实施例不限于此。
图13为示出根据第一实施例的发光器件的剖视图。
根据第一实施例的发光器件可以采用根据第一实施例至第五实施例的半导体衬底1、1A、1B、1C以及1D的至少之一，但是为了方便起见，以下说明将局限于采用根据第一实施例的半导体衬底的发光器件。
在以下说明中，将相同的附图标记指定给具有与根据第一实施例至第五实施例的半导体衬底1、1A、1B、1C以及1D相同的功能和形状的元件，并且将省略其详细内容。
参照图13，根据第一实施例的发光器件可以包括生长衬底2、缓冲层4、导电层、有源层52、第三导电半导体层54、透明电极层58以及第一电极60和第二电极62。
生长衬底2、缓冲层4以及导电层可以是根据第一实施例的半导体衬底，但实施例不限于此。
缓冲层4、导电层、有源层52以及第三导电半导体层54可以由第III-V族或第II-VI族化合物半导体形成。例如，缓冲层4、导电层、有源层52以及第三导电半导体层54可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN、InN以及AlInN构成的组的至少之一，但实施例不限于此。
该导电层可以包括第一导电半导体层6和形成在第一导电半导体层6上的第二导电半导体层，但实施例不限于此。
第一导电半导体层6和第二导电半导体层可以由彼此相同的类型的化合物半导体材料形成，但实施例不限于此。
第一导电半导体层6和/或第二导电半导体层可以由彼此不同的类型的化合物半导体材料形成，但实施例不限于此。
第一导电半导体层6和第二导电半导体层可以包括具有相同极性的掺杂剂，但实施例不限于此。
第一导电半导体层6和/或第二导电半导体层可以包括极性与第三导电半导体层54的掺杂剂不同的掺杂剂，但实施例不限于此。
第一导电半导体层6和/或第二导电半导体层可以包括N型掺杂剂，而第三导电半导体层54可以包括P型掺杂剂，但实施例不限于此。
N型掺杂剂可以包括Si、Ge、Sn、Se以及Te的至少之一，但实施例不限于此。
P型掺杂剂可以包括Mg、Zn、Ca、Sr以及Ba的至少之一，但实施例不限于此。
第一导电半导体层6可以包括具有拉伸应力的Si，第二导电半导体层可以包括具有压缩应力的Ge、Sn、Se以及Te的至少之一，但实施例不限于此。
第二导电半导体层的掺杂剂浓度可以比第一导电半导体层6的掺杂剂浓度大10倍到15倍，但实施例不限于此。
第二导电半导体层可以补偿第一导电半导体层6的层品质，可以提高平坦度，可以防止裂痕产生并且可以防止生长衬底2损坏。另外，第二导电半导体层8可以阻挡沿着缓冲层4上升而未被第一导电半导体层阻挡的错位，使得可以改善光学性质/电学性质。
产生光的发光结构56可以由导电层、有源层52以及第三导电半导体层54形成。
虽然未示出，包括掺杂剂的导电半导体层和/或未包括任何掺杂剂的一个或多个不导电半导体层可以被形成在第三导电半导体层54上，但实施例不限于此。
导电层可以产生第一载流子(即，电子)，并且第三导电半导体层54可以产生第二载流子(即，空穴)，但实施例不限于此。
通过来自导电层的电子和来自第三导电半导体层54的空穴的再结合，基于构成有源层52的材料，有源层52可以发出波长与能带隙差异对应的光。
有源层52可以具有多量子阱(MQW)结构、量子点结构以及量子线结构之一。有源层52可以具有以一个循环的阱层和势垒层重复形成的阱层和势垒层。重复循环的阱层和势垒层可以依赖于发光器件的特性而变化，但实施例不限于此。
例如，有源层52可以以InGaN/GaN循环、InGaN/AlGaN循环或InGaN/InGaN循环形成。势垒层的带隙可以大于阱层的带隙。
透明电极层58可以被设置在发光结构56上，具体地，被设置在第三导电半导体层54上。如果另一个导电半导体层(例如，第四导电半导体层)被设置在第三导电半导体层54上，则透明电极层58可以被设置在第四导电半导体层上。
透明电极层58可以允许电流扩散或者可以与发光结构56欧姆接触，使得电流可以更加容易地流过发光结构56，但实施例不限于此。
透明电极层58可以包括允许光通过的透明导电材料。该透明导电材料可以包括选自ITO、IZO(In-ZnO)、GZO(Ga-ZnO)、AZO(Al-ZnO)、AGZO(Al-GaZnO)、IGZO(In-GaZnO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au以及Ni/IrOx/Au/ITO构成的组的至少之一，但实施例不限于此。
第一电极60可以被形成在第一导电半导体层的区域上，使得第一电极60被电连接至第一导电半导体层6，并且第二电极62可以被形成在透明电极层58的一部分上，使得第二电极62被电连接至透明电极层58，但实施例不限于此。
例如，第一电极60和第二电极62可以包括选自Al、Ti、Cr、Ni、Pt、Au、W、Cu以及Mo或其复合层结构构成的组之一，但实施例不限于此。
虽然未示出，电流阻挡层可以被设置在第一电极60和第二电极62的下部以防止电流集中在第一电极60和第二电极62的下部。第一电极60和第二电极62的每一个的尺寸可以大于每一个电流阻挡层的尺寸，使得第一电极60和第二电极62将电力供应到第一导电半导体层6和透明电极层58。另外，第一电极60可以与第一导电半导体层6电连接，并且第二电极62可以与透明电极层58电连接。
例如，第一电极60包围电流阻挡层，同时第一电极60的背面可以与第一导电半导体层6接触。例如，第二电极62包围电流阻挡层，同时第二电极62的背面可以与透明电极层58接触，但实施例不限于此。
根据第一实施例的发光器件可以是具有横向式结构的发光器件，该横向式结构使从有源层52产生的光至少通过透明电极层58向前发出。
同时，由于从有源层52产生并向下引导的光通过形成在缓冲层4的顶面或第一导电半导体层6的顶面上的凹凸部分散射或反射，因而可以提高光提取效率。
图14为示出根据第二实施例的发光器件的剖视图。
除了反射电极层64之外，根据第二实施例的发光器件与根据第一实施例的发光器件相似。
根据第二实施例的发光器件可以通过将根据第一实施例的发光器件翻转180度来制备。因此，根据第二实施例的发光器件可以具有倒装芯片式结构，在该倒装芯片式结构中，使得从有源层52产生的光至少通过生长衬底2向前发出，但实施例不限于此。
参照图15，根据第一实施例的发光器件可以包括生长衬底2、缓冲层4、导电层、有源层52、第三导电半导体层54、反射电极层64以及第一电极60和第二电极62。
生长衬底2、缓冲层4以及导电层可以是根据第一实施例的半导体衬底，但实施例不限于此。
由于生长衬底2被翻转了180度，因而生长衬底被放置在最上面的位置。
反射电极层64可以被形成在第三导电半导体层54下方，即形成在第三导电半导体层54与第二电极62之间。
反射电极层64可以包括具有优良反射性质的反射材料，例如选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au以及Hf或其复合层结构构成的组的至少之一，但实施例不限于此。
当反射电极层64与第三导电半导体层54的欧姆接触特性较差时，透明电极层(未示出)可以被布置在第三导电半导体层54与反射电极层64之间，但实施例不限于此。该透明电极层可以由与第三导电半导体层54进行良好欧姆接触的透明材料形成。
由于反射电极层64反射从有源层52产生并向下引导的光，反射电极层64可以具有与第三导电半导体层54相等的尺寸，但实施例不限于此。
第二电极62的尺寸可以至少小于反射电极层64的尺寸，但实施例不限于此。
从有源层52产生的光可以通过生长衬底2向前照射。由于具有凹凸部分的缓冲层4或第一导电半导体层6被形成在有源层52上，对来自有源层52的光的提取可以通过凹凸部分得以增强并且可以被射到外部，使得可以提高光提取效率。
由于从有源层52产生并向下引导的光被反射电极层64散射或反射，因而可以提高光提取效率。
图15为示出根据第三实施例的发光器件的剖视图。
参照图15，根据第三实施例的发光器件可以包括支撑衬底70、结层72、电极层74、保护层78、发光结构56以及电极82，但实施例不限于此。
发光结构56可以包括导电层、有源层52以及第三导电半导体层54，但实施例不限于此。
该导电层可以包括第一导电半导体层6和形成在第一导电半导体层6上的第二导电半导体层，但实施例不限于此。
支撑衬底70可以支撑形成在其上的多个层并且用作电极。支撑衬底70可以包括金属材料，例如钛(Ti)、铬(Cr)、镍(Ni)、铝(Al)、铂(Pt)、金(Au)、钨(W)、铜(Cu)、钼(Mo)以及铜钨(Cu-W)的至少之一。
结层72(其是接合层)被形成在电极层74与支撑衬底70之间。结层72可以用作介质以增强电极层74与支撑衬底70之间的接合强度。例如，结层72可以包括选自Ti、Au、Sn、Ni、Nb、Cr、Ga、In、Bi、Cu、Ag以及Ta构成的组的至少之一。
电极层74可以用作电极以将电力供应到有源层52，并且可以反射从有源层52产生并向下引导的光。电极层74可以仅包括反射层或可以包括反射层和欧姆接触层，但实施例不限于此。例如，电极层74可以包括选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au以及Hf或其复合层结构构成的组的至少之一，但实施例不限于此。
保护层78可以被形成在电极层74和第三导电半导体层54的外围区域周围。保护层78可以防止电极层74和发光结构56的侧表面由于外来物质而彼此短路。保护层78可以包括绝缘材料，例如选自SiO2、SiOx、SiOxNy、Si3N4以及Al2O3构成的组的至少之一，但实施例不限于此。保护层78可以包括金属材料，例如选自Cu、Ag、Ni、Al、Pt以及Au构成的组的至少之一，但实施例不限于此。当保护层78由金属材料形成时，由于保护层78用作电极，因而光可以从与保护层78竖直接触的有源层52产生，使得光产生区域得以扩大，从而改善了光效率。
根据第三实施例的发光器件还可以包括电流阻挡层76。防止电流竖直集中到电极82上的电流阻挡层76可以被置于第三导电半导体层54与电极层74之间。电流阻挡层76可以被布置为与电极82的至少一部分重叠。电流阻挡层76可以通过使用导电性小于电极层74的导电性或电绝缘性大于电极层74的电绝缘性或与发光结构56进行肖特基接触的材料形成。例如，电流阻挡层76可以包括选自ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、ZnO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3、TiOx、Ti、Al以及Cr构成的组的至少之一。SiO2、SiOx、SiOxNy、Si3N4以及Al2O3可以是绝缘材料。
根据第三实施例的发光器件还可以包括绝缘层80。即，绝缘层80可以被设置在发光结构56的侧表面周围。绝缘层80的一部分可以与保护层78的一部分接触并且另一部分可以与缓冲层4的一部分接触。绝缘层80可以防止发光结构56和支撑衬底70彼此短路。例如，绝缘层80可以包括绝缘材料，该绝缘材料包括选自SiO2、SiOx、SiOxNy、Si3N4、TiO2以及Al2O3构成的组的至少之一，但实施例不限于此。绝缘层80可以包括与保护层78相同的材料，但实施例不限于此。
包括凹凸部分的光提取结构可以被形成在第一导电半导体层6和缓冲层4的每一个顶面上。如在根据第一实施例至第五实施例的半导体衬底1、1A、1B、1C以及1D中所描述的，基于缓冲层4的Al，该光提取结构可以具有形成在缓冲层4的表面上的凹凸部分，并且通过该凹凸部分，也可以在第一导电半导体层的表面上形成一凹凸部分。
形成在缓冲层4的顶面上的凹凸部分的尺寸可以大于形成在第一导电半导体层6的顶面上的凹凸部分的尺寸，但实施例不限于此。
由于分别在第一导电半导体层6和缓冲层4上形成光提取结构，可以改善光提取效率。
另外，该光提取结构不是通过额外的过程刻意地形成的，而是可以通过使用包括在缓冲层4中的一种化合物半导体材料或通过控制缓冲层4的厚度而形成，使得可以简化根据第三实施例的发光器件的制造过程，并且可以减少制造成本和时间。
电极82可以被设置在光提取结构上。例如，电极82可以包括选自Al、Ti、Cr、Ni、Pt、Au、W、Cu以及Mo或其复合层结构构成的组的之一，但实施例不限于此。
根据第一实施例至第五实施例的半导体衬底1、1A、1B、1C以及1D可以用于电子器件。
根据第三实施例的发光器件可以是垂直式结构发光器件，但实施例不限于此。
图16为示出根据实施例的MOSFET的剖视图。
MOSFET(其是开关器件)是一种电子器件。
参照图16，根据实施例的MOSFET可以包括生长衬底2、导电层、第三导电半导体层86、沟道层88、栅电极90、漏电极94以及源电极92。
该导电层可以包括第一导电半导体层6和形成在第一导电半导体层6上的第二导电半导体层。
第一导电层6和第二导电半导体层的每一个可以是包括N型掺杂剂的N型半导体层，但实施例不限于此。
第三导电半导体层86可以是包括P型掺杂剂的P型半导体层，但实施例不限于此。
第三导电半导体层86可以被形成在导电层的两侧区域，但实施例不限于此。
第三导电半导体层86的背面可以与导电层进行接触，但实施例不限于此。
沟道层88可以被形成在导电层的中心区域上，即形成在彼此相邻的第三导电半导体层86之间的导电层上。沟道层88可以与导电层的顶面接触并且可以与第三导电半导体层86的顶面和侧表面的一部分接触，但实施例不限于此。
栅电极90可以被形成在沟道层88上，并且源电极92和漏电极94可以被分别形成在相邻的第三导电半导体层86上。
栅电极90的尺寸可以等于沟道层88的尺寸，但实施例不限于此。
源电极92和漏电极94可以分别与栅电极90间隔开。源电极92和漏电极94可以被分别形成在第三导电半导体层86的一部分上，但实施例不限于此。
沟道层88可以通过提供到栅电极90的控制信号被开启，使得信号可以从漏电极94传递到源电极92。
根据实施例的MOSFET基于氮化物半导体来制造，由于电子迁移率显著大于根据现有技术的Si基MOSFET，使得能以高速来切换MOSFET。
根据实施例的MOSFET，例如，使平坦化和错位阻挡成为可能的Ge基第二导电半导体层被形成在用作导电层的Si基第一导电半导体层6上，使得可以改善导电层的结晶度，从而可以改善MOSFET的电学特性。
根据实施例，由于包括具有压缩应力的掺杂剂的第二导电半导体层被形成在包括具有拉伸应力的掺杂剂的第一导电半导体层上，当在后续过程中进行冷却时可保持应力平衡，使得能够防止衬底损坏或者能够减小半导体层中的裂痕。
根据实施例，包括具有优良平坦度的掺杂剂的第二导电半导体层被形成在包括具有不良平坦度的掺杂剂的第一导电半导体层上，使得由于结晶度的提高，而能够改善电学特性/光学特性。
根据实施例，应用的了LOG技术的第二导电半导体层被形成在具有凹凸部分的缓冲层上，并被形成在形成于缓冲层上的第一导电半导体层上，使得可以阻挡沿着第一导电半导体层上升的错位。根据实施例，由于能够提高平坦度的不导电半导体层被形成在第一导电层上，还可以提高形成在不导电半导体层上的第二导电层的平坦度，使得可以改善结晶度，从而改善了电学特性/光学特性。
本说明书中任何提及的“一个实施例”，“一实施例”，“示例性实施例”等等是指结合这些实施例所描述的具体的特征、结构或特性都包括在本发明的至少一个实施例中。本说明书中多处出现的这些语句并不必然全部涉及相同的实施例。此外，当结合任一实施例来描述具体的特征、结构或特性时，应当认为其落入到本领域技术人员结合其他实施例来实施该特征、结构或特性的范围内。
虽然已参照多个示意性实施例描述了实施例，然而应当理解，本领域技术人员能够设计出多个落入本公开文本的原理的精神和范围的其它变型和实施例。更具体地，在公开内容、附图以及附加的权利要求的范围内，在零部件和/或隶属的组合排列的排列方式中可以有各种变化和变型。除了零部件和/或排列的变化和变型之外，多种用途对本领域技术人员来说也是显而易见的。

Claims (21)

1.一种发光器件，包括：
衬底；
缓冲层，位于所述衬底上；
第一导电层，位于所述缓冲层上；
有源层，位于所述第一导电层上；以及
第三导电半导体层，位于所述有源层上，
其中所述第一导电层包括：
第一导电半导体层，包括具有拉伸应力的第一掺杂剂；以及
第二导电半导体层，设置在所述第一导电半导体层上，包括第二掺杂剂，并且具有压缩应力。
2.根据权利要求1所述的发光器件，还包括位于所述第一导电层上的不导电半导体层。
3.根据权利要求2所述的发光器件，还包括位于所述不导电半导体层上的第二导电层。
4.根据权利要求3所述的发光器件，其中所述第一导电层和第二导电层的至少之一的所述掺杂剂包括种类互相不同的至少一个掺杂剂。
5.根据权利要求4所述的发光器件，其中所述至少一个掺杂剂之一的种类与所述第一掺杂剂的种类相同。
6.根据权利要求5所述的发光器件，其中所述至少一个掺杂剂的另一个包括具有压缩应力的掺杂剂。
7.根据权利要求6所述的发光器件，其中所述一个掺杂剂的浓度沿所述第二导电半导体层的厚度方向逐渐降低，并且所述另一个掺杂剂的浓度沿所述第二导电半导体层的厚度方向逐渐增加。
8.根据权利要求7所述的发光器件，其中所述一个掺杂剂沿所述第二导电半导体层的所述厚度方向非线性降低，并且所述另一个掺杂剂沿所述第二导电半导体层的所述厚度方向非线性增加。
9.根据权利要求8所述的发光器件，其中所述一个掺杂剂沿所述第二导电半导体层的所述厚度方向以向下凹陷的形式降低，并且所述另一个掺杂剂沿所述第二导电半导体层的所述厚度方向以向下凹陷的形式增加。
10.根据权利要求8所述的发光器件，其中所述一个掺杂剂沿所述第二导电半导体层的所述厚度方向以向上凸起的形式降低，并且所述另一个掺杂剂沿所述第二导电半导体层的所述厚度方向以向上凸起的形式增加。
11.根据权利要求7所述的发光器件，其中所述一个掺杂剂沿所述第二导电半导体层的所述厚度方向呈阶梯式地降低，并且所述另一个掺杂剂沿所述第二导电半导体层的所述厚度方向呈阶梯式地增加。
12.根据权利要求11所述的发光器件，其中所述一个掺杂剂从所述第二导电半导体层的背面朝向所述第二导电半导体层的顶面逐渐地降低，并且所述另一个掺杂剂从所述第二导电半导体层的所述背面朝向所述第二导电半导体层的所述顶面呈多台阶式逐渐增加。
13.根据权利要求1至权利要求12的任何一个所述的发光器件，其中所述第一掺杂剂包括Si，并且所述第二掺杂剂包括Si、Ge、Sn、Se以及Te的至少之一。
14.根据权利要求1至权利要求12的任何一个所述的发光器件，其中所述缓冲层包括包含Al的化合物半导体材料。
15.根据权利要求14所述的发光器件，其中所述缓冲层的顶面包括由于Al而形成的凹凸部分。
16.根据权利要求15所述的发光器件，其中所述第一导电半导体层具有与所述凹凸部分对应的形状。
17.根据权利要求16所述的发光器件，其中所述第二导电半导体层具有包括凹凸部分的表面，并且所述第二导电半导体层的所述表面的所述凹凸部分的尺寸小于所述第一导电半导体层的所述凹凸部分。
18.根据权利要求1至权利要求12的任何一个所述的发光器件，其中所述第一导电半导体层和第二导电半导体层的每一个的厚度处于10nm到5μm的范围。
19.根据权利要求1至权利要求12的任何一个所述的发光器件，其中所述第二导电半导体层的浓度比所述第一导电半导体层的浓度大10倍到15倍。
20.根据权利要求2至权利要求12的任何一个所述的发光器件，其中所述不导电半导体层包括选自InAlGaN、GaN、AlGaN、InGaN、AlN、InN以及AlInN构成的组的至少之一。
21.根据权利要求2至权利要求12的任何一个所述的发光器件，其中所述不导电半导体层的表面粗糙度小于所述第二导电半导体层的表面粗糙度。
CN201410188302.6A 2013-05-06 2014-05-06 发光器件 Active CN104143595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130050798A KR102075543B1 (ko) 2013-05-06 2013-05-06 반도체 기판, 발광 소자 및 전자 소자
KR10-2013-0050798 2013-05-06

Publications (2)

Publication Number Publication Date
CN104143595A true CN104143595A (zh) 2014-11-12
CN104143595B CN104143595B (zh) 2018-06-26

Family

ID=50628649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410188302.6A Active CN104143595B (zh) 2013-05-06 2014-05-06 发光器件

Country Status (4)

Country Link
US (1) US9196791B2 (zh)
EP (1) EP2802019B1 (zh)
KR (1) KR102075543B1 (zh)
CN (1) CN104143595B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299809A (zh) * 2021-05-24 2021-08-24 錼创显示科技股份有限公司 微型发光元件及其显示装置
CN115939285A (zh) * 2023-03-10 2023-04-07 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
US10923619B2 (en) 2016-06-01 2021-02-16 Sensor Electronic Technology, Inc. Semiconductor heterostructure with at least one stress control layer
TWI760231B (zh) * 2021-05-24 2022-04-01 錼創顯示科技股份有限公司 微型發光元件及其顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437374B1 (en) * 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
US20030016526A1 (en) * 2001-06-29 2003-01-23 Shiro Sakai Gallium nitride-based light emitting device and method for manufacturing the same
CN102157648A (zh) * 2010-02-12 2011-08-17 株式会社东芝 半导体发光器件
CN102468389A (zh) * 2010-11-08 2012-05-23 夏普株式会社 氮化物半导体发光元件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081406A (ja) * 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
DE102010052542B4 (de) 2010-11-25 2022-07-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zu dessen Herstellung
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
US20120292648A1 (en) * 2011-05-16 2012-11-22 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437374B1 (en) * 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
US20030016526A1 (en) * 2001-06-29 2003-01-23 Shiro Sakai Gallium nitride-based light emitting device and method for manufacturing the same
CN102157648A (zh) * 2010-02-12 2011-08-17 株式会社东芝 半导体发光器件
CN102468389A (zh) * 2010-11-08 2012-05-23 夏普株式会社 氮化物半导体发光元件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299809A (zh) * 2021-05-24 2021-08-24 錼创显示科技股份有限公司 微型发光元件及其显示装置
CN115939285A (zh) * 2023-03-10 2023-04-07 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led
CN115939285B (zh) * 2023-03-10 2023-05-05 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led

Also Published As

Publication number Publication date
EP2802019B1 (en) 2017-03-08
US9196791B2 (en) 2015-11-24
KR20140131770A (ko) 2014-11-14
US20140327022A1 (en) 2014-11-06
KR102075543B1 (ko) 2020-02-11
EP2802019A1 (en) 2014-11-12
CN104143595B (zh) 2018-06-26

Similar Documents

Publication Publication Date Title
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
EP2722897B1 (en) Light emitting device
CN104576861B (zh) 半导体缓冲结构、半导体器件以及制造半导体器件的方法
US9548416B2 (en) Light emitting device and light emitting device package having the same
US10347789B2 (en) Light emitting device and light emitting device package having same
CN107810563B (zh) 紫外光发光二极管、发光二极管封装及照明装置
US8860077B2 (en) Light emitting device and light emitting device package including the same
CN102881794A (zh) 氮化物半导体发光器件
CN104143595A (zh) 发光器件
US10177274B2 (en) Red light emitting diode and lighting device
KR20140019635A (ko) 발광 소자 및 발광 소자 패키지
KR101007078B1 (ko) 발광소자 및 그 제조방법
US20120187438A1 (en) Light emitting device and fabricating method thereof
CN102132427B (zh) 发光器件及其制造方法
KR102461317B1 (ko) 자외선 발광소자, 발광소자 패키지 및 조명장치
KR102053257B1 (ko) 발광 소자
KR102053415B1 (ko) 발광 소자 및 발광 소자 패키지
KR20130007682A (ko) 발광 소자 및 그 제조방법
KR102397266B1 (ko) 발광소자 및 조명장치
KR101827969B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR102304120B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR102302855B1 (ko) 발광소자 및 조명시스템
KR20230015861A (ko) 반도체 소자
TW202315157A (zh) 發光元件及其製造方法
US20200259042A1 (en) Ultraviolet light-emitting element and light-emitting element package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210813

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.