KR101007078B1 - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101007078B1
KR101007078B1 KR1020090104956A KR20090104956A KR101007078B1 KR 101007078 B1 KR101007078 B1 KR 101007078B1 KR 1020090104956 A KR1020090104956 A KR 1020090104956A KR 20090104956 A KR20090104956 A KR 20090104956A KR 101007078 B1 KR101007078 B1 KR 101007078B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
conductive
active layer
Prior art date
Application number
KR1020090104956A
Other languages
English (en)
Inventor
손효근
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090104956A priority Critical patent/KR101007078B1/ko
Priority to EP10188776.8A priority patent/EP2317574B1/en
Priority to US12/916,740 priority patent/US8698125B2/en
Priority to CN201010534273.6A priority patent/CN102064259B/zh
Application granted granted Critical
Publication of KR101007078B1 publication Critical patent/KR101007078B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of group II and group VI of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

실시예에 따른 발광 소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 상기 활성층 상에 러프니스 패턴; 및 상기 활성층 및 상기 러프니스 패턴 상에 금속 산화물을 포함하도록 형성된 제2 도전형 산화물층을 포함한다.
발광 소자

Description

발광소자 및 그 제조방법{Light emitting device and fabrication method thereof}
실시예는 발광소자 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
발광 다이오드에 의해 방출되는 빛의 파장은 상기 발광 다이오드를 제조하는데 사용되는 반도체 재료에 따라 결정된다. 이는 방출된 빛의 파장이 상기 발광 다이오드의 활성층의 에너지 밴드(Energy Band) 즉, 가전자대(Valence Band) 전자들과 전도대(Conduction Band) 사이의 에너지 차이를 나타내는 밴드갭(Band Gap)에 따라 결정되기 때문이다.
상기 발광 다이오드의 휘도는 활성층의 구조, 빛을 외부로 효과적으로 추출할 수 있는 광 추출 구조, 칩의 크기, 발광 다이오드를 포위하는 몰딩부재의 종류 등 다양한 조건들에 의해 좌우된다. 이중, 상기 활성층의 구조를 개선하는 것은 상기 발광 다이오드의 내부 양자 효율(Internal Quantum Efficiency)을 향상시킴으로써 근본적으로 상기 발광 다이오드의 휘도를 향상시킬 수 있는 방안이다.
실시예는 신뢰성이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예는 광 손실을 최소화할 수 있는 발광 소자 및 그 제조방법을 제공한다.
실시예는 동작 전압의 범위가 넓은 발광 소자 및 그 제조방법을 제공한다.
실시예는 불순물 함량이 적은 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 상기 활성층 상에 러프니스 패턴; 및 상기 활성층 및 상기 러프니스 패턴 상에 금속 산화물을 포함하도록 형성된 제2 도전형 산화물층을 포함한다.
실시예는 신뢰성이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 광 손실을 최소화할 수 있는 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 동작 전압의 범위가 넓은 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 불순물 함량이 적은 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예들에 따른 발광 소자 및 그 제조방법에 대해 설명한다.
도 1은 실시예에 따른 발광 소자(100)의 단면도이다.
도 1을 참조하면, 상기 발광 소자(100)는 기판(110), 제1 도전형 반도체층(130), 활성층(140), 제2 도전형 산화물층(150), 제2 전극(170), 제1 전극(180)을 포함할 수 있다.
상기 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나를 이용할 수 있다.
상기 기판(110) 상에는 상기 제1 도전형 반도체층(130)이 형성될 수 있다. 상기 제1 도전형 반도체층(130)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖 는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, AlInN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑된다.
상기 기판(110)과 상기 제1 도전형 반도체층(130) 사이에는 상기 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층(미도시)은 상기 기판(110)과 상기 제1 도전형 반도체층(130) 사이의 격자 상수 차이를 줄이기 위해 형성될 수 있으며 예를 들어, GaN, AlN, AlGaN, InGaN, AlInGaN 중에서 어느 하나로 형성될 수 있다.
또한, 상기 버퍼층(미도시) 및 상기 제1 도전형 반도체층(130) 사이에는 비전도성 반도체층(미도시)이 형성될 수 있다. 상기 비전도성 반도체층(미도시)은 예를 들어, 언도프드(Undoped) GaN 층일 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 버퍼층(미도시)과 상기 비전도성 반도체층(미도시)은 적어도 한 층이 형성되거나, 두 층 모두 존재하지 않을 수 있다.
상기 제1 도전형 반도체층(130) 상에는 상기 활성층(140)이 형성될 수 있다.
상기 활성층(140)은 제1 도전형 반도체층(130)을 통해서 주입되는 전자(또는 정공)와 이후 형성되는 제2 도전형 산화물층(150)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(140)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.
상기 활성층(140)은 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있으나, 이에 한정되는 것은 아니다.
실시예에서는 상기 활성층(140)이 다중 양자 우물 구조를 가지는 경우를 중심으로 설명한다.
상기 활성층(140)은 복수개의 장벽층을 포함하며, 상기 복수개의 장벽층 사이에 복수개의 우물층이 적층된 구조로 형성될 수 있다. 상기 복수개의 우물층은 Inx1Aly1Ga1-x1-y1N (0≤x1≤1, 0 ≤y1≤1, 0≤x1+y1≤1)으로 형성될 수 있고, 상기 복수개의 장벽층은 Inx2Aly2Ga1 -x2- y2N (0≤x2≤1, 0 ≤y2≤1, 0≤x2+y2≤1)일 수 있으며, 상기 x1와 x2는 x1>x2의 관계일 수 있다.
이때, 상기 복수개의 장벽층 중 최상층인 제1 장벽층(141)은 다른 장벽층에 비해, 예를 들어, 150% 내지 250% 의 두께로 형성될 수 있으며, 바람직하게는 200% 의 두께로 형성될 수 있다.
그리고 상기 제1 장벽층(141)의 상부의 제1 두께(T)에는 예를 들어, Mg, Ca, Sr, Ba, Cd 등의 p형 도펀트를 도핑할 수 있다. 상기 제1 두께(T)는 상기 제1 장벽층(141)의 총 두께의 20% 내지 30%의 두께, 바람직하게는 상기 제1 장벽층(141)의 총 두께의 25%의 두께를 가질 수 있다.
상기 제1 장벽층(141)은 다른 장벽층에 비해 두껍게 형성되었으므로 상기 제1 두께(T)에 도핑을 실시하여도 상기 활성층(140)에 상기 p형 도펀트가 침투하는 등의 영향을 미치지 않아 상기 발광 소자(100)의 신뢰성을 확보할 수 있다.
한편, 상기 버퍼층(미도시), 비전도성 반도체층(미도시), 제1 도전형 반도체층(130), 활성층(140)은 바람직하게는 유기 금속 화학 증착 방법(MOCVD)에 의해 형성될 수 있으나, 화학 증착방법(CVD), 분자선 에피택시법(MBE), 스퍼터링법(Sputtering), 수산화물 증기상 에피택시법(HVPE) 등의 방법에 의해 형성될 수도 있으며, 이에 대해 한정하지는 않는다.
상기 제1 장벽층(141) 상에는 러프니스 패턴(145)이 형성된다. 상기 러프니스 패턴(145)은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나로 형성될 수 있다.
또한, 상기 러프니스 패턴(145)에는 p형 도펀트, 예를 들어 Mg, Ca, Sr, Ba, Cd 등을 주입할 수 있으며, 이에 상기 러프니스 패턴(145)는 p형 반도체의 성질을 가질 수 있다.
상기 러프니스 패턴(145)은 상기 활성층(140)에서 방출되는 광의 추출 효율을 향상시킬 수 있으며, 상기 활성층(140)과 상기 제2 도전형 산화물층(150) 사이의 계면 결합력을 향상시켜, 상기 제2 도전형 산화물층(150)을 상기 활성층(140) 상에 견고하게 결합 및 고정시킬 수 있다.
이하, 도 2 내지 도 4를 참조하여, 상기 러프니스 패턴(145)의 제조방법에 대해 설명한다.
도 2를 참조하면, 상기 제1 장벽층(141)의 표면에 질화마그네슘(MgN)층(143)을 성장한다. 상기 질화마그네슘(MgN)층(143)은 3분 내지 10분 동안 성장할 수 있으며, 패턴(144)을 가지는 다공질의 표면을 가지도록 성장된다. 따라서 상기 패턴(144)을 통해 상기 제1 장벽층(141)이 노출될 수 있다.
도 3을 참조하면, 상기 러프니스 패턴(145)을 상기 질화마그네슘(MgN)층(143)의 상기 패턴(144)에 성장하여 형성할 수 있다. 상기 러프니스 패턴(145)은 유기 금속 화학 증착 방법(MOCVD), 화학증착방법(CVD), 분자선 에피택시법(MBE), 스퍼터링법(Sputtering), 수산화물 증기상 에피택시법(HVPE) 등의 방법에 의해 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 4를 참조하면, 상기 질화마그네슘(MgN)층(143)을 제거한다. 상기 질화마그네슘(MgN) 층은 암모니아(NH3)와 수소(H2)를 이용하여 대략 5분 동안 열화학적인 열처리(Annealing) 공정을 통해 제거할 수 있으며, 이에 대해 한정하지는 않는다.
이러한 제조방법에 의해, 상기 러프니스 패턴(145)이 제공될 수 있다. 상기 러프니스 패턴(145)은 상기 활성층(140)에서 방출되는 광의 추출 효율을 향상시킬 수 있으며, 상기 활성층(140)과 상기 제2 도전형 산화물층(150) 사이의 계면 결합력을 향상시켜, 상기 제2 도전형 산화물층(150)을 상기 활성층(140) 상에 견고하게 결합 및 고정시킬 수 있다.
도 1을 참조하면, 상기 제1 장벽층(141) 및 상기 러프니스 패턴(145) 상에는 상기 제2 도전형 산화물층(150)이 형성된다.
상기 제2 도전형 산화물층(150)은 전기전도성을 가지는 금속산화물, 예를 들어, 산화아연(ZnO)을 성장하여 형성할 수 있다. 또한, 상기 제2 도전형 산화물층(150)은 Mg, Ca, Sr, Ba, Cd 등의 p형 도펀트를 포함한다.
상기 제2 도전형 산화물층(150)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터 링법(Sputtering), 펄스 레이저 증착법(PLD ; Pulse Laser Deposition) 등을 이용하여 성장할 수 있으며, 바람직하게는, 분자선 성장법(MBE; Molecular Beam Epitaxy)에 의해 성장할 수 있다.
상기 분자선 성장법(MBE)은 다른 방법에 비해 높은 압력에서 상기 제2 도전형 산화물층(150)을 성장하므로 불순물이 유입이 적은 장점이 있다. 실시예에서는 상기 제2 도전형 산화물층(150)을 상기 분자선 성장법(MBE)에 의해 성장하는 것을 중심으로 설명하지만, 이에 대해 한정하지는 않는다.
예를 들어, 상기 분자선 성장법(MBE)은 반응기(chamber)에 고체 상태의 아연(Zn), 마그네슘(Mg), 카드뮴(Cd) 소스(source) 등을 주입하고 이들을 가열하여 녹인 후, 여기에 기체 산소(O2)를 흘려주면서 상기 활성층(140) 및 러프니스 패턴(145) 상에 증착하여 상기 제2 도전형 산화물층(150)을 성장할 수 있다. 다만, 상기 아연(Zn), 마그네슘(Mg), 카드뮴(Cd) 소스는 기체 또는 액체로 주입될 수도 있으며, 이에 대해 한정하지는 않는다.
이때, 상기 아연(Zn)과 산소(O2)는 서로 반응하여 산화아연(ZnO) 박막을 형성할 수 있으며, 상기 마그네슘(Mg), 카드뮴(Cd) 등은 p형 도펀트로써, 상기 산화아연(ZnO) 박막 즉, 상기 제2 도전형 산화물층(150)에 고르게 분포될 수 있다. 상기 p형 도펀트가 상기 제2 도전형 산화물층(150)에 고르게 분포되면, 상기 제2 도전형 산화물층(150)의 저항 분포도 고르게 형성될 수 있으므로, 상기 제2 도전형 산화물층(150)의 전류 특성이 향상될 수 있다. 또한, 상기 p형 도펀트가 원자 크기가 큰 원소로 형성되는 경우에도, 상기 발광 소자(100)의 광 손실을 최소화 할 수 있다.
또한, 상기 제2 도전형 산화물층(150)의 표면에 요철 패턴 등을 형성하여, 상기 발광 소자(100)의 광 추출 효율을 향상시킬 수도 있다. 이때, 산화아연(ZnO)은 양호한 결정성을 가지므로, 상기 제2 도전형 산화물층(150)은 상기 요철 패턴 등을 형성하는 경우에도 크랙이나 균열에 의한 손상 위험이 적을 수 있다.
상기 제2 도전형 산화물층(150)은 산화아연(ZnO)을 상기 분자선 성장법(MBE)에 의해 성장하여 형성하므로, 상기 제2 도전형 산화물층(150)은 불순물 함량, 결함(defect) 및 전위(dislocation)가 적도록 형성될 수 있다. 따라서, 상기 활성층(140)에서 방출된 광이 상기 제2 도전형 산화물층(150)을 통과함에 따른 광 손실을 최소화할 수 있으며, 전류 특성이 향상된 상기 발광 소자(100)를 제공할 수 있다.
또한, 상기 제2 도전형 산화물층(150)은 산화아연(ZnO)을 성장하여 형성되므로, 상기 산화아연(ZnO)에 Mg, Cd 등의 상기 p형 도펀트의 농도를 조절함으로써 상기 발광 소자(100)의 동작 전압의 범위를 2.8eV 내지 4.5eV로 폭 넓게 조절할 수 있으며, 내전압(ESD) 특성도 양호할 수 있다.
한편, 상기 제2 도전형 산화물층(150)에는 n형 도펀트가 도핑되고, 상기 제1 도전형 반도체층(130)에는 p형 도펀트가 도핑될 수도 있다. 또한, 도시되지는 않았지만 상기 제2 도전형 산화물층(150) 상에는 제3 도전형 반도체층(미도시)이 형성될 수 있다. 따라서 상기 발광 소자(100)는 pn, np, pnp, npn 중 어느 하나의 접합 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
<수평형 발광 소자(100A)>
도 5는 도 1의 발광 소자(100)를 사용하여 형성한 수평형 발광 소자(100A)를 나타내는 도면이다.
상기 수평형 발광 소자(100A)는 도 1의 발광 소자(100)에 메사 에칭(Mesa Etching)을 실시하여, 상기 제1 도전형 반도체층(130)의 일부가 노출되도록 한 후, 노출된 상기 제1 도전형 반도체층(130) 상에 제1 전극(180)을 형성할 수 있다.
또한, 상기 제2 도전형 산화물층(150) 상에는 제2 전극(170)을 형성할 수 있다. 상기 제2 도전형 산화물층(150)은 투명 전극으로써의 기능도 하므로, 오믹 접촉 등을 위해 별도의 투명 전극층이나 반사 전극층을 형성하지 않을 수 있다. 따라서, 상기 투명 전극층 또는 반사 전극층에 의한 광 손실을 제거할 수 있으므로, 상기 수평형 발광 소자(100A)의 발광 효율을 향상시킬 수 있다.
한편, 상기 제2 도전형 산화물층(150) 및 상기 제2 전극(170) 사이에는 투명 전극층 또는 반사 전극층이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.
이하, 도 6 및 도 7을 참조하여, 상기 수평형 발광 소자(100A)의 제조방법의 일례에 대해 설명한다.
도 6을 참조하면, 도 1의 발광 소자(100)에서, 상기 제2 도전형 산화물층(150)을 형성하기 전에 메사 에칭(Mesa Etching)을 실시하여, 상기 제1 도전형 반도체층(130)의 일부가 노출되는 메사에칭부(131)를 형성한다. 그리고 상기 메사에칭부(131)에 마스크(135)를 형성한다.
상기 마스크(135)는 금속 또는 포토레지스트(photoresist) 일 수 있으며, 상기 금속은 예를 들어, 크롬(Cr), 니켈(Ni), 주석(Sn) 등으로 형성될 수 있으나 이에 대해 한정하지는 않는다.
도 7을 참조하면, 상기 제1 장벽층(141) 및 상기 러프니스 패턴(145) 상에 상기 제2 도전형 산화물층(150)을 형성한다.
상기 마스크(135)를 형성함으로써, 상기 제2 도전형 산화물층(150)의 성장 면적을 줄일 수 있으며, 상기 제2 도전형 산화물층(150)에 대하여 에칭 공정이나 브레이킹 공정 등을 실시할 필요가 없으므로 상기 제2 도전형 산화물층(150)을 손상시키지 않으면서, 상기 수평형 발광 소자(100A)를 제공할 수 있다.
도 7 및 도 5를 참조하면, 상기 제2 도전형 산화물층(150) 상에 제2 전극(170)을 형성할 수 있다.
상기 제2 도전형 산화물층(150)은 투명 전극으로써의 기능도 하므로, 오믹 접촉 등을 위해 별도의 투명 전극층이나 반사 전극층을 형성하지 않을 수 있다.
한편, 상기 제2 도전형 산화물층(150) 및 상기 제2 전극(170) 사이에는 투명전극층 또는 반사전극층이 형성될 수도 있다.
상기 투명전극층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하며, 이러한 재료로 한정하지는 않는다. 상기 반사전극층은 반사율이 높은 은(Ag), 은(Ag)을 포함하는 합금, 알루미늄(Al) 또는 알루미늄(Al)을 포함하는 합금 중 적어도 어느 하나로 형성될 수 있다.
이후, 상기 마스크(135)를 제거하고, 노출된 제1 도전형 반도체층(130) 상에는 제1 전극(180)을 형성할 수 있다.
상기 마스크(135)는 에칭 공정 등에 의해 제거될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 수평형 발광 소자(100A)의 제조방법에 대해 한정하지는 않는다.
<수직형 발광 소자(100B)>
도 8은 도 1의 발광 소자(100)를 적용한 수직형 발광 소자(100B)를 나타내는 도면이다.
도 1 및 도 8을 참조하면, 상기 수직형 발광 소자(100B)는 도 1의 발광 소자(100)의 제2 도전형 산화물층(150) 상에 반사층(260) 및 전도성 지지부재(270)를 형성하고, 상기 기판(110)을 제거하여 형성할 수 있다.
상기 반사층(260)은 상기 제2 도전형 산화물층(150) 상에 형성될 수 있다.
상기 반사층(260)은 반사율이 높은 은(Ag), 은(Ag)을 포함하는 합금, 알루미늄(Al), 알루미늄(Al)을 포함하는 합금, 백금(Pt) 또는 백금(Pt)을 포함하는 합금 중 적어도 어느 하나로 형성될 수 있다.
상기 반사층(260) 상에는 상기 전도성 지지부재(270)가 형성될 수 있다. 상기 전도성 지지부재(270)는 상기 수직형 발광 소자(100B)에 전원을 제공한다.
상기 전도성 지지부재(270)는 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 불순물이 주입된 반도 체 기판 중 적어도 어느 하나로 형성될 수 있다.
한편, 상기 전도성 지지부재(270)와 상기 반사층(260) 사이에는 두 층 사이의 계면 접합력을 향상시키는 접착층(미도시)이 더 형성될 수 있다. 또한, 상기 제2 도전형 산화물층(150)과 상기 반사층(260) 사이에는 두 층 사이의 오믹 접촉을 위해 오믹층(미도시)이 더 형성될 수 있다.
상기 기판(110)은 레이저 리프트 오프(LLO) 공정에 의해 제거되거나, 에칭 공정에 의해 제거될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(110)이 제거한 후, 상기 버퍼층(미도시) 및 비전도성 반도체층(미도시)과, 상기 제1 도전형 반도체층(미도시)의 일부는 에칭 공정, 예를 들어 ICP/RIE(Inductively coupled Plasma / Reactive Ion Etching)에 의해 제거될 수 있으나, 이에 대해 한정하지는 않는다.
상기 기판(110)이 제거된 후, 노출된 상기 제1 도전형 반도체층(130), 버퍼층(115), 비전도성 반도체층(120) 중 어느 하나에는 제2 전극(280)이 형성될 수 있다. 상기 제2 전극(280)은 상기 전도성 지지부재(270)와 함께 상기 수직형 발광 소자(100B)에 전원을 제공한다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하 다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 8은 실시예에 따른 발광 소자 및 그 제조방법을 설명하는 도면이다.

Claims (20)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 활성층;
    상기 활성층 상에 러프니스 패턴; 및
    상기 활성층 및 상기 러프니스 패턴 상에 금속 산화물을 포함하도록 형성된 제2 도전형 산화물층을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 금속산화물은 산화아연(ZnO)로 형성된 발광 소자.
  3. 제 1항에 있어서,
    상기 제2 도전형 산화물층은 Mg, Ca, Sr, Ba, Cd 중 적어도 어느 하나의 p형 도펀트를 포함하는 발광 소자.
  4. 제 1항에 있어서,
    상기 제2 도전형 산화물층 상에 요철 패턴이 형성된 발광 소자.
  5. 제 1항에 있어서,
    상기 러프니스 패턴은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)으로 형 성된 발광 소자.
  6. 제 1항 또는 제 5항에 있어서,
    상기 러프니스 패턴에는 Mg, Ca, Sr, Ba, Cd 중 적어도 어느 하나의 p형 도펀트를 포함하는 발광 소자.
  7. 제 1항에 있어서,
    상기 활성층은 장벽층과 우물층이 적층되어 형성된 발광 소자.
  8. 제 7항에 있어서,
    상기 활성층의 최상층에 다른 장벽층의 두께의 150% 내지 250%의 두께로 형성된 제1 장벽층을 포함하는 발광 소자.
  9. 제 8항에 있어서,
    상기 제1 장벽층의 상부는 Mg, Ca, Sr, Ba, Cd 중 적어도 어느 하나의 p형 도펀트를 포함하는 발광 소자.
  10. 제 9항에 있어서,
    상기 p형 도펀트를 포함하는 제1 장벽층 상부의 두께는 상기 제1 장벽층의 총 두께의 20% 내지 30%의 두께인 발광 소자.
  11. 제 1항에 있어서,
    상기 제2 도전형 산화물층 상에 제2 전극이 형성되는 발광 소자.
  12. 제 1항에 있어서,
    상기 제2 도전형 산화물층 상에 전도성 지지부재를 포함하는 발광 소자.
  13. 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 러프니스 패턴을 형성하는 단계; 및
    상기 활성층 및 상기 러프니스 패턴 상에 금속 산화물을 포함하도록 제2 도전형 산화물층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  14. 제 13항에 있어서,
    상기 제1 도전형 반도체층, 활성층, 제2 도전형 산화물층은 유기금속 화학 증착법(MOCVD), 화학 증착법(CVD), 플라즈마 화학 증착법(PECVD), 수소화물 기상 성장법(HVPE), 스퍼터링법(Sputtering), 펄스 레이저 증착법(PLD), 분자선 성장법(MBE) 중 적어도 어느 하나의 방법으로 형성하는 발광 소자 제조방법.
  15. 제 14항에 있어서,
    상기 제1 도전형 반도체층 및 활성층은 유기금속 화학 증착법(CVD)에 의해 형성하고, 상기 제2 도전형 산화물층은 분자선 성장법(MBE)에 의해 형성하는 발광 소자 제조방법.
  16. 제 13항에 있어서,
    상기 러프니스 패턴을 형성하는 단계는,
    상기 활성층 상에 패턴을 가지는 질화마그네슘층을 성장하는 단계;
    상기 패턴에 상기 러프니스 패턴을 형성하는 단계; 및
    상기 질화마그네슘층을 제거하는 단계를 포함하는 발광 소자 제조방법.
  17. 제 13항 또는 제 16항에 있어서,
    상기 러프니스 패턴은 유기 금속 화학 증착 방법(MOCVD), 화학증착방법(CVD), 분자선 에피택시법(MBE), 스퍼터링법(Sputtering), 수산화물 증기상 에피택시법(HVPE) 중 어느 하나의 방법으로 형성되는 발광 소자 제조방법.
  18. 제 13항에 있어서,
    상기 제2 도전형 산화물층을 형성하기 전에,
    상기 제1 도전형 반도체층의 일부가 노출되도록 메사 에칭을 실시하는 단계;
    상기 노출된 제1 도전형 반도체층 상에 마스크를 형성하는 단계를 포함하는 발광 소자 제조방법.
  19. 제 18항에 있어서,
    상기 노출된 제1 도전형 반도체층 상에 제1 전극을 형성하는 단계를 포함하는 발광 소자 제조방법.
  20. 제 13항에 있어서,
    상기 금속산화물은 산화아연(ZnO)인 발광 소자 제조방법.
KR1020090104956A 2009-11-02 2009-11-02 발광소자 및 그 제조방법 KR101007078B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090104956A KR101007078B1 (ko) 2009-11-02 2009-11-02 발광소자 및 그 제조방법
EP10188776.8A EP2317574B1 (en) 2009-11-02 2010-10-25 Light emitting device comprising metal oxide semiconductor layer and pattern for light extraction on active layer
US12/916,740 US8698125B2 (en) 2009-11-02 2010-11-01 Light emitting device including second conductive type semiconductor layer and method of manufacturing the light emitting device
CN201010534273.6A CN102064259B (zh) 2009-11-02 2010-11-02 包括第二导电类型半导体层的发光器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090104956A KR101007078B1 (ko) 2009-11-02 2009-11-02 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101007078B1 true KR101007078B1 (ko) 2011-01-10

Family

ID=43416346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090104956A KR101007078B1 (ko) 2009-11-02 2009-11-02 발광소자 및 그 제조방법

Country Status (4)

Country Link
US (1) US8698125B2 (ko)
EP (1) EP2317574B1 (ko)
KR (1) KR101007078B1 (ko)
CN (1) CN102064259B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392218B1 (ko) 2013-02-15 2014-05-08 서울시립대학교 산학협력단 반도체 발광소자

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140019635A (ko) * 2012-08-06 2014-02-17 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US9287449B2 (en) 2013-01-09 2016-03-15 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US9768357B2 (en) 2013-01-09 2017-09-19 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US10276749B2 (en) 2013-01-09 2019-04-30 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
CN103094440B (zh) 2013-01-11 2016-03-09 厦门市三安光电科技有限公司 氮化物发光二极管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014878A (ko) * 1996-08-17 1998-05-25 구자홍 양자상자형 발광 다이오드(led) 및 그의 제조방법
KR20070015709A (ko) * 2005-08-01 2007-02-06 엘지이노텍 주식회사 질화물 발광 소자 및 그 제조 방법
JP2007088404A (ja) 2005-09-22 2007-04-05 Epitech Technology Corp 発光ダイオードの製造方法
JP2007095745A (ja) 2005-09-27 2007-04-12 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4850324B2 (ja) * 1999-07-16 2012-01-11 アバゴ・テクノロジーズ・イーシービーユー・アイピー（シンガポール）プライベート・リミテッド 窒化物半導体素子および窒化物半導体レーザ素子
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
DE10245628A1 (de) * 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
US20040259279A1 (en) * 2003-04-15 2004-12-23 Erchak Alexei A. Light emitting device methods
US7242705B2 (en) * 2003-12-17 2007-07-10 Palo Alto Research Center, Incorporated Grating-outcoupled cavity resonator having uni-directional emission
US20050285128A1 (en) * 2004-02-10 2005-12-29 California Institute Of Technology Surface plasmon light emitter structure and method of manufacture
KR100608930B1 (ko) 2004-04-14 2006-08-08 광주과학기술원 마스크 없는 선택적 습식식각을 이용하는 ⅲ-질화물계반도체 발광소자의 제조방법
KR100730537B1 (ko) 2004-06-25 2007-06-20 학교법인 성균관대학 질화갈륨계 수직구조 발광다이오드 및 그 제조방법
KR20060131327A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 발광 다이오드의 제조 방법
US20070029541A1 (en) * 2005-08-04 2007-02-08 Huoping Xin High efficiency light emitting device
US7535031B2 (en) * 2005-09-13 2009-05-19 Philips Lumiled Lighting, Co. Llc Semiconductor light emitting device with lateral current injection in the light emitting region
US20070158661A1 (en) * 2006-01-12 2007-07-12 Rutgers, The State University Of New Jersey ZnO nanostructure-based light emitting device
JP2007266401A (ja) * 2006-03-29 2007-10-11 Toyoda Gosei Co Ltd 窒化物半導体発光素子及びその製造方法
JP2008034754A (ja) * 2006-07-31 2008-02-14 Dowa Holdings Co Ltd 発光素子
CN101536198A (zh) * 2006-11-08 2009-09-16 希爱化成株式会社 发光装置及其制造方法
WO2008056813A1 (fr) * 2006-11-08 2008-05-15 C.I.Kasei Company, Limited Dispositif électroluminescent et son procédé de fabrication
WO2008153065A1 (ja) * 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体発光素子及びその製造方法
JP5026905B2 (ja) * 2007-10-02 2012-09-19 富士通株式会社 半導体発光素子及びその製造方法
KR100930187B1 (ko) 2008-02-05 2009-12-07 삼성전기주식회사 수직구조 반도체 발광소자 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014878A (ko) * 1996-08-17 1998-05-25 구자홍 양자상자형 발광 다이오드(led) 및 그의 제조방법
KR20070015709A (ko) * 2005-08-01 2007-02-06 엘지이노텍 주식회사 질화물 발광 소자 및 그 제조 방법
JP2007088404A (ja) 2005-09-22 2007-04-05 Epitech Technology Corp 発光ダイオードの製造方法
JP2007095745A (ja) 2005-09-27 2007-04-12 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392218B1 (ko) 2013-02-15 2014-05-08 서울시립대학교 산학협력단 반도체 발광소자

Also Published As

Publication number Publication date
CN102064259B (zh) 2015-04-08
US20110101340A1 (en) 2011-05-05
US8698125B2 (en) 2014-04-15
EP2317574B1 (en) 2019-03-27
EP2317574A2 (en) 2011-05-04
EP2317574A3 (en) 2011-12-14
CN102064259A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
KR101007087B1 (ko) 발광소자 및 그 제조방법
EP1941555B1 (en) SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH ELECTRODE FOR N-POLAR InGaAlN SURFACE
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101134731B1 (ko) 발광소자 및 그 제조방법
KR101039988B1 (ko) 발광 소자 및 그 제조방법
KR101707118B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
EP2262010A2 (en) Semiconductor light-emitting device
KR20110052131A (ko) 발광소자 및 그 제조방법
US9543467B2 (en) Light emitting device
US20130099248A1 (en) Nitride semiconductor light emitting device
KR101007078B1 (ko) 발광소자 및 그 제조방법
KR101103963B1 (ko) 발광소자 및 그 제조방법
KR101081129B1 (ko) 발광소자 및 그 제조방법
KR20110044020A (ko) 발광소자 및 그 제조방법
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
KR101919109B1 (ko) 자외선 발광 소자 및 자외선 발광 소자 패키지
KR101134840B1 (ko) 발광 소자 및 그 제조방법
JP6948494B2 (ja) 紫外線発光素子及び発光素子パッケージ
KR20110132159A (ko) 반도체 발광소자 및 그 제조방법
KR20100093341A (ko) 반도체 발광소자 및 그 제조방법
KR102014172B1 (ko) 자외선 발광 소자 및 발광 소자 패키지
KR100986327B1 (ko) 발광소자 및 그 제조방법
KR20170004476A (ko) 자외선 발광소자 및 발광소자 패키지
TW202315157A (zh) 發光元件及其製造方法
KR20160030617A (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 10