JPS6138875B2 - - Google Patents
Info
- Publication number
- JPS6138875B2 JPS6138875B2 JP5451880A JP5451880A JPS6138875B2 JP S6138875 B2 JPS6138875 B2 JP S6138875B2 JP 5451880 A JP5451880 A JP 5451880A JP 5451880 A JP5451880 A JP 5451880A JP S6138875 B2 JPS6138875 B2 JP S6138875B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gallium nitride
- emitting device
- thin film
- sapphire substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910002601 GaN Inorganic materials 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 30
- 229910052594 sapphire Inorganic materials 0.000 claims description 20
- 239000010980 sapphire Substances 0.000 claims description 20
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims 2
- 239000013078 crystal Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- MUJOIMFVNIBMKC-UHFFFAOYSA-N fludioxonil Chemical compound C=12OC(F)(F)OC2=CC=CC=1C1=CNC=C1C#N MUJOIMFVNIBMKC-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】
本発明は窒化ガリウム（以下GaNと記す。）発
光素子チツプとその製造方法に関するもので、チ
ツプ化が容易で、かつｎ側電極の形成及び識別が
容易な発光素子を提供するものである。
光素子チツプとその製造方法に関するもので、チ
ツプ化が容易で、かつｎ側電極の形成及び識別が
容易な発光素子を提供するものである。
従来知られている発光素子は第１図に示すよう
に構成されている。ここで、１１は例えばサフア
イア単結晶などの基板結晶、２１はアンドープで
ｎ型のGaN結晶層、３１は例えば亜鉛（Zn）な
どのアクセプタ不純物を高濃度にドープした半絶
縁性GaN層（ｉ−GaN層）、４１は陽極電極、５
１が陰極電極であつて、電極４１を正、５１を負
になるように適当な電圧を印加することによつて
発光させることができるようになつている。この
ように、GaN素子の場合、GaNそのものの大型単
結晶が得られていないことからサフアイアなどの
単結晶が主としてGaNのエピタキシヤル成長用基
板として用いられている。ところが、実際の素子
チツプにする場合、サフアイアはダイヤモンドに
次ぐ硬さをもつため、ダイヤモンド粒をかためた
刃を用いた、いわゆるダイシングソーなどを用い
なければならない。
に構成されている。ここで、１１は例えばサフア
イア単結晶などの基板結晶、２１はアンドープで
ｎ型のGaN結晶層、３１は例えば亜鉛（Zn）な
どのアクセプタ不純物を高濃度にドープした半絶
縁性GaN層（ｉ−GaN層）、４１は陽極電極、５
１が陰極電極であつて、電極４１を正、５１を負
になるように適当な電圧を印加することによつて
発光させることができるようになつている。この
ように、GaN素子の場合、GaNそのものの大型単
結晶が得られていないことからサフアイアなどの
単結晶が主としてGaNのエピタキシヤル成長用基
板として用いられている。ところが、実際の素子
チツプにする場合、サフアイアはダイヤモンドに
次ぐ硬さをもつため、ダイヤモンド粒をかためた
刃を用いた、いわゆるダイシングソーなどを用い
なければならない。
サフアイア基板と窒化ガリウム結晶とは、格子
定数、熱膨張係数など物理的性質が異つている。
そのため、通常1000℃近くでエピタキシヤル成長
をさせた後、室温まで冷却すると、結晶ウエハー
全体がGaN層が凸になるように曲る。同時にサフ
アイア基板とGaN層内に多数のクラツクが入る。
このクラツクは、後の工程すなわち電極形成、切
断などの加工に際して、不必要な部分で割れたり
GaN層の一部が欠けたりして、素子化の歩留まり
を大きく減じる原因となつている。
定数、熱膨張係数など物理的性質が異つている。
そのため、通常1000℃近くでエピタキシヤル成長
をさせた後、室温まで冷却すると、結晶ウエハー
全体がGaN層が凸になるように曲る。同時にサフ
アイア基板とGaN層内に多数のクラツクが入る。
このクラツクは、後の工程すなわち電極形成、切
断などの加工に際して、不必要な部分で割れたり
GaN層の一部が欠けたりして、素子化の歩留まり
を大きく減じる原因となつている。
またこの素子は通常の発光素子と異つたｍ−ｉ
−ｎ構造をもつため、フリツプチツプ方式で組み
立てなければならない。この場合、サフアイア基
板側からGaN上のｉ及びｎ側電極を区別しなけれ
ばならない。成長したGaNの表面は数μ〜数十μ
の凹凸をもつために、この区別は非常に困難で注
意力の必要な作業であり、また誤りも多い。本発
明はかかる欠点を飛躍的に改善し、歩留りを向上
させ、さらに素子特性をも改善するものである。
−ｎ構造をもつため、フリツプチツプ方式で組み
立てなければならない。この場合、サフアイア基
板側からGaN上のｉ及びｎ側電極を区別しなけれ
ばならない。成長したGaNの表面は数μ〜数十μ
の凹凸をもつために、この区別は非常に困難で注
意力の必要な作業であり、また誤りも多い。本発
明はかかる欠点を飛躍的に改善し、歩留りを向上
させ、さらに素子特性をも改善するものである。
具体的には、チツプに切断する際の、少なくと
も切りしろとなる部分にはGaN結晶がエピタキシ
ヤル成長時に多結晶析出のような不均一成長とな
るようにする。このようにして実際の素子となる
べき領域を、それぞれが独立な単結晶領域となる
ように成長させるものである。そのためには、あ
らかじめ基板上にSiO2、Al2O3、Si3N4などの膜
を切りしろの部分につけておきその上からGaNを
成長させるものである。このような切りしろ領域
の巾をたとえばチツプ化するための切断に使うダ
イシングマシンなどの刃の厚さより大きくとつて
おくと、切断に際しては、単結晶となつている領
域に直接切断の歪が加わることがない。この単結
晶領域には、GaNと基板との熱膨張係数の差に起
因する多数の小さなクラツクが存在するが本発明
のように、チツプの寸法で単結晶領域が形成され
ると、このクラツクを大巾に軽減できると同時
に、前述のように切断の歪が直接加わらないこと
から、チツプの周辺が欠けたりすることが防止で
きる。
も切りしろとなる部分にはGaN結晶がエピタキシ
ヤル成長時に多結晶析出のような不均一成長とな
るようにする。このようにして実際の素子となる
べき領域を、それぞれが独立な単結晶領域となる
ように成長させるものである。そのためには、あ
らかじめ基板上にSiO2、Al2O3、Si3N4などの膜
を切りしろの部分につけておきその上からGaNを
成長させるものである。このような切りしろ領域
の巾をたとえばチツプ化するための切断に使うダ
イシングマシンなどの刃の厚さより大きくとつて
おくと、切断に際しては、単結晶となつている領
域に直接切断の歪が加わることがない。この単結
晶領域には、GaNと基板との熱膨張係数の差に起
因する多数の小さなクラツクが存在するが本発明
のように、チツプの寸法で単結晶領域が形成され
ると、このクラツクを大巾に軽減できると同時
に、前述のように切断の歪が直接加わらないこと
から、チツプの周辺が欠けたりすることが防止で
きる。
GaNのエピタキシヤル成長を行い、さらにZn
をドープしたｉ−層を成長させて、ｉ−ｎ接合を
形成する場合、あらかじめ基板表面にある種の加
工を施すことにより、その部分に成長させたGaN
については、Znを多量に添加してもｉ層にはな
らず、ｎ型の導電性を示すことは、すでに本発明
者らによつて見出されている。この場合、例えば
基板に切り溝を入れるなどの方法をとるが、これ
では基板結晶内にストレスを導入することにな
り、基板中にクラツクを誘発することになり、実
際の素子作成において歩留りを大きく減じる原因
となる。
をドープしたｉ−層を成長させて、ｉ−ｎ接合を
形成する場合、あらかじめ基板表面にある種の加
工を施すことにより、その部分に成長させたGaN
については、Znを多量に添加してもｉ層にはな
らず、ｎ型の導電性を示すことは、すでに本発明
者らによつて見出されている。この場合、例えば
基板に切り溝を入れるなどの方法をとるが、これ
では基板結晶内にストレスを導入することにな
り、基板中にクラツクを誘発することになり、実
際の素子作成において歩留りを大きく減じる原因
となる。
そこで切りしろの部分と同様な方法により巾だ
けを小さくした絶縁膜をつけた領域を作つておけ
ばよい。この方法によれば、基板にストレスを導
入することなく導電性領域を得ることができる。
この場合ｎ側電極を形成する位置のパターンの寸
法巾は50μｍ以下が実用的には好ましい。これに
よつて、基板内に発生するクラツクは防ぐことが
でき、歩留りと作業性の大巾な向上が可能とな
る。
けを小さくした絶縁膜をつけた領域を作つておけ
ばよい。この方法によれば、基板にストレスを導
入することなく導電性領域を得ることができる。
この場合ｎ側電極を形成する位置のパターンの寸
法巾は50μｍ以下が実用的には好ましい。これに
よつて、基板内に発生するクラツクは防ぐことが
でき、歩留りと作業性の大巾な向上が可能とな
る。
さらにこのようにして形成された不均一な多結
晶領域は、単結晶成長した領域とは光学的特性が
全く異り、光を散乱させるため、サフアイア基板
を通してもはつきり識別できる。このことは、ウ
エハーの裏面からの加工、例えば切断などする場
合、研摩などの手数をかけずに切断する位置を認
定することができ、チツプ裏面加工の自由度を大
きくする。同時に、チツプ化した後、ボンデイン
グに際し、裏面からｎ側電極とｉ側電極の識別を
容易にする。これは、GaN発光素子のように、フ
リツプチツプ方式でボンデイングする場合、作業
性を大きく向上させると共に、誤りをなくすこと
ができ素子作成歩留りを飛躍的に高めることがで
きる。
晶領域は、単結晶成長した領域とは光学的特性が
全く異り、光を散乱させるため、サフアイア基板
を通してもはつきり識別できる。このことは、ウ
エハーの裏面からの加工、例えば切断などする場
合、研摩などの手数をかけずに切断する位置を認
定することができ、チツプ裏面加工の自由度を大
きくする。同時に、チツプ化した後、ボンデイン
グに際し、裏面からｎ側電極とｉ側電極の識別を
容易にする。これは、GaN発光素子のように、フ
リツプチツプ方式でボンデイングする場合、作業
性を大きく向上させると共に、誤りをなくすこと
ができ素子作成歩留りを飛躍的に高めることがで
きる。
以下の実施例を説明する。
実施例 １
第２図は本発明を用いて作成したGaN発光素子
を示す図でａは斜視図、ｂはａのＡ−A′におけ
る断面図を示す。１２はサフアイア基板で、チツ
プ周辺部にはアルミナ膜６２がある。２２は単結
晶GaN層であつて、アルミナ膜のない部分に成長
したものである。３２はｉ−GaN層、７２はｎ型
導電層、４２，５２は電極を示す。次に第３図に
よつて製造方法を説明する。同図ａに示すサフア
イア基板１３の上に同図ｂのように電子ビーム蒸
着等の手段によりアルミナ膜６３を3000Å蒸着形
成する。この膜６３を通常の半導体技術に用いら
れているフオトリソグラフの方法によつて同図ｃ
のように必要なパターンにする。このパターンを
第４図に示す。図で斜線を施した領域にアルミナ
膜が形成される。このとき、広い方の帯の巾を
180μとした。これは切りしろが約150μであるこ
とから、それよりやや巾を広くした。また細い方
の帯は20μとした。この部分はｎ側電極となるべ
き領域を含んでいる。次に第３図ｄに示すように
所定のパターンのアルミナ膜６３を形成したサフ
アイア基板１３上に、気相成長法によつてｎ型
GaN層２３、ｉ−GaN層３３を成長させた。この
ときアルミナ膜６３上の部分には結晶配列の乱れ
たｎ型を示す導電性結晶７３が成長した。このよ
うにして成長させたGaNウエハーは、単結晶領域
が弧立したものとなつているため、応力が分散さ
れ全体としての曲りが小さくなると同時に、基板
及びGaN結晶内のクラツクも大巾に減少した。ウ
エハーの曲りが小さくなつたことは、フオトリソ
グラフによる電極形成を可能とし、大巾な加工の
自由度が得られるようになつた。また切断にあた
つても、帯の巾を切断用の機械例えばダイシング
マシンの刃の厚さで決る切りしろより大きくとつ
たこと、及びクラツクが少くなつたことにより、
チツプの一部が欠けたりすることがなくなり、歩
留りが大巾に向上した。さらにこのチツプをヘツ
ダにフリツプチツプ方式でボンデイングするにあ
たり、ｎ型導電性領域７２は不透明であるので裏
面から第２図で示したこの領域７２がはつきり識
別でき、作業性の著しい向上ができた。
を示す図でａは斜視図、ｂはａのＡ−A′におけ
る断面図を示す。１２はサフアイア基板で、チツ
プ周辺部にはアルミナ膜６２がある。２２は単結
晶GaN層であつて、アルミナ膜のない部分に成長
したものである。３２はｉ−GaN層、７２はｎ型
導電層、４２，５２は電極を示す。次に第３図に
よつて製造方法を説明する。同図ａに示すサフア
イア基板１３の上に同図ｂのように電子ビーム蒸
着等の手段によりアルミナ膜６３を3000Å蒸着形
成する。この膜６３を通常の半導体技術に用いら
れているフオトリソグラフの方法によつて同図ｃ
のように必要なパターンにする。このパターンを
第４図に示す。図で斜線を施した領域にアルミナ
膜が形成される。このとき、広い方の帯の巾を
180μとした。これは切りしろが約150μであるこ
とから、それよりやや巾を広くした。また細い方
の帯は20μとした。この部分はｎ側電極となるべ
き領域を含んでいる。次に第３図ｄに示すように
所定のパターンのアルミナ膜６３を形成したサフ
アイア基板１３上に、気相成長法によつてｎ型
GaN層２３、ｉ−GaN層３３を成長させた。この
ときアルミナ膜６３上の部分には結晶配列の乱れ
たｎ型を示す導電性結晶７３が成長した。このよ
うにして成長させたGaNウエハーは、単結晶領域
が弧立したものとなつているため、応力が分散さ
れ全体としての曲りが小さくなると同時に、基板
及びGaN結晶内のクラツクも大巾に減少した。ウ
エハーの曲りが小さくなつたことは、フオトリソ
グラフによる電極形成を可能とし、大巾な加工の
自由度が得られるようになつた。また切断にあた
つても、帯の巾を切断用の機械例えばダイシング
マシンの刃の厚さで決る切りしろより大きくとつ
たこと、及びクラツクが少くなつたことにより、
チツプの一部が欠けたりすることがなくなり、歩
留りが大巾に向上した。さらにこのチツプをヘツ
ダにフリツプチツプ方式でボンデイングするにあ
たり、ｎ型導電性領域７２は不透明であるので裏
面から第２図で示したこの領域７２がはつきり識
別でき、作業性の著しい向上ができた。
実施例 ２
サフアイア基板上に形成される絶縁膜として、
気相反応法（CVD）によるSiO2、Si3N4膜につい
て実施例１と同様な方法を試みた。これらの膜の
場合、膜上にはアルミナの場合よりやや多く多結
晶GaNが、その他の部分には、均一な単結晶が成
長し、実施例１と同様な効果がみられた。
気相反応法（CVD）によるSiO2、Si3N4膜につい
て実施例１と同様な方法を試みた。これらの膜の
場合、膜上にはアルミナの場合よりやや多く多結
晶GaNが、その他の部分には、均一な単結晶が成
長し、実施例１と同様な効果がみられた。
実施例 ３
基板上に形成するパターンのうち、ｎ電極領域
に相当するものを、第５図に示すように斜めにし
たところ、ｎ側識別が一層容易となつた。このこ
とは例えばＸのようなパターンも有効であること
をも示している。
に相当するものを、第５図に示すように斜めにし
たところ、ｎ側識別が一層容易となつた。このこ
とは例えばＸのようなパターンも有効であること
をも示している。
実施例 ４
基板上に形成するパターンで、ｉ側電極とｎ側
電極の両者の中間にチツプを二分するような形に
もう一本多結晶領域をつくるようなものを用い
た。これを第６図に示す。このように単結晶領域
をさらに小さく分割することにより応力の分散を
はかり、結晶内のクラツクを減らすことができ
た。
電極の両者の中間にチツプを二分するような形に
もう一本多結晶領域をつくるようなものを用い
た。これを第６図に示す。このように単結晶領域
をさらに小さく分割することにより応力の分散を
はかり、結晶内のクラツクを減らすことができ
た。
以上の実施例ではLEDランプについて説明し
たが、本発明の方法は、GaNを用いた他の発光表
示素子チツプの作成にも適用できることは明きら
かである。
たが、本発明の方法は、GaNを用いた他の発光表
示素子チツプの作成にも適用できることは明きら
かである。
以上のように本発明は、サフアイア基板上に、
少なくとも格子状にアルミナの如き絶縁性薄膜領
域を形成し、この絶縁性薄膜領域を除くサフアイ
ア基板上に窒化ガリウムエピタキシヤル層を一層
以上成長させ、同時に絶縁性薄膜領域上にｎ型導
電性領域を形成しこのｎ型導電性領域に沿つてサ
フアイア基板を切断することを特徴とする窒化ガ
リウム発光素子チツプ及びその製造方法を提供す
るもので、クラツクの発生が少なく、チツプの一
部が欠けたりすることがなく、歩留りの大幅な改
善がはかれると同時に、ボンデイング時に裏面か
ら電極が明確に識別でき、作業性が向上する利点
を有する。
少なくとも格子状にアルミナの如き絶縁性薄膜領
域を形成し、この絶縁性薄膜領域を除くサフアイ
ア基板上に窒化ガリウムエピタキシヤル層を一層
以上成長させ、同時に絶縁性薄膜領域上にｎ型導
電性領域を形成しこのｎ型導電性領域に沿つてサ
フアイア基板を切断することを特徴とする窒化ガ
リウム発光素子チツプ及びその製造方法を提供す
るもので、クラツクの発生が少なく、チツプの一
部が欠けたりすることがなく、歩留りの大幅な改
善がはかれると同時に、ボンデイング時に裏面か
ら電極が明確に識別でき、作業性が向上する利点
を有する。
第１図は通常のGaN発光素子の構造を示す断面
図、第２図は本発明によるGaN発光素子の構造を
示すものでａは斜視図、ｂは断面図である。第３
図ａ〜ｄは本発明によるGaN発光素子の製造方法
を順に示す斜視図、第４図〜第６図は絶縁性薄膜
領域を示すパターンの平面図である。 １１，１２，１３……サフアイア基板、２１，
２２，２３……ｎ−GaN層、３１，３２，３３…
…ｉ−GaN層、６２，６３……アルミナ蒸着膜、
７２，７３……ｎ型導電性領域。
図、第２図は本発明によるGaN発光素子の構造を
示すものでａは斜視図、ｂは断面図である。第３
図ａ〜ｄは本発明によるGaN発光素子の製造方法
を順に示す斜視図、第４図〜第６図は絶縁性薄膜
領域を示すパターンの平面図である。 １１，１２，１３……サフアイア基板、２１，
２２，２３……ｎ−GaN層、３１，３２，３３…
…ｉ−GaN層、６２，６３……アルミナ蒸着膜、
７２，７３……ｎ型導電性領域。
Claims (1)
- 【特許請求の範囲】 １ サフアイア基板と、サフアイア基板上に形成
された一層以上の窒化ガリウムエピタキシヤル層
と、前記窒化ガリウムエピタキシヤル層の端面を
覆い、かつサフアイア基板と絶縁性薄膜を介して
接するごとく設けられたｎ型導電性分離領域とを
具備することを特徴とする窒化ガリウム発光素子
チツプ。 ２ ｎ型導電性分離領域で囲まれた領域の一部に
さらに設けられた不透明なｎ型導電性領域を有
し、このｎ型導電性領域が窒化ガリウムエピタキ
シヤル層を貫通して、サフアイア基板と絶縁性薄
膜を介して接していることを特徴とする特許請求
の範囲第１項記載の窒化ガリウム発光素子チツ
プ。 ３ サフアイア基板上に、少なくとも格子状に絶
縁性薄膜領域を形成する工程と、前記絶縁性薄膜
領域を除くサフアイア基板上に窒化ガリウムエピ
タキシヤル層を一層以上成長させ、同時に絶縁性
薄膜領域上にｎ型導電性領域を形成する工程と、
前記ｎ型導電性領域に沿つてサフアイア基板を切
断する工程とを少なくとも有することを特徴とす
る窒化ガリウム発光素子チツプの製造方法。 ４ 絶縁性薄膜領域の幅が、切断に要する切りし
ろの幅以上であることを特徴とする特許請求の範
囲第３項記載の窒化ガリウム発光素子チツプの製
造方法。 ５ 格子状の絶縁性薄膜領域で囲まれた領域の一
部に、さらに絶縁性領域を有し、窒化ガリウムエ
ピタキシヤル層の形成時にこの絶縁性領域上に不
透明なｎ型導電性領域を形成することを特徴とす
る特許請求の範囲第３項または第４項記載の窒化
ガリウム発光素子チツプの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5451880A JPS56150880A (en) | 1980-04-23 | 1980-04-23 | Gallium nitride light emitting element chip and manufacture thereof |
| US06/199,097 US4396929A (en) | 1979-10-19 | 1980-10-20 | Gallium nitride light-emitting element and method of manufacturing the same |
| US06/480,794 US4476620A (en) | 1979-10-19 | 1983-03-31 | Method of making a gallium nitride light-emitting diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5451880A JPS56150880A (en) | 1980-04-23 | 1980-04-23 | Gallium nitride light emitting element chip and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56150880A JPS56150880A (en) | 1981-11-21 |
| JPS6138875B2 true JPS6138875B2 (ja) | 1986-09-01 |
Family
ID=12972862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5451880A Granted JPS56150880A (en) | 1979-10-19 | 1980-04-23 | Gallium nitride light emitting element chip and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56150880A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3852402T2 (de) * | 1987-01-31 | 1995-05-04 | Toyoda Gosei Kk | Galliumnitridartige Halbleiterverbindung und daraus bestehende lichtemittierende Vorrichtung sowie Verfahren zu deren Herstellung. |
| US5218216A (en) * | 1987-01-31 | 1993-06-08 | Toyoda Gosei Co., Ltd. | Gallium nitride group semiconductor and light emitting diode comprising it and the process of producing the same |
| JP2011171639A (ja) * | 2010-02-22 | 2011-09-01 | Sanken Electric Co Ltd | 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法 |
| GB2495949B (en) | 2011-10-26 | 2015-03-11 | Anvil Semiconductors Ltd | Silicon carbide epitaxy |
-
1980
- 1980-04-23 JP JP5451880A patent/JPS56150880A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56150880A (en) | 1981-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100104A (en) | Method for fabricating a plurality of semiconductor bodies | |
| EP2863444B1 (en) | Vertical structure LEDs | |
| KR100880631B1 (ko) | 금속 지지막을 사용한 수직 디바이스 및 그 제조방법 | |
| US5900650A (en) | Semiconductor device and method of manufacturing the same | |
| US6080599A (en) | Semiconductor optoelectric device and method of manufacturing the same | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| US8664687B2 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
| JPH07273367A (ja) | 半導体基板の製造方法および発光素子の製造方法 | |
| JP2001085736A (ja) | 窒化物半導体チップの製造方法 | |
| JP2001176823A (ja) | 窒化物半導体チップの製造方法 | |
| WO2007145300A1 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| TW201133556A (en) | Method for fabricating compound semiconductor crystal and electronic device, and semiconductor substrate | |
| JPH11238913A (ja) | 半導体発光デバイスチップ | |
| KR101926609B1 (ko) | 질화갈륨계 반도체 소자 및 그 제조방법 | |
| US5939735A (en) | Semiconductor light emitting device | |
| JP2014056879A (ja) | 半導体発光素子 | |
| JPH10135140A (ja) | ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子 | |
| KR20070044099A (ko) | 질화물 반도체 발광 다이오드 및 그 제조방법 | |
| JP2003282551A (ja) | 単結晶サファイア基板とその製造方法 | |
| JPH1027769A (ja) | 半導体チップとその製造方法 | |
| JP4159828B2 (ja) | 二硼化物単結晶基板、それを用いた半導体レーザダイオード及び半導体装置並びにそれらの製造方法 | |
| JPS6138875B2 (ja) | ||
| KR101209487B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR100638351B1 (ko) | 반도체 기판 및 그 제조방법 | |
| CN100433261C (zh) | 氮化物半导体器件制造方法 |