KR100638351B1 - 반도체 기판 및 그 제조방법 - Google Patents

Abstract

기초기판, 상기 기초 기판의 일면 위에 성장되어 있는 반도체 박막에 있어서, 상기 기초 기판이 이면연마, 습식식각 또는 건식식각으로 제거되어 화합물 반도체 박막이 독자적으로 존재하는 자립형 반도체 기판 및 그 제조 방법을 제공한다.

질화물계 반도체, 자립형 반도체 기판, 발광 다이오드, 전자소자, 레이저 다이오드

Description

반도체 기판 및 그 제조방법{semiconductor substrate and the manufacturing method of the same}

도 1은 사파이어 기초기판 위에 HVPE로 성장된 질화물 반도체 박막구조.

도 2는 사파이어 기초기판 위에 HVPE로 질화물 반도체 박막을 성장 한 후 MOCVD로 재 성장된 질화물 반도체 박막구조.

도 3은 패턴된 사파이어 기초기판 위에 HVPE로 질화물 반도체 박막을 성장 한 후 MOCVD로 재 성장된 질화물 반도체 박막구조.

도 4는 사파이어 기초기판 위에 SiO 또는 SiN 클러스터를 형성하고 HVPE로 질화물 반도체 박막을 성장 한 후 MOCVD로 재 성장된 질화물 반도체 박막구조.

도 5는 사파이어 기초기판 위에 MOCVD로 성장 하고 HVPE로 질화물 반도체 박막을 성장 한 후 MOCVD로 재 성장된 질화물 반도체 박막구조.

도 6은 패턴된 사파이어 기초기판 위에 MOCVD로 성장 하고 HVPE로 질화물 반도체 박막을 성장 한 후 MOCVD로 재 성장된 질화물 반도체 박막구조.

도 7은 본 발명의 제1 실시예에 따른 반도체 기판의 제조공정을 도시한 도면.

도 8은 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도의 관계를 나타내는 그래프.

도 9는 황산과 인산 혼합 용액으로 사파이어와 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프.

도 10은 습식 식각 방법으로 사파이어 기판을 제거한 후의 질화물계 반도체 의 표면 사진.

도 11은 황산과 인산이 혼합된 용액으로 다양한 선폭의 패턴을 갖는 사파이어 기판을 식각한 경우의 단면사진을 도시한 도면.

도 12는 사파이어 기판을 습식식각 방법으로 제거한 후의 질화물 반도체층의 표면사진.

도 13은 본 발명의 제3 실시예에 따른 반도체 기판의 제조공정을 도시한 도면.

도 14는 본 발명의 제4 실시예에 따른 반도체 기판의 제조공정을 도시한 도면.

* 도면의 주요 부분에 대한 부호 설명 *

11 사파이어 기판

12 VPE로 성장된 In_x(Ga_yAl_1-y)N 층

13 MOCVD로 성장된 In_x(Ga_yAl_1-y)N 층

14 SiO₂ 또는 SiN_x 클러스터 (cluster)

15 보호막

16 질화물계 반도체측의 뉴테틱 메탈

17 Si 기판측의 뉴테틱 메탈

18 Si 기판

본 발명은 반도체 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 질화물 반도체를 성장하기 위하여 기초기판으로 사용된 사파이어 기판이 제거된 자립형 반도체 기판 (이하 반도체 기판) 을 제공하여 격자정수가 동일 한 반도체 기판위에 질화물 반도체를 성장함으로서 결정결함이 적은 양질의 박막과 우수한 성능의 수직형 전극구조의 질화물계 반도체 소자를 용이하게 제작 할 수 있도록 하는 자립형 반도체 기판 및 그 제조 방법에 관한 것이다.

기초기판은 성장하고자 하는 박막의 종류에 따라 결정되며, 그 이유는 기초기판과 기초 기판위에 성장되는 박막의 격자상수가 다르게 되면 기초기판과 박막과의 격자상수 차에 의한 결정결함이 발생하여 반도체 박막의 막질을 악화시키기 때문이다. 이러한 문제점을 개선시키기 위하여 GaP 기판위에는 AlGaP, GaP/AlP 이종접합구조, InP기판위에는 InP, InGaAs 및 GaAs기판위에는 GaAs, GaAlAs, InGaP를 주로 성장 한다.

특히, GaN(질화물 반도체)인 경우도 격자결함을 줄이기 위하여 GaN와 격자 상수가 비슷한 사파이어 기초기판이 주로 사용되어진다. 그러나 사파이어 기판은 GaP, InP, Si, GaAs반도체 기판과는 달리 불순물첨가에 의한 도전성기판을 만들 수 없기 때문에 수직 전극형 발광다이오드 및 수직 전극형 레이저 다이오드 제작이 어려워 제1 전극과 제2 전극을 모두 에피층의 성장면 측에 형성(평면전극 형성)해야 한다.

이와 같이 두 전극을 모두 같은 면에 형성하게 되면 한 면위에 와이어 본딩에 필요한 두 전극의 면적을 확보하여야 하므로 발광 다이오드의 칩 면적도 일정 크기 이상이 되어 웨이퍼 당 칩 생산량의 향상에 장애가 된다. 또한, 절연체를 기판으로 사용하기 때문에 외부로부터 유입되는 정전기를 방출하기가 어려워 정전기로 인한 불량 유발 가능성이 크다. 이는 소자의 신뢰성을 저하시키고 제너 다이오드를 추가해야 하는 등의 패키지 공정에 있어서 여러 가지 제약을 가져온다. 또, 사파이어는 열전도도가 낮아 발광 다이오드 구동 중에 발생하는 열을 외부로 방출하는데 어려움이 있어서 고출력을 위한 대 전류 인가에도 제약이 따른다.

또한 레이저 다이오드 제작에는 레이저 발진이득을 얻기 위하여 반사특성이 우수한 공진기의 면을 얻는 것이 중요한데 사파이어 기초기판은 단단하기 때문에 가공이 용이하지 않고 벽개면 형성이 힘들어 우수한 성능의 레이저 다이오드를 제작하는 것이 용이 하지 않아 산업적 가치는 인정되었지만 제조비용이 비싸 폭 넓게 활용되지 못하고 있다. 특히 HBT(hetero bipolar transistor)같은 고 부가가치의 전자 소자도 수직 전극형을 만들어야하는 데 사파이어 기판 가공이 용이하지 않아 제작이 거의 불가능 한 것으로 알려져 왔다. 이러한 문제를 해결하기 위해서는 가공이 용이한 질화물 반도체 기초기판위에 질화물계 반도체를 성장해야 하지만 기판 을 제작하는 것이 용이하지 않은 상황이다.

종래 질화물계 반도체 기판을 제조하기 위하여 레이저 리프트 오프(laser lift-off)기법을 사용하여 사파이어 기초기판을 분리하는 방법이 사용되었다. 그러나, 레이저 리프트 오프 기법은 고출력 엑시머 레이저가 장착된 고가의 장비를 이용해야하는 등의 고 제조원가와 방법이 복잡하고, 양산성에 문제가 있으며, 공정중의 열에 의해 반도체 기판의 표면 손상 등의 여러 가지 문제점이 제기되어 왔다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 기초기판이 제거된 자립형 반도체 기판을 제공하여 결정결함이 작고, 우수한 성능의 수직 전극형 반도체 소자를 제공할 수 있도록 하는 반도체 기판 및 그 제조방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 기초기판을 제거하는데 있어 보다 용이하게 사용될 수 있는 반도체 기판 제조공정을 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위하여, 본 발명은 기초기판 상에 성장되어 형성되는 반도체층을 포함하는 반도체 기판에 있어서, 상기 반도체층은 상기 기초기판으로부터 분리되어 형성되는 것을 특징으로 하는 반도체 기판을 제공한다.

바람직하게는 상기 기초기판은 일부가 상기 반도체층으로부터 분리되는 것을 특징으로 하며, 상기 기초기판은 사파이어(Al₂O₃), GaP, GaAs, Si, SiC, AlN 중의 어느 하나로부터 형성될 수 있다. 더욱 바람직하게는 상기 기초기판의 두께는 50um 내지 800um 이며, 상기 사파이어(Al₂O₃)의 결정성장 면은 C, M, A, R면 중의 어느 하나로 이루어질 수 있다. 또한 더욱 바람직하게는 상기 사파이어 기초기판은 적어도 x 또는 y 방향 중 하나의 방향으로 패턴이 형성되는 것을 특징으로 한다.

바람직하게는, 상기 반도체층은 질화물계 반도체층이며, 상기 반도체층은 적어도 하나의 In_x(Ga_yAl_1-y)N층으로 형성된 층을 포함하며, 이때 1≥x≥0, 1≥y≥0, x+y>0 이다. 이때 상기 반도체층의 두께는 10um 내지 500um인 것이 바람직하다. 또한, 상기 반도체층은 VPE(vapor phase epitaxy), HVPE (hydrogen vapor phase epitaxy), MOCVD (metal organic chemical vapor deposition), MOVPE(metal organic vapor phase epitaxy), MBE (molecular beam epitaxy), LPCVD (low pressure chemical vapor deposition), LPE (liquid phase epitaxy)중 어느 하나 또는 이들의 조합에 의해 성장되는 것이 바람직하다.

더욱 바람직하게는 상기 반도체층은 고저항체, n-형, p-형 반도체층 중 어느 하나이며, 이때 상기 고저항체의 도핑농도는 10E17/cm³ 이하이고, 상기 n-형 반도체층에는 Sidl 도핑되고 및 p-형 반도체층에는 Mg이 도핑되어 있고, 도핑농도는 10E18/cm³ 이상 도핑되어 접촉저항이 1E-1Ωcm²인 것이 더욱 바람직하다.

또한 본 발명은 기초기판 상에 성장되고, 상기 기초기판이 식각에 의해 제거되도록 하는 식각 정지층; 및 상기 식각 정지층 상에 형성되는 반도체층;을 포함하 는 반도체 기판을 제공한다.

바람직하게는 상기 기초기판은 일부가 제거되어 상기 식각정지층의 일부가 상기 기초기판을 통해 노출되도록 할 수 있다. 더욱 바람직하게는 상기 기초기판은 사파이어(Al₂O₃), GaP, GaAs, Si, SiC, AlN 중의 어느 하나로부터 형성될 수 있다. 이때 상기 기초기판의 두께는 50um 내지 800um 로 하는 것이 바람직하다. 또한 상기 사파이어(Al₂O₃)의 결정성장 면은 C, M, A, R면 중의 어느 하나로 이루어지는 것을 특징으로 한다. 더욱 바람직하게는 상기 사파이어 기초기판은 적어도 x 또는 y 방향 중 하나의 방향으로 패턴이 형성될 수 있다.

바람직하게는 상기 반도체층 및 상기 식각정지층은 질화물계 반도체층인 것을 특징으로 한다. 이때 상기 질화물계 반도체층은 적어도 하나의 In_x(Ga_yAl_1-y )N로 형성된 층을 포함하며, 이때 1≥x≥0, 1≥y≥0, x+y>0 인 것을 특징으로 한다. 또한 상기 질화물계 반도체층의 두께는 10um 내지 500um인 것이 더욱 바람직하며, 상기 질화물계 반도체층은 VPE(vapor phase epitaxy), HVPE (hydrogen vapor phase epitaxy), MOCVD (metal organic chemical vapor deposition), MOVPE(metal organic vapor phase epitaxy), MBE (molecular beam epitaxy), LPCVD (low pressure chemical vapor deposition), LPE (liquid phase epitaxy)중 어느 하나 또는 이들의 조합에 의해 성장될 수 있다. 또한, 상기 질화물계 반도체층은 고저항체, n-형, p-형 반도체층 중 어느 하나가 될 수 있다.

또한 본 발명은 a. 사파이어(Al₂O₃), GaP, GaAs, Si, SiC, AlN 중의 어느 하나로부터 형성되는 기초기판을 마련하는 단계; b. 상기 기초기판 상에 반도체층을 형성하는 단계; c. 상기 반도체층 상에 보호막을 형성하는 단계; d. 상기 기초기판을 랩핑 및 연마하여 상기 기초기판을 상기 반도체층으로부터 제거하는 단계; 및 e. 상기 보호막을 식각하여 제거하는 단계;를 포함하는 반도체 기판의 제조방법을 제공한다.

바람직하게는 상기 d 단계는, 상기 기초기판을 랩핑 및 연마단계에서 기초기판을 얇게 남기고 다시 식각하여 상기 기초기판을 상기 반도체층으로부터 제거하도록 하는 것을 특징으로 한다. 이때 상기 d단계에서의 식각은 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H ₃PO₄), 산화크롬(CrO₃) 및 알루에치(4H₃PO₄+4CH₃COOH+HNO₃+H ₂O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액으로 사용하는 습식 식각방식으로 수행되는 것이 바람직하다. 더욱 바람직하게는 상기 습식 식각에서의 식각정지층으로 상기 반도체층을 이용하는 것을 특징으로 한다.

상기 반도체층은 In_x(Ga_yAl_1-y)N (1≥x≥0, 1≥y≥0, x+y>0) 또는 규소산화물 클러스터, 규소질화물 클러스터(SiO₂ 또는 SiN_x cluster)층 중의 적어도 하나를 포함하는 것을 특징으로 한다. 또한 상기 식각액은 100℃ 이상의 온도로 가열된 상태로 사용하는 것을 특징으로 한다. 이때 상기 가열은 광흡수를 이용한 간접 가열 방 식으로 이루어지는 것을 특징으로 한다.

또한 상기 d단계에서의 식각은 ICP/RIE 또는 RIE 법을 사용하는 건식 식각을 병행하는 것이 가능하다. 이때 상기 건식식각은 BCL₃, Cl₂, HBr, Ar 중의 적어도 하나를 식각 가스로 사용하는 것을 특징으로 한다.

바람직하게는 상기 d단계 중 랩핑 및 연마시 상기 기초기판 표면을 경면 연마하여 표면 거칠기가 20um 이하가 되도록 하는 것을 특징으로 하며, 또한 상기 d단계 중 랩핑 및 연마후의 상기 기초기판의 두께는 300um 이하인 것을 특징으로 한다. 바람직하게는 상기 d단계의 랩핑 및 연마는 기계적 연마, CMP (chemical mechanical polishing) 및 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO₄), 산화크롬(CrO ₃), 물(H₂O) 및 알루에치(4H₃PO₄+4CH₃COOH+HNO₃+H₂O)중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액으로 사용하는 습식 식각 중의 적어도 어느 하나의 방법을 사용하여 이루어지는 것을 특징으로 한다.

또한 바람직하게는 상기 보호막은 SiO₂ 또는 SOG(spin-on-glass) 중 어느 하나로 형성되는 것을 특징으로 한다.

또한 본 발명은 a. 사파이어(Al₂O₃), GaP, GaAs, Si, SiC, AlN 중의 어느 하나로부터 형성되는 기초기판을 마련하는 단계; b. 상기 기초기판 상에 반도체층을 형성하는 단계; c. 상기 반도체층 상에 보호막을 형성하는 단계; d. 상기 보호막 상에 보조기판을 부착하는 단계; e. 상기 기초기판을 랩핑 및 연마하여 상기 기초기판을 상기 반도체층으로부터 제거하는 단계; 및 f. 상기 보호막을 식각하여 제거하는 단계;를 포함하는 반도체 기판의 제조방법을 제공한다.

바람직하게는, 상기 보조 기판은 절연성 기판이 될 수 있다. 또한 바람직하게는 상기 보조 기판은 반도체 기판인 것을 특징으로 한다.

상기 보조 기판의 부착은 뉴테틱 금속을 접착수단으로 하여 이루어질 수 있다. 이때 상기 뉴테틱 금속은 In, Ni, Pd, Au, Ti, Pt, Rh군중 어느 하나 또는 이들 조합으로 이루어지는 것을 특징으로 한다.

또한 본 발명은 a. 사파이어(Al₂O₃), GaP, GaAs, Si, SiC, AlN 중의 어느 하나로부터 형성되는 기초기판을 마련하는 단계; b. 상기 기초기판 상에 식각정지층을 형성하는 단계; c. 상기 식각정지층 상에 반도체층을 형성하는 단계; d. 상기 반도체층 상에 보호막을 형성하는 단계; e. 상기 기초기판을 식각하여 제거하는 단계; 및 f. 상기 보호막을 식각하여 제거하는 단계;를 포함하는 반도체 기판의 제조방법을 제공한다.

바람직하게는 상기 e단계에서의 식각은 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO₄), 산화크롬(CrO₃), 물(H₂O) 및 알루에치(4H₃PO₄+4CH₃COOH+HNO₃+H₂ O) 중 어느 하나 또는 이들의 조합에 의 한 혼합 용액을 식각액으로 사용하는 습식 식각방식으로 수행될 수 있다.

또한 바람직하게는 상기 식각정지층 및 반도체층은 In_x(Ga_yAl_1-y)N (1≥x≥0, 1≥y≥0, x+y>0) 또는 규소산화물 클러스터, 규소질화물 클러스터(SiO₂ 또는 SiN_x cluster) 인 것을 특징으로 한다.

또한 상기 식각액은 100℃ 이상의 온도로 가열된 상태로 사용하는 것이 바람직하며, 이때 상기 가열은 광흡수를 이용한 간접 가열 방식으로 이루어지는 것이 더욱 바람직하다.

바람직하게는 상기 e단계에서의 식각은 BCL₃, Cl₂, HBr, Ar 중의 적어도 하나를 식각 가스로 사용하는 건식 식각방식을 추가적으로 포함할 수 있다.

또한, 상기 e단계 중 랩핑 및 연마시 상기 기초기판 표면을 경면 연마하여 표면 거칠기가 20um 이하가 되도록 하는 것이 바람직하며, 상기 e단계 중 랩핑 및 연마후의 상기 기초기판의 두께는 300um 이하인 것이 또한 바람직하다. 바람직하게는 상기 보호막은 SiO₂ 또는 SOG(spin-on-glass) 중 어느 하나로 형성된다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하면 다음과 같다.

반도체층의 형성

도 1은 430um 두께의 사파이어 기초기판 (Sapphire, Al₂O₃) 기판 위에 증기액상증착법(hydride vapor phase epitaxy: HVPE)으로 성장된 200um 두께의 In_x(Ga_yAl_1-y)N 질화물 반도체 층을 도시한 것이다. 질화물계 반도체의 조성비는 1≥x≥0, 1≥y≥0 이다. 여기서 질화물계 반도체층은 금속유기화학증착법(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 분자빔에피텍셜법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy)로 성장하는 것도 가능하다.

성장된 질화물계 반도체층의 두께는 후술할 질화물계 반도체층의 재성장 공정과 소자제작 공정시 용이하게 반도체 기판을 다루기 위하여 두꺼우면 좋고, 기초기판이 얇으면 기초기판인 사파이어와 질화물 반도체간의 격자정수의 차에 의한 응력이 발생하여 질화물계 반도체가 성장된 기판이 휘는 문제가 있고 성장하는 동안 기판이 깨질 위험이 있기 때문에 10um 내지 500um 가 바람직하다.

HVPE로 성장된 질화물 반도체의 막질은 MOCVD(metal organic chemical vapor deposition)로 성장된 것보다 좋지 않지만 성장속도가 시간당 100um/hr으로 빨라 대량생산이 용이하고 제조비용을 절감시킬 수 있기 때문에 사파이어 기초기판이 제거되어 자립형 반도체 기판이 될 두꺼운 질화물계 반도체 박막은 HVPE로 성장하는 것이 바람직하다. 따라서 암모니아(NH4), 삼메틸 갈륨(trimethyl Gallium), 삼메틸 알루미늄(trimethyl aluminum)을 이용하여 900℃에서 HVPE로 질화물 반도체 층을 성장한다. 성장된 질화물 반도체 층은 제작하고자 하는 소자의 종류에 따라 단일층 또는 복수층으로 성장 할 수 있고 도전성질을 갖도록 Si, Mg, Sn, Zn군중 어느 하나 또는 복수의 원소를 불순물을 첨가한다. Si 첨가시에는 n-형 질화물계 반도체층 또는 Mg첨가시에는 p-형 질화물계 반도체 층으로 만들 수 있다. 여기서는 질화물 반도체 박막 결정 성장이 용이함을 고려하여 Si을 도핑하여 200um두께의 n-형 질화물 반도체를 성장하였다.

도 2는 500um두께의 사파이어 기초기판 위에 HVPE (hydride vapor phase epitaxy)로 성장된 200um 두께의 In_x(Ga_yAl_1-y)N 질화물 반도체 층위에 MOCVD로 In_x(Ga_yAl_1-y)N 질화물 반도체 층을 재 성장된 것을 도시한 것이다. 질화물 반도체 박막의 조성비는 x≥0, y≥0이다. 상기 설명에서와 같이 HVPE로 성장된 질화물계 반도체 층은 제작하고자 하는 소자의 종류에 따라 단층 또는 복수층으로 성장 할 수 있고 도전성질을 갖도록 Si, Mg, Sn, Zn군중 어느 하나 또는 복수의 원소를 불순물을 첨가하여 n-형 질화물계 반도체층 또는 p-형 질화물 반도체 층으로 만들 수 있다. 도핑농도는 제작하고자 하는 소자의 종류에 따라 다르며 10E15/cm³내지 10E21/cm³ 정도 도핑 할 수 있다.

또한 HVPE로 성장된 박막위에 재 성장된 질화물계 반도체층도 제작하고자 하는 소자의 종류에 따라 단일 층 또는 복수층으로 성장 할 수 있다. 발광다이오드를 제작하기 위하여 2um 내지 5um 두께의 n형 도전성 질화물계 반도체층, 0.5um의 n형 클래딩층, 0.5um의 발광층, 0.5um의 p형 클래딩 층, 0.2um의 p형 도전성 질화물계 반도체층을 성장했다. HBT(hetero bipolar transistor)를 제작하는 경우에는 n형 에미터(emitter), 베이스(base), p형 콜랙터(collector)를 성장한다. 발광층은 발광다이오드 또는 레이저 다이오드, 발광파장에 따라 약간 상이 할 수 있지만 In_x(Ga_yAl_1-y)N/In_x(Ga_yAl_1-y)N 의 복수층의 양자우물 구조를 택한다. In_x(Ga_yAl_1-y)N의 조성비는 우물층이 장벽층보다 에너지 벤드갭이 작도록 해 주는데, In0.1Ga0.9N/GaN 형태의 양자우물 구조를 성장할 수도 있고, In0.1Ga0.9N/Al0.1Ga0.9N를 성장 할 수도 있다.

도 3은 패턴된 사파이어 기초기판 위에 HVPE (hydride vapor phase epitaxy)로 In_x(Ga_yAl_1-y)N 질화물 반도체 층을 성장하고 MOCVD로 In_x(Ga_yAl_1-y)N 질화물 반도체 층을 재 성장한 것을 도시한 것이다. 질화물 반도체의 조성비는 x≥0, y≥0이다. 상세구조는 상기 도2 에서와 비슷하지만 패턴된 사파이어 기초기판을 사용하여 질화물계 반도체를 성장하는 것이 다르다. 이러한 패턴된 사파이어 기초기판은 사파이어 기초기판위에 질화물계 반도체 박막을 성장 할 때 기초기판과 질화물 반도체 간의 응력을 최소화시켜 격자결함을 최소화 하는데 유리하다. 팬턴없이 성장된 질화물 반도체의 격자결함 수는 10E10/cm²정도였지만 패턴된 기판을 채용했을 때는 10E8/cm²정도 줄일 수 있다.

도4는 사파이어 기초 기판위에 10A 두께정도의 SiO, SiN군 중 어느 하나 또는 이들 조합으로 미세구조(fine cluster)를 형성 한 후 HVPE (hydride vapor phase epitaxy)로 100um의 In_x(Ga_yAl_1-y)N 질화물 반도체 층을 성장하고 MOCVD로 5um의 In_x(Ga_yAl_1-y)N 질화물 반도체 층을 재 성장한 것을 도시한 것이다. 그 외의 상세한 구조는 상기 설명한 예들과 유사하지만 HVPE로 질화물 반도체를 성장하기 전에 SiN, 또는 SiO의 미세구조를 형성시키는 것이 다르다.

이러한 SiN, 또는 SiO 미세 구조는 사파이어 기초기판과 질화물 반도체층간의 응력을 최소화시켜, 질화물 반도체 막질을 개선시키며 후술되는 습식식각을 이용한 사파이어 기판을 제거 할 때 습식식각의 정지층으로 활용되어 질 수 있다. SiN, 또는 SiO 미세 구조의 사파이어 기초기판을 덮는 면적 비(wafer coverage)는 90%이하 이여야 한다. 그 이유는 SiN, 또는 SiO 미세 구조가 사파이어 기판 전체를 덮었을 경우에는 질화물이 성장될 사파이어가 노출되지 않아 질화물계 반도체가 성장되지 않기 때문이다.

도5는 사파이어 기초기판 위에 MOCVD로 2um 정도 In_x(Ga_yAl_1-y)N 질화물 반도체를 성장하고 HVPE (hydride vapor phase epitaxy)로 재 성장된 200um의 In_x(Ga_yAl_1-y)N 질화물 반도체 층위에 다시 MOCVD로 5um의 In_x(Ga _yAl_1-y)N 질화물 반도체 층을 재 성장한 것을 도시한 것이다. 질화물 반도체의 조성비는 x≥0, y≥0이다.

여기서 사파이어 기판위에 MOCVD로 질화물 반도체를 성장하는 이유는 HVPE로 질화물 반도체를 두껍게 성장하더라도 관통 격자결함(threading crystal dislocation)을 제거 할 수 없거나 줄일 수 없기 때문이다. 이러한 문제를 극복하기 위하여 사파이어 기판위에 MOCVD로 질화물 반도체를 성장하여 결정결합을 최소화시켜 HVPE로 질화물반도체를 성장할 때 발생하는 관통 격자결함을 줄였다.

본 구조도 상기 설명에서와 같이 HVPE로 성장된 질화물계 반도체 층은 제작하고자 하는 소자의 종류에 따라 단층 또는 복수층으로 성장 할 수 있고 도전성질을 갖도록 Si, Mg, Sn, Zn군중 어느 하나 또는 복수의 원소의 불순물을 첨가하여 n-형 질화물계 반도체층 또는 p-형 질화물 반도체 층으로 만들 수 있다.

도 6은 패턴된 사파이어 기초기판위에 MOCVD로 도핑되지 않은 2um 정도 In_x(Ga_yAl_1-y)N 질화물 반도체를 성장하고 HVPE (hydride vapor phase epitaxy)로 재 성장된 100um의 In_x(Ga_yAl_1-y)N 질화물 반도체 층위에 다시 MOCVD로 In _x(Ga_yAl_1-y)N 질화물 반도체 층을 재 성장한 것을 도시한 것이다. 여기서도 질화물 반도체의 조성비는 x≥0, y≥0이다. 여기서 패턴된 사파이어 기판위에 MOCVD로 질화물 반도체를 성장하는 이유는 상기 설명에서와 같이 HVPE로 질화물 반도체를 두껍게 성장하더라도 관통 격자결함(threading crystal dislocation)을 제거 할 수 없거나 줄일 수 없기 때문이고, 이러한 패턴된 사파이어 기초기판은 사파이어 기초기판위에 질화물계 반도체 박막을 성장 할 때 기초기판과 질화물 반도체 간의 응력을 최소화시켜 격자결함을 최소화 하는데 유리하며, 보다 양질의 질화물 반도체를 성장 할 수 있다.

상세구조 및 성장방법은 상기 도4 에서와 비슷하지만 패턴된 사파이어 기초기판을 사용하여 질화물계 반도체를 성장하는 것이 다르다. 이러한 방법으로 성장한 후 HVPE로 성장된 질화물계 반도체 박막의 막질은 상당히 우수했으며 관통격자 결함빈도도 줄일 수 있었다. 이렇게 성장하는 것은 HVPE로 성장된 질화물 박막의 격자결함을 줄여 MOCVD로 재 성장되는 최종적인 소자구조인 질화물 반도체의 막질을 향상시켜 소자의 성능을 개선시킴은 물론, 후술되는 사파이어기판을 습식 식각방법으로 제거될 때 습식식각의 정지층으로 활용하기 위함이다.

제 1실시예

도 7은 본 발명의 제1 실시예에 따른 사파이어 기초 기판을 식각하여 제거함으로써 반도체 기판을 제조하는 중간 단계를 도시한 것이다. 도 7은 450um의 사파이어 기초기판(11)위에 도4와 같은 질화물 반도체구조를 이용하여 사파이어 기초기판을 제거하여 자립형 반도체 기판을 제조하는 과정을 설명하고 있다.

도 7에서, 사파이어 기초기판 위에 HVPE (hydride vapor phase epitaxy)로 재 성장된 200um의 In_x(Ga_yAl_1-y)N 질화물 반도체 층(12)위에 MOCVD로 5um의 In_x(Ga_yAl_1-y)N 질화물 반도체 층(13) 재성장이 끝나면 습식식각에서 발생 할 수 있는 질화물계 반도체층(12, 13) 손상을 방지하기 위하여 질화물 반도체(13) 표면위에 SiO2(15)를 1um 정도 증착(deposition)한다.

이때 사파이어 기초기판(11)위에 성장된 질화물 반도체 구조(12, 13)는 금속유기화학증착법(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 분자빔에피텍셜법(Molecular beam epitaxy), 증기액상증착법(hydride vapor phase epitaxy), MOVPE(metal organic vapor phase epitaxy) 으로 성장된 단일층 또는 복수층일 수도 있고, 금속유기화학증착법(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 분자빔에피텍셜법(Molecular beam epitaxy), 증기액상증착법(vapor phase epitaxy)으로 성장된 질화물 반도체층위에 MOCVD로 재 성장된 단일층 또는 복수층의 질화물계 반도체층(13)을 포함할 수도 있으며 자립형 반도체 기판공정에서 박막구조는 특별히 영향을 받지 않는다.

이후에 진행되는 질화물 반도체 공정 및 소자공정을 고려하면 질화물 반도체층(12,13)의 두께를 두껍게 하는 것이 유리하지만 기초기판과 질화물 반도체와의 응력 때문에 무한정 두껍게 할 수 없고 전체 반도체 박막(12, 13)의 두께는 10um 내지 500um으로 하는 것이 바람직하다.

이후 습식 또는 건식 식각시에 반도체 표면을 보호하기 위하여 SOG (spin-on-glass), SiO₂ 같은 보호막(15)을 1um정도 증착한 후, 사파이어 기판(11)을 랩핑(lapping and polishing)하여 30um 내지 50um 두께까지 깎아 내고, 랩핑된 면을 표면 거칠기가 20um이하가 되도록 경면 연마하여 매끄럽게 만든다. 여기서 사파이어 기판(11)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE 건식 식각, 알루미나(Al2O3) 가루를 이용한 기계적 연마 또는 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO₄), 산화크롬(CrO3), 물(H2O), 수산화칼륨(KOH), 황산수소칼륨(KHSO4) 및 알루에치(4H₃PO₄+4CH₃COOH+HNO ₃+H₂O)중 적어도 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액으로 하는 습식 식각 에 의하여 진행한다. 이 때, ICP/RIE 또는 RIE 의 식각 가스로는 BCL₃, Cl₂, HBr, Ar 중의 어느 하나 또는 이들의 혼합 가스 사용한다. 이 때, 사파이어 기판(11)의 두께는 식각공정 시간을 최소화시키기 위하여 가능한 한 얇게 하는 것이 좋으나 너무 얇으면 기판(11)이 휠 염려가 있거나 취급하기가 어려우므로 바람직하게는 10um~300um 정도이다. 또, 경면 연마된 사파이어 기판(11) 표면의 거칠기는 20um 이하가 되도록 하여야 한다. 이는 사파이어 기판(11) 표면의 거칠기가 질화물반도체에 그대로 전달되어 질화물 반도체 구조가 손상될 수 있기 때문이다.

이후 사파이어 기판(11)의 습식 식각은 다음과 같은 방법으로 진행한다. 320℃ 온도의 황산(H₂SO₄)과 인산(H₃PO₄)으로 혼합된 식각 용액에 의한 사파이어 기판(11)의 식각 속도를 측정하여 사파이어 기판(11) 두께보다 5um 정도의 시간을 더한 시간동안 식각 용액에 담가둔다. 여기서 사용되는 식각 용액은 질화물 반도체에 대하여 사파이어 기판(11)에 비하여 1/10 이하의 식각 속도를 나타낸다. 즉, 사파이어 기초기판(11)에 대한 질화물계 반도체(12, 13)의 식각 선택비가 10 이상이다. 따라서 사파이어 기초기판(11)을 완전히 식각하고도 남을 시간동안 식각을 진행하더라도 질화물 반도체(12, 13)의 식각 속도가 느리기 때문에 질화물 반도체 층(12, 13)이 손상될 염려는 적다. 한편, 식각 용액의 온도는 100℃ 이상으로 유지하는 것이 식각 시간 단축을 위하여 바람직하다. 식각 용액의 온도를 100℃ 이상으로 유지하기 위한 가열은 히터 위에 용액을 올려놓거나 히터를 직접 용액에 접촉하도록 하는 직접 가열 방식과 광흡수를 이용한 간접 가열 방식으로 할 수 있다.

사파이어 기초기판(11)의 식각에는 ICP/RIE 기술을 사용할 수도 있다. 사파이어 기판(11)을 빠르게 식각하기 위하여 ICP와 RIE 파워를 가능한 한 높이는 것이 좋지만 에피층을 손상시킬 수 있기 때문에 주의가 필요하다.

도 8은 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다. 도 8에서와 같이, 사파이어 및 질화물계 반도체는 ICP 및 RIE 파워를 증가시킴에 따라 식각 속도가 증가하고 있지만, 사파이어와 질화물계 반도체 사이의 식각비(Al₂O₃ 식각속도/GaN 식각속도)는 감소하고 있다는 것을 알 수 있다. 이러한 결과는 건식 식각 기술인 ICP/RIE 기술로 사파이어 기판(11)을 식각할 경우, 질화물계 반도체로 이루어진 질화물 반도체층(12)에서 식각을 정지하기 어렵다는 것을 나타내며, 질화물 반도체 층(12)에서 식각을 멈추기 위해서는 광학적 분석 방법 또는 잔류 가스 분석 방법 같은 기술을 활용해야만 한다. 설사 이러한 분석 기술을 사용한다 할지라도 성공 할 확률은 낮다고 하겠다. 그러나 습식 식각 방법에서는 질화물 반도체 층(12)을 식각 정지층으로 사용하여 대량 생산에 필수 요건인 공정 마진을 확보할 수 있다.

도 9는 황산(H₂SO₄)과 인산(H₃PO₄)을 혼합 용액으로 사파이어와 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프이다.

도 9에서 볼 수 있는 바와 같이, 황산과 인산을 혼합한 용액의 질화물계 반도체에 대한 사파이어의 식각 선택비는 특정 온도에서 20 이상이 될 수 있다. 이러한 결과는 사파이어 기판(11)의 식각 정지층으로 질화물 반도체 층(12)을 효과적 으로 활용 할 수 있음을 의미하며, 100℃의 고온에서도 20 이상의 식각 선택비를 얻을 수 있었다. 특히 사파이어의 식각 속도는 320℃ 온도에서 1um/min 이상 되므로 생산 비용, 생산성, 공정 안정화를 고려해 볼 때 본 발명에서 제시한 방법은 기존의 그 어떤 방법보다 아주 유리하다는 것을 알 수 있다.

본 발명을 양산에 적용했을 경우에 중요한 요소는 사파이어 기판(11)과 질화물계 반도체인 질화물 반도체 층(12)과의 식각 선택비를 높일 수 있는 공정 조건을 확보하는 것이며, 특히 질화물 반도체 층(12)을 사파이어 식각 정지층 (etch stop layer)으로 활용하는 것이 효과적이다. 질화물 반도체 층(12)으로는 In_x(Ga_yAl_1-y )N (1≥x≥0, 1≥y≥0) 계열을 사용할 수 있으며, 바람직하게는 Al의 조성비를 증가시키거나 Mg을 도핑한 p형 GaN를 사용하는 것이 효과적이다. 도 4에서 도시한 바와 같이, 필요에 따라서는 사파이어 기판(11)에 질화물 반도체 층(12)을 형성하기 전에 국지적으로 SiO₂나 SiNx 등의 보호막(14)을 형성하여 식각 정지층을 별도로 형성할 수도 있다. 특히 SiO₂는 사파이어와 높은 습식식각 선택비를 갖고 있다.

도 10은 황산(H₂SO₄)과 인산(H₃PO₄)이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기판을 식각한 경우 단면사진이다. 도 10에서 볼 수 있는 바와 같이 사파이어 기판의 식각된 깊이는 오픈된 패턴폭에 따라 다르며, 오픈된 선폭이 넓을수록 깊다는 것을 알 수 있다. 도 11에서 볼 수 있는 바와 같이, 선폭이 57um의 패턴은 24um의 깊이까지 식각되어 어스팩트 비(aspect ratio)가 0.4인 반면 10um 선폭을 갖는 패턴은 단지 1.5um의 깊이 밖에 식각되지 않아 어스팩트 비는 0.1 밖에 되지 않는다. 다시 말하면, 습식식각에서 사이이어 기판은 습식식각에서 방향성을 갖고 있으며 식각깊이는 패턴된 선폭에 의존 한다 . 주로 사용되는 사파이어의 기초 기판은 (0001)의 C면이며 습식식각을 하면 도10에서 보는 바와 같이 방향에 따라 식각면의 각도는 M면, R면, A면에 따라 54도 또는 25도 정도의 경사면을 이룬다. 이러한 현상은 (0001)의 C면과 식각된 (10-10)의 M면, (-1012)의 R면, (11-20)의 A면-식각파셋(etched facet)면이 식각 속도가 다르기 때문이다. 즉 사파이어 식각속도의 면방위 의존성을 살펴본 결과, C면>R면>M면>A면 순서이고, 이와 같은 결과로 미루어 볼 때 식각깊이는 오픈된 선폭에 의해 결정되며 오픈된 선폭을 조절하면 자유자제로 식각깊이를 조절할 수 있고, 오픈된 선폭을 좁히면 1um이하의 깊이로도 식각깊이를 조절할 수 있다는 것을 의미한다. 식각된 표면을 현미경으로 관찰 한 결과, 표면 모폴로지(morphology)는 매우 깨끗했으며 큰 두께편차도 관측 할 수 없었다.

도 12는 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물 반도체 층(12)의 표면 사진이다.

도 12에서 볼 수 있는 바와 같이, 사파이어 기판(11)이 제거된 후에도 응력에 의한 박막의 깨짐이나 손상을 거의 발견 할 수 없었고 질화물 반도체 층(12)의 표면도 아주 깨끗하다는 것을 알 수 있었다.

마지막으로 도 7에서 보는 바와 같이 보호막을 불산 (buffer oxide etchant)에 담가 식각하면 자립형 반도체 기판제작이 제작된다. 제작된 자립형 질화물 반도체 기판의 평면도는 도7의 마지막 부분에 도시 하였다. 사파이어 기판위에 완전한 소자 구조(whole device structure)를 성장하고 사파이어 기판을 제거하는 경우에는 이후에 질화물계 반도체 박막을 재성장 할 필요가 없지만 반도체 기판을 결정성장의 기초기판으로 이용되는 경우에는 이후에 자립형 반도체 기판위에 금속유기화학증착법(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 분자빔에피텍셜법(Molecular beam epitaxy), 증기액상증착법(vapor phase epitaxy)로 성장된 단일층 또는 복수층일 수도 있고, 금속유기화학증착법(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 분자빔에피텍셜법(Molecular beam epitaxy), 증기액상증착법(vapor phase epitaxy)중 어느 하나 이상을 혼합하여 단일 또는 복수의 질화물계 반도체층(13)을 재 성장한 후 수직전극형 발광다이오드, 수직전극형 레이저다이오드, HBT(hetero bipolar transistor)등을 제작할 수 있다. 바람직하게는 질화물계 반도체 막질과 생산성을 고려하여 MOCVD으로 성장한다. 반도체 기판위에 MOCVD으로 질화물계 반도체를 재 성장하는 이유는 일종접합을 하는 경우가 결정성장의 결함 없이 양질의 반도체 박막을 성장 할 수 있고 벽개면 형성, 다이싱등, 소자제작 가공이 용이하기 때문이다.

제 2실시예

본 발명의 제2 실시예에서는 본 발명의 제1 실시에서 사용한 사파이어 기초기판 위에 성장된 질화물 반도체를 사용하여 기계적 연마 기술만으로 사파이어 기판을 제거하여 반도체 기판을 제작하였다. 즉, 사파이어 기판위에 성장된 질화물계 반도체층(12, 13) 중에서 자립형 반도체기판으로 사용될 HVPE로 성장된 질화물반도체층(12)의 두께가 100um이상이 되고 기계적 연마에서 사파이어 기판만 랩핑할 수 있다면 기계적 연마만으로도 사파이어 기판을 제거 할 수 있으며 랩핑기술에서 랩핑의 두께 편차(thickness tolerance value)가 ±3um인 것을 고려 할 때 어느 정도 공정마진이 있다고 고려된다. 랩핑만으로 사파이어 기판을 제거하는 경우에 공정이 다소 복잡하고 어렵지만 사파이어 기판(11)위에 성장된 질화물계 반도체층(13) 면과 랩핑홀더에 왁스본딩한 후 사파이어 기판(11)을 Al₂O₃분말로 기계적 연마하여 자립형 질화물 반도체 기판을 얻었다.

제 3실시예

도 13은 본 발명의 제3 실시예에 따른 사파이어 기초 기판을 식각하여 제거함으로써 반도체 기판을 제조하는 중간 단계를 도시한 것이다. 제조방법은 상기 설명한 본 발명의 제1 실시예와 비슷하지만 시파이어 기초 기판을 식각하여 제거하기 전에 보조 기판을 부착하는 것이 다르다. 보조 기판을 부착함으로서 사파이어 기판을 보다 얇게 이면 연마 할 수 있어 사파이어 기초기판 식각시간을 줄 일수 있고, 사파이어 기판을 얇게 이면연마 함으로서 발생할 수 있는 기판이 휘는 문제를 해결 할 수 있다는 장점이 있다.

이하 도면을 이용하여 상세히 설명하고자 한다. 도13에서 볼 수 있는 바와 같이, 사파이어 기초기판(11) 위에 HVPE (hydride vapor phase epitaxy)로 재 성장 된 100um의 In_x(Ga_yAl_1-y)N 질화물 반도체 층(12)위에 MOCVD로 5um의 In _x(Ga_yAl_1-y)N 질화물 반도체 층(13)을 재 성장한다. 상기 설명과 같이 이때 사파이어 기초기판(11)위에 성장된 질화물계 반도체층(12) 구조는 금속유기화학증착법(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 분자빔에피텍셜법(Molecular beam epitaxy), 증기액상증착법(vapor phase epitaxy)으로 성장된 단일층 또는 복수층일 수도 있고, 금속유기화학증착법(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 분자빔에피텍셜법(Molecular beam epitaxy), 증기액상증착법(vapor phase epitaxy)으로 성장된 질화물계 반도체층(12)위에 MOCVD로 재 성장된 단일층 또는 복수층을 포함할 수 있으며 자립형 반도체 기판을 제작하기 위하여 박막구조에는 특별히 영향을 받지 않는다. 이후에 진행되는 질화물 반도체 공정 및 소자공정을 고려하면 질화물 반도체의 두께를 두껍게 하는 것이 유리하지만 기초기판과 질화물 반도체와의 응력 때문에 무한정 두껍게 할 수 없고 10um 내지 500um으로 하는 것이 바람직하다.

이후 습식 또는 건식 식각시에 반도체 표면을 보호하기 위하여 SOG (spin-on-glass), SiO₂ 같은 보호막(15)을 1um 정도 증착한 후 사파이어 기판 등의 절연 기판, Si, GaAs, GaP, InP, InAs 등의 반도체 기판, ITO(Indium Tin Oxide), ZrB, ZnO 등의 전도성 산화막 기판 중의 어느 하나를 보조 기판(18)으로 부착할 수도 있다. 보조 기판(18)의 부착은 접착제로 왁스 또는 유테틱 금속을 사용하는 것이 바람직하다. 먼저 질화물 반도체 층(12, 13)위에 증착된 SiO 또는 SOG(spin-on- glass) 같은 보호막위에 뉴테틱 금속(16, 17)을 증착하고, 보조기판(18)위에는 바로 뉴테틱 금속을 증착한다. 유테틱 금속은 Ti, Au, Sn, In, Pd, Pt, Rh, Ni 군중 어느 하나 또는 이들 조합으로 된 금속에 의하여 열 압착한다. 특히, Au, Pt는 산에 영양을 받지 않으므로 Au, Pt로 조합된 합금을 사용하는 것이 바람직하다. 이때, 열 압착은 300℃내지 500℃정도의 온도에서 1MP내지 3MP(mega pascal)의 압력으로 3~60분간 진행한다.

이후에 사파이어 기판을 30um 내지 50um 까지 랩핑하여 사파이어 기판을 얇게 해준다. 사파이어 기판(11)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE 건식 식각, 알루미나(Al2O3) 가루를 이용한 기계적 연마 또는 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H ₃PO₄), 산화크롬(CrO3), 물(H2O) 및 알루에치(4H₃PO₄+4CH₃COOH+HNO₃+H₂ O)중 적어도 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액으로 하는 습식 식각에 의하여 진행한다.

이 때, ICP/RIE 또는 RIE 의 식각 가스로는 BCL₃, Cl₂, HBr, Ar 중의 어느 하나 또는 이들의 혼합 가스를 사용한다. 사파이어 기판(11)의 두께는 식각공정 시간을 최소화시키기 위하여 가능한 한 얇게 하는 것이 좋고 바람직하게는 10um~50um 정도이다. 또, 경면 연마된 사파이어 기판(11) 표면의 거칠기는 20um 이하가 되도록 하여야 한다. 이는 사파이어 기판(11) 표면의 거칠기가 질화물반도체층(12)에 그대로 전달되어 질화물 반도체 구조가 손상될 수 있기 때문이다. 사파이어 기판(11)이 습식식각으로 제거되면 기판을 BOE (buffer oxide etchant)에 담그면 보호막으로 사용된 산화막(15)이 식각됨으로서 보조기판으로 부착된 기판이 질화물 반도체기층(13)으로부터 분리되어 자립형 반도체 기판이 제작되게 된다.

이때 사파이어 기판의 일부는 ICP/RIE같은 건식 식각으로 제거 될 수 있고 습식식각과 건식식각을 혼용 할 수 있다. 그 이유는 건식식각으로는 질화물 반도체 박막에서 식각을 정지 할 수 없고 습식식각만으로 정지 할 수 있기 때문이다. 상기 사항 이외의 사파이어 기판(11)의 습식 식각은 앞서 설명한 제 1실시예와 같이 진행하면 된다.

제 4실시예

도 14는 본 발명의 제4 실시예에 따른 사파이어 기초 기판(11)의 일부만 식각하여 제거함으로써 반도체 기판을 제조하는 중간 단계를 도시한 것이다. 제조방법은 상기 설명한 본 발명의 제1 실시예와 비슷하지만 사파이어 기판(11)위에 산화막 SiO2(19)를 1um증착하고 포토사진 식각한 후 산화막 패턴닝하여 사파이어 기초기판(11)의 일부만을 식각한다. 이는 사파이어 기판의 일부만을 식각함으로서 반도체 접촉면을 확보하고 사파이어 기판이 제거되면서 반도체 박막이 깨지거나 핸들링을 보다 용이하게 하기 위함이고 경우에 따라서는 소자분리를 위한 스크라빙 라인으로도 활용 할 수 있다. 산화막의 패턴형태 및 크기는 용도에 따라 다양하게 변형시킬 수 있고 특별한 제약을 받지 않으며, 도14에서 보여주는 것과 반대 모양으로도 행 할 수 있다.

이하 도면을 이용하여 상세히 설명하고자 한다. 도14에서 볼 수 있는 바와 같이, 사파이어 기초기판(11) 위에 HVPE (hydride vapor phase epitaxy)로 재 성장된 100um의 In_x(Ga_yAl_1-y)N 질화물 반도체 층(12)위에 MOCVD로 5um의 In _x(Ga_yAl_1-y)N 질화물 반도체 층(13)을 재 성장한다. 상기 설명과 같이 이때 사파이어 기초기판(11)위에 성장된 질화물계 반도체층(12) 구조는 금속유기화학증착법(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 분자빔에피텍셜법(Molecular beam epitaxy), 상기 질화물계 반도체층(12)위에 MOCVD로 재 성장된 단일층 또는 복수층의 질화물계 반도체층(13)을 포함할 수 있으며 자립형 반도체 기판을 제작하기 위하여 박막구조에는 특별히 영향을 받지 않는다. 이후에 진행되는 질화물 반도체 공정 및 소자공정을 고려하면 질화물 반도체의 두께를 두껍게 하는 것이 유리하지만 기초기판과 질화물 반도체와의 응력 때문에 무한정 두껍게 할 수 없고 10um 내지 500um으로 하는 것이 바람직하다.

이후에 사파이어 기판을 30um 내지 50um 까지 랩핑하여 사파이어 기판을 얇게 해준다. 사파이어 기판(11)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE 건식 식각, 알루미나(Al₂O₃) 가루를 이용한 기계적 연마 또는 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H ₃PO₄), 산화크롬(CrO₃), 물(H₂O) 및 알루에치(4H₃PO₄+4CH₃COOH+HNO ₃+H₂O)중 적어도 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액으로 하는 고온 습식식각에 의하여 진행 한다. 이 때, ICP/RIE 또는 RIE 의 식각 가스로는 BCL₃, Cl₂, HBr, Ar 중의 어느 하나 또는 이들의 혼합 가스 사용한다. 사파이어 기판(11)의 두께는 식각공정 시간을 최소화시키기 위하여 가능한 한 얇게 하는 것이 좋고 바람직하게는 10um~50um 정도이다. 또, 경면 연마된 사파이어 기판(11) 표면의 거칠기는 20um 이하가 되도록 하여야 한다. 이는 사파이어 기판(11) 표면의 거칠기가 질화물 반도체층(12)에 그대로 전달되어 질화물 반도체 구조가 손상될 수 있기 때문이다.

이후 습식 사파이어 기판위에 산화막 SiO2를 1um 증착한 후 포토사진 식각 기술을 이용하여 산화막을 패턴닝하여 BOE 또는 RIE방법으로 SiO₂를 식각하여 SiO₂를 식각마스크로 사파이어 기판(11)를 식각한다. 사파이어 기판(11)이 습식식각으로 제거되면 기판을 BOE (buffer oxide etchant)에 담그면 보호막으로 사용된 산화막(15)이 식각되어 반도체 기판이 제조된다.

이외 사파이어 기판(11)의 습식 식각은 상기 상세 설명한 제 1실시예와 같이 진행하면 된다.

본 발명은 질화물 반도체가 성장된 사파이어기판 제거를 종래기술보다 용이하게 하여 수직 전극형 소자제작을 저비용으로 용이하게 하고 소자의 신뢰성 및 휘도 향상, 소자의 크기를 줄여 생산성 및 소자의 성능을 향상 시켜 고 휘도/고성능 질화물 반도체 발광소자 제작을 가능하게 하는 LED 조명 분야의 핵심 기술이 될 것이며 그동안 불가능하게 여겨져 왔던 HBT(hetero bipolar transistor)와 같은 전자 소자제작이 가능하게 되어 고주파/고출력 전자소자 제작도 가능하게 될 것으로 기 대되며 앞으로 이 분야에서도 계속적인 기술개발이 이루어 질 것이다.

본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

이상과 같이, 본 발명에서는 이면 연마로 사파이어 기판을 얇게 하여 소자공정의 시간을 단축시킬 수 있고 질화물 반도체를 식각 정지층으로 활용한 건식 또는 습식 식각을 이용하여 사파이어 기판을 제거하기 때문에 생산성이 크게 향상되며, 레이저 리프트 오프 방식의 경우에 에피층이 받을 수 있는 열 손상을 방지할 수 있다. 또한 사파이어 기판과 질화물반도체 간에 식각 선택비를 이용함으로서 공정의 재현성을 용이하게 향상시킬 수 있으며, 표준화된 공정이 가능하여 대량생산이 용이하다. 이러한 질화화물 반도체 기판의 제작으로 기존의 평면 소자에서 수직 전극형 발광소자 제작이 가능하게 되어 칩의 면적이 줄어들어 웨이퍼 당 칩 생산량을 향상과 열 방출과 정전기 방출이 효율적으로 이루어진다. 이러한 수직 전극형 발광소자는 전류가 칩의 면적 전체를 통하여 균일하게 흐르므로 대 전류에서도 구동도 가능하여 단일 소자에서 높은 광 출력을 얻을 수 있다.

또한 그동안 어렵게 여겨져 왔던 수직 전극형 레이저 다이오드 및 HBT(bipolar transistor)와 같은 전자 소자제작이 보다 저비용으로, 보다 용이하게 제작이 가능하게 되어 폭발적인 활용이 이루어 질 것으로 기대 된다.

Claims (57)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. a. 사파이어(Al₂O₃), GaP, GaAs, Si, SiC, AlN 중의 어느 하나로부터 형성되는 기초기판을 마련하는 단계;

    b. 상기 기초기판 상에 반도체층을 형성하는 단계;

    c. 상기 반도체층 상에 보호막을 형성하는 단계;

    d. 상기 보호막 상에 보조기판을 부착하는 단계;

    e. 상기 기초기판을 랩핑 및 연마하여 상기 기초기판을 상기 반도체층으로부터 제거하는 단계; 및

    f. 상기 보호막을 식각하여 보조기판을 반도체 기판으로부터 분리하는 단계;를 포함하는 반도체 기판의 제조방법.
39. 제 38항에 있어서, 상기 보조 기판은 절연성 기판인 것을 특징으로 하는 반도체 기판의 제조방법.
40. 제 38항에 있어서, 상기 보조 기판은 반도체 기판인 것을 특징으로 하는 반도체 기판의 제조방법.
41. 제 38항에 있어서, 상기 보조 기판의 부착은 뉴테틱 금속을 접착수단으로 하여 이루어지는 것을 특징으로 하는 반도체 기판의 제조방법.
42. 제 41항에 있어서, 상기 뉴테틱 금속은 In, Ni, Pd, Au, Ti, Pt, Rh군중 어느 하나 또는 이들 조합으로 이루어지는 것을 특징으로 하는 반도체 기판의 제조방법.
43. 제 38항에 있어서, 상기 보호막의 식각은 HF 또는 BOE(buffer oxide etchant)를 이용하는 것을 특징으로 하는 반도체 기판의 제조방법.
44. 삭제
45. 삭제
46. 삭제
47. 삭제
48. 삭제
49. 삭제
50. 삭제
51. 삭제
52. 삭제
53. 삭제
54. 삭제
55. 삭제
56. 제 38항 내지 43항 중 어느 한항의 제조방법으로 제조되는 반도체 기판.
57. 삭제

Images