KR101034667B1 - 자립형 질화물 반도체 제조방법 및 이를 이용한 자립형 질화물 반도체 웨이퍼 - Google Patents

자립형 질화물 반도체 제조방법 및 이를 이용한 자립형 질화물 반도체 웨이퍼 Download PDF

Info

Publication number
KR101034667B1
KR101034667B1 KR1020100122679A KR20100122679A KR101034667B1 KR 101034667 B1 KR101034667 B1 KR 101034667B1 KR 1020100122679 A KR1020100122679 A KR 1020100122679A KR 20100122679 A KR20100122679 A KR 20100122679A KR 101034667 B1 KR101034667 B1 KR 101034667B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
layer
base substrate
substrate
fixing layer
Prior art date
Application number
KR1020100122679A
Other languages
English (en)
Inventor
조학동
이상욱
박종철
Original Assignee
주식회사 나노케이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 나노케이 filed Critical 주식회사 나노케이
Priority to KR1020100122679A priority Critical patent/KR101034667B1/ko
Application granted granted Critical
Publication of KR101034667B1 publication Critical patent/KR101034667B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

자립형 질화물 반도체 제조방법 및 이를 이용한 자립형 질화물 반도체 웨이퍼가 개시된다. 그 제조방법은 기초기판 상에 질화물 반도체층을 이종 성장시키는 단계; 질화물 반도체층 상에, 상기 기초기판과 질화물 반도체층으로 이루어진 기판의 형태를 고정시키는 형태고정층을 형성하는 단계; 형태고정층 외주면을 감싸며 상기 형태고정층을 보호하는 보호막을 형성하는 단계; 습식식각하여 상기 기초기판을 제거하는 단계; 형태고정층 외부면을 감싸고 있는 보호막 측면의 일부를 제거하여 상기 형태고정층의 일부가 드러나도록 하는 단계; 및 형태고정층을 강산에 침지시켜 형태고정층과 보호막을 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 휨이 발생된 이종기판으로부터 질화물 반도체층을 안전하게 분리할 수 있으며, 설비와 공정이 비교적 간단하고, 고품질의 질화물 반도체를 생산할 수 있다.

Description

자립형 질화물 반도체 제조방법 및 이를 이용한 자립형 질화물 반도체 웨이퍼{Method for manufacturing free standing nitride semiconductor and Free standing semiconductor wafer using it}
본 발명은 질화물 반도체에 관한 것으로서, 특히 기초기판 상에 질화물을 증착하여 반도체층을 이종 성장하는 과정에서 휨(bowing) 현상이 발생된 기판으로부터 습식식각을 통해 질화물 반도체층을 안전하게 분리하여 고품질의 자립형(free-standing) 질화물 반도체를 수득할 수 있는 자립형 질화물 반도체 제조방법 및 이를 이용한 자립형 질화물 반도체 웨이퍼에 관한 것이다.
통상적으로 Si, Ge, GaAs, MgAlO4(spinel) 등과 같은 반도체 물질은 동종의 기판(wafer)을 제작할 수 있으나, GaN 등과 같은 질화물 반도체의 경우 고체덩어리(bulk) 성장에 요구되는 온도와 압력이 지나치게 높으면서 성장률이 극히 낮아 동종 기판을 제작할 수 없다.
따라서, GaN와 같은 질화물 반도체는 Si이나 GaAs, SiC, 사파이어 등 다른 종류의 기판 상에 성장하는 이종 단결정 성장(hetero epitaxy)에 전적으로 의존해 오고 있으며, 특히 HVPE(Hydride Vapor Phase Epitaxy)법과 같은 고속 성장 장치가 개발됨에 따라 이를 이용하여 이종기판 상에 결함밀도가 104~105/cm 정도에 불과한 GaN과 같은 질화물 반도체층을 성장시킨 후 이종기판으로부터 제거하는 방법이 일반화되어 왔다.
그러나 상기와 같이 이종기판에 질화물 반도체를 웨이퍼로 제작할 만한 두께로 성장할 경우, 일반적으로 기판으로 사용된 이종물질 간의 격자 부정합과 열팽창 계수의 차이가 커서 이종 성장된 기판에는 휨 현상(bowing)이 발생하게 된다. 그런데 이러한 휨 현상이 발생된 이종기판은 압력의 평형이 조금이라도 불균일해지면 그 원형을 유지하지 못하고 깨져 버리기 때문에, 추후 기초기판을 제거하여 자립형 질화물 반도체 기판을 만드는 과정을 어렵게 하는 문제점이 있다.
휨이 발생한 상태의 이종기판은 기판 전체에 스트레스가 작용하여 불안전한 평형상태에 있기 때문에 작은 충격에도 반도체층이 쉽게 깨지는 현상이 발생되므로, 기계적 연마를 통해 이종기판으로부터 반도체층을 분리하는 것이 어려워지게 된다. 또한 질화물 반도체층을 휨 현상에 따른 스트레스를 극복할 만큼 두껍게 성장시킨 후 기초기판을 연마하여 질화물 반도체를 분리할 수도 있으나, 이 경우 질화물 반도체의 소모가 지나치게 커서 비경제적이며, 휨이 있는 상태로 연마하게 되면 단일면 가공이 불가능하기 때문에 이 역시도 적용이 어려운 편이다.
한편, 최근 질화물 반도체의 이종성장용 기초기판으로서 사파이어와 SiC가 가장 많이 사용되고 있다. 이는 GaN와 같은 질화물 반도체는 경도가 높기 때문에 이에 사용되는 이종기판의 경도도 함께 높아야 하며, 사파이어와 SiC의 경우 모스 경도가 9로서 이를 충족시켜줄 수 있기 때문이다.
그 중에서 경제적인 이유로 사파이어 기판이 더 많이 사용되고 있으며, 이에 상기 사파이어 기판으로부터 질화물 반도체층을 분리하는 방법으로 LLO(Laser-Lift Off) 방법이 상업적으로 이용되고 있다. 상기 LLO 방법은 휨 현상이 발생된 기판에 600~900℃ 범위로 가열하여 사파이어 기판과 GaN 후막이 성장조건과 유사하게끔 열적인 스트레스를 이완시킨 상태에서 고에너지 레이져 빔을 스캔하여 사파이어를 분리하는 방법이다.
이와 같이 LLO 방법에 의해 분리된 사파이어 기판은 그 원형을 유지할 수 있어 재활용이 가능하다는 등의 장점이 있지만, 그 반면에 공정초기에 기판을 균일하게 가열하는데 어려움이 있으며, 이에 따라 분균일하게 분포한 잔류 스트레스에 의해 깨질 확률이 높고, 분리될 후막의 임계 두께가 300~400um 이상은 되어야 성공확률이 높다는 점은 생산성에 있어서 큰 문제점이 되고 있다.
따라서, 최근에는 성장된 질화물 반도체층은 남겨두고 기초기판만을 용액으로 식각하여 제거함으로서 분리하는 방법이 많이 시행되고 있다. 이 때 기초기판으로 많이 사용되고 있는 사파이어를 비롯한 SiC는 화학적 및 물리학적 성질이 매우 안정된 상태로 습식 식각이 용이하지 않기 때문에 주로 100℃ 이상의 고온의 인산(H3PO4)과 황산(H2SO4)과 같은 강산에 침지하여 식각처리하게 된다.
그러나 이와 같이 기초기판을 습식 식각법으로 제거하여 자립형 질화물 반도체를 수득하는 방법은 기판과 질화물 반도체 간에 선택률(selectivity)이 큰 식각액이 아직 개발되어 있지 않아 대부분 고온의 인산에서 처리하기 때문에 질화물 반도체까지 식각될 우려가 있다.
이를 보완하기 위한 방안으로, 상기와 같은 식각과정에서 질화물 반도체층의 표면에 보호막을 씌우기도 하나, 이와 같이 보호막은 대부분 패터닝 공정에 사용되던 물질들로서, UV 경화 폴리머는 내산성과 내열성이 낮아 사용이 어렵고, IR 경화 폴리머, 우레탄, 에폭시 등도 역시 내산성과 내열성이 낮아 적용되기는 쉽지 않은 것으로 알려져 있다. 또한, 비교적 내산성과 내열성이 높은 폴리이미드(polyimide)와 같은 물질이 사용될 수 있으나, 폴리머의 특성상 고온에서 수분 흡습율이 폴리머 질량의 0.5~1% 이상이 되기 때문에 식각액이 침투되므로 보호막으로서의 역할을 수행할 수 없었다.
그 외에도 무기물질로서 금속은 내산성이 낮아 이용될 수 없으며, 기타 비금속성 무기물질 중에서 SiO2는 인산에 대한 사파이어와의 선택률이 높지만 430μm 두께의 사파이어 기판을 식각하기 위해서는 50μm 이상의 SiO2 층이 필요하다는 문제점으로 인해 적용이 어려운 실정이다.
아울러 상기와 같이 휨이 발생한 기초기판을 습식식각을 통해 제거하는 과정에서 기판의 두께가 얇아짐에 따라 이종기판에 대한 스트레스(bowing stress)의 분포가 변화하여 기판 전체의 형태가 변하게 되는 위험이 발생될 수 있다. 이 경우 습식식각 중에 질화물 반도체층을 보호하기 위한 보호막을 설치하더라도 역시 압력의 변화에 따라 균열이 발생할 수도 있기 때문에 이를 고려하여 안전하게 분리할 수 있는 방법이 필요하다.
따라서 상술한 전반적인 문제점으로 인하여, 휨 현상이 발생된 이종기판 상으로부터 질화물 반도체층을 습식식각을 통해 안전하게 분리할 수 있는 방법에 대해서는 아직까지 체계화된 연구결과가 나오지 못하고 있는 실정이며, 단지 기존의 LLO법 만이 일부 상용화되어 사용되고 있다.
본 발명이 해결하려는 과제는 기초기판 상에 질화물을 증착하여 반도체층을 이종 성장하는 과정에서 휨(bowing) 현상이 발생된 기판으로부터 습식식각을 통해 질화물 반도체층을 안전하게 분리하여 고품질의 자립형(free-standing) 질화물 반도체를 수득할 수 있게 하는, 자립형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 웨이퍼를 제공하는 것이다.
상기 기술적 과제를 이루기 위한 본 발명에 의한 자립형 질화물 반도체 제조방법은, 기초기판 상에 질화물 반도체층을 이종 성장시키는 단계; 상기 질화물 반도체층 상에, 상기 기초기판과 질화물 반도체층으로 이루어진 기판의 형태를 고정시키는 형태고정층을 형성하는 단계; 상기 형태고정층 외주면을 감싸며 상기 형태고정층을 보호하는 보호막을 형성하는 단계; 습식식각하여 상기 기초기판을 제거하는 단계; 상기 형태고정층 외부면을 감싸고 있는 보호막 측면의 일부를 제거하여 상기 형태고정층의 일부가 드러나도록 하는 단계; 및 상기 형태고정층을 강산에 침지시켜 상기 형태고정층과 상기 보호막을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 형태고정층은 모스 경도가 적어도 4 이상 되며, 두께는 기초기판과 이종 성장된 질화물 반도체 층의 총 두께보다 두껍고, 열팽창 계수는 1.0×10-5m/m·K 이하인 물질인 것이 바람직하고, 세라믹, SiO2, 에폭시 중에 선택된 물질로 이루어지거나 상기 기초 기판에 성장된 질화물 반도체와 동종의 질화물 단일층 또는 복수층으로 이루어지는 것이 바람직하다. 또한 상기 형태 고정층 형성은 세라믹 분말, SiO2 분말, 질화물 반도체 분말을 에폭시 수지와 배합하여 페이스트 또는 잉크 상태로 상기 질화물 반도체 상에 바르거나 도포하는 것이 바람직하다.
상기 보호막은 상기 습식식각 용액에 녹지 않고 상기 형태고정층과 접착성이 높으며 상기 식각용액이 침투하지 않는 규소/폴리이미드 레지스트층으로 이루어지는 것이 바람직하다. 상기 보호막 형성은 상기 형태 고정층 상에 스퍼터, CVD, 열증발 증착, 전자빔 증발증착 중 어느 하나의 방식을 이용하여 규소 또는 규소 화합물을 100Å이상의 두께로 증착하는 단계; 및 상기 증착된 규소 또는 규소화합물 상에 폴리이미드를 1um 이상의 두께로 도포한 후 건조 및 경화하는 단계를 포함하여 이루어지는 것이 바람직하다.
상기 습식식각은 인산(H3PO4), 염산(HCl), 질산(HNO3), 황산(H2SO4), 수산화나트륨(NaOH), 수산화칼륨(KOH) 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 식각액으로 하여 50~350℃의 온도에서 상기 기초기판에 접촉시켜 이루어지는 것이 바람직하다. 상기 습식식각은 상기 질화물 반도체층이 형성되지 않은 기초기판의 일측면만 식각액과 접촉되도록 하는 부유 식각법으로 시행되는 것이 바람직하다.
상기 기술적 과제를 이루기 위한 본 발명에 의한 자립형 질화물 반도체 제조웨이퍼는, 증착과정에서 휨 현상이 발생된 기초기판 상의 질화물 반도체층에 상기 기초기판과 질화물 반도체층의 형태를 고정시키는 형태 고정층(Form-fixer)을 형성하고 상기 형태고정층의 외부를 감싸는 규소/폴리이미드로 이루어진 보호막을 형성한 다음, 상기 기초기판을 습식식각을 통해 제거하고, 상기 보호막과 형태고정층을 제거한 후, 분리된 질화물 반도체를 가공하여 제조된 것을 특징으로 한다.
본 발명에 의한 자립형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 웨이퍼에 의하면, 식각과정에서 질화물 반도체층을 보호할 레지스트층(Resist layer)을 부가하여 이용함으로써 제품의 수득율을 높이고, 상기 이종기판 만을 선별하여 식각이 가능하도록 함과 동시에 형태고정층을 부가하여 이용함으로써 기판의 휨 현상을 유발하는 스트레스(bowing stress)의 분포를 일정하게 유지하여 식각 중에 기판이 깨지는 것을 방지하고 질화물 반도체층을 보다 안전하게 분리할 수 있다.
본 발명은 증착과정에서 휨(Bowing)이 발생된 이종 기판으로부터 질화물 반도체층을 습식식각을 통해 보다 안전하게 분리할 수 있게 함으로써 150um 두께의 얇은 질화물 반도체층일지라도 파손없이 자립형 기판으로 분리할 수 있으며, 습식식각법의 특성상 설비와 공정이 비교적 간단하며, 한 번에 여러 장의 기판을 분리할 수 있을 뿐만 아니라 기존의 분리방법보다 성공률이 높아 고품질의 질화물 반도체를 대량으로 생산하는데 기여하는 효과가 있다.
도 1a 내지 도 1f는 본 발명에 의한 질화물 반도체 제조방법의 일실시예를 순차적으로 설명하기 위한 순서도이다.
도 2는 본 발명에 의한 규소/폴리이미드 레지스트층의 작동 원리를 설명하기 위한 개략도이다.
도 3a는 본 발명에 의한 규소/폴리이미드 레지스트층이 형성된 기판의 전면부를 도시한 것이다.
도 3b는 본 발명에 의한 규소/폴리이미드 레지스트층이 형성되지 않은 기판의 후면부를 도시한 것이다.
도 4는 본 발명의 식각용 부유장치를 나타낸 사시도이다.
도 5a와 5b는 도 4의 식각용 부유장치의 작동상태를 설명하기 위한 단면도이다.
도 6은 본 발명의 부유장치의 사용상태를 나타낸 단면도이다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 일 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
휨 현상이 발생된 기판의 경우 습식식각이 진행되는 동안 그 두께가 얇아지면서 스트레스의 분포가 변하기 때문에 기초기판의 두께가 얇아질수록 휨이 더욱 진행되거나 스트레스가 국부적으로 얇은 쪽에 편향됨에 따라 기판이 깨지는 현상이 발생된다.
본 발명은 상기와 같이 식각하는 과정에서 기판에 존재하는 스트레스로 인하여 기판이 변형되고 파손되는 것을 방지하기 위하여, 습식식각 전에 기판 상에 형태 고정층(Form-fixer)을 형성하여 휘어진 기판의 형태를 고정시켜 줌으로써, 식각 중에 스트레스의 분포가 변하지 않도록 하여 안전하게 기초 기판을 제거할 수 있는 새로운 형태의 습식 분리법(WLO, Wet Lifr-Off)을 제공한다.
도 1a 내지 도 1f는 본 발명에 따른 자립형 질화물 반도체 제조 방법에 대한 일실시예를 공정순서대로 도시한 공정 단면도를 도시한 것으로서, 본 발명에 따른 자립형 질화물 반도체 제조 방법에 대한 일실시예를 설명하면 다음과 같다.
먼저, 도 1a와 같이 sapphire, ZnO, α-SiC, β-SiC, BP, GaAs, Si, MgO, MgAl2O3, LiGaO2 중에 선택된 기초기판(110) 상에 GaN 등과 같은 질화물 반도체층(120)이 이종 성장시킨다. 이렇게 기초기판에 질화물 반도체를 이종성장시키면 휨 현상이 발생된다. 이와 같이 휨 현상이 발생된 기판에 대해, Al2O3와 같은 세라믹, SiO2, 에폭시, 질화물 반도체와 동종의 질화물 단일층 또는 복수층으로 이루어진 형태 고정층(Form-fixer, 130)을 질화물 반도체층(120)의 상단에 형성한다. 상기 형태고정층(130)은 기초기판(110) 상에 이종성장된 질화물 반도체(120)의 형태를 고정시킨다.
따라서, 기초기판(110)과 질화물 반도체층(120)으로 이루어진 기판의 휨 상태를 고정하기 위한 형태고정층(Form-fixer)은 사용되는 이종 기판과 증착된 질화물 반도체층의 휨력(bowing strength) 보다 큰 성질을 가져야 하며, 이에 따라 모스경도는 적어도 4 이상 되며, 두께는 기초기판(110)과 이종 성장층인 질화물 반도체 층(120)의 총 두께보다 두껍고, 열팽창 계수는 1.0 × 10-5m/m·K 이하인 것이 바람직하다.
이와 같은 조건을 만족하며 형태 고정층(130)으로 사용가능한 물질로는 Al2O3 와 같은 세라믹, SiO2, 에폭시, 기초기판에 성장된 질화물 반도체와 동종의 질화물 단일층 또는 복수층이 가능하다.
상기 형태 고정층(130) 형성은 다음과 같이 이루어지는 것이 바람직하다. Al2O3 와 같은 세라믹 분말, SiO2 분말, 또는 질화물 반도체 분말을 에폭시 수지와 배합하여 페이스트 혹은 잉크 상태로 만든 후, 휨이 발생한 기판, 즉 질화물 반도체층(120) 상에 바른다. 이때 상기 배합된 페이스트의 점도가 3,000 cP 이상일 경우는 직접 기판 상에 바르고, 점도가 너무 낮아 흐르는 정도의 묽은 경우라면 도포 또는 스프레이로 뿌리며 경화와 코팅을 반복하여 형태 고정층을 만드는 것이 바람직하다.
한편, 형태고정층(130)을 상기 질화물 반도체층(130) 상에 형성한 후, 습식식각을 시행하더라도, 식각액에 대한 형태 고정층(Form-fixer)과 기초기판 간의 선택률이 작거나 식각액으로 사용된 화학종에 따라 형태 고정층(Form-fixer)이 손상될 우려가 있을 경우에는 상기 형태 고정층(Form-fixer)을 보호할 수 있는 별도의 보호막을 형성하는 것이 바람직하다. 다만, 이와 같은 용도로 사용될 수 있는 보호막은 습식식각 공정이 150℃ 이상의 인산을 비롯한 강산 용액에서 이루어지기 때문에, 그 특성으로 식각 용액에 녹지 않아야 하고, 형태 고정층과 접착성이 높아야 하며, 식각 용액이 침투하지 않아야 하는 조건을 충족하여야 한다.
따라서, 사용하고자 하는 식각액에 따라 선택적으로 형태 고정층(130) 외주면을 감싸며 형태 고정층(130)을 보호하는 보호막(140)을 형성한다.
상기 보호막(140)은 식각액으로 인산을 사용할 경우 상기와 같은 조건을 충족할 수 있는 보호막으로 규소/폴리이미드 레지스트층을 사용하는 것이 바람직하다.
상기 규소/폴리이미드 레지스트층은 기판에 형성된 형태 고정층(130) 상에 규소 또는 규소화합물을 스퍼터 또는 CVD, 열증발 증착, 전자빔 증발 증착 등의 방식을 이용하여 100Å 이상의 두께로 증착한 다음, 폴리이미드를 1 um 이상의 두께로 도포한 후 건조 및 경화함으로써 이루어지는 것이 바람직하다.
상기 레지스트층에 사용되는 규소(Si) 또는 규소화합물인 이산화규소(SiO2), 실리콘나이트라이드(Si3N4)의 경우 고온의 강산에 비교적 낮은 식각율을 보이는 물질로 알려져 있다. 예를 들어, 규소가 식각액으로 주로 사용되는 인산과 반응할 경우 화학식 1과 같이 Si(PO3)4, SiP2O7 등의 규소 인산염(silicon Phosphate)이 형성되며, 이러한 반응물은 인산과 재결합하지 않고 유리질의 고체로 존재하게 된다.
[화학식 1]
Si + 4HPO3 --> Si(PO3)4 + 2H2
Si + H4P2O7 --> SiP2O7 + 2H2
또한 상기 폴리이미드(Polyimide)는 방향족 디언하이드리드(dianhydride)와 방향족 디아민(diamine)의 합성물로서, 내화학성이 높아 용해시킬 수 있는 유기 용매가 없는 물질로 잘 알려져 있고, 특히 다른 물질과의 접착력이 높으면서 열적인 내성(-269~450℃)도 뛰어나서 전자제품의 절연체나 극한 온도에서 이용되는 거의 유일한 합성수지이다.
그러나 이러한 폴리이미드는 100℃이상의 고온의 인산에 용해되지는 않고, 450℃인 대기 환경에서도 질량 감소율이 적은 물질로 알려진 반면, 수분에 의한 흡습률은 40~50 ppm/℃에 이르는데, 이는 상기 폴리머를 이루는 긴 사슬이 무기물의 결정과 같이 무한한 반복의 공유결합을 하지 않기 때문이다.
즉, 폴리이미드만을 보호막(140)으로 하여 사용하게 되면 식각과정에서 온도가 올라갈수록 분자간의 결합이 완화되고 분자간의 거리가 멀어지면서 분자간의 공간이 형성되어 상기 공간 내로 식각액이 침투됨에 따라 형태 고정층에 영향을 줄 수 있기 때문에, 단독의 폴리이미드만으로는 고온의 식각액에 대한 레지스트 물질로 사용하기에는 충분하지 못하다는 것은 종래 기술에서 밝힌 바 있다.
따라서, 본 발명에서 제공하고 있는 규소/폴리이미드 레지스트층을 보호막으로 적용하게 되면, 폴리이미드를 단독으로 사용하였을 때의 문제점을 보완할 수 있다.
다음 단계로서, 이와 같이 형태 고정층(130)과 보호막(140)이 형성한 후, 습식식각을 통 하여 기초기판(110)을 우선적으로 제거한다. 상기 습식식각은 대표적으로 인산(H3PO4)이 사용되나 염산(HCl), 질산(HNO3), 황산(H2SO4), 수산화나트륨(NaOH), 수산화칼륨(KOH) 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 식각액으로 하여 50~350℃의 온도에서 기초기판에 접촉시켜 이루어진다.
다만, 상기 습식식각을 통해 기초기판(110)을 제거하는 과정에서 질화물 반도체층(120)이 식각액과 접촉되는 것을 최소화하기 위하여, 기판 전체를 식각액에 완전히 침지시키지 않고 기초기판(110)의 하단부, 즉 질화물 반도체층(120)이 형성되지 않은 일측면만을 식각액과 접촉하도록 부유 식각법으로 시행하는 것이 바람직하다.
또한, 이러한 식각공정을 수행시 기초기판(110)이 0.1um~100um 정도의 두께가 남았을 때 까지만 습식식각을 시행하여도 무방하며, 이는 상기와 같이 얇은 두께로 남아있는 기초기판은 자체 스트레스로 인해 스스로 떨어져 제거될 수 있기 때문이다.
이와 같이 기초기판(110)이 제거된 질화물 반도체층(120)은 형태 고정층(130)과 보호막(140)에 의해 휜 상태를 유지하고 있으며, 보호막(140)과 형태 고정층(130)을 제거하면 평편한 고품질의 자립형(free-standing) 질화물 반도체(120)만을 수득할 수 있다.
형태고정층(130)과 보호막(140)의 제거를 보다 구체적으로 설명하기로 한다. 상기 형태 고정층(130)은 에폭시로 경화되므로 상온의 강산(acid)에 쉽게 용해될 수 있다. 따라서 상기 보호막(140)의 측면에 물리적 손상을 가해, 예를 들어 사포나 줄 등으로 갈아서 표면의 일부를 제거하여 형태고정층(130)이 드러나게 한다. 그리고 나서 HCl, HF, H2SO4, H3PO4 와 같은 강산에 침지시키면 형태 고정층(130)이 제거되고, 형태고정층(130)이 제거되면 자연스럽게 보호막(140)도 제거된다. 이때 질화물 반도체층(120)는 상온의 강산에 손상되지 않으므로 형태 고정층(130)과 보호막(140)이 제거되는 과정에서 자연스럽게 휨이 펴지게 된다.
이상과 같은 단계를 거쳐 휨 현상을 갖는 이종기판으로부터 질화물 반도체를 안전하고 효과적으로 분리할 수 있을 뿐만 아니라, 특히 쉽게 깨질 수 있는 150um 두께의 얇은 질화물 반도체층 일지라도 파손없이 자립형 기판으로 분리할 수 있다. 또한 습식식각법의 특성상 설비와 공정이 비교적 간단하며, 한 번에 여러 장의 기판을 분리할 수 있을 뿐만 아니라 기존의 분리방법보다 성공률이 높아 고품질의 질화물 반도체를 대량으로 생산하는데 기여할 수 있다.
한편, 상기 규소/폴리이미드 레지스트층을 보다 상세히 설명하기로 한다. 도 2는 기판 상에 상기 규소/폴리이미드 레지스트층이 형성되었을 경우, 상기 규소/폴리이미드 레지스트층의 작동원리를 설명하기 위한 단면도이다.
도 2를 참조하면, 기판(200)상에 규소층(210)과 폴리이미드층(220)가 차례로 적층된 규소/폴리이미드 레지스트층(240)이 보호막으로 형성된 기판(200)을 식각할 경우, 예를 들어 식각액으로 사용된 인산이 폴리이미드층(220)를 통과하여 규소층(210)까지 침투하여 두 물질의 계면에서 서로 반응하게 되는데, 이러한 반응을 통해 Si(PO3)4, SiP2O7 등과 같은 규소 인산염(230)이 형성되며, 이러한 규소 인산염은 폴리이미드의 미세체(micro-sieve)와 같은 구조에 걸려 광물 형태로 축적됨에 따라 폴리이미드층(220)의 외부와 연결된 경로를 봉쇄하게 된다.
즉, 규소/폴리이미드 레지스트층(240)을 보호막으로 적용하게 되면, 폴리이미드층(220)에 형성된 식각액의 침투경로(250a, 250b, 250c)를 규소와 식각액의 반응물인 규소 인산염이 신속하게 차단함으로써, 기판에 대한 식각액의 침투율을 현저하게 감소시켜 보호막으로의 기능을 충실히 수행할 수 있게 된다.
본 발명의 규소/폴리이미드 레지스트층(240)에 대한 효과를 입증하기 위하여, 사파이어 기판 전면부에 CVD법으로 규소를 1,000Å의 두께로 증착하고, 상기 규소층 상에 폴리이미드 박막을 2~3um 두께로 코팅하여 규소/폴리이미드 레지스트층을 기판의 전면부에만 적용하였으며, 상기 기판을 150 ℃ 이상의 인산 내에 완전히 침지시켜 식각한 다음 기판의 전면부와 후면부를 각각 촬영하여 식각정도를 살펴보았다.
도 3a는 본 발명에 의한 상기 규소/폴리이미드 레지스트층이 형성된 기판의 전면부를 촬영한 사진이며, 도 3b는 본 발명의 규소/폴리이미드 레지스트층이 형성되지 않은 기판의 후면부를 촬영한 사진으로서, 그 결과 도 3a의 규소/폴리이미드 레지스트층이 형성된 기판의 전면부는 식각의 흔적이 거의 없는 반면, 도 2의 규소/폴리이미드 레지스트층(20)이 형성되지 않은 기판의 후면부는 약 50um 깊이로 식각되어 있어, 본 발명의 규소/폴리이미드 레지스트층이 식각액의 침투를 막고 기판을 보호하고 있음을 알 수 있다.
이상과 같이 휨 현상이 발생된 기판에 형태 고정층(130)과 보호막(140)이 형성되면 습식식각 공정을 시행하게 되는데, 이러한 습식식각은 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 수산화나트륨(NaOH), 수산화칼륨(KOH) 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 식각액으로 하여 50~350℃ 이상의 온도에서 기초기판에 접촉시켜 이루어지며, 상기 식각액은 기초기판 및 반도체막의 종류에 따라 다르게 적용된다.
본 발명의 대상이 되는 질화물 반도체 성장용 기초 기판으로는 사파이어(sapphire), ZnO, α-SiC, β-SiC, BP, GaAs, Si, MgO, MgAl2O3, LiGaO2 등이 이용될 수 있으며, 이에 성장된 질화물 반도체의 두께는 최소 50um이상이 되도록 하는 것이 분리방법상 바람직하다.
한편, 본 발명에 의한 자립형 질화물 반도체 제조방법에 있어서, 그 중 기초기판(110)을 제거하기 위하여 습식식각을 시행할 때 상기 질화물 반도체층이 식각액과 접촉되는 것을 최소화하기 위하여 기초기판(110)의 하단부 만을 식각액과 접촉시키는 부유 식각법을 시행하는 것이 바람직하다. 다만, 이를 위해서는 공정상 기판의 일면만이 식각액 표면에 일정하게 접촉될 수 있도록 유지해 줄 수 있는 수단 또는 도구가 있으면 훨씬 효율적이다.
따라서 본 발명에서는 몸체 내에 자체적인 부력이 부여되어 식각액 표면에 부유함에 따라 그 상단에 안착된 웨이퍼가 항상 식각액의 표면과 평행을 이루며 접촉해줄 수 있는 식각용 부유장치를 제공한다.
도 4는 본 발명에 의한 질화물반도체 제조에 사용되는 식각용 부유장치의 일실시예를 나타낸 사시도이다. 그리고 도 5a와 5b는 도 4의 식각용 부유장치의 동작상태를 설명하기 위한 상기 부유장치의 단면도를 나타낸 것이다.
도 4, 도 5a 및 도 5b를 참조하면, 본 발명의 식각용 부유장치(40)는 그 외관이 밑면이 막힌 일종의 타이어 형태를 가지며, 부유장치(40) 중앙에는 관통부(410)가 형성되고 상기 관통부(410)를 따라 내부에 빈공간을 갖고 하단만 개방된 이중구조로 이루어진다. 상기 부유장치(40)는 도 5a를 참조하면 식각액에 대해 소정의 부력을 갖는 부표부(floating body, 510)가 있고 상기 부표부(floating body, 510)에는 관통부 내측으로 절곡되어 확장된 식각액로(chemical way, 530a, 530b, 530c)가 형성되어 있으며 상기 식각액로(chemical way)의 상단에는 기판이 안착되는 지지대(wafer station, 420, 520)가 설치되어 있다.
이러한 부표부(floating body, 510)의 재질로는 내화학성이 높아서 식각 용액과 반응하지 않고, 고온 처리시 열적인 안정성이 높아 비중이 식각용액보다 낮은 물질이 적절하다. 이와 같은 재질로는 테플론 또는 에폭시 수지와 같은 열경화성 특수 플라스틱이 바람직하다.
또한, 상기 기판 지지대(wafer station, 420, 520)에 기판을 안착시 그 접촉면적은 최소화함과 동시에, 그 형성 개수도 최소한도로 형성할 필요가 있다. 이에 따라 기판 지지대는 사용하고자 하는 기판의 크기를 A인치라 하면 폭 0.1~3.0 mm이고, 길이는 1.0~(A/2)㎜이며, 그 개수는 3~(A×10)개인 것이 바람직하다.
상기와 같은 식각용 부유장치(40)의 동작상태를 살펴보면, 먼저 도 5a와 같이 식각액이 담긴 용기(500)에 부표부(510)를 띄우면, 소정의 부력을 갖는 부표부(floating body, 510)에 의해 식각액의 표면에서 부유하게 된다. 이 때 부표부(floating body, 510)의 관통부(410)를 통해 식각액이 유입되어 식각액로(chemical way, 530a, 530b, 530c)까지 충진되고, 이렇게 유입된 식각액은 압력차에 의해 용기(500) 내의 식각액의 표면 높이보다도 더 높게 형성된다. 또한, 통상적으로 액체의 경우 표면 장력 또는 표면 에너지가 높아 부표부(floating body, 510)의 관통부를 통해 유입된 식각액은 중앙이 높고 둥그런 형태로 솟아오른다.
또한 도 5b와 같이 식각액에 띄운 부유장치의 상단, 즉 식각액로(chemical way)에 형성된 지지대(wafer station)에 기판(550, 560)을 안착시키면, 기판(550, 560)의 자체중량으로 인해 부표부(510)는 수면에서 적당한 높이로 가라앉게 됨에 따라 식각하고자 하는 기판의 하단면은 식각액과 전체적으로 접촉하게 된다. 이에 따라 보호하고자 하는 질화물 반도체층은 식각액과 접촉되지 않기 때문에 반도체층을 보호하면서 기판만을 효과적으로 식각할 수 있다.
또한, 식각액이 증발하여 수면이 내려가더라도, 부표부(510)는 자체부력으로 인하여 식각액의 표면과 일정한 높이로 떠있게 되므로, 기판은 식각액과 항상 일정한 높이로 유지되게 된다.
도 6은 본 발명에서 사용되는 부유장치의 사용상태를 나타낸 단면도이다. 도 6을 참조하면, 상술한 본 발명의 휨 현상이 발생되어 반도체층(620) 상단에 형태 고정층(630)과 보호막(640)을 차례로 형성시킨 기판을 용기(60)에 식각액이 채워진 상태에서 부유체(660)의 지지대(650)위에 올려놓고 식각용 부유장치(40)를 이용하여 습식식각하게 되면, 기초기판(610)만을 효과적으로 제거하여 안전하게 질화물 반도체층(620)을 비롯한 형태 고정층(630), 보호막(640)으로 구성된 적층체를 분리해 낼 수 있다. 이렇게 기판이 제거된 반도체층(620)은 고정층(630)과 보호막(640)에 의해 휨 현상이 그대로 유지된다.
따라서, 상기와 같은 사용상태를 갖는 식각용 부유장치는 습식식각을 시행시 질화물 반도체층이 식각액과 접촉되는 것을 최소화하기 위한 부유 식각법을 용이하게 시행할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
110, 610 : 기초기판 120, 620 : 질화물 반도체층
130, 630 : 형태고정층 140, 640 : 보호막
240 : 기판 200 : 기판 210 : 규소층
220 : 폴리이미드층 240 : 규소/폴리이미드 레지스트층
230 : 규소인산염 250a, 250b, 250c : 식각액의 침투경로
40, 500, 60 : 용기 420, 520, 650 : 지지대
410 : 관통부 530a, 530b, 530c : 식각액로
510, 660 : 부표부

Claims (10)

  1. 기초기판 상에 질화물 반도체층을 이종 성장시키는 단계;
    상기 질화물 반도체층 상에, 상기 기초기판과 질화물 반도체층으로 이루어진 기판의 휨 형태를 고정시키는 형태고정층을 형성하는 단계;
    상기 형태고정층 외주면을 감싸며 고온의 식각액으로부터 상기 형태고정층을 보호하는 보호막을 형성하는 단계;
    습식식각하여 상기 기초기판을 제거하는 단계;
    상기 형태고정층 외부면을 감싸고 있는 보호막 측면의 일부를 제거하여 상기 형태고정층의 일부가 드러나도록 하는 단계; 및
    상기 형태고정층을 강산에 침지시켜 상기 형태고정층과 상기 보호막을 제거하는 단계를 포함하는 것을 특징으로 하는 자립형 질화물 반도체 제조방법.
  2. 제1항에 있어서, 상기 형태고정층은
    모스 경도가 적어도 4이상 되며, 두께는 상기 기초기판과 이종 성장된 질화물 반도체층의 총 두께보다 두껍고, 열팽창 계수는 1.0×10-5m/m·K 이하인 물질인 것을 특징으로 하는 자립형 질화물 반도체 제조방법.
  3. 제1항에 있어서, 상기 형태 고정층(Form-fixer)은
    세라믹, SiO2, 에폭시 중에 선택된 물질로 이루어지거나 상기 기초 기판에 성장된 질화물 반도체와 동종의 질화물 단일층 또는 복수층으로 이루어지는 것을 특징으로 하는 자립형 질화물 반도체 제조방법.
  4. 제1항에 있어서, 상기 형태 고정층 형성은
    세라믹 분말, SiO2 분말, 질화물 반도체 분말을 에폭시 수지와 배합하여 페이스트 또는 잉크 상태로 상기 질화물 반도체 상에 바르거나 도포하는 것을 특징으로 하는 자립형 질화물 반도체 제조방법.
  5. 제1항에 있어서, 상기 보호막은
    상기 습식식각 용액에 녹지 않고 상기 형태고정층과 접착성이 높으며 상기 식각용액이 침투하지 않는 규소/폴리이미드 레지스트층으로 이루어지는 것을 특징으로 하는 자립형 질화물 반도체 제조방법.
  6. 제5항에 있어서, 상기 보호막 형성은
    상기 형태 고정층 상에 스퍼터, CVD, 열증발 증착, 전자빔 증발증착 중 어느 하나의 방식을 이용하여 규소 또는 규소 화합물을 100Å이상의 두께로 증착하는 단계; 및
    상기 증착된 규소 또는 규소화합물 상에 폴리이미드를 1um 이상의 두께로 도포한 후 건조 및 경화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 자립형 질화물 반도체 제조방법.
  7. 제1항에 있어서, 상기 습식식각은
    인산(H3PO4), 염산(HCl), 질산(HNO3), 황산(H2SO4), 수산화나트륨(NaOH), 수산화칼륨(KOH) 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 식각액으로 하여 50~350℃의 온도에서 상기 기초기판에 접촉시켜 이루어지는 것을 특징으로 하는 자립형 질화물 반도체 제조방법.
  8. 제1항에 있어서, 상기 습식식각은
    상기 질화물 반도체층이 형성되지 않은 기초기판의 일측면만 식각액과 접촉되도록 하는 부유 식각법으로 시행되는 것을 특징으로 하는 자립형 질화물 반도체 제조방법.
  9. 제1항에 있어서, 상기 기초 기판은
    사파이어, ZnO, α-SiC, β-SiC, BP, GaAs, Si, MgO, MgAl2O3, LiGaO2 중 선택된 하나인 것을 특징으로 하는 자립형 질화물 반도체 제조방법.
  10. 증착과정에서 휨 현상이 발생된 기초기판 상의 질화물 반도체층에 상기 기초기판과 질화물 반도체층의 형태를 고정시키는 형태 고정층(Form-fixer)을 형성하고 상기 형태고정층의 외부를 감싸는 규소/폴리이미드로 이루어진 보호막을 형성한 다음, 상기 기초기판을 습식식각을 통해 제거하고, 상기 보호막과 형태고정층을 제거한 후, 분리된 질화물 반도체를 가공하여 제조된 것을 특징으로 하는 자립형 질화물 반도체 웨이퍼.
KR1020100122679A 2010-12-03 2010-12-03 자립형 질화물 반도체 제조방법 및 이를 이용한 자립형 질화물 반도체 웨이퍼 KR101034667B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100122679A KR101034667B1 (ko) 2010-12-03 2010-12-03 자립형 질화물 반도체 제조방법 및 이를 이용한 자립형 질화물 반도체 웨이퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122679A KR101034667B1 (ko) 2010-12-03 2010-12-03 자립형 질화물 반도체 제조방법 및 이를 이용한 자립형 질화물 반도체 웨이퍼

Publications (1)

Publication Number Publication Date
KR101034667B1 true KR101034667B1 (ko) 2011-05-16

Family

ID=44366048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122679A KR101034667B1 (ko) 2010-12-03 2010-12-03 자립형 질화물 반도체 제조방법 및 이를 이용한 자립형 질화물 반도체 웨이퍼

Country Status (1)

Country Link
KR (1) KR101034667B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160063256A (ko) 2014-11-26 2016-06-03 한국세라믹기술원 질화물 기판 제조 방법
US10900142B2 (en) 2016-07-26 2021-01-26 Samsung Electronics Co., Ltd. Apparatus for manufacturing a second substrate on a first substrate including removal of the first substrate
CN113728260A (zh) * 2019-02-22 2021-11-30 伊奎蒂公司 平行板波导

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030033974A1 (en) * 2001-07-11 2003-02-20 Tetsuzo Ueda Layered substrates for epitaxial processing, and device
KR20050013054A (ko) * 2004-01-31 2005-02-02 주식회사 이츠웰 반도체 기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030033974A1 (en) * 2001-07-11 2003-02-20 Tetsuzo Ueda Layered substrates for epitaxial processing, and device
KR20050013054A (ko) * 2004-01-31 2005-02-02 주식회사 이츠웰 반도체 기판 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160063256A (ko) 2014-11-26 2016-06-03 한국세라믹기술원 질화물 기판 제조 방법
US10900142B2 (en) 2016-07-26 2021-01-26 Samsung Electronics Co., Ltd. Apparatus for manufacturing a second substrate on a first substrate including removal of the first substrate
CN113728260A (zh) * 2019-02-22 2021-11-30 伊奎蒂公司 平行板波导
CN113728260B (zh) * 2019-02-22 2024-04-26 伊奎蒂公司 平行板波导

Similar Documents

Publication Publication Date Title
KR100941305B1 (ko) 질화물 반도체 기판 및 그 제조 방법
US8058705B2 (en) Composite material substrate
US20100291719A1 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
KR102299394B1 (ko) 다이 어태치 필름을 다이싱하기 위한 방법
KR101553387B1 (ko) 단결정 탄화 규소의 성장 방법
US11626283B2 (en) Compound semiconductor substrate, a pellicle film, and a method for manufacturing a compound semiconductor substrate
KR101034667B1 (ko) 자립형 질화물 반도체 제조방법 및 이를 이용한 자립형 질화물 반도체 웨이퍼
US10355169B2 (en) Substrate structure, method for forming same, and method for manufacturing nitride semiconductor using same
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
KR20110113822A (ko) 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법
US20100009476A1 (en) Substrate structure and method of removing the substrate structure
JP6450086B2 (ja) 化合物半導体基板の製造方法
KR101426319B1 (ko) 기판의 가장자리에서의 성장을 방지하면서 기판상 에피택셜 성장에 의해 질화물의 단결정을 제조하는 방법
US20130092951A1 (en) Gallium nitride-based semiconductor device and method for manufacturing the same
TWI721107B (zh) 化合物半導體基板、膠片膜及化合物半導體基板之製造方法
TWI734359B (zh) 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓
KR20180069403A (ko) 질화 갈륨 기판의 제조 방법
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
KR20120124506A (ko) 자립형 질화물 반도체 제조를 위한 식각용 부유장치
US10563307B2 (en) Method for manufacturing substrate
KR102161547B1 (ko) 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법
US9245747B2 (en) Engineered base substrates for releasing III-V epitaxy through spalling
US20050186757A1 (en) Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
US20150279656A1 (en) GaN EPITAXIAL GROWTH METHOD
JP2011077508A (ja) 窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee