KR100668966B1 - 발광 소자의 제조 방법 - Google Patents
발광 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100668966B1 KR100668966B1 KR1020050063850A KR20050063850A KR100668966B1 KR 100668966 B1 KR100668966 B1 KR 100668966B1 KR 1020050063850 A KR1020050063850 A KR 1020050063850A KR 20050063850 A KR20050063850 A KR 20050063850A KR 100668966 B1 KR100668966 B1 KR 100668966B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal
- light emitting
- substrate
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 123
- 239000002184 metal Substances 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 150000004767 nitrides Chemical class 0.000 claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 8
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 106
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 13
- 229910002601 GaN Inorganic materials 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 InGaN Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 발광 소자의 제조 방법에 관한 것으로, 균일한 두께를 갖는 금속 질화막을 증착시켜 양질의 발광 적층막을 형성할 수 있고, 기판 분리를 위한 금속 질화막 제거 공정의 재현성을 확보할 수 있는 효과가 있다.
또한, 본 발명은 금속 질화막 상부에 홈을 형성하고, 금속 질화막 제거로 분리된 발광 적층막에 돌출부를 형성함으로써, 소자의 광출력을 향상시킬 수 있는 효과가 있다.
발광다이오드, 금속질화막, 식각, 기판, 제거, 홈, 광출력
Description
도 1은 일반적인 발광 다이오드의 단면도
도 2a 내지 2h는 본 발명의 제 1 실시예에 따른 발광 소자의 제조 공정을 설명하기 위한 단면도
도 3a와 3b는 본 발명에 따른 기판 분리를 위하여 식각하는 막을 상세히 설명하기 위한 단면도
도 4a와 4b는 본 발명에 따라 금속을 포함하는 막 상부에 홈을 형성하여 발광 소자를 제조하는 공정을 설명하기 위한 단면도
도 5a 내지 5d는 본 발명의 제 2 실시예에 따른 발광 소자의 제조 공정을 설명하기 위한 단면도
도 6은 본 발명의 제 2 실시예에 따른 발광 소자가 광을 방출하는 경로를 설명하기 위한 개념도
도 7은 본 발명에 따른 발광 소자의 발광 적층막을 설명하기 위한 단면도
도 8a 내지 8c는 본 발명에 따라 식각되어 제거될 금속을 포함하고 있는 막 상부에 있는 홈의 형상을 도시한 개념도
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 110,111,210 : 금속을 포함하는 막
111a,112b : 금속막 111b,112a,112c : 금속 질화막
115,211 : 홈 120,220 : 발광 적층막
121,123 : 반도체층 122 : 활성층
125,211 : 돌출부 130,170,230,240 : 전극
150a,150b,150c,150d : 구조물 160 : 도전성 지지기판
본 발명은 발광 소자의 제조 방법에 관한 것으로, 보다 상세하게는 균일한 두께를 갖는 금속 질화막을 증착시켜 양질의 발광 적층막을 형성할 수 있고, 기판 분리를 위한 금속 질화막 제거 공정의 재현성을 확보할 수 있는 발광 소자의 제조 방법에 관한 것이다.
일반적으로, GaN, InGaN과 AlGaN 등의 질화갈륨(GaN)계 질화물 반도체는 청색, 백색 발광 다이오드나 레이저 다이오드에 적용되어 가정용 형광등, 조명분야에의 응용을 위한 다양한 고휘도 발광소자로서 구현되고 있다.
또한, 광소자 이외에도 내열성과 내환경성이 우수하며 고주파, 고온, 고출력 동작이 가능하여 이종접합 전계 효과 트랜지스터등과 같은 전자 소자에 이용되고 있는 등, 매우 다양하게 응용할 수 있는 광전소재이다.
도 1은 일반적인 발광 다이오드의 단면도로서, 사파이어 또는 n-GaAs 기판(10) 상부에 n-반도체층(11), 활성층(12)과 p-반도체층(13)이 순차적으로 적층되어 있고; 상기 p-반도체층(13)에서 n-반도체층(11) 일부까지 메사(Mesa) 식각되어 있고; 상기 p-반도체층(13) 상부에 투명전극(14)이 형성되어 있고; 상기 메사 식각된 n-반도체층(11) 상부에 n-전극(15)이 형성되어 있고; 상기 투명전극(14) 상부에 p-전극(16)이 형성되어 있다.
이러한, 발광 다이오드는 외부회로에서 p-전극(16)과 n-전극(15) 사이에 전압이 인가되면, p-전극(16)과 n-전극(15)으로 정공과 전자가 주입되고, 활성층(12)에서 정공과 전자가 재결합하면서 여분의 에너지가 광으로 변환되어 투명전극 및 기판을 통하여 외부로 방출하게 된다.
한편, 현재 발광 다이오드는 사파이어 기판 상부에 MOCVD(Metal organic Chemical Vapor Deposition)로 저온에서 AlN과 GaN 버퍼층을 성장한 후, 고온에서 질화갈륨 결정 성장의 기술을 이용하여 양질의 질화갈륨을 성장시켜 제조하고 있다.
그러나, 사파이어 기판과 성장된 질화갈륨의 격자상수 및 열팽창계수의 차이로 인한 결함밀도의 존재는 크게 줄어들지 못하고, 108cm-2 이상의 결함이 소자구조내의 박막에 포함하고 있으며, 이는 발광 소자를 제조할 경우 발광 다이오드의 발광 효율이 저하되고, 낮은 ESD(Electrostatic discharge) 특성을 야기시킨다.
또한, 사파이어 기판, 즉 절연성 기판을 이용할 경우, 기판 하부에 전극을 형성하는 기술이 불가능하기 때문에, 전극을 형성하기 위해서 절연성 기판 상부에 성장시켰던 박막을 식각해야 하는 복잡한 공정이 요구된다.
그러므로, 이를 개선하기 위해 기판으로 야기되는 문제를 해결하는 방법으로 벌크 GaN 기판의 개발이 필요하다.
이전의 MOCVD 방법으로는 벌크 GaN결정의 성장이 어려웠으나, HVPE(Hydride vapor epitaxy) 성장 응용으로, GaN의 두꺼운 막을 기판 상부에 성장시킨 후, 기판을 제거하고 두꺼운 GaN막에서 GaN을 성장시켜 소자를 제조하는 방법이 제안되었다.
또한, HVPE 방법으로 성장된 GaN막을 기판에서 분리하려면, 기계적 연마나 레이저 리프트 오프 공정으로 기판을 이탈시켰다.
그러나, 이러한 방법으로는 분리하려는 제조 공정 시간이 오래 걸리고 복잡한 공정이 요구되며, 고가의 비용을 필요로 하는 문제점을 야기시킨다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 균일한 두께를 갖는 금속 질화막을 증착시켜 양질의 발광 적층막을 형성할 수 있고, 기판 분리를 위한 금속 질화막 제거 공정의 재현성을 확보할 수 있는 발광 소자의 제조 방법을 제공하는 데 목적이 있다.
본 발명의 다른 목적은 금속 질화막 상부에 홈을 형성하고, 금속 질화막 제 거로 분리된 발광 적층막에 돌출부를 형성함으로써, 소자의 광출력을 향상시킬 수 있는 발광 소자의 제조 방법을 제공하는 데 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는,
기판 상부에 금속을 포함하는 막을 성장시키는 단계와;
상기 금속을 포함하는 막 상부에 활성층을 포함한 발광 적층막을 형성하는 단계와;
상기 발광 적층막 상부에 제 1 전극을 형성하는 단계와;
상기 제 1 전극과 발광 적층막을 선택적으로 식각하여, 복수개의 구조물들을 형성하는 단계와;
상기 복수개의 구조물들 상부에 도전성 지지기판을 형성하는 단계와;
상기 금속을 포함하는 막을 식각하여 상기 복수개의 구조물들로부터 상기 기판을 제거하는 단계와;
상기 복수개의 구조물들이 분리되도록, 상기 도전성 지지기판을 선택적으로 절단하는 단계와;
상기 분리된 복수개의 구조물들 각각의 발광 적층막 하부에 제 2 전극을 형성하는 단계를 포함하는 발광 소자의 제조 방법이 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는,
기판 상부에 금속을 포함하는 막을 성장시키고, 상기 막 상부에 복수개의 홈을 형성하는 단계와;
상기 금속을 포함하는 막 상부에 활성층을 포함한 발광 적층막을 형성하고, 상기 발광 적층막 상부에 제 1 전극을 형성하는 단계와;
상기 금속을 포함하는 막을 식각하여 상기 기판을 이탈시키는 단계와;
상기 금속을 포함하는 막 하부에 제 2 전극을 형성하는 단계를 포함하는 발광 소자의 제조 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 2a 내지 2h는 본 발명의 제 1 실시예에 따른 발광 소자의 제조 공정을 설명하기 위한 단면도로서, 먼저, 기판(100) 상부에 금속을 포함하는 막(110)을 성장시킨다.(도 2a)
여기서, 상기 기판(100)은 단결정 반도체, 다결정 반도체, 비정질 반도체, 금속과 절연물질 중 어느 하나로 형성된 것이 바람직하다.
그 후, 상기 금속을 포함하는 막(110) 상부에 활성층을 포함한 발광 적층막(120)을 형성한다.(도 2b)
상기 발광 적층막(120)은 GaN, InxGa1-xN(0 ＜ x ≤ 1), AlxGa1-xN(0 ＜ x ≤ 1), InAlyGa1-x-yN (0 ＜ x ≤ 1, 0 ＜ y ≤ 1, 0 ＜ x+y ≤ 1) 중 어느 하나의 물질이 포함된 것이 바람직하다.
연이어, 상기 발광 적층막(120) 상부에 제 1 전극(130)을 형성한다.(도 2c)
그 다음, 상기 제 1 전극(130)과 발광 적층막(120)을 선택적으로 식각하여, 복수개의 구조물들(150a,150b,150c,150d)을 형성한다.(도 2d)
계속하여, 상기 복수개의 구조물들(150a,150b,150c,150d) 상부에 도전성 지지기판(160)을 형성한다.(도 2e)
연이어, 상기 금속을 포함하는 막(110)을 습식식각하여 상기 복수개의 구조물들(150a,150b,150c,150d)로부터 상기 기판(100)을 제거한다.(도 2f)
즉, 본 발명은 금속을 포함하는 막(110)을 식각하여 기판을 이탈시키는 것이다.
이 후, 상기 복수개의 구조물들(150a,150b,150c,150d)이 분리되도록, 상기 도전성 지지기판(160)을 선택적으로 절단한다.(도 2g)
마지막으로, 상기 분리된 복수개의 구조물들(151a,151b,151c,151d) 각각의 발광 적층막(120) 하부에 제 2 전극(170)을 형성한다.(도 2h)
도 3a와 3b는 본 발명에 따른 기판 분리를 위하여 식각하는 막을 상세히 설명하기 위한 단면도로서, 기판(100) 상부에 형성된 금속을 포함하는 막(111)은, 먼저, 도 3a에 도시된 바와 같이, 기판(100) 상부에 금속막(111a)을 증착하고, 그 금속막(111a) 상부에 금속 질화막(111b)을 증착하여 구현한다.
즉, 금속을 포함하는 막(111)은 금속막(111a)과 금속 질화막(111b)이 적층된 2층막으로 형성한다.
이 때, 상기 금속 질화막(111b)은 상기 금속막(111a)을 질화시켜 형성하는 것이 아니고, 스퍼터링(Sputtering)법, 이베퍼레이터(Evaporating)법, MOCVD(Metal Organic Chemical Vapor Deposition)법과 MBE(Melecular Beam Epitaxy)법 중 어느 하나의 기상 증착법으로 증착시키는 것이다.
여기서, 상기 금속 질화막은 얇은 두께로 금속막 상부에 증착하는 데, 금속막을 질화시켜 금속 질화막을 만드는 경우, 금속막 상부에 금속 질화막이 형성되지 않은 영역도 발생하고, 금속 질화막이 형성되지 않은 영역에서는 발광 적층막의 형성이 원활하지 않게 되어 양질의 소자를 제조할 수 없다.
그러므로, 본 발명은 두께 조절이 정확한 기상 증착법으로 금속막 상부에 금속 질화막을 형성하여 균일한 금속 질화막 상부에서 양질의 소자를 제조할 수 있는 장점이 있는 것이다.
또한, 금속 질화막이 불균일한 두께로 형성되면, 재현성 있는 제거 공정을 수행하기 어렵다.
즉, 금속막이 질화되어 형성된 금속 질화막은 두껍게 형성된 영역과 얇게 형성된 영역이 존재하는 불균일한 두께 분포를 갖고 있어, 제거 공정 시간의 재현성을 달성하기는 어려운 것이다.
이러한, 제거 공정 시간의 재현성은 발광 소자의 연속적인 공정 수행을 위한 중요한 요소이다.
한편, 상기 금속 질화막은 발광 적층막을 성장시킬 때, 금속막에서 발광 적층막으로 금속 물질의 확산을 방지하는 기능도 수행한다.
도 3b에 도시된 바와 같이, 기판(100) 상부에 형성된 금속을 포함하는 막(112)은, 기판(100) 상부에 금속 질화막(112a), 금속막(112b)과 금속 질화막(112c)을 순차적으로 적층한 3층막으로 형성하여 구현한다.
여기서도, 금속 질화막은 전술된 바와 같이, 기상 증착법으로 증착시켜 형성한다.
그리고, 상기 3층막을 복수로 적층하여 형성할 수도 있다.
전술된 금속막과 금속 질화막에 포함된 금속은 Ti,Cr,Ta와 Al 중 어느 하나가 바람직하다.
그리고, 금속 질화막은 균일한 두께를 가지고 있으며, 그의 두께는 1 ~ 200㎚가 바람직하다.
이렇게, 금속을 포함하는 막(112)은 2층막 또는 3층막 형태로 형성할 수 있는데, 예를 들어, 기판 상부에 Ti/TiN 또는 TiN/Ti/TiN을 증착하는 경우, 스퍼터 장비로 기판 상부에 타켓(Target)으로 Ar과 질소 가스를 주입하여 적정한 두께로 Ti막을 증착시키고, TiN막을 증착시켜 2층막의 Ti/TiN를 형성하거나, TiN,Ti와 TiN를 순차적으로 증착하여 3층막의 TiN/Ti/TiN를 형성한다.
이 때, 금속 질화막인 TiN은 (111)축 오리엔테이션(Orientation) 성분을 가져야 이 (111)축에서 발광 적층막이 수직배양되어 잘 성장된다.
그러므로, 금속 질화막은 증착시 또는 증착된 후 열처리로 (111)축 오리엔테이션(Orientation) 성분을 갖도록 하는 것이 바람직하다.
또한, 상기 금속 질화막은 발광 소자의 제조 공정 중의 열처리과정에서 기판이나 성장되는 결정막으로 금속 성분의 확산을 방지하기 위한 방어막(Diffusion barrier) 기능을 수행한다.
한편, 상기 금속 질화막은 단결정, 다결정과 비정질 중 어느하나의 상태를 갖도록 형성할 수 있다.
도 4a와 4b는 본 발명에 따라 금속을 포함하는 막 상부에 홈을 형성하여 발광 소자를 제조하는 공정을 설명하기 위한 단면도로서, 전술된 도 2a 공정 후, 금속을 포함하는 막(110) 상부에 복수개의 홈(115)을 형성하고, 상기 금속을 포함하는 막(110) 상부에 활성층을 포함한 발광 적층막(120)을 형성한다.(도 4a)
그 후, 도 2c 내지 2d의 공정을 동일하게 수행한 후, 도 4b에 도시된 바와 같이, 분리된 복수개의 구조물들 각각의 발광 적층막(120) 하부에 제 2 전극(170)을 형성한다.(도 4b)
이러한 공정을 수행하여, 제조된 발광 소자는 후술되는 도 6의 설명과 같이, 발광 적층막(120)의 활성층에서 방출하는 광이 발광 적층막(120) 상부에 형성된 복수개의 돌출부들(121)에 의해 전반사되는 광량이 줄어들어, 발광 소자 상부로 방출되는 광량을 증가시킬 수 있게 된다.
즉, 금속을 포함하는 막(110)이 제거되면, 상기 발광 적층막(120)에는 복수개의 돌출부들(125)이 형성되는 것이다.
도 5a 내지 5d는 본 발명의 제 2 실시예에 따른 발광 소자의 제조 공정을 설명하기 위한 단면도로서, 기판(200) 상부에 금속을 포함하는 막(210)을 성장시키고, 상기 막(210) 상부에 복수개의 홈(211)을 형성한다.(도 5a)
그 다음, 상기 금속을 포함하는 막(210) 상부에 활성층을 포함한 발광 적층막(220)을 형성하고, 상기 발광 적층막(220) 상부에 제 1 전극(230)을 형성한다.(도 5b)
연이어, 상기 금속을 포함하는 막(210)을 습식식각하여 상기 기판(200)을 이탈시킨다.(도 5c)
여기서, 상기 금속을 포함하는 막(210) 하부에는 복수개의 돌출부(221)가 형성된다.
즉, 상기 발광 적층막(220)이 상기 금속을 포함하는 막(210) 상부에 형성될 때, 도 5a와 같은 복수개의 홈(211) 내부에도 상기 발광 적층막(220)의 물질이 채워지면서 형성된다.
마지막으로, 상기 금속을 포함하는 막(210) 하부에 제 2 전극(240)을 형성한다.(도 5d)
도 6은 본 발명의 제 2 실시예에 따른 발광 소자가 광을 방출하는 경로를 설명하기 위한 개념도로서, 발광 적층막(120)의 활성층에서 방출하는 광은 발광 적층막(120) 상부에 형성된 복수개의 돌출부들(221)에 의해 전반사되는 광량이 줄어들어, 발광 소자 상부로 방출되는 광량을 증가시킬 수 있게 된다.
즉, 본 발명의 제 2 실시예에 따른 발광 소자는 발광 적층막(120) 상부에 형성된 복수개의 돌출부들(221)에 의해 광출력을 향상시킬 수 있는 것이다.
도 7은 본 발명에 따른 발광 소자의 발광 적층막을 설명하기 위한 단면도로서, 발광 적층막(120)은 제 1 극성을 갖는 제 1 반도체층(121), 활성층(122)과, 상기 제 1 반도체층(121)과 다른 제 2 극성을 갖는 제 2 반도체층(123)이 순차적으로 적층된 막으로 형성하는 것이 바람직하다.
여기서, 상기 제 1 반도체층(121)이 n타입 극성을 갖고 있으면, 상기 제 2 반도체층(123)은 p타입 극성을 갖고 있는 것이다.
도 8a 내지 8c는 본 발명에 따라 식각되어 제거될 금속을 포함하고 있는 막 상부에 있는 홈의 형상을 도시한 개념도로서, 홈은 단면이 그루브(Groove)형상(도 8a의 '115a'), 사각 형상(도 8b의 '115b')과 반원 형상(도 8c의 '115c') 중 어느 하나의 형상으로 형성하는 것이 바람직하다.
이상 상술한 바와 같이, 본 발명은 균일한 두께를 갖는 금속 질화막을 증착시켜 양질의 발광 적층막을 형성할 수 있고, 기판 분리를 위한 금속 질화막 제거 공정의 재현성을 확보할 수 있는 효과가 있다.
또한, 본 발명은 금속 질화막 상부에 홈을 형성하고, 금속 질화막 제거로 분리된 발광 적층막에 돌출부를 형성함으로써, 소자의 광출력을 향상시킬 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (18)
- 기판 상부에 금속을 포함하는 막을 성장시키는 단계와;상기 금속을 포함하는 막 상부에 활성층을 포함한 발광 적층막을 형성하는 단계와;상기 발광 적층막 상부에 제 1 전극을 형성하는 단계와;상기 제 1 전극과 발광 적층막을 선택적으로 식각하여, 복수개의 구조물들을 형성하는 단계와;상기 복수개의 구조물들 상부에 도전성 지지기판을 형성하는 단계와;상기 금속을 포함하는 막을 식각하여 상기 복수개의 구조물들로부터 상기 기판을 제거하는 단계와;상기 복수개의 구조물들이 분리되도록, 상기 도전성 지지기판을 선택적으로 절단하는 단계와;상기 분리된 복수개의 구조물들 각각의 발광 적층막 하부에 제 2 전극을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
- 제 1 항에 있어서,기판 상부에 금속을 포함하는 막을 성장시키는 단계와 상기 금속을 포함하는 막 상부에 활성층을 포함한 발광 적층막을 형성하는 단계 사이에,상기 금속을 포함하는 막 상부에 복수개의 홈을 형성하는 공정이 더 구비된 것을 특징으로 하는 발광 소자의 제조 방법.
- 기판 상부에 금속을 포함하는 막을 성장시키고, 상기 막 상부에 복수개의 홈을 형성하는 단계와;상기 금속을 포함하는 막 상부에 활성층을 포함한 발광 적층막을 형성하고, 상기 발광 적층막 상부에 제 1 전극을 형성하는 단계와;상기 금속을 포함하는 막을 식각하여 상기 기판을 이탈시키는 단계와;상기 금속을 포함하는 막 하부에 제 2 전극을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 금속을 포함하는 막은,기판 상부에 금속막을 증착하고, 그 금속막 상부에 금속 질화막을 증착하여 형성된, 금속막과 금속 질화막이 적층된 2층막인 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 4 항에 있어서,상기 금속막과 금속 질화막에 포함된 금속은,Ti,Cr,Ta와 Al 중 어느 하나인 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 4 항에 있어서,상기 금속 질화막은 균일한 두께를 가지고 있으며, 그의 두께는 1 ~ 200㎚인 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 4 항에 있어서,상기 금속 질화막은,단결정, 다결정과 비정질 중 어느하나의 상태를 갖도록 형성하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 4 항에 있어서,상기 금속 질화막은,상기 금속막 상부에 스퍼터링(Sputtering)법, 이베퍼레이터(Evaporating)법, MOCVD(Metal Organic Chemical Vapor Deposition)법과 MBE(Melecular Beam Epitaxy)법 중 어느 하나의 기상 증착법으로 증착하여 형성하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 금속을 포함하는 막은,기판 상부에 금속 질화막, 금속막과 금속 질화막을 순차적으로 증착하여 형성된, 금속 질화막,금속막과 금속 질화막이 적층된 3층막인 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 9 항에 있어서,상기 금속을 포함하는 막에는,상기 3층막이 복수개로 적층되어 있는 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 9 항에 있어서,상기 금속막과 금속 질화막에 포함된 금속은,Ti,Cr,Ta와 Al 중 어느 하나인 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 9 항에 있어서,상기 금속 질화막은 균일한 두께를 가지고 있으며, 그의 두께는 1 ~ 200㎚인 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 9 항에 있어서,상기 금속 질화막은,단결정, 다결정과 비정질 중 어느하나의 상태를 갖도록 형성하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 9 항에 있어서,상기 금속 질화막은,상기 금속막 상부에 스퍼터링(Sputtering)법, 이베퍼레이터(Evaporating)법, MOCVD(Metal Organic Chemical Vapor Deposition)법과 MBE(Melecular Beam Epitaxy)법 중 어느 하나의 기상 증착법으로 증착하여 형성하는 것을 특징으로 하 는 발광 소자의 제조 방법.
- 제 2 항 또는 제 3 항에 있어서,상기 홈은,단면이 그루브(Groove)형상, 사각 형상과 반원 형상 중 어느 하나의 형상으로 형성하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 기판은,단결정 반도체, 다결정 반도체, 비정질 반도체, 금속과 절연물질 중 어느 하나로 형성된 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 발광 적층막은,GaN, InxGa1-xN(0 ＜ x ≤ 1), AlxGa1-xN(0 ＜ x ≤ 1), InAlyGa1-x-yN (0 ＜ x ≤ 1, 0 ＜ y ≤ 1, 0 ＜ x+y ≤ 1) 중 어느 하나의 물질이 포함된 것을 특징으로 하는 발광 소자의 제조 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 발광 적층막은,제 1 극성을 갖는 제 1 반도체층, 활성층과, 상기 제 1 반도체층과 다른 제 2 극성을 갖는 제 2 반도체층이 순차적으로 적층된 막인 것을 특징으로 하는 발광 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050063850A KR100668966B1 (ko) | 2005-07-14 | 2005-07-14 | 발광 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050063850A KR100668966B1 (ko) | 2005-07-14 | 2005-07-14 | 발광 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100668966B1 true KR100668966B1 (ko) | 2007-01-12 |
Family
ID=37868018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050063850A KR100668966B1 (ko) | 2005-07-14 | 2005-07-14 | 발광 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100668966B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101012638B1 (ko) | 2008-11-21 | 2011-02-09 | 우리엘에스티 주식회사 | 수직형 질화물계 발광소자의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992877A (ja) * | 1995-09-21 | 1997-04-04 | Shin Etsu Handotai Co Ltd | 半導体発光素子の製造方法 |
| JPH0992878A (ja) * | 1995-09-25 | 1997-04-04 | Shin Etsu Handotai Co Ltd | 半導体発光素子及びその製造方法 |
| US6661028B2 (en) | 2000-08-01 | 2003-12-09 | United Epitaxy Company, Ltd. | Interface texturing for light-emitting device |
| KR20050013054A (ko) * | 2004-01-31 | 2005-02-02 | 주식회사 이츠웰 | 반도체 기판 및 그 제조방법 |
-
2005
- 2005-07-14 KR KR1020050063850A patent/KR100668966B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992877A (ja) * | 1995-09-21 | 1997-04-04 | Shin Etsu Handotai Co Ltd | 半導体発光素子の製造方法 |
| JPH0992878A (ja) * | 1995-09-25 | 1997-04-04 | Shin Etsu Handotai Co Ltd | 半導体発光素子及びその製造方法 |
| US6661028B2 (en) | 2000-08-01 | 2003-12-09 | United Epitaxy Company, Ltd. | Interface texturing for light-emitting device |
| KR20050013054A (ko) * | 2004-01-31 | 2005-02-02 | 주식회사 이츠웰 | 반도체 기판 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101012638B1 (ko) | 2008-11-21 | 2011-02-09 | 우리엘에스티 주식회사 | 수직형 질화물계 발광소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8664693B2 (en) | Light emitting diode having algan buffer layer and method of fabricating the same | |
| US8853671B2 (en) | Nanorod light emitting device and method of manufacturing the same | |
| US8124990B2 (en) | Semiconductor light emitting device having an electron barrier layer between a plurality of active layers | |
| JP4994758B2 (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
| US7910154B2 (en) | Nitride-based light emitting devices and methods of manufacturing the same | |
| US20170069793A1 (en) | Ultraviolet light-emitting device and production method therefor | |
| US7601621B2 (en) | Method of forming surface irregularities and method of manufacturing gallium nitride-based light emitting diode | |
| US8952401B2 (en) | Semiconductor light emitting device, wafer, and method for manufacturing nitride semiconductor crystal layer | |
| US20070114563A1 (en) | Semiconductor device and method of fabricating the same | |
| WO2008069482A1 (en) | Manufacturing method of light emitting diode including current spreading layer | |
| JP2007165908A (ja) | 垂直型発光素子及びその製造方法 | |
| JP2012519953A (ja) | ホウ素導入ｉｉｉ族窒化物発光ダイオード装置 | |
| JP2007049063A (ja) | 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法 | |
| JP2005101533A (ja) | 発光素子およびその製造方法 | |
| KR20070081862A (ko) | 질화물 반도체 발광소자 및 그 제조 방법 | |
| JP2012182421A (ja) | パターン化された格子緩衝層を用いた窒化物系発光素子及びその製造方法 | |
| KR100616543B1 (ko) | 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법 | |
| WO2008038917A1 (en) | Method of fabricating light emitting diode chip | |
| KR101747349B1 (ko) | 반도체 발광소자 | |
| US20110303931A1 (en) | Semiconductor light emitting diode and method for fabricating the same | |
| US9299561B2 (en) | Method for fabricating nitride semiconductor thin film and method for fabricating nitride semiconductor device using the same | |
| JP2009516377A (ja) | シリコン基板上に高品質の半導体発光デバイスを製造するための方法 | |
| JP2006005044A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
| KR100668966B1 (ko) | 발광 소자의 제조 방법 | |
| JP2008028385A (ja) | 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121205 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151216 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |