JPS6243167A - メサ型半導体装置 - Google Patents
メサ型半導体装置Info
- Publication number
- JPS6243167A JPS6243167A JP18187885A JP18187885A JPS6243167A JP S6243167 A JPS6243167 A JP S6243167A JP 18187885 A JP18187885 A JP 18187885A JP 18187885 A JP18187885 A JP 18187885A JP S6243167 A JPS6243167 A JP S6243167A
- Authority
- JP
- Japan
- Prior art keywords
- region
- mesa
- semiconductor device
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000001747 exhibiting effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000008188 pellet Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体基板に形成する接合端をこの基板側面に
露出させ、この露出端を酸化膜で被覆するメサ型半導体
装置に関し、特にその高温逆バイアス特性を改善する。
露出させ、この露出端を酸化膜で被覆するメサ型半導体
装置に関し、特にその高温逆バイアス特性を改善する。
半導体装置とりわけ個別半導体装置では接合端を半導体
基板の側面に露出する方式を採用した機種が知られてお
り、その信頼性及び特性を安定化するためにこの露出し
た接合端を保護する手段を適用するのが通常である。こ
の手段としてはエンキャップ（Ｅｎｃａｐ）樹脂又はガ
ラスパッシベーション（Ｇｌａｓｓ Ｐａ５ｓｉｖａｔ
ｉｏｎ）膜が知られているが、前者はＮａ＋等の汚染物
質が透過可能なため耐湿性に問題があり、後者はガラス
組成や焼成条件によって素子特性が左右されるほかに、
ガラス層には気泡ならびにクラックが生じ易い難がある
。
基板の側面に露出する方式を採用した機種が知られてお
り、その信頼性及び特性を安定化するためにこの露出し
た接合端を保護する手段を適用するのが通常である。こ
の手段としてはエンキャップ（Ｅｎｃａｐ）樹脂又はガ
ラスパッシベーション（Ｇｌａｓｓ Ｐａ５ｓｉｖａｔ
ｉｏｎ）膜が知られているが、前者はＮａ＋等の汚染物
質が透過可能なため耐湿性に問題があり、後者はガラス
組成や焼成条件によって素子特性が左右されるほかに、
ガラス層には気泡ならびにクラックが生じ易い難がある
。
一方、この手段として熱酸化膜法も知られでいる。即ち
、第７図に示すようにＮ−型シリコン半導体基板（２０
） （不純物濃度Ｐを１０″’ａｔｏｍｓ／ｃｃ）の表
面からアクセプタ不純物Ｂならびにドナ不純物Ｐを導入
してＰ領域（２１）及びＮ“領域（２２）を形成する。
、第７図に示すようにＮ−型シリコン半導体基板（２０
） （不純物濃度Ｐを１０″’ａｔｏｍｓ／ｃｃ）の表
面からアクセプタ不純物Ｂならびにドナ不純物Ｐを導入
してＰ領域（２１）及びＮ“領域（２２）を形成する。
面領域の表面濃度は領域（２１）でＢが１０”ａｔｏｍ
ｓ／ｃｃ、領域（２２）でＰが１０”ａｔｏｍｓ／ｃｃ
である。更にこの積層体の所定個所に孔部（２３）を形
成しその底部に連続する積層体残部をプレートダイシン
グ等の手段によって分断することによってメサ溝（２４
）をもつ半導体素子が得られる。このメサ溝には領域（
２１）（２２）の境界面に形成したＰＮ接合端（２５）
が露出する。
ｓ／ｃｃ、領域（２２）でＰが１０”ａｔｏｍｓ／ｃｃ
である。更にこの積層体の所定個所に孔部（２３）を形
成しその底部に連続する積層体残部をプレートダイシン
グ等の手段によって分断することによってメサ溝（２４
）をもつ半導体素子が得られる。このメサ溝には領域（
２１）（２２）の境界面に形成したＰＮ接合端（２５）
が露出する。
半導体素子として完成するにはＰ領域（２１）表面及び
Ｎ＋領領域２２）表面に夫々電極（２６） （２７）を
設は更にこのメサ１ｆｆ（２４）表面には熱酸化膜（２
８）を設けて半導体装置として完成させる。この熱酸化
膜は常法に従って酸化性雰囲気内にこの半導体素子を保
持することによって形成するが、この膜を清浄にするた
めにゲッタ処理を施したり他の絶縁膜もしくは≠絶縁膜
を積層することも利用されている。
Ｎ＋領領域２２）表面に夫々電極（２６） （２７）を
設は更にこのメサ１ｆｆ（２４）表面には熱酸化膜（２
８）を設けて半導体装置として完成させる。この熱酸化
膜は常法に従って酸化性雰囲気内にこの半導体素子を保
持することによって形成するが、この膜を清浄にするた
めにゲッタ処理を施したり他の絶縁膜もしくは≠絶縁膜
を積層することも利用されている。
しかし、この熱酸化膜（２８）には通常１０”ａｔｏｍ
ｓ／ｃｃ程度の正の固有電荷が存在しており、この半導
体素子に高温逆バイアスを印加すると、充分な熱エネル
ギによって可動となった正電荷がこの逆バイアスによっ
て熱酸化膜（２８）中を移動して、隣接するＰ領域（２
１）附近Ａに到達する。このため空乏層Ｂが延びた熱酸
化膜（２８）の表面附近にＮ型の反転層Ｃが形成され、
このため表面リーク電流が増大する。更に、この反転層
がダイシングによって形成される破砕層りまで達すると
素子の機能が大巾に劣化する。
ｓ／ｃｃ程度の正の固有電荷が存在しており、この半導
体素子に高温逆バイアスを印加すると、充分な熱エネル
ギによって可動となった正電荷がこの逆バイアスによっ
て熱酸化膜（２８）中を移動して、隣接するＰ領域（２
１）附近Ａに到達する。このため空乏層Ｂが延びた熱酸
化膜（２８）の表面附近にＮ型の反転層Ｃが形成され、
このため表面リーク電流が増大する。更に、この反転層
がダイシングによって形成される破砕層りまで達すると
素子の機能が大巾に劣化する。
本発明は一ヒ記の難点を克服した新規なメサ型半導体装
置を提供するもので、特に高温逆バイアス特性を改善す
る。
置を提供するもので、特に高温逆バイアス特性を改善す
る。
上記目的を達成するために、本発明ではメサ部分に絶縁
膜層を設けた半導体装置に逆バイアスを印加して出来る
空乏層が延びる絶縁膜層に隣接する領域附近に、この絶
縁膜中に存在する固有電荷密度以上の濃度をもつこの領
域の導電型と同じ導電型を示す領域を設けることによっ
て高温逆バイアス特性を改善する手法を採用した。
膜層を設けた半導体装置に逆バイアスを印加して出来る
空乏層が延びる絶縁膜層に隣接する領域附近に、この絶
縁膜中に存在する固有電荷密度以上の濃度をもつこの領
域の導電型と同じ導電型を示す領域を設けることによっ
て高温逆バイアス特性を改善する手法を採用した。
第１図（ａ）−（ｇ）、第２図（ａ） −（ｂ）、第３
図（ａ）〜（ｂ）、第４図及び第５図により本発明を詳
細する。
図（ａ）〜（ｂ）、第４図及び第５図により本発明を詳
細する。
先ず、Ｎ−型シリコン基板（１）を出発材料とする第１
図（ａ）〜（ｇ）に示した例から説明する。Ｐを約１０
１０１４ａｔｏ／ｃｃ程度を持つＮ−型シリコン基板（
１）の−表面からドナ不純物としてＰを、対向表面から
は、アクセプタ不純物Ｂを表面濃度がともに＋ｏ２１ａ
ｔｏｍｓ／ｃｃになるように拡散導入してＮ”領域（２
）及びＰ領域（３）を設け、そのＰ領域とＮ−基板の境
界にＰＮ接合を得る。このＮ＋領領域２）の表面部分か
らＰ領域（３）に達する孔部（４）を形成してＮ＋領領
域２）Ｎ−基板（１）ならびにＰ領域（３）に跨がるメ
サ溝（５）を設ける。この孔部（４）の底部にはＢを１
０”ａｔｏ＠ｓ／ｃｃ以上導入してＰ＋領域（６）を形
成するが、Ｎ−基板（１）との間にＰ領域（３）が位置
するように導入することが高耐圧化のために必要である
。
図（ａ）〜（ｇ）に示した例から説明する。Ｐを約１０
１０１４ａｔｏ／ｃｃ程度を持つＮ−型シリコン基板（
１）の−表面からドナ不純物としてＰを、対向表面から
は、アクセプタ不純物Ｂを表面濃度がともに＋ｏ２１ａ
ｔｏｍｓ／ｃｃになるように拡散導入してＮ”領域（２
）及びＰ領域（３）を設け、そのＰ領域とＮ−基板の境
界にＰＮ接合を得る。このＮ＋領領域２）の表面部分か
らＰ領域（３）に達する孔部（４）を形成してＮ＋領領
域２）Ｎ−基板（１）ならびにＰ領域（３）に跨がるメ
サ溝（５）を設ける。この孔部（４）の底部にはＢを１
０”ａｔｏ＠ｓ／ｃｃ以上導入してＰ＋領域（６）を形
成するが、Ｎ−基板（１）との間にＰ領域（３）が位置
するように導入することが高耐圧化のために必要である
。
次にメサ溝（５）に即ち孔部（４）内面に熱酸化膜（７
）を周知の手法で設けるが、今後絶縁物層（７）と記載
する０次にＮ＋領領域２）及びＰ領域（３）に電極（８
）（９）を設けてから上領域（６）をダイシング工程に
よって分断してペレット化を行い第１図（ｇ）に示した
メサ型半導体装置（旦）が得られる。第１図（ｅ）（ｆ
）は第１図（ｇ）のメサ型半導体装置を得る別法を示し
た。
）を周知の手法で設けるが、今後絶縁物層（７）と記載
する０次にＮ＋領領域２）及びＰ領域（３）に電極（８
）（９）を設けてから上領域（６）をダイシング工程に
よって分断してペレット化を行い第１図（ｇ）に示した
メサ型半導体装置（旦）が得られる。第１図（ｅ）（ｆ
）は第１図（ｇ）のメサ型半導体装置を得る別法を示し
た。
Ｎ−基板（１）の地表面全面からアクセプタ不純物Ｂを
１０ａｔｏｎｓ／ｃｃ導入してＰ領域（３）を形成し、
表面ではメサ溝（５）用孔部（４）を設ける位置にＢを
１０２０ａｔｏ＋ｍｓ／ｃｃ導入してＰ−領域（１１）
を形成後追越しインプラ手法によってＢを１０１０１９
ａｔｏ／ｃｃ以上導入してＰ′″領域（６）を形成する
。以後は前述と同様の手段でメサ型半導体装置（烈）を
完成する。
１０ａｔｏｎｓ／ｃｃ導入してＰ領域（３）を形成し、
表面ではメサ溝（５）用孔部（４）を設ける位置にＢを
１０２０ａｔｏ＋ｍｓ／ｃｃ導入してＰ−領域（１１）
を形成後追越しインプラ手法によってＢを１０１０１９
ａｔｏ／ｃｃ以上導入してＰ′″領域（６）を形成する
。以後は前述と同様の手段でメサ型半導体装置（烈）を
完成する。
第２図はＰ＋領域（６）を凸状に形成する例でその中央
部分をダイシングし、後は第１図と全く同様とする。こ
の例はダイシング工程によって形成される破砕層がメサ
溝の最深部（５ｂ）に到達しないので、反転層形成を阻
止するのに有効なＰ＋領域（６）を広く形成するのに有
効である。第３図（ｂ）に示したメサ型半導体装置は第
３図（ａ）に示したように第１図（ｆ）で説明した拡散
方法で得た基板に、そのＰ＋領域頂面を間に残するよう
にメサ溝孔部（４）を２個ずつ設け、その頂面よりダイ
シング工程により分割して得られる。この構造では最高
濃度を示す上領域が残り反転層形成を防止できる。即ち
、上領域（６）の曲部分を最大にすることが可能となる
。
部分をダイシングし、後は第１図と全く同様とする。こ
の例はダイシング工程によって形成される破砕層がメサ
溝の最深部（５ｂ）に到達しないので、反転層形成を阻
止するのに有効なＰ＋領域（６）を広く形成するのに有
効である。第３図（ｂ）に示したメサ型半導体装置は第
３図（ａ）に示したように第１図（ｆ）で説明した拡散
方法で得た基板に、そのＰ＋領域頂面を間に残するよう
にメサ溝孔部（４）を２個ずつ設け、その頂面よりダイ
シング工程により分割して得られる。この構造では最高
濃度を示す上領域が残り反転層形成を防止できる。即ち
、上領域（６）の曲部分を最大にすることが可能となる
。
第３図（ｂ）には第３図（ａ）より得られたメサ型半導
体装置を示した。
体装置を示した。
更に、第２図（ｂ）に示したようにＮ−型半導体基板（
１）の地表面からアクセプタ不純物を拡散法によって導
入すると、ＰＮ接合から半導体基板表面に向うに従って
不純物濃度が増大することになる。
１）の地表面からアクセプタ不純物を拡散法によって導
入すると、ＰＮ接合から半導体基板表面に向うに従って
不純物濃度が増大することになる。
従ってＮ−半導体基板（１）の地表面におけるアクセプ
タ不純物の濃度を１０”ａｔｏｍｓ／ｃｃ位より高濃度
にすると、孔部（４）の深さを調整することによってメ
サ溝（５）底部附近の不純物濃度を１０１″ａｔｏｍｓ
／ＣＣ以上に保持することが可能となる。第４図は、Ｐ
領域（３）のＰ表面濃度１０” ” ａｔｏｍｓ ／
ｃｃを示す基板を使用した素子で、メサ溝孔部の底部付
近のＰ領域（３）濃度が１０１９ａｔｏ＋＊ｓ／ ｃｃ
以上であることが特徴である。以上Ｎ”−Ｎ−Ｐ構造に
ついて説明したが、第５図は高速ｌｌ流素子例であり、
Ｐ＋基板に気相成長法でＰ領域を設け、更にＰを拡散し
てＮ“領域を形成し、メサ溝孔部のＰ領域に１０１０１
９ａｔｏ／ｃｃ以上の上領域を設置したものである。
タ不純物の濃度を１０”ａｔｏｍｓ／ｃｃ位より高濃度
にすると、孔部（４）の深さを調整することによってメ
サ溝（５）底部附近の不純物濃度を１０１″ａｔｏｍｓ
／ＣＣ以上に保持することが可能となる。第４図は、Ｐ
領域（３）のＰ表面濃度１０” ” ａｔｏｍｓ ／
ｃｃを示す基板を使用した素子で、メサ溝孔部の底部付
近のＰ領域（３）濃度が１０１９ａｔｏ＋＊ｓ／ ｃｃ
以上であることが特徴である。以上Ｎ”−Ｎ−Ｐ構造に
ついて説明したが、第５図は高速ｌｌ流素子例であり、
Ｐ＋基板に気相成長法でＰ領域を設け、更にＰを拡散し
てＮ“領域を形成し、メサ溝孔部のＰ領域に１０１０１
９ａｔｏ／ｃｃ以上の上領域を設置したものである。
第１図（ｇ）に示したメサ型半導体装置において上領域
（６）におけるＢ′ａ度１０”ａｔｏｍｓ／ ｃｃを形
成したもの素子Ｉと、Ｐ＋領域（５）を設置しないメサ
型半導体装置素子■（このＰ領域以外は同一構造のもの
）であり、上領域（５）に対応するＰ領域（３）のＢ濃
度が１０”ａｔｏｍｓ／ｃｃを示すものとに高温逆バイ
アス試験を実施した結果を第６図に示した。即ち、縦軸
にリーク電流、横軸に時間を採り実線は素子１、破線は
素子Ｈの測定結果を示した。この結果から明らかなよう
に素子Ｉのリーク電流は長時間にわたり素子■より遥か
に低値を示しており、Ｐ＋領域（６）の有効性は充分理
解できる。
（６）におけるＢ′ａ度１０”ａｔｏｍｓ／ ｃｃを形
成したもの素子Ｉと、Ｐ＋領域（５）を設置しないメサ
型半導体装置素子■（このＰ領域以外は同一構造のもの
）であり、上領域（５）に対応するＰ領域（３）のＢ濃
度が１０”ａｔｏｍｓ／ｃｃを示すものとに高温逆バイ
アス試験を実施した結果を第６図に示した。即ち、縦軸
にリーク電流、横軸に時間を採り実線は素子１、破線は
素子Ｈの測定結果を示した。この結果から明らかなよう
に素子Ｉのリーク電流は長時間にわたり素子■より遥か
に低値を示しており、Ｐ＋領域（６）の有効性は充分理
解できる。
換言すればメサ溝に設ける絶縁物層中に固有電荷密度が
何等かの影響で多少増大しても優良な高温逆バイアス特
性が安定して得られ、量産上の効果は極めて大きい。
何等かの影響で多少増大しても優良な高温逆バイアス特
性が安定して得られ、量産上の効果は極めて大きい。
第１図（ａ）〜（ｇ）は本発明に係る実施例の製造工程
毎断面図、第２図（−Ｑ）〜（ｂ）、第３図（ａ） 〜
（ｂ）、第４図及び第５図も同様に他実施例を示す断面
図、第６図は縦軸にリーク電流、横軸に時間を採り両者
の関係を示す図、第７図は従来のメサ型半導体装置の断
面図である。
毎断面図、第２図（−Ｑ）〜（ｂ）、第３図（ａ） 〜
（ｂ）、第４図及び第５図も同様に他実施例を示す断面
図、第６図は縦軸にリーク電流、横軸に時間を採り両者
の関係を示す図、第７図は従来のメサ型半導体装置の断
面図である。
Claims (1)
- ある導電型を示す平板状の半導体層と、これに隣接配置
し異なる導電型を示す半導体層と、異なる導電型を示す
半導体層を頂面とする積層体側面に露出する両半導体層
によって形成する接合端と、この積層体側面に被着しこ
の接合端を覆う絶縁物層と、この絶縁層に隣接するある
導電型を示す半導体層を挟んでこの絶縁物層に連続する
より高濃度のある導電型領域とを具備することを特徴と
するメサ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18187885A JPS6243167A (ja) | 1985-08-21 | 1985-08-21 | メサ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18187885A JPS6243167A (ja) | 1985-08-21 | 1985-08-21 | メサ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243167A true JPS6243167A (ja) | 1987-02-25 |
Family
ID=16108442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18187885A Pending JPS6243167A (ja) | 1985-08-21 | 1985-08-21 | メサ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243167A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686912B1 (en) | 1999-06-30 | 2004-02-03 | Fujitsu Limited | Driving apparatus and method, plasma display apparatus, and power supply circuit for plasma display panel |
| JP2005175007A (ja) * | 2003-12-08 | 2005-06-30 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2006310672A (ja) * | 2005-05-02 | 2006-11-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2007311655A (ja) * | 2006-05-19 | 2007-11-29 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
-
1985
- 1985-08-21 JP JP18187885A patent/JPS6243167A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686912B1 (en) | 1999-06-30 | 2004-02-03 | Fujitsu Limited | Driving apparatus and method, plasma display apparatus, and power supply circuit for plasma display panel |
| JP2005175007A (ja) * | 2003-12-08 | 2005-06-30 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2006310672A (ja) * | 2005-05-02 | 2006-11-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2007311655A (ja) * | 2006-05-19 | 2007-11-29 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
| KR100962832B1 (ko) | 2006-05-19 | 2010-06-09 | 신덴겐코교 가부시키가이샤 | 반도체 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068704A (en) | Method of manufacturing semiconductor device | |
| US4298881A (en) | Semiconductor device with double moat and double channel stoppers | |
| GB2137811A (en) | High power mosfet with direct connection from connection pads to underlying silicon | |
| FR2572220A1 (fr) | Dispositif semi-conducteur a effet de champ | |
| JP5233158B2 (ja) | 炭化珪素半導体装置 | |
| JP2003282848A5 (ja) | ||
| US4063272A (en) | Semiconductor device and method of manufacture thereof | |
| JPH023266A (ja) | 導電性再結合層を有するバイポーラ半導体デバイス | |
| JPS6243167A (ja) | メサ型半導体装置 | |
| JP3357804B2 (ja) | 半導体装置とその製造方法 | |
| JP3681190B2 (ja) | 高耐圧プレーナ型受光素子 | |
| US3821779A (en) | Semiconductor device with high conductivity and high resistivity collector portions to prevent surface inversion | |
| KR100283808B1 (ko) | 양면으로 차단되는 파워 반도체의 제조 방법 | |
| JPS5831570A (ja) | 半導体装置 | |
| JPS5914180B2 (ja) | 光検出器セル | |
| JPS6328505B2 (ja) | ||
| JPS621262B2 (ja) | ||
| JPH02151050A (ja) | 半導体装置 | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JPS62128180A (ja) | メサ型半導体装置の製造方法 | |
| EP0851487A1 (en) | Antimony-phosphor buried layer for a MOs FET or like semiconductor device, and method of fabrication | |
| RU2059327C1 (ru) | Планарный тиристор | |
| JP2583032B2 (ja) | 受光素子 | |
| JPS6132827B2 (ja) | ||
| JP2652951B2 (ja) | バイポーラ記憶装置 |