JP2010129820A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010129820A
JP2010129820A JP2008303842A JP2008303842A JP2010129820A JP 2010129820 A JP2010129820 A JP 2010129820A JP 2008303842 A JP2008303842 A JP 2008303842A JP 2008303842 A JP2008303842 A JP 2008303842A JP 2010129820 A JP2010129820 A JP 2010129820A
Authority
JP
Japan
Prior art keywords
trench
silicon
insulating layer
wall surface
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008303842A
Other languages
English (en)
Inventor
Kunihito Kato
邦仁 加藤
Kyosuke Miyagi
恭輔 宮城
Tomoharu Ikeda
知治 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008303842A priority Critical patent/JP2010129820A/ja
Publication of JP2010129820A publication Critical patent/JP2010129820A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

【課題】 耐圧が高いトレンチ構造を有する半導体装置を効率よく製造する方法を提供する。
【解決手段】 トレンチ内の下部に絶縁層が形成されており、絶縁層の上部のトレンチの壁面に絶縁膜が形成されており、絶縁層の上部のトレンチ内に電極が形成されている構造を有する半導体装置の製造方法であって、シリコン基板の表面にトレンチを形成するトレンチ形成工程と、トレンチ内の下部に絶縁体を充填して第1絶縁層を形成する第1絶縁層形成工程と、第1絶縁層上にシリコン溶液を塗布するシリコン溶液塗布工程と、塗布したシリコン溶液を固化させるシリコン固化工程と、固化させたシリコンを酸化させて第2絶縁層を形成するとともに、トレンチの壁面を酸化させてその壁面に絶縁膜を形成するシリコン酸化工程と、第2絶縁層の上部のトレンチ内に導体を充填して電極を形成する電極形成工程を有している。
【選択図】図8

Description

本発明は、トレンチ内の下部に絶縁層が形成されており、絶縁層の上部のトレンチ内に電極が形成されており、電極と接する範囲のトレンチの壁面に絶縁膜が形成されている構造を有する半導体装置の製造方法に関する。
トレンチ内の下部に絶縁層が形成されており、絶縁層の上部のトレンチ内に電極が形成されており、電極と接する範囲のトレンチの壁面に絶縁膜が形成されている構造を有する半導体装置が知られている。この種のトレンチ構造は、一般的には以下のようにして形成される。すなわち、最初に、シリコン基板にトレンチを形成する。次に、トレンチ内に絶縁体を充填する。次に、絶縁体をエッチングして、トレンチ内の下部にのみ絶縁体を残存させる。これによって、図12に示すように、トレンチ内の下部に絶縁層100を形成する。次に、熱酸化法等によってシリコン基板の表面を酸化させる。これによって、図13に示すように、シリコン基板の表面に酸化シリコンからなる絶縁膜102を形成する。このとき、トレンチの壁面にも絶縁膜102が形成される。絶縁膜102を形成したら、図14に示すように、トレンチ内(絶縁層100の上部)に導体を充填して電極104を形成する。これによって、トレンチ構造が完成する。
特開2007−317779号
上述した方法によりトレンチ構造を形成すると、図14に示すように、電極104の下端に角部104aが形成される。電極104に角部104aが形成されると、その角部104a近傍に電界が集中し易くなる。
また、図12に示すように、絶縁膜102の形成前においては、絶縁層100の上面がトレンチの壁面に対して略垂直となっている。このため、絶縁膜102を形成する際に、絶縁層100の上面とトレンチの壁面の境界部100a(図14の角部104aに対応する部分)に酸化ガスが到達し難い。また、境界部100aでは、絶縁層100によってトレンチの壁面の酸化による体積膨張が抑制される。したがって、図13に示すように、境界部100a近傍では絶縁膜102が厚く形成されない。このため、図14に示すように電極104の角部104aの近傍(側方)では、絶縁膜102が薄くなる。このように、電界が集中し易い角部104aの近傍で絶縁膜102が最も薄くなるため、このトレンチ構造は耐圧が非常に低いという問題があった。
特許文献1には、電極の角部近傍の絶縁膜(酸化シリコン膜)を局所的に厚く形成することによって、上記の問題を解決する技術が開示されている。しかしながら、特許文献1のトレンチ構造の形成方法では、トレンチの内面にマスキング用のシリコン窒化膜を形成し、形成したシリコン窒化膜を部分的にエッチングして形状を調整する必要がある。また、絶縁膜形成後には、シリコン窒化膜を除去する必要がある。このように、特許文献1の技術では、最終的に不要となるシリコン窒化膜の形成や除去のために多くの工程を追加する必要があり、半導体装置の製造効率が低下するという問題があった。
本発明は、上述した実情に鑑みて創作されたものであり、耐圧が高いトレンチ構造を有する半導体装置を効率よく製造する方法を提供することを目的とする。
本発明の半導体装置の製造方法では、トレンチ内の下部に絶縁層が形成されており、絶縁層の上部のトレンチ内に電極が形成されており、電極と接する範囲のトレンチの壁面に絶縁膜が形成されている構造を有する半導体装置を製造する。この製造方法は、シリコン基板の表面にトレンチを形成するトレンチ形成工程と、トレンチ内の下部に絶縁体を充填して第1絶縁層を形成する第1絶縁層形成工程と、第1絶縁層上にシリコン溶液を塗布するシリコン溶液塗布工程と、塗布したシリコン溶液を固化させるシリコン固化工程と、固化させたシリコンを酸化させて第2絶縁層を形成するとともに、トレンチの壁面を酸化させてその壁面に絶縁膜を形成するシリコン酸化工程と、第2絶縁層の上部のトレンチ内に導体を充填して電極を形成する電極形成工程を有している。
この製造方法では、トレンチ内の下部に第1絶縁層を形成した後に、第1絶縁層上(すなわち、トレンチ内)にシリコン溶液(シリコンを含有する溶液)を塗布する。シリコン溶液は、トレンチの壁面であるシリコンとの親和性が高い。したがって、塗布されたシリコン溶液が第1絶縁層の上面とトレンチの壁面に沿って分布し、シリコン溶液の表面が凹状の曲面形状となる。その後、シリコン溶液を固化させると、固化させたシリコンの表面もシリコン溶液と同様に凹状の曲面形状となる。次に、固化させたシリコンを酸化させて第2絶縁層(酸化シリコン層)に変化させるとともに、トレンチの壁面を酸化させてその壁面に絶縁膜(酸化シリコン膜)を形成する。上述したように、固化させたシリコンの表面が凹状の曲面形状となっているので、第2絶縁層の表面も凹状の曲面形状となる。また、固化させたシリコンがトレンチの壁面に沿って薄く分布しているので、その薄いシリコンを通過して薄いシリコンに覆われている範囲のトレンチの壁面にも多くの酸化ガスが到達する。また、固化させたシリコンは薄いので、トレンチの壁面の酸化時の体積膨張を阻害することもない。したがって、固化させたシリコンに覆われている範囲のトレンチの壁面にも絶縁膜が成長する。第2絶縁層と絶縁膜を形成したら、第2絶縁層の上部のトレンチ内に導体を充填して電極を形成する。第2絶縁層の表面が凹状の曲面形状であるので、電極の下端の形状は凸状の曲面形状となる。すなわち、電極の下端に角部が形成されない。これによって、電極の下端に角部が形成されておらず、かつ、電極の下端の側方に十分な厚さを有する絶縁体(第2絶縁層と絶縁膜)が形成されているトレンチ構造が完成する。したがって、このトレンチ構造は、電極の下端に電界が集中し難く、かつ、電極の下端近傍の絶縁耐圧が高い。この製造方法によれば、耐圧が高い半導体装置を製造することができる。また、この製造方法では、トレンチの内面にマスキングを目的とする膜を形成する必要がなく、高い製造効率で半導体装置を製造することができる。
上述した製造方法では、シリコン溶液を塗布する工程の前に、トレンチの壁面を酸化させてその壁面に犠牲酸化膜を形成し、その後、犠牲酸化膜をエッチングにより除去する工程をさらに有していることが好ましい。
犠牲酸化膜の形成と除去を実施することで、トレンチの壁面に異物等が付着していない清廉なシリコンを露出させることができる。したがって、シリコン溶液を塗布する際にシリコン溶液がトレンチの壁面になじみ易い。シリコン溶液の表面が適切に凹状の曲面形状となる。
本発明の半導体装置の製造方法によれば、耐圧が高いトレンチ構造を有する半導体装置を効率よく製造することができる。
(実施例)
実施例に係る半導体装置の製造方法について説明する。実施例の製造方法では、図1の部分断面図に示すMOSFET10を製造する。
図1に示すように、MOSFET10は、半導体基板12と、半導体基板12の上面及び下面に形成されている電極、絶縁膜等によって形成されている。半導体基板12中には、N型のソース領域14、P型のボディ領域16、N型のドリフト領域18、及び、N型のドレイン領域20が形成されている。半導体基板12には、その上面から、ソース領域14とボディ領域16を貫通してドリフト領域18に達するトレンチ30が形成されている。トレンチ30の下端近傍のドリフト領域18内には、P型のフローティング領域21が形成されている。トレンチ30内の下部には、酸化シリコン層22が形成されている。トレンチ30の上部の壁面には、酸化シリコンからなるゲート絶縁膜24が形成されている。トレンチ30内の上部には、ポリシリコンからなるゲート電極26が形成されている。ゲート電極26の上部は、キャップ絶縁膜32に覆われている。半導体基板12の上面には、ソース電極34が形成されている。半導体基板12の下面には、ドレイン電極36が形成されている。
このMOSFET10では、フローティング領域21によって、MOSFET10のオフ時にボディ領域16とドリフト領域18の界面に電界が集中することが抑制されている。また、ゲート電極26の下端が曲面形状に形成されており、その下端に角部が形成されていない。したがって、MOSFET10のオフ時にゲート電極26の下端近傍に電界が集中することが抑制されている。これによって、MOSFET10の耐圧が向上されている。
MOSFET10の製造方法について説明する。なお、本実施形態の製造方法は、トレンチゲート構造を形成する工程に特徴を有しているので、その他の工程については詳細な説明を省略する。
MOSFET10は、ドリフト領域18と略同じN型不純物濃度を有するシリコンウエハ(以下、シリコンウエハ50という)から製造される。最初に、シリコンウエハ50の上面側に拡散層(ソース領域14、ボディ領域16)を形成する。その後、トレンチ形成工程を実施する。
(トレンチ形成工程)
トレンチ形成工程では、最初に、シリコンウエハ50の上面にマスク層を形成する。マスク層は、トレンチ30に対応する範囲に開口を設けた形状に形成する。その後、上面側からRIE法によってシリコンウエハ50をエッチングする。シリコンウエハ50をエッチングしたら、マスク層をエッチング等により除去する。これによって、図2に示すように、シリコンウエハ50の上面にトレンチ30が形成される。
(フローティング領域形成工程)
トレンチ形成工程が終了したら、シリコンウエハ50の上面側からトレンチ30の底面にP型不純物をイオン注入する。その後、シリコンウエハ50を熱処理することによって、注入したP型不純物を活性化させる。これによって、図3に示すように、トレンチ30の下端近傍にフローティング領域21が形成される
(酸化シリコン層形成工程)
フローティング領域形成工程が終了したら、CVD法によって、シリコンウエハ50の上面上に酸化シリコンを堆積させる。CVD法によれば、トレンチ30の内面上にも酸化シリコンを堆積させることができる。したがって、図4に示すように、シリコンウエハ50の上面上とトレンチ30内に酸化シリコン層42が形成される。CVD法は埋め込み性が高いので、トレンチ30内に隙間無く酸化シリコン層42が充填される。
なお、CVD法を行う前に、熱酸化法等によってシリコンウエハ50の表面に薄い酸化シリコン膜を形成しておいてもよい。薄い酸化シリコン膜形成後に酸化シリコン層42を形成することで、酸化シリコン層42とシリコンウエハ50との界面順位を安定化させることができる。
(酸化シリコン層エッチング工程)
酸化シリコン層形成工程が終了したら、RIE法によって、シリコンウエハ50の上面側から酸化シリコン層42をエッチングする。これによって、図5に示すように、トレンチ30内の下部にのみ酸化シリコン層42を残存させ、その他の酸化シリコン層42(シリコンウエハ50の上面上の酸化シリコン層42とトレンチ30内の上部の酸化シリコン層42)を除去する。残存した酸化シリコン層42の上面は、トレンチ30の壁面に対して略垂直な平面形状となる。なお、酸化シリコン層エッチング工程は、残存させる酸化シリコン層42の上面が、ボディ領域16の下端より下側に位置するように行う。
(犠牲酸化膜形成工程)
酸化シリコン層エッチング工程が終了したら、シリコンウエハ50を熱処理することによって、図6に示すように、シリコンウエハ50の表面に犠牲酸化膜52(酸化シリコン膜)を形成する。
なお、酸化シリコン層42は、酸化シリコン層形成工程におけるCVD法によって、トレンチ30の一方の壁面に堆積する酸化シリコンと、他方の壁面に堆積する酸化シリコンとがトレンチ30の中央部で接触することによって形成されている。したがって、酸化シリコン層42の中心部にはシーム(酸化シリコン同士が物理的に接触しているが、化学的に結合していない部分)が存在している。犠牲酸化膜形成工程では、酸化シリコン層42とシリコンウエハ50(すなわち、シリコン層)との界面にも少量の酸化ガスが拡散するため、その界面でも酸化シリコンが成長する。これによって、酸化シリコン層42の緻密化が図られ、シームを減少させることができる。
(犠牲酸化膜除去工程)
犠牲酸化膜形成工程が終了したら、シリコンウエハ50をバッファードフッ酸に浸漬して、犠牲酸化膜52をウェットエッチングする。これによって、犠牲酸化膜52を除去する。犠牲酸化膜52を除去することによって、トレンチ30の内面に、異物等がほとんど存在しない清廉なシリコン層が露出する。
なお、犠牲酸化膜除去工程では、酸化シリコン層42の表面もエッチングされる。上述したように、犠牲酸化膜形成工程において酸化シリコン層42の緻密化が図られているので、犠牲酸化膜除去工程では酸化シリコン層42の上面が均一にエッチングされる。したがって、エッチング後においても、酸化シリコン層42の上面は略平面形状となる。
(シリコン溶液塗布工程)
犠牲酸化膜除去工程が終了したら、トレンチ30内(すなわち、酸化シリコン層42上)にシリコン溶液を塗布する。
シリコン溶液は、溶媒液にシリコンを溶解させた溶液である。シリコン溶液は、固体シリコンに対する親和性が高い。親和性が高いとは、図7に示すようにシリコン溶液80を固体シリコン90に接触させたときに、固体シリコン90の表面(シリコン溶液80と接触している部分の表面)とシリコン溶液80の表面とがなす角度(図7の角度θ1)が90度未満となることを意味する。
トレンチ30内に塗布されたシリコン溶液は、固体シリコン(すなわち、トレンチ30の壁面)に対する親和性と自身の表面張力によって、図8の参照番号44に示すように、トレンチ30の壁面に近い位置ほどその表面が上側に突出するように分布する。すなわち、トレンチ30の壁面に沿って突出部44aが形成され、表面が凹状の曲面形状となるように分布する。特に、本実施例では、シリコン溶液の塗布前に犠牲酸化膜形成工程と犠牲酸化膜除去工程を実施して、トレンチ30の壁面を洗浄化している。このため、シリコン溶液44とトレンチ30の壁面との親和性がより高くなり、突出部44aの突出量が十分に大きくなる。シリコン溶液44の塗布は、塗布後のシリコン溶液44の突出部44aの上端の位置がボディ領域16の下端より下側に位置するように行う。
(シリコン結晶化工程)
シリコン溶液塗布工程が終了したら、シリコンウエハ50を窒素雰囲気下で約540度に加熱する。その後、エキシマレーザをシリコンウエハ50に照射する。これによって、塗布したシリコン溶液44を結晶化(固体化)させる。上述したように、シリコン溶液44は表面が凹状の曲面形状となるように分布しているので、結晶化されたシリコン層44も上面が凹状の曲面形状となる。
(熱酸化工程)
シリコン結晶化工程が終了したら、シリコンウエハ50を水蒸気雰囲気下で熱処理する。これによって、シリコン層44を酸化させ、図9に示すように酸化シリコン層44に変化させる。酸化シリコン層44は、酸化前のシリコン層44と略同じ形状となる。形成された酸化シリコン層44とその下部の酸化シリコン層42によって、図1の酸化シリコン層22が形成される。また、熱酸化工程では、シリコン層44と同時に、トレンチ30の壁面も酸化される。これによって、トレンチ30の壁面に酸化シリコン膜24(ゲート絶縁膜24)が形成される。特に、シリコン層44のうちのトレンチ30の壁面に沿って形成されている突出部44aは、厚さ(図8の左右方向における幅)が薄い。したがって、熱酸化工程では、多くの酸化ガスが、突出部44aを通過して、突出部44aと接するトレンチ30の壁面まで到達する。したがって、突出部44aと接しているトレンチ30の壁面にも比較的厚く酸化シリコン膜24が成長する。
(電極形成工程)
熱酸化工程が終了したら、シリコンウエハ50を洗浄する。その後、CVD法等によって、シリコンウエハ50の上面にポリシリコンを堆積させる。これによって、図10に示すように、ポリシリコン層26を形成する。この際、トレンチ30内にもポリシリコンが堆積し、トレンチ30内がポリシリコン層26で充填される。ポリシリコン層26を形成したら、シリコンウエハ50の上面側からポリシリコン層26をエッチングする。これによって、図11に示すように、トレンチ30内にポリシリコン層26を残存させ、シリコンウエハ50の上面上のポリシリコン層26を除去する。残存したポリシリコン層26がゲート電極26となる。
以上の工程によって、トレンチゲート構造が完成する。トレンチゲート構造を形成したら、シリコンウエハ50の下面側に拡散層(ドレイン層)を形成する。また、その他の必要な構造(電極、絶縁膜等)を形成する。その後、シリコンウエハ50をダイシングにより分割する。これによって、図1に示すMOSFET10が製造される。
図1に示すように、この製造方法によって製造されたMOSFET10では、ゲート電極26の下端が曲面状に形成される。すなわち、ゲート電極26の下端に角部が形成されない。したがって、ゲート電極26の下端近傍に電界が集中し難い。また、ゲート電極26の下端の側方には酸化シリコン層44(突出部44a)が存在しており、また、突出部44aと隣接する部分には酸化シリコン膜24が形成されている。したがって、ゲート電極26の下端近傍に、絶縁層が薄い箇所が存在しない。したがって、ゲート電極26の下端近傍の絶縁層の絶縁耐圧が高い。このように、ゲート電極26の下端近傍の電界集中が抑制されるとともに、その近傍の絶縁層の絶縁耐圧が確保されていることから、MOSFET10はゲート電極26の下端近傍で絶縁破壊し難い。MOSFET10は耐圧が高い。
また、この製造方法では、トレンチ30の壁面にマスキング用の膜を形成する必要が無い。シリコン溶液塗布工程とシリコン結晶化工程を追加するだけでゲート電極26の下端近傍の耐圧を向上させることが可能であり、高効率でMOSFET10を製造することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
MOSFET10の断面図。 トレンチ形成工程後のシリコンウエハ50の断面図。 フローティング領域形成工程後のシリコンウエハ50の断面図。 酸化シリコン層形成工程後のシリコンウエハ50の断面図。 酸化シリコン層エッチング工程後のシリコンウエハ50の断面図。 犠牲酸化膜形成工程後のシリコンウエハ50の断面図。 シリコン溶液の親和性の説明図。 シリコン溶液塗布工程後のシリコンウエハ50の断面図。 熱酸化工程後のシリコンウエハ50の断面図。 ポリシリコン層26形成後のシリコンウエハ50の断面図。 ポリシリコン層26エッチング後のシリコンウエハ50の断面図。 従来のトレンチ構造の形成方法における絶縁層100形成後のシリコン基板の断面図。 従来のトレンチ構造の形成方法における絶縁膜102形成後のシリコン基板の断面図。 従来のトレンチ構造の形成方法における電極104形成後のシリコン基板の断面図。
符号の説明
10:MOSFET
12:半導体基板
14:ソース領域
16:ボディ領域
18:ドリフト領域
20:ドレイン領域
21:フローティング領域
22:酸化シリコン層
24:ゲート絶縁膜
26:ゲート電極
30:トレンチ
32:キャップ絶縁膜
34:ソース電極
36:ドレイン電極
42:酸化シリコン層
44:酸化シリコン層
44a:突出部
50:シリコンウエハ
52:犠牲酸化膜

Claims (2)

  1. トレンチ内の下部に絶縁層が形成されており、絶縁層の上部のトレンチ内に電極が形成されており、電極と接する範囲のトレンチの壁面に絶縁膜が形成されている構造を有する半導体装置の製造方法であって、
    シリコン基板の表面にトレンチを形成するトレンチ形成工程と、
    トレンチ内の下部に絶縁体を充填して第1絶縁層を形成する第1絶縁層形成工程と、
    第1絶縁層上にシリコン溶液を塗布するシリコン溶液塗布工程と、
    塗布したシリコン溶液を固化させるシリコン固化工程と、
    固化させたシリコンを酸化させて第2絶縁層を形成するとともに、トレンチの壁面を酸化させてその壁面に絶縁膜を形成するシリコン酸化工程と、
    第2絶縁層の上部のトレンチ内に導体を充填して電極を形成する電極形成工程、
    を有している半導体装置の製造方法。
  2. シリコン溶液塗布工程の前に、トレンチの壁面を酸化させてその壁面に犠牲酸化膜を形成し、その後、犠牲酸化膜をエッチングにより除去する工程をさらに有していることを特徴とする請求項1に記載の半導体装置の製造方法。
JP2008303842A 2008-11-28 2008-11-28 半導体装置 Pending JP2010129820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008303842A JP2010129820A (ja) 2008-11-28 2008-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008303842A JP2010129820A (ja) 2008-11-28 2008-11-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2010129820A true JP2010129820A (ja) 2010-06-10

Family

ID=42330005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008303842A Pending JP2010129820A (ja) 2008-11-28 2008-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2010129820A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056913A (ja) * 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9543412B2 (en) 2012-09-12 2017-01-10 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
US9647108B2 (en) 2013-10-02 2017-05-09 Denso Corporation Silicon carbide semiconductor device
JP2017126630A (ja) * 2016-01-13 2017-07-20 富士電機株式会社 炭化珪素半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056913A (ja) * 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9543412B2 (en) 2012-09-12 2017-01-10 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
US9679986B2 (en) 2012-09-12 2017-06-13 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US9647108B2 (en) 2013-10-02 2017-05-09 Denso Corporation Silicon carbide semiconductor device
JP2017126630A (ja) * 2016-01-13 2017-07-20 富士電機株式会社 炭化珪素半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4355336B2 (ja) バイポーラ接合トランジスタおよびその形成方法
US20040104447A1 (en) Integrated circuit structures including epitaxial silicon layers in active regions and methods of forming same
JP2009130357A (ja) トレンチmosfet及びその製造方法
JP2009032820A (ja) 横型mosトランジスタおよびその製造方法
JP2002299620A (ja) 炭化珪素半導体装置の製造方法
JP2003188379A (ja) 半導体装置およびその製造方法
JP2010129820A (ja) 半導体装置
JP5446297B2 (ja) 半導体装置の製造方法
JP2010003988A (ja) SiC膜の加工方法および半導体装置の製造方法
JP4794546B2 (ja) 半導体装置およびその製造方法
KR100466539B1 (ko) 쇼트키 배리어 트랜지스터 제조 방법
JP2010141028A (ja) 半導体装置の製造方法
JP2021082689A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TWI322472B (en) Method for fabricating semiconductor device with gate
JP2006093506A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2007109888A (ja) 半導体装置の製造方法
JP4826036B2 (ja) 半導体装置の製造方法
JP5358653B2 (ja) トレンチゲート型トランジスタの製造方法
JP2005223228A (ja) 半導体装置の製造方法
JP2010177474A (ja) 半導体装置の製造方法
JP4913339B2 (ja) 半導体素子の製造方法
JP2006173184A (ja) 半導体装置の製造方法
JP2001144082A (ja) 半導体装置の製造方法
JP2008085000A (ja) 半導体装置及びその製造方法
KR101096435B1 (ko) 반도체 소자의 제조방법