JP4355336B2 - バイポーラ接合トランジスタおよびその形成方法 - Google Patents

バイポーラ接合トランジスタおよびその形成方法 Download PDF

Info

Publication number
JP4355336B2
JP4355336B2 JP2006322586A JP2006322586A JP4355336B2 JP 4355336 B2 JP4355336 B2 JP 4355336B2 JP 2006322586 A JP2006322586 A JP 2006322586A JP 2006322586 A JP2006322586 A JP 2006322586A JP 4355336 B2 JP4355336 B2 JP 4355336B2
Authority
JP
Japan
Prior art keywords
region
sti
collector
porous
active base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006322586A
Other languages
English (en)
Other versions
JP2007158333A (ja
JP2007158333A5 (ja
Inventor
トーマス・アンソニー・ウォールナー
ステファン・ダブリュー・ベデル
トーマス・エヌ・アダム
ジョエル・ピー・デソーザ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007158333A publication Critical patent/JP2007158333A/ja
Publication of JP2007158333A5 publication Critical patent/JP2007158333A5/ja
Application granted granted Critical
Publication of JP4355336B2 publication Critical patent/JP4355336B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本発明は、バイポーラ接合トランジスタ（ＢＪＴ）に関する。より詳細には、本発明は、９０°以下のアンダーカット角度でＢＪＴの活性ベース領域をアンダーカットする第２のシャロー・トレンチ・アイソレーション（ＳＴＩ）領域を有するＢＪＴ、およびその形成方法に関する。
図１は、従来のバイポーラ接合トランジスタ（ＢＪＴ）を示しており、従来のバイポーラ接合トランジスタは、通常、エミッタ、コレクタ、活性ベース、および外因性ベースを含む。コレクタは、一対のシャロー・トレンチ・アイソレーション（ＳＴＩ）領域間の半導体基板の表面内に形成され、この一対のシャロー・トレンチ・アイソレーションが、基板表面内に配置された他のデバイス構造からＢＪＴのコレクタを電気的に絶縁する。一般にシリコンおよびシリコンゲルマニウムから形成される活性ベースは、コレクタよりも上であるがエミッタよりは下に配置され、コレクタおよびエミッタ双方と機械的および電気的に接触している。エミッタに隣接する外因性ベースは、活性ベースの一部とＳＴＩ領域の一部の上に配置される。エミッタは、通常、Ｔ字形エミッタである。このようなＴ字形エミッタのショルダ部分は、外因性ベース領域上に配置され、その脚部は、外因性ベースを貫いて延在し、活性ベースの上側表面と接触している。エミッタおよび外因性ベースは、絶縁体層（ＩＳ）および側壁スペーサ（ＳＰ）によって、互いに電気的に絶縁される。
このような従来のＢＪＴのベース−コレクタ・キャパシタンスは、図１に示すように、（１）活性ベースと（エミッタ開口部によって画定される）活性領域真性のコレクタとの間のキャパシタンス、（２）活性ベースおよび外因性ベースと活性領域の外側で両ＳＴＩ領域間にあるコレクタとの間のキャパシタンス、および（３）外因性ベースと両ＳＴＩ領域間のコレクタとの間のキャパシタンスの合計である。
ベース−コレクタ・キャパシタンスは、ＢＪＴデバイスの動作速度に関する最も代表的な尺度であるＢＪＴデバイスのカットオフ周波数（ｆＴ）および最大発振周波数（ｆｍａｘ）に重大な影響を有する。したがって、ベース−コレクタ・キャパシタンスの最小化によって、ＢＪＴデバイスの動作速度を効果的に改善することができる。
活性／外因性ベースと活性領域の外側のコレクタとの間のキャパシタンスであり、一般に寄生キャパシタンスと呼ばれるベース−コレクタ・キャパシタンスの外因性成分は、総ベース−コントローラ・キャパシタンス（base-to-controller capacitance）の半分よりも多くを含む。したがって、寄生キャパシタンスの減少は、ｆＴおよびｆｍａｘの大幅な改善につながり、ＢＪＴデバイスの動作速度を効果的に向上させる。
ＢＪＴデバイスの寄生キャパシタンスは、活性／外因性ベースと活性領域の外側のコレクタとの重なり合いによって生じるため、寄生キャパシタンスを減少させるために考えられる一手法は、そのようなベース−コレクタの重なり合いを減少させることである。しかし、ベース−コレクタの重なり合いの最小化は、（１）活性／外因性ベースを製作するために一般的に使用されるリソグラフィ・プロセスが、オーバレイおよび位置合わせの許容範囲によって制限され、（２）外因性重なり領域を減少させることによって、ＢＪＴの性能に影響を及ぼす別の鍵となる要因であるベース抵抗がそれに付随して増大するという２つの理由により困難である。
したがって、ベース抵抗を付随して減少させることなしに、寄生キャパシタンスが減少したことを特徴とする改良型のＢＪＴ構造が必要である。また、コストを削減して高い精度でそのような改良型のＢＪＴ構造を製作する方法も必要である。
一態様において、本発明は、
半導体基板表面内に配置され、第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）領域に隣接するコレクタ領域と、
コレクタ領域上に配置され、上側表面および下側表面を有する活性ベース領域と、
活性ベース領域上およびＳＴＩ領域上に配置された外因性ベース領域と、
少なくとも一部分が、外因性ベース領域を貫いて延在し、活性ベース領域の上側表面に接触するエミッタ領域と、
第１のＳＴＩ領域からコレクタ領域内へと延在し、約９０°以下のアンダーカット角度で活性ベース領域の一部をアンダーカットする第２のＳＴＩ領域とを含む、バイポーラ接合トランジスタ（ＢＪＴ）に関する。
本明細書で使用する「アンダーカット角度」という語句は、第２のＳＴＩ領域の２つの交差表面によって画定される角度を指すものである。具体的には、交差表面の第１の表面は、活性ベース領域の下側表面と直接接触し、交差表面の第２の表面は、コレクタ領域と直接接触している。アンダーカット角度は、活性ベース領域の下側表面と、第２のＳＴＩ領域と直接接触しているコレクタ領域の側壁表面とによっても画定される点に留意されたい。
本発明の特定の一実施形態では、アンダーカット角度は約９０°である。第２のＳＴＩ領域は、必須ではないが、実質的に長方形の断面を有することが好ましい。
本発明の代替実施形態では、アンダーカット角度は９０°未満であり、好ましくは約５４．７°以下である。第２のＳＴＩ領域は、必須ではないが、実質的に三角形の断面を有することが好ましい。
本明細書で使用する「実質的に長方形」または「実質的に三角形」という用語は、全体的に長方形または三角形に類似する形状を指すものであるが、このような形状は、完全な長方形または三角形の定義から逸脱する領域または部分も含むことができる。
本発明の別の態様は、９０°未満のアンダーカット角度の実質的に三角形の断面を有する第２のＳＴＩ領域を含む前述のＢＪＴの形成方法に関する。この方法は、少なくとも
第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）領域に隣接するコレクタ領域を含む半導体基板表面を形成するステップと、
コレクタ領域の上側表面を選択的に多孔質化（porousify）して、多孔質表面部に隣接する無孔表面部を形成するステップと、
コレクタ領域の無孔表面部および多孔質表面部双方の上に活性ベース領域を形成するステップと、
活性ベース領域およびコレクタ領域の縁部を選択的にエッチングして、第１のＳＴＩ領域とコレクタ領域との間に切り欠き領域（notched region）を形成するステップであって、コレクタ領域の多孔質表面部の側壁が露出される、ステップと、
切り欠き領域からコレクタ領域を異方性エッチングして、多孔質表面部とその下のコレクタ領域の一部とを除去し、それにより、実質的に三角形の断面を有し、約９０°未満のアンダーカット角度で活性ベース領域の一部をアンダーカットする空洞を形成するステップと、
空洞を少なくとも部分的に絶縁材料で充填して、第１のＳＴＩ領域からコレクタ領域内へと延在する第２のＳＴＩ領域を形成するステップであって、第２のＳＴＩ領域が、実質的に三角形の断面を有し、約９０°未満のアンダーカット角度で活性ベース領域の一部をアンダーカットする、ステップとを含む。
コレクタ領域の上側表面は、必須ではないが、
コレクタ領域の上側表面を選択的にドーピングして、ドーピングされていない表面領域に隣接するドーピングされた表面領域を形成するステップと、
ドーピングされた表面領域を化学的または電気化学的にエッチングして、多孔質表面部を形成するステップであって、ドーピングされていない表面領域が、多孔質表面部に隣接する無孔表面部を形成する、ステップとによって選択的に多孔質化されることが好ましい。
コレクタ領域がシリコンを含む場合、異方性エッチングは、シリコンの（１１１）方位よりもシリコンの（１００）および（１１０）方位に沿って選択的にシリコンをエッチングする水酸化物ベースの湿式エッチング・プロセスを使用して実行されることが好ましい。
本発明のさらに別の態様は、約９０°のアンダーカット角度の実質的に長方形の断面を有する第２のＳＴＩ領域を含む前述のＢＪＴの形成方法に関する。この方法は、少なくとも
第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）領域に隣接するコレクタ領域を含む半導体基板表面を形成するステップと、
コレクタ領域の上側表面を選択的に多孔質化して、多孔質表面部に隣接する無孔表面部を形成するステップと、
コレクタ領域の無孔表面部および多孔質表面部双方の上に活性ベース領域を形成するステップと、
活性ベース領域およびコレクタ領域の縁部を選択的にエッチングして、第１のＳＴＩ領域とコレクタ領域との間に切り欠き領域を形成するステップであって、コレクタ領域の多孔質表面部の側壁が露出される、ステップと、
酸化または窒化あるいはそれら両方によってコレクタ領域の多孔質表面部を処理して、実質的に長方形の断面を有し、約９０°のアンダーカット角度で活性ベース領域の一部をアンダーカットする第２のＳＴＩ領域を形成するステップと、
切り欠き領域を少なくとも部分的に絶縁材料で充填し、それにより、第１のＳＴＩ領域と第２のＳＴＩ領域とを接続するステップとを含む。
好ましくは、コレクタ領域の多孔質表面部は酸化によって処理され、その結果、形成される第２のＳＴＩ領域は酸化物または部分的な酸化物を含む。あるいは、コレクタ領域の多孔質表面部は窒化によって処理され、その結果、形成される第２のＳＴＩ領域は窒化物を含む。さらに、コレクタ領域の多孔質表面部が、酸化および窒化によって処理されて、酸窒化物を含む第２のＳＴＩ領域を形成することもできる。
本発明のその他の態様、特徴、および効果は、以下の開示および添付の特許請求の範囲からより完全に明らかとなるであろう。
以下の説明では、本発明の完全な理解を提供するために、特定の構造、構成要素、材料、寸法、処理ステップ、および技法などの多数の具体的詳細が記載されている。しかし、これらの具体的詳細なしでも本発明を実施できることが当業者には理解されよう。その他の場合には、本発明を不明瞭にすることを回避するために、周知の構造または処理ステップについては詳述していない。
層、領域、または基板としてのある要素が、別の要素「上（ｏｎ）」にある、またはそれを「覆って（ｏｖｅｒ）」いると述べられている場合には、それが直接別の要素の上にある、またはそれを直接覆っていてもよく、あるいは介在要素があってもよいことが理解されるであろう。それに対して、ある要素が別の要素の「直接上にある」、またはそれを「直接覆っている」と述べられている場合には、介在要素はない。また、ある要素が別の要素に「接続される（ｃｏｎｎｅｃｔｅｄ）」、またはそれに「結合される（ｃｏｕｐｌｅｄ）」と述べられている場合には、それが別の要素に直接接続される、またはそれに直接結合されてもよく、あるいは介在要素があってもよいことも理解されるであろう。それに対して、ある要素が別の要素に「直接接続される」、またはそれに「直接結合される」と述べられている場合には、介在要素はない。
本発明は、活性／外因性ベースと、ＢＪＴデバイスの活性領域の向こう側にあるコレクタとの間の寄生キャパシタンスを最小化するためのＳＴＩ拡張領域を含む改良型のＢＪＴ構造を提供する。このようなＳＴＩ拡張領域は、従来のＳＴＩ領域とコレクタ領域との間に延在し、９０°以下のアンダーカット角度で活性ベース領域の一部をアンダーカットする。以下で第１のＳＴＩ領域と呼ぶ従来のＳＴＩ領域と区別して、ＳＴＩ拡張領域のことを、以下では第２のＳＴＩ領域と呼ぶ。
次に、添付の図２および図３を参照することにより、前述の本発明の第２のＳＴＩ領域を有する例示のＢＪＴをさらに詳細に説明する。一定の倍率では描画されていないこれらの図面では、同様の要素または対応する要素あるいはそれら両方は、同様の参照符号で記述されていることに留意されたい。
図２は、本発明の一実施形態によって構成される例示のＢＪＴ１０の部分断面図を示している。具体的には、ＢＪＴ１０は半導体基板１１上に製作される。ＢＪＴ１０のコレクタ領域１２は、半導体基板１１の上側表面内にあり、第１のＳＴＩ領域１４に隣接している。ＢＪＴ１０の活性ベース領域２０は、コレクタ領域１２上に形成され、ＢＪＴ１０の外因性ベース領域２４は、活性ベース領域２０の外側部分上に形成される。Ｔ字形エミッタの脚部３０（図２では一部しか見えない）は、外因性ベース領域２４を貫いて延在し、活性ベース領域２０の上側表面と直接接触している。絶縁体層２６および側壁スペーサ２８、２９は、Ｔ字形エミッタ３０から外因性ベース領域２４を電気的に絶縁するように機能する。
さらに図２は、第１のＳＴＩ領域１４とコレクタ領域１２との間に延在する第２のＳＴＩ領域１５も示している。第２のＳＴＩ領域１５は、９０°未満のアンダーカット角度（ａ）で活性ベース領域の外側部分をアンダーカットしており、活性ベース領域２０の下側表面と直接接触する第１の表面１５Ａと、コレクタ領域１２と直接接触している第２の表面１５Ｂとによって画定されている。
図２に示すような第２のＳＴＩ領域の前述の構成は、ＢＪＴデバイス１０の抵抗を大幅に増大させることなく、活性／外因性ベース２０、２４と、（エミッタ開口部によって画定される）活性領域外側のコレクタ領域１２との間の寄生キャパシタンスを効果的に減少させるように機能する。
図３は、本発明の別の実施形態によって構成される別の例示のＢＪＴ１０’の部分断面図を示している。具体的には、ＢＪＴ１０’は、ＢＪＴ１０’の第２のＳＴＩ領域１５’が約９０°のアンダーカット角度（ａ’）で活性ベース領域の外側部分をアンダーカットしている以外は、図２のＢＪＴ１０と実質的に同じ構成要素を含み、第２のＳＴＩ領域１５’は、活性ベース領域２０の下側表面と直接接触する第１の表面１５Ａ’と、コレクタ領域１２と直接接触している第２の表面１５Ｂ’とによって画定されている。したがって、第２のＳＴＩ領域１５’は、実質的に長方形の断面形状を有する。
図３で示すような第２のＳＴＩ領域の前述の構成も、ＢＪＴデバイス１０’のベース抵抗を大幅に増大させることなく、活性／外因性ベース２０、２４と、活性領域外側のコレクタ領域１２との間の寄生キャパシタンスを減少させることができる。
前述のような本発明のＢＪＴデバイスを製作するために、所望のアンダーカット角度で第２のＳＴＩ領域を正確に画定することができる方法を提供することが重要である。
第２のＳＴＩ領域を形成するために考えられる一方法は、所望のアンダーカット角度で活性ベース領域をアンダーカットする空洞を形成するために、水酸化物ベースの湿式エッチング・プロセスを使用することにより、（一般に単結晶シリコンまたはシリコンゲルマニウムで形成される）活性ベース領域全体に亘る（一般に単結晶シリコンで形成される）コレクタ領域を選択的にエッチングし、その後でその空洞を絶縁材料で充填し、それによって第２のＳＴＩ領域を形成するといったものである。水酸化物ベースの湿式エッチング・プロセスは、エッチング剤として、シリコンゲルマニウム上のシリコンに高いエッチング選択性を有し、したがって、活性ベース領域に損傷を与えることなくコレクタ領域を選択的にエッチングするために使用することができる水酸化アンモニウム（ＮＨ４ＯＨ）を使用する。
しかし、水酸化物ベースの湿式エッチング・プロセスは異方性のプロセスであり、そのエッチング速度はシリコンの特定の結晶方位によって大きく影響される。例えば、シリコンの（１００）および（１１０）方位に沿ったエッチング速度は、シリコンの（１１１）方位に沿ったエッチング速度よりもはるかに高い。水酸化物ベースの湿式エッチング・プロセスが、一般に水平および垂直に整列された（１００）および（１１０）表面と斜めに整列された（１１１）表面とを有する単結晶シリコンを含むコレクタ領域をエッチングするために使用される場合には、エッチングは、水平および垂直方向には非常に急速に進行するが、斜め方向には比較的ゆっくりと進行する。その結果、一般にダイヤモンド形の断面を有する空洞がコレクタ領域に形成され、それは９０°よりもはるかに大きい鈍いアンダーカット角度で活性ベース領域をアンダーカットする。
図４は、前述のように水酸化物ベースの異方性エッチング・プロセスによって形成されたダイヤモンド形空洞４５の断面写真を示している。空洞４５は、第１のＳＴＩ領域４４に隣接するＳｉコレクタ領域４２内に配置され、これから形成されるＢＪＴデバイスのＳｉＧｅ活性ベース領域５０をアンダーカットしている。
このようなダイヤモンド形空洞内に形成される第２のＳＴＩ領域は、コレクタ−ベース・キャパシタンスはわずかに減少させるだけであるが、ベース抵抗を大幅に増大させ、形成されるＢＪＴのデバイス性能に対して有害な影響を有する。さらに、ダイヤモンド形空洞の幅および深さは、シリコンの（１００）および（１１０）方位に沿ったエッチング速度によって決まる。したがって、それらは互いに密接に相関し、望むように個別に調整することができない。ＳｉＧｅまたはシリコンの活性ベース領域５０の下をさらにアンダーカットするためには、エッチングは水平および垂直方向共にさらに進行せねばならず、これは第２のＳＴＩ領域の最適なスケーリングに課題をもたらす。
本発明は、所望のアンダーカット角度で第２のＳＴＩ領域を正確に画定するために、多孔性シリコン構造を使用することによって前述の課題を解決する。具体的には、個別に画定された幅および深さを有する多孔性シリコン構造が、これから形成されるＢＪＴデバイスの活性領域の外側で、そのＢＪＴデバイスのコレクタ領域内に形成される。次いで、活性ベース領域がコレクタ領域上に形成され、活性ベース領域の一部が多孔性シリコン構造を覆う。その後、多孔性シリコン構造は、エッチング除去されるか、酸化／窒化によって転化されて所望の第２のＳＴＩ領域を形成する。多孔性シリコン構造の形状は、その形状に応じて正確に、前述のようにして形成される第２のＳＴＩ領域の形状およびアンダーカット角度を決める。
図５〜図１３は、図２に示した第２のＳＴＩ領域のような、本発明の一実施形態による例示の第２のＳＴＩ領域を形成するための処理ステップを示している。
まず図５を参照すると、図５は、半導体基板１０１を示しており、半導体基板１０１は、その上側表面内に第１のＳＴＩ領域１０４に隣接したコレクタ領域１０２を含む。半導体基板１０１は、Ｓｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ合金、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、およびその他のＩＩＩ−Ｖ族またはＩＩ−ＶＩ族化合物半導体を含むがこれらには限定されない、任意の半導体材料を含むことができる。また、半導体基板１０１は、有機半導体構造、Ｓｉ／ＳｉＧｅ、シリコン・オン・インシュレータ（silicon-on-insulator）構造、またはＳｉＧｅオン・インシュレータ（SiGe-on-insulator）構造などの層状半導体構造（layeredsemiconductor structure）を含んでもよい。本発明の好ましい一実施形態では、半導体基板１０１は、Ｓｉ含有半導体材料、すなわちシリコンを含む半導体材料を含む。より好ましくは、コレクタ領域１０２が配置された半導体１０１の上側表面は、単結晶シリコンを含む。半導体基板１０１はドーピングされていても、ドーピングされていなくてもよく、またはその中にドーピングした領域とドーピングしていない領域（図示せず）を含んでいてもよい。
半導体基板１０１内に形成される他のデバイス構造からコレクタ領域１０２を絶縁するために、第１のＳＴＩ領域１０４が半導体基板１０１の上側表面内に形成される。第１のＳＴＩ領域１０４は、酸化物、窒化物、および酸窒化物を含むがこれらには限定されない、任意の適切な（複数の）絶縁材料を含むことができ、当業者には周知の従来のトレンチ・アイソレーション・プロセスを利用して、容易に形成することができる。第１のＳＴＩ領域１０４を形成する際には、例えば、トレンチのリソグラフィ、エッチング、およびトレンチ誘電体での充填を使用することができる。必要に応じて、トレンチの充填の前にライナをトレンチ内に形成してもよく、トレンチの充填の後に緻密化（densification）ステップを実行してもよく、またさらには、トレンチの充填の後に平坦化工程が続いてもよい。
次に、パターン化された誘電体ハード・マスク層１０６が、半導体基板１０１の上側表面上に形成される。誘電体ハード・マスク１０６は、リソグラフィおよびエッチングによってパターン化されることが好ましい。例えば、まずフォトレジスト（図示せず）が、誘電体ハード・マスク層１０６の上側表面に付着され、それに続いてフォトレジストが所望の放射線パターンに露光され、露光されたフォトレジストが従来のレジスト現像機を利用して現像される。次いで、フォトレジストのパターンが、１つまたは複数の湿式または乾式エッチング・ステップを利用して誘電体マスク層１０６に転写される。次いで、エッチングが完了した後にパターン化されたフォトレジストが除去される。パターン化された誘電体ハード・マスク層１０６は、図６に示すように、誘電体ハード・マスク層１０６によって覆われている保護された表面領域１０９を取り囲む露出表面領域１０８を特に画定する。
次いで、コレクタ領域１０２内の露出した表面領域１０８を選択的に多孔質化して、多孔質表面領域１０８を形成する。本発明では、任意の適切な多孔質化技法を、露出した表面領域１０８の多孔質化に使用することができる。必須ではないが好ましくは、まず露出した表面領域１０８をｐ型ドーパント種によってドーピングしてドーピングされた表面領域１０８を形成し、次いで、それをＨＦ陽極酸化溶液（HF anodizing solution）によって化学的にまたは電気化学的にエッチングして多孔質表面領域１０８を形成する。あるいは、露出した表面領域１０８にレーザー光線を照射し、それと共にＨＦ陽極酸化溶液によって電気化学的にエッチングして多孔質表面領域１０８を形成する。
ＨＦベースの陽極酸化は、多孔質Ｓｉ、および、例えばＧｅおよびＧａＡｓなどのその他の多孔質半導体を形成する、広く知られ、一般に認められた技法である。具体的には、ＨＦベースの陽極酸化は、半導体基板１０１が浸漬され正バイアスがかけられるＨＦ含有陽極酸化槽内で実行される。この槽は、負バイアスがかけられる電極も含む。本発明では、半導体基板１０１の表面領域全体にわたって均一な密度で電流が流れるように設計されている限りは、多孔質表面部１０８を形成する際に、知られているその他の任意の陽極酸化装置を使用してもよい。
好ましくは、多孔質表面領域１０８の平均多孔性は４０％よりも大きく、より好ましくは約５０％〜約８０％である。正確な多孔性は、ドーパント濃度、陽極酸化溶液のＨＦ濃度、レーザー照射強度、電流密度等を変化させることによって、特定の用途要件に応じて容易に調整することができる。
多孔質化ステップの後で、パターン化された誘電体ハード・マスク層１０６を除去して保護された表面領域１０９を露出させる。保護された表面領域１０９は、図７に示すように、無孔で、多孔質表面領域１０８に囲まれている。必要に応じて、水素流の下において６００〜１１００℃の温度で多孔質表面領域１０８をアニールしてもよい。これにより、活性ベース層のより良好な成長を可能にする結晶シリコン「皮膜」が、多孔質シリコンの表面上に形成される。
次いで、図８に示すように、活性ベース層１１０が、無孔表面領域１０９および多孔質表面領域１０８双方を含むコレクタ領域１０２上に形成される。活性ベース層１１０は、任意の適切な（複数の）半導体材料を含んでもよいが、単結晶シリコンゲルマニウムを含むことが好ましい。より好ましくは、活性ベース層１１０は、最高Ｇｅ含有量が３０原子パーセント以下の傾斜したＧｅ含有量プロファイル（すなわち、ＳｉＧｅ活性ベース層１１０におけるＧｅ含有量の変化）を含む。活性ベース層１１０内のこのような傾斜したＧｅ含有量プロファイルは、バンド・ギャップがそれを越える電子流の方向に沿って減少することにより、ドリフト電界を生じさせる。活性ベース層１１０は、任意の適切な化学気相成長（ＣＶＤ）法によって形成することができ、好ましくは、低温エピタキシャル（ＬＴＥ）ＣＶＤプロセスが、活性ベース層１１０を形成するために使用される。ＬＴＥ ＣＶＤプロセスは、当技術では周知であり、ＢＪＴデバイスの活性ベースを形成するために広く用いられているので、ＬＴＥ ＣＶＤに関連する処理の詳細は、本発明を不明瞭にすることを回避するために、本明細書では述べないものとする。
図９は、それに続く、活性ベース層１１０上における第２のマスク層１１２の形成を示している。第２のマスク層１１２は、これから形成されるＢＪＴデバイスの活性領域をマスキング保護するように機能し、任意の適切なマスキング材料を含むことができる。好ましくは、第２のマスク層１１２は窒化シリコンを含む。
図１０は、第２のマスク層１１２を使用する、活性ベース層１１０およびコレクタ領域１０２の選択エッチングを示している。活性ベース層１１０の縁部およびデバイスの活性領域の向こうのコレクタ領域１０２は、選択的に除去されて切り欠き領域（notched region）１１３を形成し、切り欠き領域１１３は、第１のＳＴＩ領域１０４とコレクタ領域１０２との間に配置される。これにより、切り欠き領域１１３に隣接した多孔質表面部１０８の側壁が露出する。本発明では、選択エッチングは、任意の適切な乾式または湿式エッチング・プロセスによって実行することができ、好ましくは反応性イオン・エッチング（ＲＩＥ）プロセスが、切り欠き領域１１３をエッチングするために使用される。
その後、水酸化物ベースの湿式エッチング・プロセスが、切り欠き領域１１３で実行される。まず、多孔質表面部１０８が、前述の水酸化物ベースの湿式エッチング・プロセスによって除去され、その後、多孔質表面部１０８下のコレクタ領域１０２の一部が除去される。前述のように、水酸化物ベースの湿式エッチング・プロセスの異方性のために、実質的に三角形の断面を有する空洞１１３’が形成され、空洞１１３’は、図１１に示すように、９０°未満のアンダーカット角度ａで活性ベース層１１０の一部をアンダーカットする。
この特定の実施形態では、空洞１１３’の幅は多孔質表面部１０８の幅と相関し、空洞１１３’の深さは切り欠き領域１１３の深さおよび多孔質表面部１０８の厚さと相関していることに留意されたい。したがって、空洞１１３’の幅および深さは、任意の所望の大きさのアンダーカット角度ａを提供するように個別に調整することができる。好ましくは、このアンダーカット角度は約６０°以下である。
次いで、空洞１１３’は、絶縁材料によって少なくとも部分的に充填され、好ましくは完全に充填されて第２のＳＴＩ領域１１５を形成し、第２のＳＴＩ領域１１５は、第１のＳＴＩ領域１０４とコレクタ領域１０２との間に延在し、図１２に示すように、９０°未満のアンダーカット角度ａで活性ベース層１１０をアンダーカットする。第２のＳＴＩ領域１１５を形成するために使用される絶縁材料は、これらには限定されないが、酸化物、窒化物、酸窒化物を含む任意の適切な絶縁材料であってもよく、第１のＳＴＩ領域１０４に含まれる絶縁材料と同じ材料であっても、それとは異なる材料であってもよい。
その後、第２のマスク層１１２は、活性ベース層１１０から除去され、図１３に示すように、任意の化学的機械的研磨ステップを実行して、第１のＳＴＩ領域１０４、第２のＳＴＩ領域１１５、および活性ベース層１１０のそれぞれの上側表面を平坦化することができる。
次いで、従来のＢＪＴ処理ステップを使用することによって、図１３に示した構造上にＢＪＴデバイスの追加の構成要素を製作することができる。従来のＢＪＴ処理ステップについては、当技術において周知であり、したがって詳述しない。
図１４〜図１７は、図３に示した第２のＳＴＩ領域のような、本発明の代替実施形態による別の例示の第２のＳＴＩ領域を形成するための処理ステップを示している。
具体的には、図５〜図１０に示したものと同じ処理ステップを使用することにより、まず図１４に示す切り欠き領域１１３を形成して、多孔質表面部１０８の側壁を露出させる。次いで、多孔質表面部１０８は、酸化または窒化あるいはそれら両方によって処理される。このようにして、多孔質表面部１０８に含まれる半導体材料は、（酸化物、部分的な酸化物、窒化物、または酸窒化物などの）絶縁材料へと転化され、それにより、図１５に示すように、実質的に真直ぐなアンダーカット角度で活性ベース層１１０をアンダーカットする第２のＳＴＩ領域１１５’を形成する。
このようにして形成された第２のＳＴＩ領域１１５’は、多孔質表面部１０８に類似の長方形断面形状を有することに留意されたい。多孔質表面部１０８は、個別に画定可能な幅および深さを有するので、それに応じて第２のＳＴＩ領域１１５’の幅および深さを個別に調整して、所望のデバイス性能を達成することができる。
酸化または窒化あるいはそれら両方の後で、切り欠き領域１１３が少なく部分的に絶縁材料で充填され、それにより、図１６に示すように、第１のＳＴＩ領域１０４と第２のＳＴＩ領域１１５’が接続される。その後、第２のマスク層１１２は、活性ベース層１１０から除去され、図１７に示すように、任意の化学的機械的研磨ステップを実行して、第１のＳＴＩ領域１０４、第２のＳＴＩ領域１１５’、および活性ベース層１１０のそれぞれの上側表面を平坦化することができる。
次いで、従来のＢＪＴ処理ステップを使用することによって、図１７に示した構造上にＢＪＴデバイスの追加の構成要素を製作することができる。従来のＢＪＴ処理ステップについては、当技術において周知であり、したがって詳述しない。
図２〜図１７は、本発明の特定実施形態による、ＢＪＴデバイス用の例示の第２のＳＴＩ構造およびそれを製造するための例示の処理ステップを説明のために示しているが、特定の用途要件への適応のために、当業者が、本明細書で示される構造および処理ステップを前述の説明に従って容易に変更できることは明らかである。したがって、本発明は、先に示された特定の実施形態に限定されず、むしろその他の任意の修正、変更、用途、および実施形態への有用性にまでおよび、そのため、そのような他の修正、変更、用途、および実施形態はすべて、本発明の趣旨および範囲内にあるものと見なされることを認識されたい。
従来のＢＪＴデバイスを示す図である。 本発明の一実施形態による９０°未満のアンダーカット角度を有する第２のＳＴＩ領域を含むＢＪＴデバイスの部分図である。 本発明の一実施形態による約９０°のアンダーカット角度を有する第２のＳＴＩ領域を含むＢＪＴデバイスの部分図である。 水酸化物ベースの異方性エッチング・プロセスによって形成されるダイヤモンド形空洞の断面写真である。 本発明の一実施形態による、９０°未満のアンダーカット角度の実質的に三角形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、９０°未満のアンダーカット角度の実質的に三角形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、９０°未満のアンダーカット角度の実質的に三角形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、９０°未満のアンダーカット角度の実質的に三角形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、９０°未満のアンダーカット角度の実質的に三角形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、９０°未満のアンダーカット角度の実質的に三角形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、９０°未満のアンダーカット角度の実質的に三角形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、９０°未満のアンダーカット角度の実質的に三角形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、９０°未満のアンダーカット角度の実質的に三角形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、約９０°のアンダーカット角度の実質的に長方形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、約９０°のアンダーカット角度の実質的に長方形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、約９０°のアンダーカット角度の実質的に長方形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。 本発明の一実施形態による、約９０°のアンダーカット角度の実質的に長方形の断面を有する第２のＳＴＩ領域を形成するための処理ステップを示す図である。
符号の説明
１０ ＢＪＴ
１０’ ＢＪＴ
１１ 半導体基板
１２ コレクタ領域
１４ 第１のＳＴＩ領域
１５ 第２のＳＴＩ領域
１５’ 第２のＳＴＩ領域
１５Ａ 第１の表面
１５Ａ’ 第１の表面
１５Ｂ 第２の表面
１５Ｂ’ 第２の表面
２０ 活性ベース領域
２４ 外因性ベース領域
２６ 絶縁体層
２８ 側壁スペーサ
２９ 側壁スペーサ
３０ Ｔ字形エミッタ
３０ 脚部
４２ Ｓｉコレクタ領域
４４ 第１のＳＴＩ領域
４５ 空洞
５０ 活性ベース領域
１０１ 半導体基板
１０２ コレクタ領域
１０４ ＳＴＩ領域
１０６ 誘電体ハード・マスク層
１０８ 多孔質表面領域
１０９ 表面領域
１１０ 活性ベース層
１１２ 第２のマスク層
１１３ 切り欠き領域
１１３’ 空洞
１１５ 第２のＳＴＩ領域
１１５’ 第２のＳＴＩ領域

Claims (15)

  1. 半導体基板表面内に配置され、第１のＳＴＩ（シャロー・トレンチ・アイソレーション）領域に隣接するコレクタ領域と、前記コレクタ領域上に配置され、上側表面および下側表面を有し、単結晶材料を含む活性ベース領域と、前記第１のＳＴＩ領域と前記コレクタ領域との間に延在する第２のＳＴＩ領域であって、前記第２のＳＴＩ領域が、９０°のアンダーカット角度で前記活性ベース領域の一部をアンダーカットする、第２のＳＴＩ領域と、前記活性ベース領域上に配置された外因性ベース領域と、少なくとも一部分が、前記外因性ベース領域を貫いて延在し、前記活性ベース領域の前記上側表面に接触するエミッタ領域と、を含み前記アンダーカット角度が前記第２のＳＴＩ領域の第１の表面と第２の表面の間に形成され、前記第１の表面は前記活性ベース領域の前記下側表面に隣接し、前記第２の表面は前記コレクタ領域に隣接し、前記第１のＳＴＩ領域は前記第２のＳＴＩ領域の外側面に隣接し、前記第２のＳＴＩ領域は、前記第１のＳＴＩ領域と前記コレクタ領域との間に設けた切り欠き領域を介して前記コレクタ領域の多孔質表面部を絶縁体に転化し、さらに前記切り欠き領域を絶縁材料で充填することで形成される、バイポーラ接合トランジスタ。
  2. 前記多孔質表面部は、酸化または窒化もしくはこれら両方によって前記絶縁体に転化される、請求項１に記載のバイポーラ接合トランジスタ。
  3. 前記活性ベース領域がＳｉＧｅ含有層を含む、請求項１に記載のバイポーラ接合トランジスタ。
  4. 前記エミッタが、前記外因性ベース領域上に配置されるショルダ部と、前記外因性ベース領域を貫いて延在し、前記活性ベース領域の前記上側表面に接触する脚部とを含むＴ字形エミッタである、請求項１に記載のバイポーラ接合トランジスタ。
  5. 前記第１および第２のＳＴＩ領域が同じ絶縁材料または異なる絶縁材料を含む、請求項１に記載のバイポーラ接合トランジスタ。
  6. 前記第２のＳＴＩ領域が、酸化シリコン、部分的な酸化シリコン、窒化シリコン、および酸窒化シリコンからなる群から選択される絶縁材料を含む、請求項１に記載のバイポーラ接合トランジスタ。
  7. 第１のＳＴＩ（シャロー・トレンチ・アイソレーション）領域に隣接するコレクタ領域を含む半導体基板表面を形成するステップと、前記コレクタ領域の上側表面を選択的に多孔質化して、多孔質表面部に隣接する無孔（非多孔質）表面部を形成するステップと、前記コレクタ領域の前記無孔表面部および多孔質表面部双方の上に活性ベース領域を形成するステップであって、前記活性ベース領域は単結晶材料を含む、ステップと、前記活性ベース領域および前記コレクタ領域の縁部を選択的にエッチングして、前記第１のＳＴＩ領域と前記コレクタ領域との間に切り欠き領域を形成するステップであって、前記コレクタ領域の前記多孔質表面部の側壁が露出される、ステップと、前記切り欠き領域から前記コレクタ領域を異方性エッチングして、前記多孔質表面部とその下の前記コレクタ領域の一部とを除去することによって、実質的に三角形の断面を有する空洞（キャビティ）を形成するステップであって、９０°未満のアンダーカット角度で前記活性ベース領域の一部をアンダーカットする、ステップと、前記空洞を絶縁材料で充填して、前記第１のＳＴＩ領域と前記コレクタ領域との間に延在する第２のＳＴＩ領域を形成するステップであって、前記第２のＳＴＩ領域が、実質的に三角形の断面を有し、９０°未満のアンダーカット角度で前記活性ベース領域の一部をアンダーカットする、ステップとを少なくとも含み、前記アンダーカット角度が前記第２のＳＴＩ領域の第１の表面と第２の表面の間に形成され、前記第１の表面は前記活性ベース領域の前記下側表面に隣接し、前記第２の表面は前記コレクタ領域に隣接し、前記第１のＳＴＩ領域は前記第２のＳＴＩ領域に側面に沿って隣接する、バイポーラ接合トランジスタを形成する方法。
  8. 前記コレクタ領域の上側表面を選択的にドーピングして、ドーピングされていない表面領域に隣接するドーピングされた表面領域を形成するステップと、 前記ドーピングされた表面領域を化学的または電気化学的にエッチングして、多孔質表面部を形成するステップであって、前記ドーピングされていない表面領域が、前記多孔質表面部に隣接する無孔表面部を形成する、ステップとを含み、 前記コレクタ領域の前記上側表面を選択的に多孔質化する、請求項７に記載の方法。
  9. 前記コレクタ領域がシリコンを含み、前記異方性エッチングが、シリコンの（１１１）方位よりもシリコンの（１００）および（１１０）方位に沿って選択的に前記シリコンをエッチングする水酸化物ベースの湿式エッチング・プロセスを使用して実行される、請求項７に記載の方法。
  10. 前記第１のＳＴＩ領域、前記第２のＳＴＩ領域、および前記活性ベース領域を平坦化し、前記各領域の上側表面を実質的に同一平面とする、ステップをさらに含む、請求項７に記載の方法。
  11. 第１のＳＴＩ（シャロー・トレンチ・アイソレーション）領域に隣接するコレクタ領域を含む半導体基板表面を形成するステップと、 前記コレクタ領域の上側表面を選択的に多孔質化して、多孔質表面部に隣接する無孔表面部を形成するステップと、 前記コレクタ領域の前記無孔表面部および多孔質表面部双方の上に活性ベース領域を形成するステップであって、前記活性ベース領域は単結晶材料を含む、ステップと、 前記活性ベース領域および前記コレクタ領域の縁部を選択的にエッチングして、前記第１のＳＴＩ領域と前記コレクタ領域との間に切り欠き領域を形成し、前記コレクタ領域の前記多孔質表面部の側壁を露出する、ステップと、 酸化または窒化あるいはそれら両方によって前記コレクタ領域の前記多孔質表面部を処理して、実質的に長方形の断面を有し、９０°のアンダーカット角度で前記活性ベース領域の一部をアンダーカットする第２のＳＴＩ領域を形成するステップと、 前記切り欠き領域を絶縁材料で充填し、それにより、前記第１のＳＴＩ領域と前記第２のＳＴＩ領域とを接続するステップとを少なくとも含み、前記アンダーカット角度が前記第２のＳＴＩ領域の第１の表面と第２の表面の間に形成され、前記第１の表面は前記活性ベース領域の前記下側表面に隣接し、前記第２の表面は前記コレクタ領域に隣接し、前記第１のＳＴＩ領域は前記第２のＳＴＩ領域に側面に沿って隣接する、バイポーラ接合トランジスタを形成する方法。
  12. 前記コレクタ領域の上側表面を選択的にドーピングして、ドーピングされていない表面領域を取り囲むドーピングされた表面領域を形成するステップと、 前記ドーピングされた表面領域を化学的または電気化学的にエッチングして、多孔質表面部を形成するステップであって、前記ドーピングされていない表面領域が、前記多孔質表面部に隣接する無孔表面部を形成する、ステップとを含み、 前記コレクタ領域の前記上側表面を選択的に多孔質化する、請求項１１に記載の方法。
  13. 前記コレクタ領域の前記多孔質表面部が酸化によって処理され、そのようにして形成された前記第２のＳＴＩ領域が、酸化物または部分的な酸化物を含む、請求項１１に記載の方法。
  14. 前記コレクタ領域の前記多孔質表面部が窒化によって処理され、そのようにして形成された前記第２のＳＴＩ領域が窒化物を含む、請求項１１に記載の方法。
  15. 前記コレクタ領域の前記多孔質表面部が酸化および窒化によって処理され、そのようにして形成された前記第２のＳＴＩ領域が酸窒化物を含む、請求項１１に記載の方法。
JP2006322586A 2005-12-05 2006-11-29 バイポーラ接合トランジスタおよびその形成方法 Expired - Fee Related JP4355336B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/164,757 US7342293B2 (en) 2005-12-05 2005-12-05 Bipolar junction transistors (BJTS) with second shallow trench isolation (STI) regions, and methods for forming same

Publications (3)

Publication Number Publication Date
JP2007158333A JP2007158333A (ja) 2007-06-21
JP2007158333A5 JP2007158333A5 (ja) 2008-12-11
JP4355336B2 true JP4355336B2 (ja) 2009-10-28

Family

ID=38117863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006322586A Expired - Fee Related JP4355336B2 (ja) 2005-12-05 2006-11-29 バイポーラ接合トランジスタおよびその形成方法

Country Status (3)

Country Link
US (1) US7342293B2 (ja)
JP (1) JP4355336B2 (ja)
CN (1) CN1979889B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE495547T1 (de) * 2005-01-18 2011-01-15 Nxp Bv Bipolartransistor und herstellungsverfahren dafür
CN100338454C (zh) * 2005-05-17 2007-09-19 北京大学 旋转式气体收集装置
US7964910B2 (en) * 2007-10-17 2011-06-21 International Business Machines Corporation Planar field effect transistor structure having an angled crystallographic etch-defined source/drain recess and a method of forming the transistor structure
WO2009141753A1 (en) 2008-05-21 2009-11-26 Nxp B.V. A method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby
US7803685B2 (en) * 2008-06-26 2010-09-28 Freescale Semiconductor, Inc. Silicided base structure for high frequency transistors
US8536012B2 (en) 2011-07-06 2013-09-17 International Business Machines Corporation Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
US8921195B2 (en) * 2012-10-26 2014-12-30 International Business Machines Corporation Isolation scheme for bipolar transistors in BiCMOS technology
US8816401B2 (en) * 2012-11-30 2014-08-26 International Business Machines Corporation Heterojunction bipolar transistor
US9093491B2 (en) * 2012-12-05 2015-07-28 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US8956945B2 (en) 2013-02-04 2015-02-17 International Business Machines Corporation Trench isolation for bipolar junction transistors in BiCMOS technology
US8796149B1 (en) 2013-02-18 2014-08-05 International Business Machines Corporation Collector-up bipolar junction transistors in BiCMOS technology
US8927381B2 (en) 2013-03-20 2015-01-06 International Business Machines Corporation Self-aligned bipolar junction transistors
US8975146B2 (en) 2013-05-01 2015-03-10 International Business Machines Corporation Trench isolation structures and methods for bipolar junction transistors
US9029229B2 (en) * 2013-05-29 2015-05-12 International Business Machines Corporation Semiconductor device and method of forming the device by forming monocrystalline semiconductor layers on a dielectric layer over isolation regions
US9059234B2 (en) 2013-10-22 2015-06-16 International Business Machines Corporation Formation of a high aspect ratio trench in a semiconductor substrate and a bipolar semiconductor device having a high aspect ratio trench isolation region
US9059196B2 (en) 2013-11-04 2015-06-16 International Business Machines Corporation Bipolar junction transistors with self-aligned terminals
US9059233B2 (en) * 2013-11-19 2015-06-16 International Business Machines Corporation Formation of an asymmetric trench in a semiconductor substrate and a bipolar semiconductor device having an asymmetric trench isolation region
US9111986B2 (en) 2014-01-09 2015-08-18 International Business Machines Corporation Self-aligned emitter-base-collector bipolar junction transistors with a single crystal raised extrinsic base
US9722057B2 (en) 2015-06-23 2017-08-01 Global Foundries Inc. Bipolar junction transistors with a buried dielectric region in the active device region
US9368608B1 (en) 2015-06-25 2016-06-14 Globalfoundries Inc. Heterojunction bipolar transistor with improved performance and breakdown voltage
EP3547371A1 (en) * 2018-03-27 2019-10-02 NXP USA, Inc. Bipolar transistor and method of manufacturing a bipolar tranistor

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919060A (en) 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation
JPS59161867A (ja) * 1983-03-07 1984-09-12 Hitachi Ltd 半導体装置
JPH0240922A (ja) * 1988-07-31 1990-02-09 Nec Corp 半導体装置
US5892264A (en) * 1993-10-04 1999-04-06 Harris Corporation High frequency analog transistors, method of fabrication and circuit implementation
US6610578B2 (en) * 1997-07-11 2003-08-26 Telefonaktiebolaget Lm Ericsson (Publ) Methods of manufacturing bipolar transistors for use at radio frequencies
FR2779572B1 (fr) * 1998-06-05 2003-10-17 St Microelectronics Sa Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
JP2001332563A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法
US6617220B2 (en) * 2001-03-16 2003-09-09 International Business Machines Corporation Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base
US20050250289A1 (en) * 2002-10-30 2005-11-10 Babcock Jeffrey A Control of dopant diffusion from buried layers in bipolar integrated circuits
JP4060580B2 (ja) * 2001-11-29 2008-03-12 株式会社ルネサステクノロジ ヘテロ接合バイポーラトランジスタ
US6579771B1 (en) * 2001-12-10 2003-06-17 Intel Corporation Self aligned compact bipolar junction transistor layout, and method of making same
US6767798B2 (en) * 2002-04-09 2004-07-27 Maxim Integrated Products, Inc. Method of forming self-aligned NPN transistor with raised extrinsic base
US6699741B1 (en) * 2002-08-16 2004-03-02 National Semiconductor Corporation Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region
US6909164B2 (en) * 2002-11-25 2005-06-21 International Business Machines Corporation High performance vertical PNP transistor and method
US6864560B2 (en) * 2003-03-28 2005-03-08 International Business Machines Corporation Bipolar transistor structure with a shallow isolation extension region providing reduced parasitic capacitance
US6858485B2 (en) * 2003-05-07 2005-02-22 International Business Machines Corporation Method for creation of a very narrow emitter feature
JP4643130B2 (ja) * 2003-06-19 2011-03-02 株式会社日立製作所 半導体装置およびその製造方法
US6960820B2 (en) * 2003-07-01 2005-11-01 International Business Machines Corporation Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same
US7719031B2 (en) * 2003-07-11 2010-05-18 Panasonic Corporation Heterojunction biploar transistor and method for manufacturing same
US7022578B2 (en) * 2003-10-09 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Heterojunction bipolar transistor using reverse emitter window
US7075126B2 (en) * 2004-02-27 2006-07-11 International Business Machines Corporation Transistor structure with minimized parasitics and method of fabricating the same
US7118995B2 (en) * 2004-05-19 2006-10-10 International Business Machines Corporation Yield improvement in silicon-germanium epitaxial growth
US7102205B2 (en) * 2004-09-01 2006-09-05 International Business Machines Corporation Bipolar transistor with extrinsic stress layer
DE102005040624A1 (de) * 2004-09-02 2006-03-09 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
JP2007158333A (ja) 2007-06-21
US20070126080A1 (en) 2007-06-07
US7342293B2 (en) 2008-03-11
CN1979889A (zh) 2007-06-13
CN1979889B (zh) 2011-07-13

Similar Documents

Publication Publication Date Title
JP4355336B2 (ja) バイポーラ接合トランジスタおよびその形成方法
KR100845175B1 (ko) 반도체 디바이스 및 그 제조 방법
KR960006714B1 (ko) 반도체 장치의 제조 방법
KR101057651B1 (ko) 반도체 소자의 제조방법
US6787423B1 (en) Strained-silicon semiconductor device
KR20060120488A (ko) 트렌치 구조들을 가진 반도체 장치 및 이의 제조방법
KR20190037148A (ko) 반도체 구조물 및 연관된 제조 방법
JP2007158333A5 (ja)
US6501148B2 (en) Trench isolation for semiconductor device with lateral projections above substrate
JP2009032967A (ja) 半導体装置及びその製造方法
KR20170128124A (ko) 캐비티를 가진 반도체 장치 및 그 제조 방법
KR101809463B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
JP5446297B2 (ja) 半導体装置の製造方法
JP4202389B2 (ja) バイポーラ半導体構成要素、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法
WO2023108789A1 (zh) 一种半导体器件及其制造方法
US20080099796A1 (en) Device with patterned semiconductor electrode structure and method of manufacture
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
US6927118B2 (en) Method of fabricating a bipolar transistor utilizing a dry etching and a wet etching to define a base junction opening
KR100275484B1 (ko) 트렌치형 게이트 전극을 갖는 전력소자 제조방법
US20070293016A1 (en) Semiconductor structure including isolation region with variable linewidth and method for fabrication therof
JP2010177474A (ja) 半導体装置の製造方法
KR100249023B1 (ko) 반도체장치의 소자격리방법
KR100470161B1 (ko) 트렌치를 이용한 반도체 소자분리막 제조 방법
KR100675887B1 (ko) 반도체 소자의 트렌치 소자분리막 및 그 형성 방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081024

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20081024

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20081114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees