JP4355336B2 - バイポーラ接合トランジスタおよびその形成方法 - Google Patents
バイポーラ接合トランジスタおよびその形成方法 Download PDFInfo
- Publication number
- JP4355336B2 JP4355336B2 JP2006322586A JP2006322586A JP4355336B2 JP 4355336 B2 JP4355336 B2 JP 4355336B2 JP 2006322586 A JP2006322586 A JP 2006322586A JP 2006322586 A JP2006322586 A JP 2006322586A JP 4355336 B2 JP4355336 B2 JP 4355336B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- sti
- collector
- porous
- active base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 8
- 229910021426 porous silicon Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000007743 anodising Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
Description
半導体基板表面内に配置され、第1のシャロー・トレンチ・アイソレーション(STI)領域に隣接するコレクタ領域と、
コレクタ領域上に配置され、上側表面および下側表面を有する活性ベース領域と、
活性ベース領域上およびSTI領域上に配置された外因性ベース領域と、
少なくとも一部分が、外因性ベース領域を貫いて延在し、活性ベース領域の上側表面に接触するエミッタ領域と、
第1のSTI領域からコレクタ領域内へと延在し、約90°以下のアンダーカット角度で活性ベース領域の一部をアンダーカットする第2のSTI領域とを含む、バイポーラ接合トランジスタ(BJT)に関する。
第1のシャロー・トレンチ・アイソレーション(STI)領域に隣接するコレクタ領域を含む半導体基板表面を形成するステップと、
コレクタ領域の上側表面を選択的に多孔質化(porousify)して、多孔質表面部に隣接する無孔表面部を形成するステップと、
コレクタ領域の無孔表面部および多孔質表面部双方の上に活性ベース領域を形成するステップと、
活性ベース領域およびコレクタ領域の縁部を選択的にエッチングして、第1のSTI領域とコレクタ領域との間に切り欠き領域(notched region)を形成するステップであって、コレクタ領域の多孔質表面部の側壁が露出される、ステップと、
切り欠き領域からコレクタ領域を異方性エッチングして、多孔質表面部とその下のコレクタ領域の一部とを除去し、それにより、実質的に三角形の断面を有し、約90°未満のアンダーカット角度で活性ベース領域の一部をアンダーカットする空洞を形成するステップと、
空洞を少なくとも部分的に絶縁材料で充填して、第1のSTI領域からコレクタ領域内へと延在する第2のSTI領域を形成するステップであって、第2のSTI領域が、実質的に三角形の断面を有し、約90°未満のアンダーカット角度で活性ベース領域の一部をアンダーカットする、ステップとを含む。
コレクタ領域の上側表面を選択的にドーピングして、ドーピングされていない表面領域に隣接するドーピングされた表面領域を形成するステップと、
ドーピングされた表面領域を化学的または電気化学的にエッチングして、多孔質表面部を形成するステップであって、ドーピングされていない表面領域が、多孔質表面部に隣接する無孔表面部を形成する、ステップとによって選択的に多孔質化されることが好ましい。
第1のシャロー・トレンチ・アイソレーション(STI)領域に隣接するコレクタ領域を含む半導体基板表面を形成するステップと、
コレクタ領域の上側表面を選択的に多孔質化して、多孔質表面部に隣接する無孔表面部を形成するステップと、
コレクタ領域の無孔表面部および多孔質表面部双方の上に活性ベース領域を形成するステップと、
活性ベース領域およびコレクタ領域の縁部を選択的にエッチングして、第1のSTI領域とコレクタ領域との間に切り欠き領域を形成するステップであって、コレクタ領域の多孔質表面部の側壁が露出される、ステップと、
酸化または窒化あるいはそれら両方によってコレクタ領域の多孔質表面部を処理して、実質的に長方形の断面を有し、約90°のアンダーカット角度で活性ベース領域の一部をアンダーカットする第2のSTI領域を形成するステップと、
切り欠き領域を少なくとも部分的に絶縁材料で充填し、それにより、第1のSTI領域と第2のSTI領域とを接続するステップとを含む。
10’ BJT
11 半導体基板
12 コレクタ領域
14 第1のSTI領域
15 第2のSTI領域
15’ 第2のSTI領域
15A 第1の表面
15A’ 第1の表面
15B 第2の表面
15B’ 第2の表面
20 活性ベース領域
24 外因性ベース領域
26 絶縁体層
28 側壁スペーサ
29 側壁スペーサ
30 T字形エミッタ
30 脚部
42 Siコレクタ領域
44 第1のSTI領域
45 空洞
50 活性ベース領域
101 半導体基板
102 コレクタ領域
104 STI領域
106 誘電体ハード・マスク層
108 多孔質表面領域
109 表面領域
110 活性ベース層
112 第2のマスク層
113 切り欠き領域
113’ 空洞
115 第2のSTI領域
115’ 第2のSTI領域
Claims (15)
- 半導体基板表面内に配置され、第1のSTI(シャロー・トレンチ・アイソレーション)領域に隣接するコレクタ領域と、前記コレクタ領域上に配置され、上側表面および下側表面を有し、単結晶材料を含む活性ベース領域と、前記第1のSTI領域と前記コレクタ領域との間に延在する第2のSTI領域であって、前記第2のSTI領域が、90°のアンダーカット角度で前記活性ベース領域の一部をアンダーカットする、第2のSTI領域と、前記活性ベース領域上に配置された外因性ベース領域と、少なくとも一部分が、前記外因性ベース領域を貫いて延在し、前記活性ベース領域の前記上側表面に接触するエミッタ領域と、を含み前記アンダーカット角度が前記第2のSTI領域の第1の表面と第2の表面の間に形成され、前記第1の表面は前記活性ベース領域の前記下側表面に隣接し、前記第2の表面は前記コレクタ領域に隣接し、前記第1のSTI領域は前記第2のSTI領域の外側面に隣接し、前記第2のSTI領域は、前記第1のSTI領域と前記コレクタ領域との間に設けた切り欠き領域を介して前記コレクタ領域の多孔質表面部を絶縁体に転化し、さらに前記切り欠き領域を絶縁材料で充填することで形成される、バイポーラ接合トランジスタ。
- 前記多孔質表面部は、酸化または窒化もしくはこれら両方によって前記絶縁体に転化される、請求項1に記載のバイポーラ接合トランジスタ。
- 前記活性ベース領域がSiGe含有層を含む、請求項1に記載のバイポーラ接合トランジスタ。
- 前記エミッタが、前記外因性ベース領域上に配置されるショルダ部と、前記外因性ベース領域を貫いて延在し、前記活性ベース領域の前記上側表面に接触する脚部とを含むT字形エミッタである、請求項1に記載のバイポーラ接合トランジスタ。
- 前記第1および第2のSTI領域が同じ絶縁材料または異なる絶縁材料を含む、請求項1に記載のバイポーラ接合トランジスタ。
- 前記第2のSTI領域が、酸化シリコン、部分的な酸化シリコン、窒化シリコン、および酸窒化シリコンからなる群から選択される絶縁材料を含む、請求項1に記載のバイポーラ接合トランジスタ。
- 第1のSTI(シャロー・トレンチ・アイソレーション)領域に隣接するコレクタ領域を含む半導体基板表面を形成するステップと、前記コレクタ領域の上側表面を選択的に多孔質化して、多孔質表面部に隣接する無孔(非多孔質)表面部を形成するステップと、前記コレクタ領域の前記無孔表面部および多孔質表面部双方の上に活性ベース領域を形成するステップであって、前記活性ベース領域は単結晶材料を含む、ステップと、前記活性ベース領域および前記コレクタ領域の縁部を選択的にエッチングして、前記第1のSTI領域と前記コレクタ領域との間に切り欠き領域を形成するステップであって、前記コレクタ領域の前記多孔質表面部の側壁が露出される、ステップと、前記切り欠き領域から前記コレクタ領域を異方性エッチングして、前記多孔質表面部とその下の前記コレクタ領域の一部とを除去することによって、実質的に三角形の断面を有する空洞(キャビティ)を形成するステップであって、90°未満のアンダーカット角度で前記活性ベース領域の一部をアンダーカットする、ステップと、前記空洞を絶縁材料で充填して、前記第1のSTI領域と前記コレクタ領域との間に延在する第2のSTI領域を形成するステップであって、前記第2のSTI領域が、実質的に三角形の断面を有し、90°未満のアンダーカット角度で前記活性ベース領域の一部をアンダーカットする、ステップとを少なくとも含み、前記アンダーカット角度が前記第2のSTI領域の第1の表面と第2の表面の間に形成され、前記第1の表面は前記活性ベース領域の前記下側表面に隣接し、前記第2の表面は前記コレクタ領域に隣接し、前記第1のSTI領域は前記第2のSTI領域に側面に沿って隣接する、バイポーラ接合トランジスタを形成する方法。
- 前記コレクタ領域の上側表面を選択的にドーピングして、ドーピングされていない表面領域に隣接するドーピングされた表面領域を形成するステップと、 前記ドーピングされた表面領域を化学的または電気化学的にエッチングして、多孔質表面部を形成するステップであって、前記ドーピングされていない表面領域が、前記多孔質表面部に隣接する無孔表面部を形成する、ステップとを含み、 前記コレクタ領域の前記上側表面を選択的に多孔質化する、請求項7に記載の方法。
- 前記コレクタ領域がシリコンを含み、前記異方性エッチングが、シリコンの(111)方位よりもシリコンの(100)および(110)方位に沿って選択的に前記シリコンをエッチングする水酸化物ベースの湿式エッチング・プロセスを使用して実行される、請求項7に記載の方法。
- 前記第1のSTI領域、前記第2のSTI領域、および前記活性ベース領域を平坦化し、前記各領域の上側表面を実質的に同一平面とする、ステップをさらに含む、請求項7に記載の方法。
- 第1のSTI(シャロー・トレンチ・アイソレーション)領域に隣接するコレクタ領域を含む半導体基板表面を形成するステップと、 前記コレクタ領域の上側表面を選択的に多孔質化して、多孔質表面部に隣接する無孔表面部を形成するステップと、 前記コレクタ領域の前記無孔表面部および多孔質表面部双方の上に活性ベース領域を形成するステップであって、前記活性ベース領域は単結晶材料を含む、ステップと、 前記活性ベース領域および前記コレクタ領域の縁部を選択的にエッチングして、前記第1のSTI領域と前記コレクタ領域との間に切り欠き領域を形成し、前記コレクタ領域の前記多孔質表面部の側壁を露出する、ステップと、 酸化または窒化あるいはそれら両方によって前記コレクタ領域の前記多孔質表面部を処理して、実質的に長方形の断面を有し、90°のアンダーカット角度で前記活性ベース領域の一部をアンダーカットする第2のSTI領域を形成するステップと、 前記切り欠き領域を絶縁材料で充填し、それにより、前記第1のSTI領域と前記第2のSTI領域とを接続するステップとを少なくとも含み、前記アンダーカット角度が前記第2のSTI領域の第1の表面と第2の表面の間に形成され、前記第1の表面は前記活性ベース領域の前記下側表面に隣接し、前記第2の表面は前記コレクタ領域に隣接し、前記第1のSTI領域は前記第2のSTI領域に側面に沿って隣接する、バイポーラ接合トランジスタを形成する方法。
- 前記コレクタ領域の上側表面を選択的にドーピングして、ドーピングされていない表面領域を取り囲むドーピングされた表面領域を形成するステップと、 前記ドーピングされた表面領域を化学的または電気化学的にエッチングして、多孔質表面部を形成するステップであって、前記ドーピングされていない表面領域が、前記多孔質表面部に隣接する無孔表面部を形成する、ステップとを含み、 前記コレクタ領域の前記上側表面を選択的に多孔質化する、請求項11に記載の方法。
- 前記コレクタ領域の前記多孔質表面部が酸化によって処理され、そのようにして形成された前記第2のSTI領域が、酸化物または部分的な酸化物を含む、請求項11に記載の方法。
- 前記コレクタ領域の前記多孔質表面部が窒化によって処理され、そのようにして形成された前記第2のSTI領域が窒化物を含む、請求項11に記載の方法。
- 前記コレクタ領域の前記多孔質表面部が酸化および窒化によって処理され、そのようにして形成された前記第2のSTI領域が酸窒化物を含む、請求項11に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/164,757 US7342293B2 (en) | 2005-12-05 | 2005-12-05 | Bipolar junction transistors (BJTS) with second shallow trench isolation (STI) regions, and methods for forming same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007158333A JP2007158333A (ja) | 2007-06-21 |
JP2007158333A5 JP2007158333A5 (ja) | 2008-12-11 |
JP4355336B2 true JP4355336B2 (ja) | 2009-10-28 |
Family
ID=38117863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006322586A Expired - Fee Related JP4355336B2 (ja) | 2005-12-05 | 2006-11-29 | バイポーラ接合トランジスタおよびその形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7342293B2 (ja) |
JP (1) | JP4355336B2 (ja) |
CN (1) | CN1979889B (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006077502A1 (en) * | 2005-01-18 | 2006-07-27 | Nxp B.V. | Bipolar transistor and method of fabricating the same |
CN100338454C (zh) * | 2005-05-17 | 2007-09-19 | 北京大学 | 旋转式气体收集装置 |
US7964910B2 (en) * | 2007-10-17 | 2011-06-21 | International Business Machines Corporation | Planar field effect transistor structure having an angled crystallographic etch-defined source/drain recess and a method of forming the transistor structure |
WO2009141753A1 (en) | 2008-05-21 | 2009-11-26 | Nxp B.V. | A method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby |
US7803685B2 (en) * | 2008-06-26 | 2010-09-28 | Freescale Semiconductor, Inc. | Silicided base structure for high frequency transistors |
US8536012B2 (en) | 2011-07-06 | 2013-09-17 | International Business Machines Corporation | Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases |
US8921195B2 (en) * | 2012-10-26 | 2014-12-30 | International Business Machines Corporation | Isolation scheme for bipolar transistors in BiCMOS technology |
US8816401B2 (en) * | 2012-11-30 | 2014-08-26 | International Business Machines Corporation | Heterojunction bipolar transistor |
US9093491B2 (en) * | 2012-12-05 | 2015-07-28 | International Business Machines Corporation | Bipolar junction transistors with reduced base-collector junction capacitance |
US8956945B2 (en) | 2013-02-04 | 2015-02-17 | International Business Machines Corporation | Trench isolation for bipolar junction transistors in BiCMOS technology |
US8796149B1 (en) | 2013-02-18 | 2014-08-05 | International Business Machines Corporation | Collector-up bipolar junction transistors in BiCMOS technology |
US8927381B2 (en) | 2013-03-20 | 2015-01-06 | International Business Machines Corporation | Self-aligned bipolar junction transistors |
US8975146B2 (en) | 2013-05-01 | 2015-03-10 | International Business Machines Corporation | Trench isolation structures and methods for bipolar junction transistors |
US9029229B2 (en) * | 2013-05-29 | 2015-05-12 | International Business Machines Corporation | Semiconductor device and method of forming the device by forming monocrystalline semiconductor layers on a dielectric layer over isolation regions |
US9059234B2 (en) | 2013-10-22 | 2015-06-16 | International Business Machines Corporation | Formation of a high aspect ratio trench in a semiconductor substrate and a bipolar semiconductor device having a high aspect ratio trench isolation region |
US9059196B2 (en) | 2013-11-04 | 2015-06-16 | International Business Machines Corporation | Bipolar junction transistors with self-aligned terminals |
US9059233B2 (en) * | 2013-11-19 | 2015-06-16 | International Business Machines Corporation | Formation of an asymmetric trench in a semiconductor substrate and a bipolar semiconductor device having an asymmetric trench isolation region |
US9111986B2 (en) | 2014-01-09 | 2015-08-18 | International Business Machines Corporation | Self-aligned emitter-base-collector bipolar junction transistors with a single crystal raised extrinsic base |
US9722057B2 (en) * | 2015-06-23 | 2017-08-01 | Global Foundries Inc. | Bipolar junction transistors with a buried dielectric region in the active device region |
US9368608B1 (en) | 2015-06-25 | 2016-06-14 | Globalfoundries Inc. | Heterojunction bipolar transistor with improved performance and breakdown voltage |
EP3547371A1 (en) * | 2018-03-27 | 2019-10-02 | NXP USA, Inc. | Bipolar transistor and method of manufacturing a bipolar tranistor |
CN118315274B (zh) * | 2024-06-11 | 2024-08-20 | 杭州积海半导体有限公司 | 双极器件及其制作方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3919060A (en) * | 1974-06-14 | 1975-11-11 | Ibm | Method of fabricating semiconductor device embodying dielectric isolation |
JPS59161867A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 半導体装置 |
JPH0240922A (ja) * | 1988-07-31 | 1990-02-09 | Nec Corp | 半導体装置 |
US5892264A (en) * | 1993-10-04 | 1999-04-06 | Harris Corporation | High frequency analog transistors, method of fabrication and circuit implementation |
JP2002509649A (ja) * | 1997-07-11 | 2002-03-26 | テレフオンアクチーボラゲツト エル エム エリクソン | 高周波で使用されるic部品を製造するためのプロセス |
FR2779572B1 (fr) * | 1998-06-05 | 2003-10-17 | St Microelectronics Sa | Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant |
US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
JP2001332563A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ及びその製造方法 |
US6617220B2 (en) * | 2001-03-16 | 2003-09-09 | International Business Machines Corporation | Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base |
US20050250289A1 (en) * | 2002-10-30 | 2005-11-10 | Babcock Jeffrey A | Control of dopant diffusion from buried layers in bipolar integrated circuits |
JP4060580B2 (ja) * | 2001-11-29 | 2008-03-12 | 株式会社ルネサステクノロジ | ヘテロ接合バイポーラトランジスタ |
US6579771B1 (en) * | 2001-12-10 | 2003-06-17 | Intel Corporation | Self aligned compact bipolar junction transistor layout, and method of making same |
US6767798B2 (en) * | 2002-04-09 | 2004-07-27 | Maxim Integrated Products, Inc. | Method of forming self-aligned NPN transistor with raised extrinsic base |
US6699741B1 (en) * | 2002-08-16 | 2004-03-02 | National Semiconductor Corporation | Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region |
US6909164B2 (en) * | 2002-11-25 | 2005-06-21 | International Business Machines Corporation | High performance vertical PNP transistor and method |
US6864560B2 (en) * | 2003-03-28 | 2005-03-08 | International Business Machines Corporation | Bipolar transistor structure with a shallow isolation extension region providing reduced parasitic capacitance |
US6858485B2 (en) * | 2003-05-07 | 2005-02-22 | International Business Machines Corporation | Method for creation of a very narrow emitter feature |
JP4643130B2 (ja) * | 2003-06-19 | 2011-03-02 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
US6960820B2 (en) * | 2003-07-01 | 2005-11-01 | International Business Machines Corporation | Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same |
US7719031B2 (en) * | 2003-07-11 | 2010-05-18 | Panasonic Corporation | Heterojunction biploar transistor and method for manufacturing same |
US7022578B2 (en) * | 2003-10-09 | 2006-04-04 | Chartered Semiconductor Manufacturing Ltd. | Heterojunction bipolar transistor using reverse emitter window |
US7075126B2 (en) * | 2004-02-27 | 2006-07-11 | International Business Machines Corporation | Transistor structure with minimized parasitics and method of fabricating the same |
US7118995B2 (en) * | 2004-05-19 | 2006-10-10 | International Business Machines Corporation | Yield improvement in silicon-germanium epitaxial growth |
US7102205B2 (en) * | 2004-09-01 | 2006-09-05 | International Business Machines Corporation | Bipolar transistor with extrinsic stress layer |
DE102005040624A1 (de) * | 2004-09-02 | 2006-03-09 | Fuji Electric Holdings Co., Ltd., Kawasaki | Halbleiterbauteil und Verfahren zu seiner Herstellung |
-
2005
- 2005-12-05 US US11/164,757 patent/US7342293B2/en not_active Expired - Fee Related
-
2006
- 2006-11-14 CN CN200610147094.0A patent/CN1979889B/zh not_active Expired - Fee Related
- 2006-11-29 JP JP2006322586A patent/JP4355336B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1979889B (zh) | 2011-07-13 |
CN1979889A (zh) | 2007-06-13 |
US20070126080A1 (en) | 2007-06-07 |
JP2007158333A (ja) | 2007-06-21 |
US7342293B2 (en) | 2008-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4355336B2 (ja) | バイポーラ接合トランジスタおよびその形成方法 | |
KR100845175B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
KR960006714B1 (ko) | 반도체 장치의 제조 방법 | |
KR101057651B1 (ko) | 반도체 소자의 제조방법 | |
US6787423B1 (en) | Strained-silicon semiconductor device | |
KR20190037148A (ko) | 반도체 구조물 및 연관된 제조 방법 | |
KR20060120488A (ko) | 트렌치 구조들을 가진 반도체 장치 및 이의 제조방법 | |
JP2007158333A5 (ja) | ||
US6501148B2 (en) | Trench isolation for semiconductor device with lateral projections above substrate | |
JP2009032967A (ja) | 半導体装置及びその製造方法 | |
JP5446297B2 (ja) | 半導体装置の製造方法 | |
JP4202389B2 (ja) | バイポーラ半導体構成要素、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法 | |
WO2023108789A1 (zh) | 一种半导体器件及其制造方法 | |
US20080099796A1 (en) | Device with patterned semiconductor electrode structure and method of manufacture | |
US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
US6927118B2 (en) | Method of fabricating a bipolar transistor utilizing a dry etching and a wet etching to define a base junction opening | |
KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
US20070293016A1 (en) | Semiconductor structure including isolation region with variable linewidth and method for fabrication therof | |
CN105826200A (zh) | 晶体管及其形成方法 | |
JP2010177474A (ja) | 半導体装置の製造方法 | |
KR100249023B1 (ko) | 반도체장치의 소자격리방법 | |
US20240290776A1 (en) | Integrated circuit structure in porous semiconductor region and method to form same | |
KR100470161B1 (ko) | 트렌치를 이용한 반도체 소자분리막 제조 방법 | |
KR100675887B1 (ko) | 반도체 소자의 트렌치 소자분리막 및 그 형성 방법 | |
KR100672768B1 (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081024 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20081024 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20081114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090731 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |