JPH0689936A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0689936A JPH0689936A JP23986392A JP23986392A JPH0689936A JP H0689936 A JPH0689936 A JP H0689936A JP 23986392 A JP23986392 A JP 23986392A JP 23986392 A JP23986392 A JP 23986392A JP H0689936 A JPH0689936 A JP H0689936A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- chips
- grooves
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】半導体基板をダイシングしてチップに分割する
際にチップに生ずる亀裂や欠落を少なくして不良発生を
低減する。 【構成】基板の一面から100 μｍ以下のダイシング溝を
入れたのち、他面から少なくともその溝に達する深さの
ダイシング溝を入れてチップに分割する。これにより、
ブレーキングの際に生ずる亀裂や欠落あるいはフルカッ
トの際にウエーハシートとウエーハとの硬さの相違によ
りダイシングラインに生ずる欠落がなくなる。特に、双
方向ダイオードのようにチップ両面にＰＮ接合の露出し
ている場合の歩留まり向上に有効である。
際にチップに生ずる亀裂や欠落を少なくして不良発生を
低減する。 【構成】基板の一面から100 μｍ以下のダイシング溝を
入れたのち、他面から少なくともその溝に達する深さの
ダイシング溝を入れてチップに分割する。これにより、
ブレーキングの際に生ずる亀裂や欠落あるいはフルカッ
トの際にウエーハシートとウエーハとの硬さの相違によ
りダイシングラインに生ずる欠落がなくなる。特に、双
方向ダイオードのようにチップ両面にＰＮ接合の露出し
ている場合の歩留まり向上に有効である。
Description
【０００１】
【産業上の利用分野】本発明は、両面にＰＮ接合が露出
しているチップを半導体基板から分割して得る半導体装
置の製造方法に関する。
しているチップを半導体基板から分割して得る半導体装
置の製造方法に関する。
【０００２】
【従来の技術】半導体装置を量産するためには、大口径
の半導体基板の状態でプレーナ技術によりウエーハプロ
セスを終えたのち、ダイシングにより多数のチップに分
割する方法が知られている。そしてダイシングには、基
板の一面から賽の目状にダイシングソーなどを用いて基
板厚さの半分程度、あるいは10〜50μｍ残す深さまで切
溝を入れ、ブレーキングにより個々のチップに分割する
ハーフカットまたはセミフルカット方法、あるいは基
板、すなわち半導体ウエーハをウエーハシートに貼り付
け、個々のチップに切離すまで切溝を入れるフルカット
方法がとられる。
の半導体基板の状態でプレーナ技術によりウエーハプロ
セスを終えたのち、ダイシングにより多数のチップに分
割する方法が知られている。そしてダイシングには、基
板の一面から賽の目状にダイシングソーなどを用いて基
板厚さの半分程度、あるいは10〜50μｍ残す深さまで切
溝を入れ、ブレーキングにより個々のチップに分割する
ハーフカットまたはセミフルカット方法、あるいは基
板、すなわち半導体ウエーハをウエーハシートに貼り付
け、個々のチップに切離すまで切溝を入れるフルカット
方法がとられる。
【０００３】
【発明が解決しようとする課題】しかし、ハーフカット
あるいはセミフルカット方法では、ブレーキング時にチ
ップに欠落や亀裂が入りやすく、チップ不良を起こすこ
とがある。またフルカット方法では、基板とテープの硬
さの違いから、チップのウエーハシートに貼り付いてい
た側のダイシングラインに欠落が生じることがある。特
に、両面にＰＮ接合が露出する双方向性などの半導体装
置のチップでは、両面に亀裂あるいは欠落が生じると特
性不良になる。
あるいはセミフルカット方法では、ブレーキング時にチ
ップに欠落や亀裂が入りやすく、チップ不良を起こすこ
とがある。またフルカット方法では、基板とテープの硬
さの違いから、チップのウエーハシートに貼り付いてい
た側のダイシングラインに欠落が生じることがある。特
に、両面にＰＮ接合が露出する双方向性などの半導体装
置のチップでは、両面に亀裂あるいは欠落が生じると特
性不良になる。
【０００４】本発明の目的は、上述の問題を解決し、ダ
イシング時にチップに亀裂や欠落が生ぜず、不良の発生
を低減できる半導体装置の製造方法を提供することにあ
る。
イシング時にチップに亀裂や欠落が生ぜず、不良の発生
を低減できる半導体装置の製造方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法は、半導体基板を
ダイシングして個々のチップに分割する際に、基板の一
面から第一のダイシング溝を入れたのち、他面から少な
くとも第一のダイシング溝に達する深さの第二のダイシ
ング溝を入れるものとする。そして、半導体基板の厚さ
が200 μｍ以上であって、第一のダイシング溝の深さが
100 μｍ以下であること、第二のダイシング溝の幅が第
一のダイシング溝の幅より狭くなく、その２倍より狭い
ことが有効である。特に、半導体装置のチップの両面に
それぞれＰＮ接合が露出している場合に有効である。
めに、本発明の半導体装置の製造方法は、半導体基板を
ダイシングして個々のチップに分割する際に、基板の一
面から第一のダイシング溝を入れたのち、他面から少な
くとも第一のダイシング溝に達する深さの第二のダイシ
ング溝を入れるものとする。そして、半導体基板の厚さ
が200 μｍ以上であって、第一のダイシング溝の深さが
100 μｍ以下であること、第二のダイシング溝の幅が第
一のダイシング溝の幅より狭くなく、その２倍より狭い
ことが有効である。特に、半導体装置のチップの両面に
それぞれＰＮ接合が露出している場合に有効である。
【０００６】
【作用】半導体基板の一面からダイシング溝を入れ、他
面からそのダイシング溝に達するようなダイシング溝を
入れることによりブレーキングの必要がなくなり、また
ウエーハシートに貼ることもないので、分割されたチッ
プにおける欠落や亀裂の発生が少なくなり、特性不良そ
の他の不良が低減する。
面からそのダイシング溝に達するようなダイシング溝を
入れることによりブレーキングの必要がなくなり、また
ウエーハシートに貼ることもないので、分割されたチッ
プにおける欠落や亀裂の発生が少なくなり、特性不良そ
の他の不良が低減する。
【０００７】
【実施例】以下、共通の部分に同一の符号を付した図を
引用してＰＮＰ型双方向ダイオードの製造における本発
明の実施例について説明する。図１(a) 〜(c) に示す実
施例では、先ず、厚さ300 μｍのｎ形シリコンウエーハ
１に両面からの不純物拡散により、幾何学的対称に複数
のｐ+ 領域２と、その中間のｎ+ チャネルストッパ領域
３とを形成した〔同図(a) 〕。次に、片面からダイシン
グソーを用いて深さｘが80μｍ、幅ａが30μｍのダイシ
ング溝４をチャネルストッパ領域３の位置に切った〔同
図(b) 〕。次いで、予め両面露光機を用いて両面に形成
したマーカを用い位置合わせして、他面の溝４に対向す
る位置から同一の刃を用いたダイシングソーにより深さ
ｙが240 μｍ以上、幅ｂが30μｍのダイシング溝５を切
った〔同図 (c)〕。これによりｐ+ 領域２にはさまれた
ｎ層11からなるＰＮＰ構造をもち、周縁にｎ+ チャネル
ストッパ領域３を有する双方向ダイオードチップ10に分
割された。最初に入れるダイシング溝４の深さｘを深く
すると、ウエーハ１が割れてしまうことがあり、100 μ
ｍ以下とすることが必要である。
引用してＰＮＰ型双方向ダイオードの製造における本発
明の実施例について説明する。図１(a) 〜(c) に示す実
施例では、先ず、厚さ300 μｍのｎ形シリコンウエーハ
１に両面からの不純物拡散により、幾何学的対称に複数
のｐ+ 領域２と、その中間のｎ+ チャネルストッパ領域
３とを形成した〔同図(a) 〕。次に、片面からダイシン
グソーを用いて深さｘが80μｍ、幅ａが30μｍのダイシ
ング溝４をチャネルストッパ領域３の位置に切った〔同
図(b) 〕。次いで、予め両面露光機を用いて両面に形成
したマーカを用い位置合わせして、他面の溝４に対向す
る位置から同一の刃を用いたダイシングソーにより深さ
ｙが240 μｍ以上、幅ｂが30μｍのダイシング溝５を切
った〔同図 (c)〕。これによりｐ+ 領域２にはさまれた
ｎ層11からなるＰＮＰ構造をもち、周縁にｎ+ チャネル
ストッパ領域３を有する双方向ダイオードチップ10に分
割された。最初に入れるダイシング溝４の深さｘを深く
すると、ウエーハ１が割れてしまうことがあり、100 μ
ｍ以下とすることが必要である。
【０００８】図２(a) 、(b) に示す実施例では、ダイシ
ング溝４の幅ａを40μｍ、ダイシング溝５の幅ｂを30μ
ｍとした。これにより、両面の位置合わせ精度に対する
要求をゆるくすることができる。ｂを薄くするには、ダ
イシングソーのダイヤモンド刃に超薄形のものを用いね
ばならず、極めて高価となり、また、例えば数千Rev／
分の高速回転しているので、衝撃に弱く、破損してしま
いやすい。そうかといって、ｂをある程度の大きさに
し、ａをそれより著しく大きくすると、分割の際のロス
が大きくなり、チップのコストが増加するので、ａ＜２
ｂであることが望ましい。
ング溝４の幅ａを40μｍ、ダイシング溝５の幅ｂを30μ
ｍとした。これにより、両面の位置合わせ精度に対する
要求をゆるくすることができる。ｂを薄くするには、ダ
イシングソーのダイヤモンド刃に超薄形のものを用いね
ばならず、極めて高価となり、また、例えば数千Rev／
分の高速回転しているので、衝撃に弱く、破損してしま
いやすい。そうかといって、ｂをある程度の大きさに
し、ａをそれより著しく大きくすると、分割の際のロス
が大きくなり、チップのコストが増加するので、ａ＜２
ｂであることが望ましい。
【０００９】両面の位置合わせ精度に対する要求をゆる
くするためには、図３に示すようにｂ＞ａにしてもよい
が、この場合には図に示すような亀裂６が入りやすい欠
点がある。従ってｂ≦ａ＜２ｂであることが望ましい。
くするためには、図３に示すようにｂ＞ａにしてもよい
が、この場合には図に示すような亀裂６が入りやすい欠
点がある。従ってｂ≦ａ＜２ｂであることが望ましい。
【００１０】
【発明の効果】本発明によれば、半導体基板の両面から
ダイシング溝を入れてチップに分割することにより、ダ
イシング時のチップに生ずる欠落あるいは亀裂が激減し
た。またダイシングの際のブレーキング工程を省略する
ことが可能になった。この結果、特に双方向ダイオード
のようにチップ両面にＰＮ接合の露出する半導体装置の
製造歩留まりの向上、コスト低減に大きな効果が得られ
た。
ダイシング溝を入れてチップに分割することにより、ダ
イシング時のチップに生ずる欠落あるいは亀裂が激減し
た。またダイシングの際のブレーキング工程を省略する
ことが可能になった。この結果、特に双方向ダイオード
のようにチップ両面にＰＮ接合の露出する半導体装置の
製造歩留まりの向上、コスト低減に大きな効果が得られ
た。
【図１】本発明の一実施例におけるダイシング工程を
(a) 、(b) 、(c) の順に示す断面図
(a) 、(b) 、(c) の順に示す断面図
【図２】本発明の別の実施例におけるダイシング工程を
(a) 、(b) の順に示すダイシング
(a) 、(b) の順に示すダイシング
【図３】亀裂発生の事例を示す断面図
１ ｎ形シリコンウエーハ １１ ｎ層 ２ ｐ+ 領域 ３ ｎ+ チャネルストッパ領域 ４ ダイシング溝 ５ ダイシング溝 １０ 双方向ダイオードチップ
Claims (4)
- 【請求項１】半導体基板をダイシングしてチップに分割
する際に、基板の一面から第一のダイシング溝を入れた
のち、他面から少なくとも第一のダイシング溝に達する
深さの第二のダイシング溝を入れることを特徴とする半
導体装置の製造方法。 - 【請求項２】半導体基板の厚さが200 μｍ以上であっ
て、第一のダイシング溝の深さが100 μｍ以下である請
求項１記載の半導体装置の製造方法。 - 【請求項３】第二のダイシング溝の幅が第一のダイシン
グ溝の幅より狭くなく、その２倍より狭い請求項１ある
いは２記載の半導体装置の製造方法。 - 【請求項４】半導体装置のチップの両面にそれぞれＰＮ
接合が露出している請求項１、２あるいは３記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23986392A JPH0689936A (ja) | 1992-09-09 | 1992-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23986392A JPH0689936A (ja) | 1992-09-09 | 1992-09-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689936A true JPH0689936A (ja) | 1994-03-29 |
Family
ID=17051007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23986392A Pending JPH0689936A (ja) | 1992-09-09 | 1992-09-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689936A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276855A (ja) * | 2004-03-22 | 2005-10-06 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| JP2005354079A (ja) * | 2004-06-10 | 2005-12-22 | Lg Electron Inc | ツェナーダイオード及びその製造方法 |
| JP2007311655A (ja) * | 2006-05-19 | 2007-11-29 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
| WO2009139417A1 (ja) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
-
1992
- 1992-09-09 JP JP23986392A patent/JPH0689936A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276855A (ja) * | 2004-03-22 | 2005-10-06 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| JP2005354079A (ja) * | 2004-06-10 | 2005-12-22 | Lg Electron Inc | ツェナーダイオード及びその製造方法 |
| JP2007311655A (ja) * | 2006-05-19 | 2007-11-29 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
| WO2009139417A1 (ja) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
| US8507327B2 (en) | 2008-05-13 | 2013-08-13 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04276645A (ja) | 化合物半導体ウエーハのダイシング方法 | |
| CN1819159B (zh) | 半导体晶片及半导体器件的制造方法以及半导体器件 | |
| CN103021962B (zh) | 半导体晶片及其处理方法 | |
| JPH07131069A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| JP2009105211A (ja) | ウエーハの分割方法 | |
| JP2861991B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| JP3227287B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子 | |
| JP2910811B2 (ja) | 窒化ガリウム系化合物半導体ウエハーの切断方法 | |
| CN117727694B (zh) | 晶圆切割方法 | |
| US6326676B1 (en) | Semiconductor device | |
| JPH0689936A (ja) | 半導体装置の製造方法 | |
| JPS63293939A (ja) | 半導体集積回路装置の製造方法 | |
| JP2718901B2 (ja) | 半導体装置の製造方法 | |
| TWI779167B (zh) | 板狀物的加工方法 | |
| JPH0279480A (ja) | Ｌｅｄチツプ装置の分断方法 | |
| JPH05285935A (ja) | 半導体基板の分割方法 | |
| JP2002111049A (ja) | 半導体発光素子の製造方法 | |
| JPS58137228A (ja) | 半導体装置の製造方法 | |
| US5759909A (en) | Method for manufacturing a silicon wafer by using a dopant foil | |
| JP3454355B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JPH0563076A (ja) | 半導体ウエーハの切断方法 | |
| JPS633774Y2 (ja) | ||
| JPS6387743A (ja) | 半導体装置の製造方法 | |
| JP3772807B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JPH0265156A (ja) | 半導体ペレットの製造方法 |