CN117727694B - 晶圆切割方法 - Google Patents
晶圆切割方法 Download PDFInfo
- Publication number
- CN117727694B CN117727694B CN202410171719.5A CN202410171719A CN117727694B CN 117727694 B CN117727694 B CN 117727694B CN 202410171719 A CN202410171719 A CN 202410171719A CN 117727694 B CN117727694 B CN 117727694B
- Authority
- CN
- China
- Prior art keywords
- dicing
- cutting
- wafer
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005520 cutting process Methods 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000008569 process Effects 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 6
- 239000002313 adhesive film Substances 0.000 abstract description 3
- 238000005336 cracking Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
本申请涉及一种晶圆切割方法,包括:在衬底背离芯片的一侧粘贴背膜,得到待切割件;对待切割件按照单颗目标芯片的尺寸放大N倍划分第一切割道,第一切割道包括第一横向切割道和第一纵向切割道,进行一次切割,得到W个放大网格区,N≥2,W≥4;对放大网格区按照单颗目标芯片的尺寸划分第二切割道,第二切割道包括第二横向切割道和第二纵向切割道,进行二次切割,得到目标芯片。通过一次切割过程中释放部分应力,并得到均匀分布的放大网格区,可提高切割稳定性,再进行二次切割,可有效降低胶膜张力,避免背面崩角或背面隐裂等缺陷,从而提高芯片的机械强度,保证芯片的电气性能和可靠性。
Description
技术领域
本申请涉及半导体芯片加工技术领域,尤其涉及一种晶圆切割方法。
背景技术
晶圆(wafer)需要切割裂片后才能形成单颗芯片(die),传统的晶圆切割作业步骤是:将研磨后的晶圆(wafer)的背面贴一层背膜(dicing tape),并贴上对应的固定环(ring)作为切割载具,依照单颗芯片的尺寸(die size)设置刀片步径,通过金刚石或树脂刀片,先依次沿晶圆的横向切割道按照单颗芯片尺寸完全切开,再依次沿晶圆的纵向切割道按照单颗芯片尺寸切割开,以此将整片晶圆分割成单颗芯片。
其中单颗芯片晶体的尺寸越大,切割方式越简单,切割难度也较小。随着单颗芯片晶体尺寸向小尺寸趋势发展,现有切割方法容易发生芯片裂片和背面崩角,难以满足要求,具体而言,在切割小芯片时,由于芯片尺寸较小,导致芯片与背膜的贴合力较差,当刀片高速运转与芯片接触时,刀片容易发生晃动,从而导致切割异常;并且较小的芯片尺寸意味着较小的切割线宽度,进而使得晶圆在切割过程中受到较大的应力,且该应力不容易释放,从而加剧了芯片裂片和背面崩角,最终影响芯片的电气性能和可靠性。
发明内容
本申请提供了一种晶圆切割方法,以解决由于芯片尺寸较小,导致晶圆切割时容易发生裂片和背面崩角,降低芯片的机械强度,影响芯片的电气性能和可靠性的技术问题。
第一方面,本申请提供了一种晶圆切割方法,晶圆包括衬底及阵列设置在衬底上的若干芯片单元,包括:在衬底背离芯片单元的一侧粘贴背膜,得到待切割件;对待切割件按照单颗目标芯片的尺寸放大N倍划分第一切割道,第一切割道包括纵横交错的第一横向切割道和第一纵向切割道,进行一次切割,得到W个放大网格区,其中,放大倍数N≥2,放大网格区数量W≥4;对放大网格区按照单颗目标芯片的尺寸划分第二切割道,第二切割道包括纵横交错的第二横向切割道和第二纵向切割道,进行二次切割,得到目标芯片;第一切割道和第二切割道的长度相等,第一切割道和第二切割道的每一边具有超出衬底并向背膜延伸的单边刀痕延伸长度H,所述放大倍数N满足:N≤Hmax/A,其中,Hmax为所述背膜上的最大单边刀痕延伸长度,A为所述目标芯片的边长。
在一种可能的实施方式中,背膜上的最大单边刀痕延伸长度Hmax满足:Hmax>0.5B,B为晶圆的直径。
在一种可能的实施方式中,一次切割和二次切割均采用第一切割刀和第二切割刀在晶圆的正面一前一后并行切割。
在一种可能的实施方式中,采用第一切割刀在衬底的正面分别沿第一切割道和/或第二切割道的延伸方向进行预切割,以在衬底上形成凹槽。
在一种可能的实施方式中,凹槽为上宽下窄的结构。
在一种可能的实施方式中,凹槽的深度小于或等于衬底厚度的1/2。
在一种可能的实施方式中,采用第二切割刀对准凹槽沿第一切割道和/或第二切割道的延伸方向进行切透处理,第二切割刀的切入深度为切入背膜内30μm,以在衬底上形成通槽。
在一种可能的实施方式中,第一切割刀和第二切割刀的进刀速度设置为10mm/s-60mm/s。
在一种可能的实施方式中,第一切割刀和第二切割刀的主轴转速设置为30000r/min-55000r/min。
在一种可能的实施方式中,一次切割和二次切割为激光切割或机械刀具切割方式。
本申请实施例提供的上述技术方案与现有技术相比具有如下优点:
本申请实施例提供的一种晶圆切割方法,对整个晶圆均分成若干个放大网格区,由于相邻两个第一切割道之间的间距大于单颗目标芯片的尺寸,在一次切割过程中可以释放部分应力,同时经过一次切割可得到均匀分布的放大网格区,衬底与背膜之间的贴合力相对较大,芯片不易晃动,提高了切割稳定性,接着再对放大网格区进行二次切割,可有效降低胶膜张力,相邻两个第二切割道的距离等于单颗目标芯片的尺寸,切割后可得到目标芯片,可以避免背面崩角或背面隐裂等缺陷,从而提高芯片的机械强度,保证芯片的电气性能和可靠性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1为本申请实施例中待切割晶圆的结构示意图;
图2为本申请实施例提供的一种晶圆切割方法的流程图;
图3为按传统切割方式进行切割的晶圆结构示意图;
图4为本申请实施例中按目标芯片尺寸放大2倍后一次切割的晶圆结构示意图;
图5为图4示出的晶圆二次切割后的结构示意图;
图6为本申请实施例中按目标芯片尺寸放大3倍后一次切割的晶圆结构示意图;
图7为图6示出的晶圆二次切割后的结构示意图;
图8为本申请实施例中晶圆在加工过程中的结构变化示意图,其中,(a)为晶圆切割前的结构示意图,(b)为晶圆经第一切割刀切割后的结构示意图,(c)为晶圆经第一切割刀和第二切割刀切割后的结构示意图。
附图标记说明:
100、晶圆;1、衬底;2、芯片;10、背膜;20、第一切割道;21、第一横向切割道;21、第一纵向切割道;30、第二切割道;31、第二横向切割道;32、第二纵向切割道;40、放大网格区;50、凹槽;60、通槽;Z1、第一切割刀;Z2、第二切割刀。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
下文的公开提供了许多不同的实施例或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。
为了便于描述,可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的相对位置关系或运动情况,这些相对关系术语例如为“内部”、“外部”、“内侧”、“外侧”、“下面”、“下方”、“上面”、“上方”、“前”、“后”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。例如,如果在图中的装置发生了位置翻转或者姿态变化或者运动状态变化,那么这些方向性的指示也相应的随着变化,例如:描述为“在其它元件或者特征下面”或者“在其它元件或者特征下方”的元件将随后定向为“在其它元件或者特征上面”或者“在其它元件或者特征上方”。因此,示例术语“在……下方”可以包括在上和在下的方位。装置可以另外定向(旋转90度或者在其它方向)并且文中使用的空间相对关系描述符相应地进行解释。
为了解决现有技术中由于芯片尺寸较小,导致晶圆受到的应力较大,容易发生裂片引起背面崩角,降低芯片的机械强度,影响芯片的电气性能和可靠性的技术问题,本申请提供了一种晶圆切割方法,可避免背面崩角或背面隐裂等缺陷,从而提高芯片的机械强度,保证芯片的电气性能和可靠性。
如图1所示,本申请实施例提供的待切割晶圆的结构示意图,待切割晶圆100包括衬底1及阵列设置在衬底1上的若干芯片单元2,晶圆100具有相对设置的正面和背面,晶圆100的正面即为衬底1设置有芯片单元2的一侧,晶圆100的背面即为衬底1背离芯片单元2的另一侧。
如图2所示,为本申请实施例提供的一种晶圆切割方法,包括如下步骤:
S1、在衬底1背离芯片单元2的一侧粘贴背膜10,得到待切割件,待切割件贴上对应的固定环(图中未示出)作为切割载具。
S2、对待切割件按照单颗目标芯片的尺寸放大N倍划分第一切割道20,第一切割道20包括纵横交错的第一横向切割道21和第一纵向切割道22,沿第一切割道20进行一次切割,得到W个放大网格区40,其中,放大倍数N≥2,放大网格区的数量W≥4。
S3、对放大网格区40按照单颗目标芯片的尺寸划分第二切割道30,第二切割道30包括纵横交错的第二横向切割道31和第二纵向切割道32,沿第二切割道30进行二次切割,得到目标芯片。
例如,目标芯片的尺寸为A*A时(通常为mm级别),先对待切割件按照单颗目标芯片的尺寸放大N倍,则放大网格区40的尺寸为NA*NA,即对于第一切割道20而言,相邻两个第一横向切割道21之间的距离为NA,相邻两个第一纵向切割道22之间的距离为NA;对于第二切割道30而言,相邻两个第二横向切割道31之间的距离为A,相邻两个第二纵向切割道22之间的距离为A。
下面以在横向上切割为例,进行进一步说明。
将晶圆100均分成若干个放大网格区40,由于相邻两个第一横向切割道21之间的间距大于单颗目标芯片的尺寸,在一次切割过程中可以释放部分应力,同时由于衬底1与背膜10之间的贴合力相对较大,切割时芯片不易晃动,提高了切割稳定性,接着再对放大网格区40进行二次切割,可有效降低胶膜张力,相邻两个第二横向切割道31的距离等于单颗目标芯片的尺寸,切割后可得到目标芯片,可以避免背面崩角或背面隐裂等缺陷,从而提高芯片的机械强度,保证芯片的电气性能和可靠性。
需要说明的是,步骤S2中,一次切割可以先依次沿第一横向切割道21切割,再将切割载具转动90°,依次沿第一纵向切割道22切割,以提高切割效率。同理,在步骤S3中,二次切割可以先依次沿第二横向切割道31切割,再将切割载具转动90°,依次沿第二纵向切割道32切割。
可以理解的是,为了获得更多成品芯片,那么划分的第一切割道20和第二切割道30应尽量向晶圆100中心靠拢。
进一步地,第一切割道20和第二切割道30长度相等,也即,第一横向切割道21、第一纵向切割道22、第二横向切割道31、第二纵向切割道32的长度相等,且第一横向切割道21、第一纵向切割道22、第二横向切割道31、第二纵向切割道32的每一边具有超出衬底1并向背膜10延伸的单边刀痕延伸长度H,放大倍数N满足:N≤Hmax/A,Hmax为背膜10上的最大单边刀痕延伸长度,A为目标芯片的边长。
通过对放大倍数的限制,在进行一次切割时,可保证放大网格区40均匀分布,从而保证后续二次切割过程中各个切割单元中衬底1与背膜10之间的贴合力足够大,切割时芯片不易晃动,进一步保证了切割稳定性。
也就是说,如目标芯片的尺寸是A*A,那么,先对待切割件按照单颗目标芯片的尺寸放大N倍,经过一次切割后,可在晶圆100上分割出W个NA*NA的放大网格区40,经过二次切割,将晶圆100分割成A*A的单颗目标芯片。在进行晶圆100一次切割和二次切割时,第一横向切割道21、第一纵向切割道22、第二横向切割道31、第二纵向切割道32的长度被设定为被切割晶圆100的长度与两倍的单边刀痕延伸长度H之和。从而实际上在一次切割和二次切割时,从衬底1向外延伸的部分会对不完整区域进行补充,进而实现一次切割得到完整的NA*NA的放大网格区40,二次切割后得到完整的A*A的目标芯片。在此条件下,最终将整个晶圆100切割成若干个A*A的单颗芯片,其总的切割刀数是不变的,所以其产能也保持不变。
以切割直径D为4mm的晶圆100、获得尺寸为1mm*1mm的目标芯片为例。如图3所示,忽略切割刀宽度的前提下,若按传统切割方式进行切割,其步骤为先沿晶圆100的横向切割道按照单颗芯片尺寸完全切开,再沿晶圆100的纵向切割道按照单颗芯片尺寸切割开,以此将整片晶圆100分割成单颗芯片,共切10刀,可得到16个1mm*1mm的切割单元,其中包括4个完整的目标芯片,其余切割单元上不足1mm*1mm的晶圆部分由背膜10进行补充。
进一步地,背膜10上的最大单边刀痕延伸长度Hmax满足:Hmax>0.5B,B为晶圆的直径,以实现第一切割道20和第二切割道30能将晶圆完全切割。
为验证上述结论的准确性,接下来对上述单边刀痕延伸长度H以及放大倍数N的限制条件进行进一步说明。
如果将放大倍数N设置为2,即放大网格区40尺寸为2mm*2mm,则整个晶圆划分3个第一横向切割道21和3个第一纵向切割道22,可先在晶圆上沿第一横向切割道21横切三刀,沿第一纵向切割道22竖切三刀,得到四个放大网格区40,如图4所示。再对每个放大网格区40横切一刀,竖切一刀即可,即整个晶圆再划分2个第二横向切割道31和2个第二纵向切割道32,共切10刀,可得到16个1mm*1mm的切割单元,如图5所示。此时,由于放大网格区40均匀分布,在一次切割过程中预先释放了部分应力,那么在背膜10的粘贴力作用下,各个放大网格区40的受力较为均衡,即衬底1与背膜10之间的贴合力足够大,二次切割时芯片不易晃动,进一步保证了切割稳定性。
如果放大倍数设置为3倍,即放大网格区40尺寸为3mm*3mm,此时,整个晶圆100划分2个第一横向切割道21和2个第一纵向切割道22,通过横切两刀和竖切两刀只能得到一个3mm*3mm的放大网格区40,其余放大网格区40的尺寸小于3mm*3mm,如图6所示。若需要最后得到16个1mm*1mm的目标芯片,需要对整个晶圆100再划分3个第二横向切割道31和3个第二纵向切割道32,如图7所示,共切10刀。在极限情况下,第一切割道20或第二切割道30沿着晶圆的外切正方形的边长的延伸方向设置,Hmax>0.5B=0.5*4mm=2mm,即Hmax>2mm,才能保证切割刀痕将晶圆完全覆盖。此时,放大网格区40在晶圆100上的分布不均匀,各个放大网格区40的面积不等,导致面积较小的放大网格区中衬底1与背膜10之间的贴合力较小,那么在二次切割时芯片易晃动,切割稳定性较差,也就容易发生背面崩角或背面隐裂等缺陷。因此,在确定放大倍数时,以Hmax=0.5B代入计算,N≤Hmax/A=2,在本实施例中,放大倍数最大设置为2。
综上所述,放大倍数N满足上述关系式,才能在保证产能不变的前提下,通过一次切割释放部分应力,以避免背面崩角或背面隐裂等缺陷,从而提高芯片的机械强度,保证芯片的电气性能和可靠性。
在一个优选的实施例中,如图8所示,一次切割和二次切割均采用第一切割刀Z1和第二切割刀Z2在晶圆100的正面一前一后并行切割,两把刀的切割方向和切割路径一致,切割前的晶圆100如图8中(a)所示。
切割过深,刀片负载大,可能存在断刀风险,导致晶圆100背崩,因此采用第一切割刀Z1和第二切割刀Z2一前一后并行切割的方式,可以降低背崩风险,同时提高切割效率。
进一步地,第一切割刀Z1在衬底1的正面沿第一切割道20或第二切割道30进行预切割,在衬底1上形成凹槽50,经第一切割刀Z1切割后的晶圆100如图8中(b)所示。通过凹槽50的成型,可以将晶圆100切割应力释放,从而降低因应力而导致后续第二切割刀Z2切割时发生裂片的风险。
进一步地,凹槽50的深度小于或等于衬底1厚度的1/2。优选地,凹槽50的深度等于衬底1厚度的1/2,以更好地释放切割应力,降低背崩风险。
进一步地,凹槽50为上宽下窄的结构,即凹槽50的底部宽度小于其顶部宽度。
一次切割和二次切割可采用激光切割或采用机械刀具切割。由于已经有凹槽50的存在,因此,第二切割刀Z2可伸入至凹槽50内,降低了崩边、分层等现象发生的风险。
进一步地,第二切割刀Z2对准凹槽50沿第一切割道20或第二切割道30进行切透处理,第二切割刀Z2的切入深度为切入背膜10内30μm,在衬底1上形成通槽60,经第一切割刀Z1和第二切割刀Z2切割后的晶圆100如图8中(c)所示。通过通槽60的成型,可以将晶圆100切割应力完全释放。
进一步地,第一切割刀Z1和第二切割刀Z2的进刀速度设置为10mm/s-60mm/s。可选地,第一切割刀Z1和第二切割刀Z2的进刀速度可设置为20mm/s、30mm/s、35mm/s、45mm/s等。进刀速度过高,会增加刀片的负载,晶圆100产生的应力也较大,容易发生背崩。因此,本领域技术人员可根据实际生产需求和目标芯片的尺寸设置第一切割刀Z1和第二切割刀Z2的进刀速度。
第一切割刀Z1和第二切割刀Z2的主轴转速设置为30000r/min-55000r/min。主轴转速过高,刀片的自锐能力被抑制,可能发生钝化。因此,本领域技术人员可根据实际生产需求设置第一切割刀Z1和第二切割刀Z2的主轴转速。
应理解的是,文中使用的术语仅出于描述特定示例实施方式的目的,而无意于进行限制。除非上下文另外明确地指出,否则如文中使用的单数形式“一”、“一个”以及“所述”也可以表示包括复数形式。术语“包括”、“包含”、“含有”以及“具有”是包含性的,并且因此指明所陈述的特征、步骤、操作、元件和/或部件的存在,但并不排除存在或者添加一个或多个其它特征、步骤、操作、元件、部件、和/或它们的组合。文中描述的方法步骤、过程、以及操作不解释为必须要求它们以所描述或说明的特定顺序执行,除非明确指出执行顺序。还应当理解,可以使用另外或者替代的步骤。
尽管可以在文中使用术语第一、第二、第三等来描述多个元件、部件、区域、层和/或部段,但是,这些元件、部件、区域、层和/或部段不应被这些术语所限制。这些术语可以仅用来将一个元件、部件、区域、层或部段与另一区域、层或部段区分开。除非上下文明确地指出,否则诸如“第一”、“第二”之类的术语以及其它数字术语在文中使用时并不暗示顺序或者次序。因此,以下讨论的第一元件、部件、区域、层或部段在不脱离示例实施方式的教导的情况下可以被称作第二元件、部件、区域、层或部段。
以上所述仅是本申请的具体实施方式,使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种晶圆切割方法,所述晶圆(100)包括衬底(1)及阵列设置在所述衬底(1)上的若干芯片单元(2),其特征在于,所述晶圆切割方法包括:
在所述衬底(1)背离所述芯片单元(2)的一侧粘贴背膜(10),得到待切割件;
对所述待切割件按照单颗目标芯片的尺寸放大N倍划分第一切割道(20),所述第一切割道(20)包括纵横交错的第一横向切割道(21)和第一纵向切割道(22),进行一次切割,得到W个放大网格区(40),其中,放大倍数N≥2,所述放大网格区的数量W≥4;
对所述放大网格区(40)按照单颗目标芯片的尺寸划分第二切割道(30),所述第二切割道(30)包括纵横交错的第二横向切割道(31)和第二纵向切割道(32),进行二次切割,得到目标芯片;
所述第一切割道(20)和所述第二切割道(30)的长度相等,所述第一切割道(20)和所述第二切割道(30)的每一边具有超出所述衬底(1)并向所述背膜(10)延伸的单边刀痕延伸长度H,所述放大倍数N满足:N≤Hmax/A,其中,Hmax为所述背膜(10)上的最大单边刀痕延伸长度,A为所述目标芯片的边长;
所述背膜(10)上的最大单边刀痕延伸长度Hmax满足:Hmax>0.5B,B为所述晶圆(100)的直径。
2.根据权利要求1所述的晶圆切割方法,其特征在于,所述一次切割和所述二次切割均采用第一切割刀(Z1)和第二切割刀(Z2)在所述晶圆(100)的正面一前一后并行切割。
3.根据权利要求2所述的晶圆切割方法,其特征在于,采用所述第一切割刀(Z1)在所述衬底(1)的正面分别沿所述第一切割道(20)和/或所述第二切割道(30)的延伸方向进行预切割,以在所述衬底(1)上形成凹槽(50)。
4.根据权利要求3所述的晶圆切割方法,其特征在于,所述凹槽(50)为上宽下窄的结构。
5.根据权利要求3所述的晶圆切割方法,其特征在于,所述凹槽(50)的深度小于或等于所述衬底(1)厚度的1/2。
6.根据权利要求3所述的晶圆切割方法,其特征在于,采用所述第二切割刀(Z2)对准所述凹槽(50)沿所述第一切割道(20)和/或所述第二切割道(30)的延伸方向进行切透处理,所述第二切割刀(Z2)的切入深度为切入所述背膜(10)内30μm,以在所述衬底(1)上形成通槽(60)。
7.根据权利要求2所述的晶圆切割方法,其特征在于,所述第一切割刀(Z1)和所述第二切割刀(Z2)的进刀速度设置为10mm/s-60mm/s。
8.根据权利要求2所述的晶圆切割方法,其特征在于,所述第一切割刀(Z1)和所述第二切割刀(Z2)的主轴转速设置为30000r/min-55000r/min。
9.根据权利要求1所述的晶圆切割方法,其特征在于,所述一次切割和所述二次切割为激光切割或机械刀具切割方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410171719.5A CN117727694B (zh) | 2024-02-07 | 2024-02-07 | 晶圆切割方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410171719.5A CN117727694B (zh) | 2024-02-07 | 2024-02-07 | 晶圆切割方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117727694A CN117727694A (zh) | 2024-03-19 |
CN117727694B true CN117727694B (zh) | 2024-04-26 |
Family
ID=90205647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410171719.5A Active CN117727694B (zh) | 2024-02-07 | 2024-02-07 | 晶圆切割方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117727694B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294261A (ja) * | 2007-05-25 | 2008-12-04 | Gyoseiin Genshino Iinkai Kakuno Kenkyusho | 熱応力効果を抑制できるウェハ切断線形成構造 |
CN103367324A (zh) * | 2012-04-01 | 2013-10-23 | 上海华虹Nec电子有限公司 | 用于半导体芯片的切割道 |
CN109559983A (zh) * | 2018-11-16 | 2019-04-02 | 紫光宏茂微电子(上海)有限公司 | 晶圆的切割方法 |
CN115939041A (zh) * | 2022-12-26 | 2023-04-07 | 立芯精密智造(昆山)有限公司 | 一种基于激光诱导热分解预切的超薄晶圆切割方法 |
CN116031206A (zh) * | 2022-12-28 | 2023-04-28 | 武汉新芯集成电路制造有限公司 | 晶圆切割装置以及晶圆切割方法 |
CN117116913A (zh) * | 2023-09-05 | 2023-11-24 | 湖北三维半导体集成创新中心有限责任公司 | 半导体结构、芯片的形成方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9059333B1 (en) * | 2013-12-04 | 2015-06-16 | International Business Machines Corporation | Facilitating chip dicing for metal-metal bonding and hybrid wafer bonding |
-
2024
- 2024-02-07 CN CN202410171719.5A patent/CN117727694B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294261A (ja) * | 2007-05-25 | 2008-12-04 | Gyoseiin Genshino Iinkai Kakuno Kenkyusho | 熱応力効果を抑制できるウェハ切断線形成構造 |
CN103367324A (zh) * | 2012-04-01 | 2013-10-23 | 上海华虹Nec电子有限公司 | 用于半导体芯片的切割道 |
CN109559983A (zh) * | 2018-11-16 | 2019-04-02 | 紫光宏茂微电子(上海)有限公司 | 晶圆的切割方法 |
CN115939041A (zh) * | 2022-12-26 | 2023-04-07 | 立芯精密智造(昆山)有限公司 | 一种基于激光诱导热分解预切的超薄晶圆切割方法 |
CN116031206A (zh) * | 2022-12-28 | 2023-04-28 | 武汉新芯集成电路制造有限公司 | 晶圆切割装置以及晶圆切割方法 |
CN117116913A (zh) * | 2023-09-05 | 2023-11-24 | 湖北三维半导体集成创新中心有限责任公司 | 半导体结构、芯片的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117727694A (zh) | 2024-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7183137B2 (en) | Method for dicing semiconductor wafers | |
US7808059B2 (en) | Semiconductor substrate, and semiconductor device and method of manufacturing the semiconductor device | |
JPH04276645A (ja) | 化合物半導体ウエーハのダイシング方法 | |
CN101026126B (zh) | 半导体芯片制造方法 | |
KR20150045945A (ko) | 가공 대상물 절단 방법 | |
KR20150045944A (ko) | 가공 대상물 절단 방법 | |
CN109559983B (zh) | 晶圆的切割方法 | |
KR20150044851A (ko) | 가공 대상물 절단 방법 | |
CN111029301B (zh) | 一种碳化硅基晶圆的加工方法 | |
JPH07131069A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
CN107634032B (zh) | 晶片及晶片制造方法 | |
CN102104021B (zh) | 晶片切割方法 | |
KR100789200B1 (ko) | 반도체 칩 제조 방법 및 반도체 칩 | |
JP6455166B2 (ja) | 半導体ウエハおよび半導体チップの製造方法 | |
KR20150045943A (ko) | 가공 대상물 절단 방법 | |
CN117727694B (zh) | 晶圆切割方法 | |
CN110600372A (zh) | 一种晶圆的三面切割方法 | |
JPH07142763A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
CN108214954A (zh) | 一种晶圆芯片的切割方法 | |
CN203774284U (zh) | 一种用于半导体封装的划片 | |
JPH0430558A (ja) | 半導体装置の製造方法 | |
CN215249543U (zh) | 芯片结构和器件 | |
CN211350578U (zh) | 一种预切割的碳化硅晶圆片 | |
CN111599752B (zh) | 切割方法 | |
US20230290684A1 (en) | Structures and methods for dicing semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |