CN215249543U - 芯片结构和器件 - Google Patents

芯片结构和器件 Download PDF

Info

Publication number
CN215249543U
CN215249543U CN202120748096.5U CN202120748096U CN215249543U CN 215249543 U CN215249543 U CN 215249543U CN 202120748096 U CN202120748096 U CN 202120748096U CN 215249543 U CN215249543 U CN 215249543U
Authority
CN
China
Prior art keywords
groove
chip structure
chip
scribe lane
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120748096.5U
Other languages
English (en)
Inventor
孟燕子
孙恺
荣根兰
胡维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memsensing Microsystems Suzhou China Co Ltd
Original Assignee
Memsensing Microsystems Suzhou China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memsensing Microsystems Suzhou China Co Ltd filed Critical Memsensing Microsystems Suzhou China Co Ltd
Priority to CN202120748096.5U priority Critical patent/CN215249543U/zh
Application granted granted Critical
Publication of CN215249543U publication Critical patent/CN215249543U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

本公开提供一种芯片结构和器件,该芯片结构包括至少一个划片道区域,至少一个划片道区域将芯片结构划分为至少两个功能区,芯片结构还包括至少一个第一凹槽和至少一个第二凹槽,第一凹槽位于至少一个划片道区域,第一凹槽的深度小于芯片结构的厚度,第二凹槽位于功能区,第一凹槽和第二凹槽由对芯片结构的同一刻蚀工艺中形成。上述结构的芯片结构有利于器件的小型化设计,并具有较高的切割效率,且第一凹槽的设置不会增加芯片结构的制造工艺流程。

Description

芯片结构和器件
技术领域
本公开涉及芯片的划片技术领域,具体地,涉及一种芯片结构和器件。
背景技术
随着时代的进步,电子产品在日常生活中所占的比重越来越大。电子产品的各个功能需要芯片来进行控制和驱动,随着当前对各类电子产品的小型化的需求,芯片也越来越趋向于小型化设计。
在芯片的生产过程中,通过对母片进行切割以获得独立的芯片,在当前的工艺中,母片上会预先设计具有一定宽度的区域以用于切除,随着芯片的小型化需求,在维持芯片的功能区的设计面积不变的情况下,就需要缩小该用于切除的区域的宽度,如此会导致对切割精度的要求越来越高,而当前的切割工艺已经难以满足该要求。
发明内容
有鉴于此,本公开提供一种芯片结构和器件,可以解决上述技术问题。
本公开第一方面提供一种芯片结构,芯片结构包括至少一个划片道区域,至少一个划片道区域将芯片结构划分为至少两个功能区,芯片结构具有位于至少一个划片道区域的至少一个第一凹槽,至少一个第一凹槽的深度小于芯片结构的厚度。
在划片道区域设置第一凹槽之后,划片道区域在后续切割工艺(例如隐形激光切割工艺)中的待切割的厚度减小,从而减小后续切割工艺的难度和时间(例如减少隐形激光切割工艺中的激光扫描次数),从而提高切割效率;此外,第一凹槽不需要贯穿芯片结构以使得芯片结构被切割开,从而允许第一凹槽具有较小的设计尺寸(例如第一凹槽的开口宽度),有利于功能区的设计面积最大化。
例如,在本公开第一方面的一种可能的实现方式中,芯片结构的第一凹槽的深度为芯片结构的厚度的10%~40%。
例如,在第一方面的一种可能的实现方式中,芯片结构的第一凹槽的宽深比为10%~15%。
在上述的数值范围内,可以兼顾在使得第一凹槽具有较小尺寸(开口宽度)的前提下,使得芯片结构在后续工艺(例如隐形激光切割工艺)中更容易被切割。
例如,在第一方面的一种可能的实现方式中,通过等离子刻蚀以形成第一凹槽,从第一凹槽的开口至第一凹槽的底部,第一凹槽的宽度逐渐减小。
在该方案中,容易使得第一凹槽形成开口宽而底部窄的类楔形形状,有利于在维持较大深度的前提下减少对芯片结构的刻蚀量,节省材料并减少废弃材料的量,降低污染。
例如,在第一方面的另一种可能的实现方式中,可以通过化学刻蚀形成所述第一凹槽和所述第二凹槽,该化学刻蚀的溶液可以包括氢氧化钾等。
例如,在第一方面的一种可能的实现方式中,在至少一个划片道区域的每个划片道区域中,第一凹槽的平面形状为沿划片道区域延伸的直线形。
例如,在第一方面的另一种可能的实现方式中,在至少一个划片道区域的每个划片道区域中,第一凹槽包括多个彼此间隔的子凹槽,多个子凹槽沿着划片道区域排布。
例如,在第一方面的一种可能的实现方式中,芯片结构包括基底和位于基底上的元件层,元件层位于功能区。
例如,在第一方面的一种可能的实现方式中,第一凹槽位于基底的背离元件层的一侧,第一凹槽形成在基底中,第一凹槽的深度小于基底的厚度。
在该方案中,在设计功能区的边界时,可以不受第一凹槽的开口宽度的限制,只需要考虑第一凹槽所在的位置(例如其中心所在的位置)。如此,可以进一步增加功能区的设计面积,即,增加了元件层在被切割之后的有效部分的设计面积。
例如,在第一方面的一种可能的实现方式中,芯片结构包括至少一个第一凹槽和至少一个第二凹槽,第一凹槽位于划片道区域,第二凹槽位于功能区。
例如,在第一方面的一种可能的实现方式中,在芯片结构包括基底的情况下,基底包括该第二凹槽,第二凹槽位于基底的背离元件层的一侧。
例如,在第一方面的一种可能的实现方式中,第一凹槽和第二凹槽由对基底的同一刻蚀工艺中形成。
在该方案中,由于第一凹槽和第二凹槽可以同步形成,因此第一凹槽的设置不会增加芯片结构的制造工艺流程。
例如,在第一方面的一种可能的实现方式中,芯片结构为麦克风芯片,第二凹槽为麦克风芯片的背腔。
本公开第二方面提供一种器件,该器件由第一方面的芯片结构沿着划片道区域切割得到,芯片结构的位于功能区的部分形成一个器件。
例如,在第二方面的一种可能的实现方式中,切割芯片结构的方式包括激光切割。
附图说明
图1为本公开一实施例提供的一种芯片结构的平面结构示意图;
图2图1所示芯片结构沿着M1-N1的截面图;
图3为本公开另一实施例提供的一种芯片结构的平面结构示意图;
图4为本公开另一实施例提供的一种芯片结构的截面图;
图5为图5所示芯片结构被切割后得到的器件的结构示意图;
图6为本公开再一实施例提供的一种芯片结构的平面结构示意图;
图7为图6所示芯片结构沿着M1-N1的截面图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在芯片的小型化设计中,在保持主动能区的架构不变的前提下,需要缩小用于切割的划片道尺寸(例如宽度)来达到使得芯片小型化的目的。然而,在芯片的生产工艺中,在使用刀切工艺(例如砂轮划片)的情况下,需要设计较大宽度的划片道区域以供切除,如此,不利于芯片的小型化,而且在此过程中容易发生崩边现象,导致芯片不良;另外,刀切工艺中使用的液体会对芯片造成损害而影响芯片的质量,甚至导致芯片不良。
对于上述技术问题,可以采用隐形激光切割技术来替代刀切工艺。隐形激光切割是利用穿透率较高的激光束聚焦在母片(切割后获得芯片)内部,并多次扫描,在母片的划片道区域的内部产生不同深度的改质层,从而降低划片道区域的结构强度,使得母片在外力作用下,更容易被分开成单独的芯片。上述工艺可以降低出现崩边的风险,而且无切割废料或者产生极少废料,降低污染。然而,利用隐形激光切割技术的激光划片代价昂贵,在该工艺中,需要激光进行多次扫描才能满足切割要求,导致设备的运行成本非常高且用时较长,导致生产成本增加。
有鉴于此,本公开提供一种芯片结构和器件,可以解决上述技术问题。该芯片结构包括至少一个划片道区域,至少一个划片道区域将芯片结构划分为至少两个功能区,芯片结构具有位于至少一个划片道区域的至少一个第一凹槽,至少一个第一凹槽的深度小于芯片结构的厚度。
具有第一凹槽的芯片结构可以采用隐形激光切割工艺进行切割,例如可以采用激光沿着划片道区域进行扫描,受到激光扫描后,芯片的硅材料会发生改质从而降低结构强度,在受到外力(例如拉伸力、剪切力等)的作用下,芯片结构会在划片道区域处沿着激光扫描的区域断开,在该过程中,不会存在崩边风险,可以提高切割芯片结构后获得的器件(例如芯片)的品质和外观。在该过程中,因为不存在切除芯片结构以使得其断开的情况(相当于整体上被切除的宽度为零),减少切除材料(例如硅材料)残留而对芯片结构造成污染等风险;此外,可以最小化设计划片道区域的宽度,即,最大化设计功能区的面积,降低生产成本;另外,在该过程中,不需要如刀切工艺一样使用液体,即,本工艺可以不需要使用该液体,避免芯片被该液体损害,提高芯片的良率。
在划片道区域设置第一凹槽之后,划片道区域在后续切割工艺(例如隐形激光切割工艺)中的待切割的厚度减小,从而减小后续切割工艺的难度和时间(例如减少隐形激光切割工艺中的激光扫描次数);此外,第一凹槽不需要贯穿芯片结构以使得芯片结构被切割开,从而允许第一凹槽具有较小的设计尺寸(例如第一凹槽的开口宽度),有利于功能区的设计面积最大化。
下面,结合附图对根据本公开至少一个实施例中的芯片结构和器件进行详细地说明。另外,在该些实施例中,以芯片结构(母片)所在面为基准建立空间直角坐标系,以对芯片结构中的各个结构的位置进行限定,在该空间直角坐标系中,X轴和Y轴与芯片结构所在面平行,Z轴与芯片结构所在面垂直。
在本公开至少一个实施例中,如图1和图2所示,芯片结构100包括划片道区域102,划片道区域102将芯片结构100划分出多个功能区101,芯片结构100具有第一凹槽103,第一凹槽103位于划片道区域102,第一凹槽103的深度小于芯片结构100的厚度。需要说明的是,界定“厚度”的方向与Z轴方向(与芯片结构100所在面垂直的方向)平行。
需要说明的是,在本公开的实施例中,划片道区域和功能区的数量不做限制。例如,芯片结构包括两个功能区和一个划片道区域,该划片道区域位于该两个功能区之间;或者,如图1所示,芯片结构100包括四个功能区101和两个划片道区域102,该两个划片道区域102彼此交叉以使得每两个相邻的功能区101都被划片道区域102分隔;或者,芯片结构可以包括多个功能区和多个划片道区域,多个功能区可以呈现阵列排布。
例如,在本公开的实施例中,对芯片结构的形状不做限制。例如,芯片结构可以为晶圆片,或者芯片结构可以为具有矩形等其它形状的晶片。
例如,在本公开的实施例中,芯片结构可以为芯片的母片,在沿着划片道区域切割芯片结构后,芯片结构被切割为与功能区一一对应的多个独立单元,每个单元可以作为一个芯片(下述实施例中的器件)。需要说明的是,在本公开的实施例中,芯片的平面形状可以为矩形,也可以为圆形、多边形等其它形状,划片道区域的分布可以根据芯片的具体形状进行设计。
在本公开的实施例中,在描述某一结构的平面形状时,该平面形状可以为该结构在芯片结构所在面上的正投影所呈现的形状。
需要说明的是,在本公开的实施例中,划片道区域为用于加工过程中人为设定的区域,可以没有明确的边界限定。根据需要,划片道区域的宽度可以大于、小于或者等于第一凹槽的宽度。
例如,在本公开至少一个实施例中,芯片结构的第一凹槽的深度为芯片结构的厚度的10%~40%。如图2所示,第一凹槽103的深度为其沿着Z轴(与芯片结构100所在面垂直的方向)方向的尺寸,芯片结构100的厚度为其沿着Z轴(与芯片结构100所在面垂直的方向)方向的尺寸。
例如,在本公开至少一个实施例中,芯片结构的第一凹槽的宽深比为10%~15%。如图2所示,设第一凹槽的延伸方向与Y轴(图中未示出)平行,第一凹槽103的宽度为其沿着X轴方向的尺寸,其深度为其沿着Z轴方向的尺寸,第一凹槽103的“宽深比”为其宽度和深度之比。
第一凹槽的尺寸(开口宽度和深度)越大,芯片结构在后续工艺(例如隐形激光切割工艺)中更容易被切割,相应的,划片道区域的设计宽度越大,功能区的设计面积越小。在上述的数值范围内,可以兼顾在使得第一凹槽具有较小尺寸(开口宽度)的前提下,使得芯片结构在后续工艺(例如隐形激光切割工艺)中更容易被切割。
需要说明的是,在本公开的实施例中,对于第一凹槽的深度和宽深比的选择可以根据实际工艺需要进行设计,可以不限于上述数值范围。例如,芯片结构的第一凹槽的深度为芯片结构的厚度的5%~60%,进一步可以为15%、20%、25%、30%、35%、45%、50%、55%等。例如,第一凹槽的宽深比可以为5%~30%,进一步可以为20%、25%等。
例如,在本公开至少一个实施例中,通过等离子刻蚀以形成第一凹槽,从第一凹槽的开口至第一凹槽的底部,第一凹槽的宽度逐渐减小。等离子刻蚀的方式可以使得第一凹槽的宽度较小,例如可以形成具有100微米以下乃至五十微米以下宽度的第一凹槽,从而极窄化划片道区域的宽度,即,进一步有利于芯片(下述实施例中的器件)的小型化。
等离子体刻蚀的精度高,定向刻蚀能力强,从而使得第一凹槽可以在具有较小开口宽度的前提下具有较大的深度,而且该方法容易使得第一凹槽形成开口宽而底部窄的类楔形形状,有利于在维持较大深度的前提下减少对芯片结构的刻蚀量,节省材料并减少废弃材料的产生量,降低污染。
例如,在本公开至少一个实施例中,可以通过化学刻蚀形成所述第一凹槽和所述第二凹槽,该化学刻蚀的溶液可以包括氢氧化钾等。该化学刻蚀工艺形成的第一凹槽和第二凹槽的形状和尺寸可以与通过等离子体刻蚀工艺形成的第一凹槽和第二凹槽的形状和尺寸相似。相比于等离子刻蚀,化学刻蚀工艺对工作环境的要求相对较低,设备成本低,可以有效降低生产成本。
在本公开的实施例中,对第一凹槽的平面形状不做限制。例如,在本公开一些实施例中,如图1所示,每个划片道区域102中的第一凹槽103的平面形状为沿划片道区域102延伸的直线形。例如,在本公开另一些实施例中,每个划片道区域102中的,第一凹槽103包括多个彼此间隔的子凹槽,多个子凹槽沿着划片道区域102排布。在第一凹槽103包括多个彼此间隔的子凹槽的情况下,因形成第一凹槽103而从芯片结构100上切除的材料的量进一步减少,进一步降低污染而提高后续获得的芯片(器件)的质量;此外,第一凹槽的子凹槽呈现多点分布,在进行激光扫描后芯片结构在划片道区域仍具有较高的强度而不容易在搬运等操作中发生断裂,而在切割(例如施加剪切力、拉伸力等)的情况下,在划片道区域中,由于设置有子凹槽和未设置有子凹槽的部分的强度不同而产生受力不均,导致应力集中,从而可以产生点破坏(同等施力条件下,点破坏所需要的力远小于面破坏所需要的力),该点破坏会产生裂缝并在应力释放的过程中使得裂缝进一步延伸,从而使得芯片结构更容易断裂。
在本公开的实施例中,对第一凹槽的具体尺寸不过限制,可以根据实际工艺进行选择。例如,至少在使用等离子刻蚀工艺的情况下,第一凹槽的的宽度可以为5~10微米,在第一凹槽包括多个子凹槽的情况下,该些子凹槽的长度可以为10~20微米。
例如,在本公开至少一个实施例中,芯片结构包括基底和位于基底上的元件层,元件层位于功能区。如图4所示,元件层120位于基底110上,基底110的材料可以为硅。元件层120的具体结构可以根据芯片的应用领域进行选择,例如元件层120可以包括逻辑电路、感应电路等。
例如,在本公开的实施例中,芯片结构所在面与基底的面向元件层的表面平行。
例如,在本公开至少一个实施例中,第一凹槽位于基底的背离元件层的一侧,第一凹槽形成在基底中,第一凹槽的深度小于基底的厚度。示例性的,如图4所示,第一凹槽103形成在基底110的背离元件层120的一侧。如此,第一凹槽103仅形成在了基底110中,可以避免第一凹槽103对元件层120的影响,即,在设计功能区的边界时,可以不受第一凹槽103的开口宽度的限制,只需要考虑第一凹槽103所在的位置(例如其中心所在的位置)。如此,可以进一步增加功能区的设计面积,即,增加了元件层在被切割之后的有效部分的设计面积。
示例性的,如图4和图5所示,图4中的芯片结构在经过激光切割且施加外力(例如剪切力等)之后,沿着第一凹槽103所在的区域断开,以形成为如图5所示的器件(芯片)。图5所示的芯片在拼接之后仍可以形成为如图4所示的结构,因此,在图4至图5所示的工艺过程中,几乎没有材料被去除。如此,划片道区域的设计宽度仅受激光扫描的精度以及断裂面的平整度的限制,在理想情况(精度以及平整度高)下,理论上可以将划片道区域的宽度设置为无限小,从而进一步有利于器件(芯片)的小型化设计。
例如,在本公开至少一个实施例中,基底包括第二凹槽,第二凹槽位于基底的背离元件层的一侧,第一凹槽和第二凹槽由对基底的同一刻蚀工艺中形成。在该实施例中,第二凹槽可以为一些类型的芯片结构的必要结构,在此情况下,由于第一凹槽和第二凹槽可以同步形成,因此第一凹槽的设置不会增加芯片结构的制造工艺流程。
在本公开的实施例中,芯片结构可以为微机电系统(Micro-Electro-MechanicalSystem,简称为MEMS)器件,该MEMS器件的类型可以包括但不限于为麦克风芯片(MEMS麦克风)、压力传感器(MEMS压力传感器)等。
例如,在本公开一些实施例中,芯片结构为麦克风芯片,第二凹槽用于构成麦克风芯片的腔室,例如该腔室为麦克风芯片的背腔。
例如,在本公开另一些实施例中,芯片结构为压力传感器,第二凹槽用于构成压力传感器中的腔室。例如,该压力传感器可以为MEMS硅压阻式压力传感器等。例如,基底可以为硅基底,第二凹槽的厚度小于硅基底的厚度,第二凹槽使得硅基底的位于功能区的部分形成为应力杯型的结构。轨基底的设置有第二凹槽的部分因厚度减薄而形成为薄膜,该薄膜随着压力(例如外界压力造成腔室的压强改变,该压强在薄膜上呈现为压力)改变而产生弹性变形,即,该薄膜的电阻等参数会发生改变,通过检测电阻的变化可以实现压力检测。
在本公开的实施例中,对第二凹槽(腔室)的深度不做限制,可以根据实际工艺的需要进行设计。例如,第二凹槽的深度可以为整个芯片结构的厚度的80%~98%,例如可以为97%左右。例如,第二凹槽可以设置为贯穿基底(例如芯片结构为麦克风芯片)。
例如,在本公开的实施例中,在芯片结构为麦克风芯片的情况下,芯片结构可以包括振动膜,该振动膜位于芯片结构的设置有第二凹槽的一侧并覆盖第二凹槽,振动膜和第二凹槽形成声腔。
本公开至少一个实施例提供一种器件,该器件由第一方面的芯片结构沿着划片道区域切割得到,芯片结构的位于功能区的部分形成一个器件。
例如,在本公开至少一个实施例中,切割芯片结构的方式包括激光切割。在本公开的实施例中,激光切割是通过将脉冲激光的单个脉冲通过光学整形,让其透过材料表面在材料内部聚焦,在焦点区域的能量密度较高,形成多光子吸收非线性吸收效应,使得材料改性并形成裂纹。每一个激光脉冲等距作用,可以形成等距的损伤即可在材料内部形成一个改质层(龟裂层,或称为包括因激光聚焦而生成的多个“爆炸点”的膜层)。在改质层位置的材料的分子键被破坏(相当于晶格结构被破坏),材料的连接变的脆弱而易于分开。切割完成后通过拉伸承载膜的方式,将芯片结构分开,并使得芯片(器件)与芯片之间产生间隙。
例如,在本公开的实施例中,在对芯片结构进行切割工艺之前,可以将芯片结构贴在白膜上。例如,在贴附白膜之前,芯片结构已经经过减薄工艺处理。
例如,在本公开的一些实施例中,在贴附白膜之后,可以形成第一凹槽和第二凹槽。在该过程中,白膜可以用于校正芯片结构的面形变化,
例如,在本公开的实施例中,在完成激光切割之后,可以去除(例如揭除)白膜,然后将芯片结构放置在蓝膜上,并在芯片结构的未设置有蓝膜的一侧贴附保护膜,然后将芯片结构放置在裂片机中,将芯片结构分裂为多个器件(芯片)。蓝膜可以防止芯片结构在切割(分裂)时其包括的晶粒不会发生位移,减少切割过程中产生的崩碎、飞片等现象。保护膜可以用于保护芯片结构,减少机械力(压力或者拉力)对芯片结构造成的伤害。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换等,均应包含在本实用新型的保护范围之内。

Claims (11)

1.一种芯片结构,其特征在于,所述芯片结构包括至少一个划片道区域,所述至少一个划片道区域将所述芯片结构划分为至少两个功能区,
所述芯片结构包括至少一个第一凹槽和至少一个第二凹槽,所述至少一个第一凹槽位于所述至少一个划片道区域,所述至少一个第一凹槽的深度小于所述芯片结构的厚度,所述至少一个第二凹槽位于所述功能区,以及
所述至少一个第一凹槽和所述至少一个第二凹槽由对所述芯片结构的同一刻蚀工艺中形成。
2.根据权利要求1所述的芯片结构,其特征在于,
所述芯片结构包括基底和位于所述基底上的元件层,所述元件层位于所述功能区。
3.根据权利要求2所述的芯片结构,其特征在于,
所述第一凹槽位于所述基底的背离所述元件层的一侧,所述第一凹槽的深度小于所述基底的厚度;以及
所述第二凹槽形成于所述基底中,并且所述第二凹槽位于所述基底的背离所述元件层的一侧。
4.根据权利要求3所述的芯片结构,其特征在于,
所述第一凹槽和所述第二凹槽由对所述基底的同一刻蚀工艺中形成。
5.根据权利要求1所述的芯片结构,其特征在于,
所述芯片结构为麦克风芯片或压力传感器,所述第二凹槽用于构成所述麦克风芯片或压力传感器的腔室。
6.根据权利要求1-5中任一项所述的芯片结构,其特征在于,
所述第一凹槽的深度为所述芯片结构的厚度的10%~40%。
7.根据权利要求1-5中任一项所述的芯片结构,其特征在于,
所述第一凹槽的宽深比为10%-15%。
8.根据权利要求1-5中任一项所述的芯片结构,其特征在于,
通过等离子刻蚀形成所述第一凹槽和所述第二凹槽,从所述第一凹槽的开口至所述第一凹槽的底部,所述第一凹槽的宽度逐渐减小。
9.根据权利要求1-5中任一项所述的芯片结构,其特征在于,
通过化学刻蚀形成所述第一凹槽和所述第二凹槽,所述化学刻蚀的溶液包括氢氧化钾。
10.根据权利要求1-5中任一项所述的芯片结构,其特征在于,
在所述至少一个划片道区域的每个所述划片道区域中,所述第一凹槽的平面形状为沿所述划片道区域延伸的直线形;或者
在所述至少一个划片道区域的每个所述划片道区域中,所述第一凹槽包括多个彼此间隔的子凹槽,多个所述子凹槽沿着所述划片道区域排布。
11.一种器件,其特征在于,所述器件由所述权利要求1-10中任一项所述的芯片结构沿着所述划片道区域切割得到,其中,所述芯片结构的位于所述功能区的部分形成一个器件。
CN202120748096.5U 2021-04-13 2021-04-13 芯片结构和器件 Active CN215249543U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120748096.5U CN215249543U (zh) 2021-04-13 2021-04-13 芯片结构和器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120748096.5U CN215249543U (zh) 2021-04-13 2021-04-13 芯片结构和器件

Publications (1)

Publication Number Publication Date
CN215249543U true CN215249543U (zh) 2021-12-21

Family

ID=79508461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120748096.5U Active CN215249543U (zh) 2021-04-13 2021-04-13 芯片结构和器件

Country Status (1)

Country Link
CN (1) CN215249543U (zh)

Similar Documents

Publication Publication Date Title
US7754584B2 (en) Semiconductor substrate, and semiconductor device and method of manufacturing the semiconductor device
US7859084B2 (en) Semiconductor substrate
EP0305204B1 (en) Method of fabricating image sensor dies for use in assembling arrays
US10515854B2 (en) Laser lift-off method of wafer
KR101275739B1 (ko) 파쇄되기 쉬운 평판 가공물 표면에 새긴 금을 따라기계적인 자동 절단법
US8110777B2 (en) Method and device for dividing a plane-parallel plate made of a brittle material into a plurality of individual plates by means of a laser
EP2600390B1 (en) Chip manufacturing method
US20070298529A1 (en) Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
JP2009124077A (ja) 半導体チップ及びその製造方法
JP2005167190A (ja) 半導体ウェハのダイシング方法
JP2008153420A (ja) 基材の分割方法、液滴吐出ヘッドの製造方法、半導体装置の製造方法、基板の製造方法、及び電気光学装置の製造方法
CN103025473A (zh) 基板加工方法
JP2009206291A (ja) 半導体基板、半導体装置、およびその製造方法
US12060266B2 (en) Method with mechanical dicing process for producing MEMS components
KR20150044369A (ko) 탄성 지지판, 파단 장치 및 분단 방법
KR20150044367A (ko) 파단 장치 및 분단 방법
CN117727694B (zh) 晶圆切割方法
KR20150045943A (ko) 가공 대상물 절단 방법
CN215249543U (zh) 芯片结构和器件
JP2007160920A (ja) ウェハおよびウェハの加工方法
CN107799406B (zh) 用于加工晶片的方法和用于加工载体的方法
JP2009206292A (ja) 半導体基板、および半導体装置の製造方法
JP2013062372A (ja) デバイスウェハ及びデバイスウェハの切断方法
CN115871116A (zh) 碳化硅半导体晶圆的切割
US20240258171A1 (en) Method for laser-based singulating of microchips on structured substrates

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant