JPS63293939A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造方法に関し、特に
、半導体ウェハを所定領域から切断して複数のチップに
する技術に関するものである。

〔従来技術〕

半導体ウェハは、その表面の集積回路が形成されるそれ
ぞれの集積回路領域（チップ領域）の間をダイシングソ
ーで切断するこによって複数のチップに分割される。こ
のダイシングソーで半導体ウェハを切断して複数のチッ
プにする技術は９例えば特開昭５８−１００４４３号公
報に記載されている。

〔発明が解決しようとする問題点〕

ダイシングソーで半導体ウェハの表面から裏面まで完全
に切断する（フルカット）と、ｉ面に近い部分の切断面
にマイクロクラックを生じる。そこで、半導体ウェハを
ダイシングソーで完全に切断してしまわずに、厚さが数
十μｍ程度の切り残しを生じるようにダイシング（ハー
フカット）し、この後前記切り残しの部分から割るよう
にしている。

しかしながら、前記ハーフカットによる切断においても
、半導体ウェハを割る際に多数のマイクロクランクを生
じる。このマイクロクラックがチップの封止後に欠ける
と、チップの表面にダメージを与える。

本発明の目的は、マイクロクラックを生じることなく、
半導体ウェハを複数に切断する技術を提供することにあ
る。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち１代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、半導体ウェハをレーザを用いて複数のチップ
に切断するものである。

〔作用〕

上述した手段によれば、半導体ウェハに機械的衝撃が加
わらないので、マイクロクラックを生じることなく半導
体ウェハを複数に切断することができる。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて説明すわ。

第１図は、切断中の半導体ウェハを模式的に示した斜視
図。

第２図は、半導体ウェハの切断中の断面図である。

第１図及び第２図において、１はＰ°単結晶シリコンか
らなる半導体ウェハであり、２が半導体ウェハ１を複数
に切断するための領域いわゆるダイシング領域、３が集
積回路領域である。集積回路領域３の半導体素子が形成
される部分は、半導体ウニハエの表面の選択的な熱酸化
による酸化シリコン膜からなるフィールド絶縁膜８と、
その下のＰチャネルストッパ領域７とで素子分離がなさ
れているが、これらフィールド絶縁膜８及びＰチャネル
ストッパ領域７はダイシング領域２には形成しないよう
にしている。また、集積回路領域３上には例えばＭＩＳ
［’ＥＴのゲート電極等を覆う第１層しＩの層間絶縁膜
１０、さらに層間絶縁膜１０の上を延在する例えば第１
層目のアルミニウム膜からなる配線を覆う最終保護膜１
１が設けられるが、これら層間絶縁膜１０、最終保護膜
１１は、ダイシング領域２では選択的に除去するように
している。前記層間絶縁膜１０は、例えばＣｖＤによる
酸化シリコン膜とこの土に積層されるリンシリケートガ
ラス（Ｐ　Ｓ　Ｇ）膜とで構成している。最終保Ｓ膜１
１は、例えばＣＶＤによる酸化シリコン膜と、この上に
積層した塗布ガラス（ＳＯＧ）膜と、さら（ここの上に
積層したＰＳＧ膜と、さらにこの上に積層した例えばプ
ラズマＣＶＤによる窒化シリコン膜とで構成している。

１２は例えばＭＩＳＦＥＴのゲート絶縁膜を形成する際
に形成された薄い酸化シリコン膜であるが、この酸化シ
リコン膜１２もダイシング領域２では選択的に除去され
る。しかし、これら酸化シリコン膜１２、層間絶縁膜１
０、最終保護膜１１は、ダイシング領域２上の部分を除
去せずに、それらで覆ったままとしておいてもよい。ま
た、フィールド絶縁膜８から露出している半導体ウェハ
１の表面のＮ゛半導体領域９は、例えばＮチャネルＭＩ
ＳＦＥＴのソース、ドレイン領域形成時に形成されたも
のである。

本実施例の半導体ウェハ１の切断方法は、まずダイシン
グ領域２をダイシングソー４によって所定の深さまで切
り下げる。ここで、図示していないが、半導体ウェハ１
の裏面は粘着テープが貼られ、ダイシングソー４を掛け
た後も半導体ウェハ１がばらばらにならないようになっ
ている。５がダイシングソー４によって形成された溝で
ある。

すなわち、ダイシングソー４ではダイシング領域２を完
全に切断せずに、切り残し５Ａが生じるようにする。こ
の切り残し５Ａの厚さは、特に限定する必要はないが、
例えば２０μｍ程度にして、溝５の底の部分あるいは溝
５の側面等にマイクロクラックが生じないようにする。

なお１図示していないが、ダイシングソー４は、水を掛
けながらダイシング領域２の切り下げを行うようになっ
ている。

レーザ６は、ダイシングソー４によって形成された溝５
の底を照射するように、充分に細いスポット径にする。

スポット径は、ダイシングソー４の厚さが１００μｍ程
度のもの、２０〜３０μｍ程度のもの等色々あるが、そ
れらの厚さより小さくすればよい。このレーザ６の照射
によって切り残し部５Ａを溶断するので、その切り残し
の部分に機械的な衝撃が加わらず、マイクロクラックを
生じることがない、なお、レーザ６のみでダイシング領
域６の表面から裏面まで完全に切断するようにしてもよ
いが、この実施例では切断時間を速くするため、ダイシ
ングソー４を併用している。

レーザ６とダイシングシー４を掛ける順序ｊよ、種々組
合せが可能である。例えば、ダイシングソー４の直ぐ後
から切り残し５Ａヘレーザ６を照射していくようにして
もよい。また、同一方向、例えばＸ方向に延びている全
てのダイシング領域２にダイシングソー４を掛け、次に
それによって形成されたＸ方向に延在している溝５ヘレ
ーザ６を照射して、半導体ウェハ１をＸ方向において分
割する。次に、Ｘ方向に延びている全てのダイシング領
域２にダイシングソー４を掛け、次にそれによって形成
された溝５ヘレーザ６を照射して集積回路領域３ごとに
分割するようにしてもよい、あるいは、Ｘ方向に延びる
ダイシング領域２及びＸ方向に延びるダイシング領域２
の全てにダイシングソー４を掛けてからレーザ６を照射
するようにしてもよい。

以上１本発明を実施例にもとづき具体的に説明したが１
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、半導体ウェハをレーザを用いて複数のチップ
に切断することにより、半導体ウェハに機械的衝撃が加
わらないので、マイクロクラックを生じることなく半導
体ウェハを複数に切断することができる。

【図面の簡単な説明】

第１図は、切断中の半導体ウェハを模式的に示した斜視
図。 第２図は、半導体ウェハの切断中の断面図である。 図中、１・・・半導体ウェハ、２・・・ダイシング領域
、３・・・集積回路領域、４・・・ダイシングソー、５
・・・溝。 ５Ａ・・・切り残し、６・・・レーザ、７・・・チャネ
ルストッパ領域、８・・・フィールド絶縁膜、９・・・
Ｎ°半導体領域、１０．１１．１２・・・絶縁膜。

Claims (1)

1. 【特許請求の範囲】 １、ダイシングソーにより半導体ウェハをハーフカット
   し、次いで前記半導体ウェハをレーザによる溶断を用い
   て複数のチップに切断することを特徴とする半導体集積
   回路装置の製造方法。 ２、前記半導体ウェハの表面は複数の領域に区画され、
   その区画されたそれぞれの領域に集積回路が構成されて
   いることを特徴とする特許請求の範囲第１項記載の半導
   体集積回装置の製造方法。 ３、前記レーザは、前記区画されたそれぞれの領域の間
   をダイシングソーで所定の深さまで切り下げた後、その
   切り残しの部分に照射することによって半導体ウェハを
   複数に切断することを特徴とする特許請求の範囲第１項
   記載の半導体集積回装置の製造方法。 ４、前記レーザのスポット径は、ダイシングソーの厚さ
   より細くされることを特徴とする特許請求の範囲第１項
   記載の半導体集積回路装置の製造方法。