JPS61219170A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61219170A JPS61219170A JP5996585A JP5996585A JPS61219170A JP S61219170 A JPS61219170 A JP S61219170A JP 5996585 A JP5996585 A JP 5996585A JP 5996585 A JP5996585 A JP 5996585A JP S61219170 A JPS61219170 A JP S61219170A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- oxidation
- type
- mask
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に酸化膜を
マスクに半導体内に不純物を導入することｔ−特徴とす
る。いわゆるウォールドベース、ウォールドエミッタ型
トランジスタの製造方法に関する。
マスクに半導体内に不純物を導入することｔ−特徴とす
る。いわゆるウォールドベース、ウォールドエミッタ型
トランジスタの製造方法に関する。
従来、バイポーラトランジスタのベース及びエミ、りの
形成方法がＰ ８ Ａ （Ｐｏｌｙｓｉｌｉｃｏｎ ８
ｅｌｆＡｌ ｉｇｎｅｄ）法等で知られている様に同一
のシリコン醗化膜孔から不純物ｔ−導入するいわゆるウ
ォールド（Ｗａｌｌｅｄ）ベース、ウォールドエミッタ
構造のものがある。この従来のウォールドベース、ウォ
ールドエミッタ構造のトランジスタのベース領域部の一
般的製造方法を第３図により説明する。
形成方法がＰ ８ Ａ （Ｐｏｌｙｓｉｌｉｃｏｎ ８
ｅｌｆＡｌ ｉｇｎｅｄ）法等で知られている様に同一
のシリコン醗化膜孔から不純物ｔ−導入するいわゆるウ
ォールド（Ｗａｌｌｅｄ）ベース、ウォールドエミッタ
構造のものがある。この従来のウォールドベース、ウォ
ールドエミッタ構造のトランジスタのベース領域部の一
般的製造方法を第３図により説明する。
ｌ！３図（ａ）はトランジスタの平面図であり第３図（
ｂ）。
ｂ）。
第３図（Ｃ）はそれぞれ主要製造工程での第３図（ａ）
のＸ−ｙ部の断面図である。第１図において３３１はコ
レクタ領域、３３２はベース領域、３３３はコレクタ電
！、３３４はベース電極、３３５１１エミツタ電極、３
３６はトランジスタ領域を示している。
のＸ−ｙ部の断面図である。第１図において３３１はコ
レクタ領域、３３２はベース領域、３３３はコレクタ電
！、３３４はベース電極、３３５１１エミツタ電極、３
３６はトランジスタ領域を示している。
第３図世）に示すように、Ｐ型シリコン基板３０１にＮ
型埋込層３０７を形成し、次いでＮ型エピタキシャル層
３０２ｔ−成長し、トランジスタｔ１″電気的に分離す
るためのＰ型録縁領域３０３全形成した半導体基板のベ
ース形成領域上にシリコン窒化膜３０６を形成した後、
熱酸化をして厚いシリコン酸化膜３０４を形成する。し
かる後Ｐ型不純物金イオン注入法により前記シリコン窒
化膜３０６を通して導入し、ベース領域３０５を形成す
る。
型埋込層３０７を形成し、次いでＮ型エピタキシャル層
３０２ｔ−成長し、トランジスタｔ１″電気的に分離す
るためのＰ型録縁領域３０３全形成した半導体基板のベ
ース形成領域上にシリコン窒化膜３０６を形成した後、
熱酸化をして厚いシリコン酸化膜３０４を形成する。し
かる後Ｐ型不純物金イオン注入法により前記シリコン窒
化膜３０６を通して導入し、ベース領域３０５を形成す
る。
次に、第３図（Ｃ）に示すように、シリコン窒化膜及び
その下の薄いシリコン酸化膜を除去した後エミッタ形底
領域上にポリシリコン３０９全形成する。しかる後Ｎ型
不純物全ポリシリコン３０９全通して導入してエミッタ
領域３１０を形成する。
その下の薄いシリコン酸化膜を除去した後エミッタ形底
領域上にポリシリコン３０９全形成する。しかる後Ｎ型
不純物全ポリシリコン３０９全通して導入してエミッタ
領域３１０を形成する。
以上によりウォールドベース、ウォールドエミッタ構造
のバイポーラトランジスタが得られる。
のバイポーラトランジスタが得られる。
〔発明が解決しようとする問題点３
以上により得られた従来のウォールドベース。
ウォールドエミッタ構造のバイポーラトランジスタは以
下の欠点があった。すなわちベース及びエミッタ領域が
厚い酸化膜３０４に接する部分３１２の接合形状に起因
すると思われるトランジスタの寸法的形状差による電流
増幅率（ｈｙｇＪの不ぞろいである。換言すると電流増
幅率はトランジスタの製造工程に於いてその熱処理条件
（温度或いは時間）によって必要な大きさに造り込むの
であるがトランジスタの寸法的形状の差により電流増幅
率が異なって出来上がるということである。我々がこれ
までに得たデータでは例えば第一の形状のトランジスタ
の電流増幅率が１００程度である時第二の形状のトラン
ジスタのそれは２００程度とならていた。以上述べた欠
点はこのトランジスタを使用した装置の製造コントロー
ル範囲全署しく狭くする。換言すると装置の製造歩留ま
９ｔ−低下させ従って製造原価を高くしてしまう結果に
なっていた。
下の欠点があった。すなわちベース及びエミッタ領域が
厚い酸化膜３０４に接する部分３１２の接合形状に起因
すると思われるトランジスタの寸法的形状差による電流
増幅率（ｈｙｇＪの不ぞろいである。換言すると電流増
幅率はトランジスタの製造工程に於いてその熱処理条件
（温度或いは時間）によって必要な大きさに造り込むの
であるがトランジスタの寸法的形状の差により電流増幅
率が異なって出来上がるということである。我々がこれ
までに得たデータでは例えば第一の形状のトランジスタ
の電流増幅率が１００程度である時第二の形状のトラン
ジスタのそれは２００程度とならていた。以上述べた欠
点はこのトランジスタを使用した装置の製造コントロー
ル範囲全署しく狭くする。換言すると装置の製造歩留ま
９ｔ−低下させ従って製造原価を高くしてしまう結果に
なっていた。
本発明は、トランジスタの寸法的形状差により電流増幅
率の大きさが不ぞろいになることのないウォールドベー
ス、ウォールドエミッタ構造のトランジスタの製造方法
を提供することを目的とする。
率の大きさが不ぞろいになることのないウォールドベー
ス、ウォールドエミッタ構造のトランジスタの製造方法
を提供することを目的とする。
本発明の第１の発明の半導体装置の製造方法は、第一導
電型半導体基板の一主面に選択的に形成された耐酸化性
膜をマスクとして第１回目の酸化をし選択的に酸化膜を
形成する工程と、少なくとも該酸化膜の一部をマスクと
して第二導電型不純物を前記半導体基板に導入する工程
と、しかる後第２回目の酸化を行う工程とを含んで構成
される。
電型半導体基板の一主面に選択的に形成された耐酸化性
膜をマスクとして第１回目の酸化をし選択的に酸化膜を
形成する工程と、少なくとも該酸化膜の一部をマスクと
して第二導電型不純物を前記半導体基板に導入する工程
と、しかる後第２回目の酸化を行う工程とを含んで構成
される。
本発明のｉ＠２の発明の半導体装置の製造方法は第一導
電型半導体基板の一主面に選択的に形成され九耐酸化性
膜をマスクとして第１回目の酸化をし選択的に酸化膜を
形成する工程と、少なくとも該酸化膜の一部をマスクと
して第二４を型不純物を前記半導体基板に導入する工程
と、前記第１回目の酸化により形成された酸化膜を除去
する工程と、しかる後第２回目の酸化を行９工程とを含
んで構成される。
電型半導体基板の一主面に選択的に形成され九耐酸化性
膜をマスクとして第１回目の酸化をし選択的に酸化膜を
形成する工程と、少なくとも該酸化膜の一部をマスクと
して第二４を型不純物を前記半導体基板に導入する工程
と、前記第１回目の酸化により形成された酸化膜を除去
する工程と、しかる後第２回目の酸化を行９工程とを含
んで構成される。
本発明の第３の発明の半導体装置の製造方法は、第一導
電型半導体基板の一主面に選択的に形Ｗ、された耐酸化
性膜をマスクとして第１回目の酸化膜を形成する工程と
、少なくとも該酸化膜の一部をマスクとして第二導電型
不純物を前記半導体基板に導入する工程と、しかる後第
２回目の酸化を行う工程と、該第２回目の酸化によｐ形
成された酸化膜の一部をマスクとして第二導を型不純物
を導入する工程とを含んで構成される。
電型半導体基板の一主面に選択的に形Ｗ、された耐酸化
性膜をマスクとして第１回目の酸化膜を形成する工程と
、少なくとも該酸化膜の一部をマスクとして第二導電型
不純物を前記半導体基板に導入する工程と、しかる後第
２回目の酸化を行う工程と、該第２回目の酸化によｐ形
成された酸化膜の一部をマスクとして第二導を型不純物
を導入する工程とを含んで構成される。
本発明の第４の発明の半導体装置の製造方法は、第−導
電型半導体基板の一主面に選択的に形成された耐酸化性
膜をマスクとして第１回目の酸化をし選択的に酸化膜を
形成する工程と、少なくとも該酸化膜の一部全マスクと
して第二導電型不純物を前記半導体基板に導入する工程
と、前記第１回目の酸化により形成された酸化膜を除去
する工程と、しかる後第２回目の酸化を行う工程と、＃
第２回目の酸化により形成された酸化膜の一部全マスク
として第二導電型不純物を導入する工程とを含んで構成
される。
電型半導体基板の一主面に選択的に形成された耐酸化性
膜をマスクとして第１回目の酸化をし選択的に酸化膜を
形成する工程と、少なくとも該酸化膜の一部全マスクと
して第二導電型不純物を前記半導体基板に導入する工程
と、前記第１回目の酸化により形成された酸化膜を除去
する工程と、しかる後第２回目の酸化を行う工程と、＃
第２回目の酸化により形成された酸化膜の一部全マスク
として第二導電型不純物を導入する工程とを含んで構成
される。
次に、本発明について図面全参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の篤１の発明の一実施例
を説明するために工程順に示した断面図である。
を説明するために工程順に示した断面図である。
先ず、第１図（ａ）に示すように、Ｐ型シリコン基板１
０１にＮ型埋込層１０７ｔ−形成し、Ｎ型エピタキシャ
ル層１０２ ｔ” 形Ｈする。次いでトランジスタを電
気的に分離するためのＰ型領域１０３ｉ形成し、基板表
面に薄い酸化膜を形成後耐酸化性膜９例えば窒化シリコ
ン膜１０６に少なくともペース領域上に形成し、第１回
目の熱酸化を行いシリコン酸化膜１０４’ｉ形成する０
次に、酸化膜１０４ｔ−マスクとしてイオン注入法によ
りＰ型不純物を導入してペース領域１０５を形成する。
０１にＮ型埋込層１０７ｔ−形成し、Ｎ型エピタキシャ
ル層１０２ ｔ” 形Ｈする。次いでトランジスタを電
気的に分離するためのＰ型領域１０３ｉ形成し、基板表
面に薄い酸化膜を形成後耐酸化性膜９例えば窒化シリコ
ン膜１０６に少なくともペース領域上に形成し、第１回
目の熱酸化を行いシリコン酸化膜１０４’ｉ形成する０
次に、酸化膜１０４ｔ−マスクとしてイオン注入法によ
りＰ型不純物を導入してペース領域１０５を形成する。
次に、第１図（ｂ）に示すように、第２回目の熱酸化金
することによりシリコン酸化膜１’０４’ｔ？更に厚く
形成する。この第２回目の熱酸化金するとペース領域が
第１回目の酸化後の酸化膜と接していた部分の接合形状
１１２が概ね１１２ａのような形状となる。
することによりシリコン酸化膜１’０４’ｔ？更に厚く
形成する。この第２回目の熱酸化金するとペース領域が
第１回目の酸化後の酸化膜と接していた部分の接合形状
１１２が概ね１１２ａのような形状となる。
次に、第１図（Ｃ）に示すように、従来技術により耐酸
化性膜の除去、多結晶シリコンの放炎、多結晶シリコン
の選択酸化、エミッタ形成等の工程金紗て、トランジス
タは完成する。
化性膜の除去、多結晶シリコンの放炎、多結晶シリコン
の選択酸化、エミッタ形成等の工程金紗て、トランジス
タは完成する。
本実施例により得られたトランジスタは、そのベース幅
がシリコン酸化膜１０４と接する部分よｐベース領域中
央部の万が薄い形状となりでおり、このためトランジス
タの寸法的形状差による電流増幅率の不ぞろいがほとん
どないといり特徴を有している。
がシリコン酸化膜１０４と接する部分よｐベース領域中
央部の万が薄い形状となりでおり、このためトランジス
タの寸法的形状差による電流増幅率の不ぞろいがほとん
どないといり特徴を有している。
第２図（ａ）〜（ｄ）は本発明の第２の発明の一実施例
を説明するために工程順に示した断面図である。
を説明するために工程順に示した断面図である。
先ず、第２ＬＩ（ａｌに示すよりに、前述の第１図（ａ
）〜（Ｃ）の実施例の第１回目の酸化までの工程は第２
図（ａ）〜（ｄ）においても全て同じで第２図（ａ）の
断面図の構造が得られる。第２図（ａ）において、２０
１はＰＷシリコン基板、２０２はへ型エピタキシャル層
、２０３はＰ型絶縁領域、２０４はシリコン酸化膜、２
０５はペース領域、２０６は耐酸化性膜、２０７はＮ型
埋込層である。
）〜（Ｃ）の実施例の第１回目の酸化までの工程は第２
図（ａ）〜（ｄ）においても全て同じで第２図（ａ）の
断面図の構造が得られる。第２図（ａ）において、２０
１はＰＷシリコン基板、２０２はへ型エピタキシャル層
、２０３はＰ型絶縁領域、２０４はシリコン酸化膜、２
０５はペース領域、２０６は耐酸化性膜、２０７はＮ型
埋込層である。
次に、第２図（ｂ）に示すように、第１回目の酸化で形
成したシリコン酸化膜２０４を除去する。
成したシリコン酸化膜２０４を除去する。
次に、第２図（Ｃ）に示すように、第２回目の酸化を行
いシリコン酸化膜２１１全形成する。
いシリコン酸化膜２１１全形成する。
その後、前述した第１の発明の実施例と同様、従来技術
によりエミッタ金形成して得られたトランジスタのシリ
コン酸化膜２１１と接する部分の接合の形状は前例と同
じに形成されている。従って本実施例で得られるトラン
ジスタもまた寸法的形状差による電流増幅率の不ぞろい
がほとんどない。更に本実施例で得られるトランジスタ
の基板表面は第１回目の酸化によるシリコン酸化膜を除
去して第２回目の酸化で酸化膜全形成するので、基板表
面の酸化膜段差が緩和される。このことは後工程の配線
層を形成するのに段切れ等の不都合を生じにくいとい９
別の利点を有している。
によりエミッタ金形成して得られたトランジスタのシリ
コン酸化膜２１１と接する部分の接合の形状は前例と同
じに形成されている。従って本実施例で得られるトラン
ジスタもまた寸法的形状差による電流増幅率の不ぞろい
がほとんどない。更に本実施例で得られるトランジスタ
の基板表面は第１回目の酸化によるシリコン酸化膜を除
去して第２回目の酸化で酸化膜全形成するので、基板表
面の酸化膜段差が緩和される。このことは後工程の配線
層を形成するのに段切れ等の不都合を生じにくいとい９
別の利点を有している。
また、上記第１及び第２の発明の実施例において、＠２
回目の酸化後Ｐ型不純物を必要に応じて追加導入すれば
、ベース領域の不純物濃ｆ’に更に精度よくコントロー
ルすることができ、トランジスタの特性、！！！造歩留
りを大幅に向上することができる。
回目の酸化後Ｐ型不純物を必要に応じて追加導入すれば
、ベース領域の不純物濃ｆ’に更に精度よくコントロー
ルすることができ、トランジスタの特性、！！！造歩留
りを大幅に向上することができる。
以上説明したとおり、本発明によれは、第１回目の酸化
膜と第二導電型不純物が接する部分の接合形状が第２回
目の酸化による酸化膜のくい込みにより曲率全殆んど持
たないフラットな接合を有しているので領域内にエミッ
タ全形底して得られるトランジスタはその寸法的形状差
による電流増幅率の不ぞろいを生ずることが＃１とんど
なくなる。
膜と第二導電型不純物が接する部分の接合形状が第２回
目の酸化による酸化膜のくい込みにより曲率全殆んど持
たないフラットな接合を有しているので領域内にエミッ
タ全形底して得られるトランジスタはその寸法的形状差
による電流増幅率の不ぞろいを生ずることが＃１とんど
なくなる。
又、第１回目の酸化膜を除去した場合は、前述のフラッ
トな接合はそのまま失なわれることなく、ｉ！２回目の
酸化後の牛導体表面が平坦になるので、その後の配線の
断線等の心配がなくなる。
トな接合はそのまま失なわれることなく、ｉ！２回目の
酸化後の牛導体表面が平坦になるので、その後の配線の
断線等の心配がなくなる。
更に、第２回目の酸化後にベース領域形成用の不純物を
追加導入する方法によりベース領域の不純物濃度を精度
よくコントロール出来るのでトランジスタの特性を精度
よく製造することができる。
追加導入する方法によりベース領域の不純物濃度を精度
よくコントロール出来るのでトランジスタの特性を精度
よく製造することができる。
すなわち本発明によれば、ウォールドベース。
ウォールドエミッタ構造のトランジスタによる半導体装
置の製造歩留りを従来の製造方法に比べ大きく向上させ
る効果を有する。
置の製造歩留りを従来の製造方法に比べ大きく向上させ
る効果を有する。
ｗ、１図体〕〜（Ｃ）は本発明の第１の発明の一実施例
を説明するために工程順に示した断面図、第２図（ａ）
〜（ｄ）は本発明の第２の発明の一実施例を説明するた
めに工程順に示した断面図、第３図（ａ）〜（Ｃ）に従
来の半導体装置の製造方法を説明するための図で第３図
（ａ）は平面図、第３図（ｂ） 、 （Ｃ）は主要工程
における第３図（ａ）のＸ−Ｘ’線部分の断面図である
。 １０１．２０１，３０１・・・Ｐ型シリコン基板、１０
２．２０２，３０２・・・Ｎ型エビタキャル層、１０３
．２０３，３０３・・・Ｐ型絶縁領域、１０４゜２０４
．３０４・・・シリコン酸化膜、１０５，２０５．３０
５・・・ベース領域、１０６．２０６．３０６・・・耐
酸化性膜、１０７，２０７，３０７・・・Ｎ型埋込層、
１０８，２０８，３０８・・・多結晶シリコン酸化膜、
１０９，２０９，３０９・・・エミッタ多結晶シリコン
電極、１１０，２１０，３１０・・・エミッタ領域、２
１１・・・シリコン酸化膜、１１２゜１１２ａ、３１２
・・・酸化膜と接する部分の接合形状、３３１・・・コ
レクタ領域、３３２・・・ペース領１３３３・・・コレ
クタ電極、３３４・・・ペース電、［，３３５・・・エ
ミッタ電極、３３６・・・トランジスタ領域。 代理人 弁理士 内 原 晋、＜６障べく［、ζ
４．巳 薯 ７Ｉ！Ｉ
を説明するために工程順に示した断面図、第２図（ａ）
〜（ｄ）は本発明の第２の発明の一実施例を説明するた
めに工程順に示した断面図、第３図（ａ）〜（Ｃ）に従
来の半導体装置の製造方法を説明するための図で第３図
（ａ）は平面図、第３図（ｂ） 、 （Ｃ）は主要工程
における第３図（ａ）のＸ−Ｘ’線部分の断面図である
。 １０１．２０１，３０１・・・Ｐ型シリコン基板、１０
２．２０２，３０２・・・Ｎ型エビタキャル層、１０３
．２０３，３０３・・・Ｐ型絶縁領域、１０４゜２０４
．３０４・・・シリコン酸化膜、１０５，２０５．３０
５・・・ベース領域、１０６．２０６．３０６・・・耐
酸化性膜、１０７，２０７，３０７・・・Ｎ型埋込層、
１０８，２０８，３０８・・・多結晶シリコン酸化膜、
１０９，２０９，３０９・・・エミッタ多結晶シリコン
電極、１１０，２１０，３１０・・・エミッタ領域、２
１１・・・シリコン酸化膜、１１２゜１１２ａ、３１２
・・・酸化膜と接する部分の接合形状、３３１・・・コ
レクタ領域、３３２・・・ペース領１３３３・・・コレ
クタ電極、３３４・・・ペース電、［，３３５・・・エ
ミッタ電極、３３６・・・トランジスタ領域。 代理人 弁理士 内 原 晋、＜６障べく［、ζ
４．巳 薯 ７Ｉ！Ｉ
Claims (4)
- （１）第一導電型半導体基板の一主面に選択的に形成さ
れた耐酸化性膜をマスクとして第１回目の酸化をし選択
的に酸化膜を形成する工程と、少なくとも該酸化膜の一
部をマスクとして第二導電型不純物を前記半導体基板に
導入する工程と、しかる後第２回目の酸化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - （２）第一導電型半導体基板の一主面に選択的に形成さ
れた耐酸化性膜をマスクとして第１回目の酸化をし選択
的に酸化膜を形成する工程と、少なくとも該酸化膜の一
部をマスクとして第二導電型不純物を前記半導体基板に
導入する工程と、前記第１回目の酸化により形成された
酸化膜を除去する工程と、しかる後第２回目の酸化を行
う工程とを含むことを特徴とする半導体装置の製造方法
。 - （３）第一導電型半導体基板の一主面に選択的に形成さ
れた耐酸化性膜をマスクとして第１回目の酸化をし選択
的に酸化膜を形成する工程と、少なくとも該酸化膜の一
部をマスクとして第二導電型不純物を前記半導体基板に
導入する工程と、しかる後第２回目の酸化を行う工程と
、該第２回目の酸化により形成された酸化膜の一部をマ
スクとして第二導電型不純物を導入する工程とを含むこ
とを特徴とする半導体装置の製造方法。 - （４）第一導電型半導体基板の一主面に選択的に形成さ
れた耐酸化性膜をマスクとして第１回目の酸化をし選択
的に酸化膜を形成する工程と、少なくとも該酸化膜の一
部をマスクとして第二導電型不純物を前記半導体基板に
導入する工程と、前記第１回目の酸化により形成された
酸化膜を除去する工程と、しかる後第２回目の酸化を行
う工程と、該第２回目の酸化により形成された酸化膜の
一部をマスクとして第二導電型不純物を導入する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5996585A JPS61219170A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5996585A JPS61219170A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61219170A true JPS61219170A (ja) | 1986-09-29 |
Family
ID=13128388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5996585A Pending JPS61219170A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61219170A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011529276A (ja) * | 2008-07-28 | 2011-12-01 | デイ４ エネルギー インコーポレイテッド | 低温精密エッチ・バック及び不動態化プロセスで製造された選択エミッタを有する結晶シリコンｐｖ電池 |
-
1985
- 1985-03-25 JP JP5996585A patent/JPS61219170A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011529276A (ja) * | 2008-07-28 | 2011-12-01 | デイ４ エネルギー インコーポレイテッド | 低温精密エッチ・バック及び不動態化プロセスで製造された選択エミッタを有する結晶シリコンｐｖ電池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| JPH1168102A (ja) | 半導体装置の製造方法 | |
| JPH07249770A (ja) | 半導体装置及びその製造方法 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JP4802378B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS61219170A (ja) | 半導体装置の製造方法 | |
| JPS59130465A (ja) | Ｍｉｓ半導体装置の製造方法 | |
| JPS5978576A (ja) | 半導体装置およびその製造方法 | |
| JP2669377B2 (ja) | 半導体装置の製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| US6222249B1 (en) | Semiconductor device | |
| EP0062982B1 (en) | Isolated integrated circuit comprising a substrate electrode | |
| JPS5942979B2 (ja) | 半導体装置の製造方法 | |
| JP2531688B2 (ja) | 半導体装置の製造方法 | |
| JPS5984543A (ja) | バイポ−ラ集積回路装置およびその製造方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0547914A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH04323832A (ja) | 半導体装置およびその製造方法 | |
| JPH11251426A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS59175766A (ja) | 半導体装置とその製造方法 | |
| JPS62141766A (ja) | 半導体装置の製造方法 | |
| JPS63257271A (ja) | 半導体装置及びその製造方法 | |
| JPH01223740A (ja) | 半導体集積回路の製造方法 | |
| JPS5870550A (ja) | 半導体装置 | |
| JPH02220458A (ja) | 半導体装置の製造方法 |