CN106328696B - 半导体元件及半导体元件的制造方法 - Google Patents

半导体元件及半导体元件的制造方法 Download PDF

Info

Publication number
CN106328696B
CN106328696B CN201610423688.3A CN201610423688A CN106328696B CN 106328696 B CN106328696 B CN 106328696B CN 201610423688 A CN201610423688 A CN 201610423688A CN 106328696 B CN106328696 B CN 106328696B
Authority
CN
China
Prior art keywords
semiconductor chip
edge surface
semiconductor
crosslinked
organic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610423688.3A
Other languages
English (en)
Other versions
CN106328696A (zh
Inventor
奥尔加·克雷姆帕斯卡
罗曼·卢普塔克
米夏尔·库博维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Electronics Co ltd
Original Assignee
Semikron Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Electronics Co ltd filed Critical Semikron Electronics Co ltd
Publication of CN106328696A publication Critical patent/CN106328696A/zh
Application granted granted Critical
Publication of CN106328696B publication Critical patent/CN106328696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thyristors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体元件，其包括MESA形的双极半导体芯片(1)，其中将第一金属化层(4)布置在半导体芯片(1)的第一主表面(2)上且将第二金属化层(5)布置在半导体芯片(1)的第二主表面(3)上，所述第二主表面被布置为与半导体芯片(1)的第一主表面(2)相背，其中将氧化铝层(7)布置在半导体芯片(1)的边缘表面(6)上，所述边缘表面环绕半导体芯片(1)周围延伸并且连接第一和第二主表面(2，3)。此外，本发明涉及用于制造半导体元件(10)的方法。

Description

半导体元件及半导体元件的制造方法
技术领域
本发明涉及半导体元件及半导体元件的制造方法。
背景技术
特别是在具有MESA形双极半导体芯片的半导体元件的情况下，由于排列在半导体芯片的边缘上的尘埃粒子不利地影响半导体芯片的电性质，所以常常需要保护环绕半芯周围延伸的半导体芯片的所述边缘免受污染。
DE 10 2011 006 492 B3公开了将由有机材料组成的钝化层布置在半导体芯片的边缘的表面上，这保护边缘免受污染和机械影响。在此，不利之处在于，由有机材料组成的这种钝化层仅不充分地附着至半导体芯片的边缘的表面，结果是尘埃粒子可以到达半导体芯片的边缘。
发明内容
本发明的目的是提供包括半导体芯片的半导体元件，其中半导体芯片的边缘表面的至少一部分受到非常有效的保护免受污染。
该目的借助于包括MESA形的双极半导体芯片的半导体元件实现，其中将第一金属化层布置在半导体芯片的第一主表面上且将第二金属化层布置在半导体芯片的第二主表面上，所述第二主表面被布置为与半导体芯片的第一主表面相背，其中将氧化铝层布置在半导体芯片的边缘表面上，所述边缘表面环绕半导体芯片周围延伸并且连接第一和第二主表面。
此外，借助于用于制造半导体元件的方法实现该目的，所述方法包括以下方法步骤：
a)提供双极半导体晶片，其中双极半导体晶片指定有半导体芯片区域，在半导体芯片区域处将各自形成半导体芯片，
b)通过至少在半导体芯片区域的各自的第一局部区域中向双极半导体晶片的第一主表面涂敷第一金属化层和至少在半导体芯片区域的各自的第二局部区域中在双极半导体晶片的第二主表面上涂敷第二金属化层形成金属化双极半导体晶片，所述第二主表面被布置为与双极半导体晶片的第一主表面相背，
c)沿半导体芯片区域的边界在金属化的双极半导体晶片中形成切口(cutout)，其结果是形成在晶片组合中被相互连接的半导体芯片，其中切口具有使得形成各自的半导体芯片的第一边缘表面区域的形状，所述第一边缘表面区域环绕在各自的半导体芯片周围延伸并且具有至少一个倾斜的或凹的连续边缘表面区段，
d)借助于沿半导体芯片区域的边界切割金属化双极半导体晶片分割半导体芯片，其结果是形成各自的半导体芯片的第二边缘表面区域，其环绕在各自的半导体芯片周围延伸，
e)向各自的半导体芯片的边缘表面的表面涂敷氧化铝层，所述边缘表面的表面环绕在各自的半导体芯片周围延伸并且由第一和第二边缘表面区域组成。
根据如下描述，发明的有益实施方式是明显的。
方法的有益实施方式与半导体器件的有益实施方式类似地出现，反之亦然。
如下被证明是有益的：将氧化铝层布置在半导体芯片的整个边缘表面上，则这样的话半导体芯片的边缘完全受到保护而免受污染。
此外，如下被证明是有益的：第一金属化层至少在半导体芯片的边缘表面的一个区段中延伸至半导体芯片的边缘表面，且氧化铝层被布置在第一金属化层的至少一个边缘表面区段上，所述边缘表面区段被布置在半导体芯片的边缘表面的至少一个区段处，则这样的话如果后者延伸至半导体芯片的边缘表面，则第一金属化层的边缘表面也受到保护免受污染。
此外，如下被证明是有益的：第二金属化层至少在半导体芯片的边缘表面的一个区段中延伸至半导体芯片的边缘表面，且氧化铝层被布置在第二金属化层的至少一个边缘表面区段上，所述边缘表面区段被布置在半导体芯片的边缘表面的至少一个区段处，则这样的话如果后者延伸至半导体芯片的边缘表面，则第二金属化层的边缘表面也受到保护免受污染。
此外，如下被证明是有益的：由交联的有机材料组成的层被布置在氧化铝层的表面上。除氧化铝层以外，交联的有机材料组成使半导体芯片的边缘表面免受污染的另外的保护层，使得半导体芯片的边缘表面在两个阶段中受到保护免受污染，因此非常好。此外，由交联的有机材料组成的层可靠地保护半导体芯片的边缘表面免受来自外部的机械影响。
此外，如下被证明是有益的：由交联的有机材料组成的层被布置在氧化铝层的整个表面上。结果，半导体芯片的整个边缘表面在两个阶段中受到保护免受污染，因此非常好。
此外，如下被证明是有益的：交联的有机材料被实施为交联的硅橡胶、交联的聚酰亚胺或交联的环氧树脂，因为这些材料提供免受污染和来自外部的机械影响的特别有效的保护。
此外，如下被证明是有益的：双极半导体芯片被实施为二极管、晶闸管或双极晶体管。二极管、晶闸管或双极晶体管构成通常的双极半导体元件。
此外，通过以下方法步骤接续方法步骤e)被证明是有益的：
f)将非交联的有机材料涂敷至氧化铝层的表面且使非交联的有机材料交联。
除了氧化铝层以外，交联的有机材料组成使半导体芯片的边缘表面免受污染的另外的保护层。
在这一点上，如下被证明是有益的：非交联的有机材料被实施为非交联的硅橡胶且交联的有机材料被实施为交联的硅橡胶，或者非交联的有机材料被实施为非交联的聚酰亚胺且交联的有机材料被实施为交联的聚酰亚胺，或者非交联的有机材料被实施为非交联的环氧树脂且交联的有机材料被实施为交联的环氧树脂，因为可以以简单的方式将这些为非交联的状态的材料涂敷至氧化铝层的表面且这些为交联的状态的材料提供免受污染和来自外部的机械影响的有效的保护。
此外，如果以下方法步骤在方法步骤d)与e)之间进行的话被证明是有益的：
d1)特别是通过蚀刻第一和第二边缘表面区域清洁第一和第二边缘表面区域。
这确保氧化铝层在各自的半导体芯片的边缘表面的表面上的特别良好的随后的附着力(later adhesion)。
此外，如下被证明是有益的：在方法步骤b)与c)之间或在方法步骤c)与d)之间进行第二金属化层与膜的连接，紧接着方法步骤d)之后，以使得半导体芯片之间的距离增加的方式拉开膜。这有助于将氧化铝层涂敷至各自的半导体芯片的边缘表面的表面。
此外，如下被证明是有益的：在方法步骤e)中，借助于特别是被实施为ALD方法的化学气相沉积法实现将氧化铝层涂敷至各自的半导体芯片的边缘表面的表面，因为借助于化学气相沉积法，特别是借助于ALD(原子层沉积)方法，可以以高品质将氧化铝层涂敷至各自的半导体芯片的边缘表面的表面。
此外，如果半导体芯片仍然经由至少一种材料沿半导体芯片区域的边界直接或间接地相互连接，则在方法结束时的以下方法步骤被证明是有益的：
g)沿半导体芯片区域的边界切割至少一种材料。
结果，执行半导体元件的分割，如果后者还没有通过先前的方法步骤的执行被分割的话。
附图说明
本发明的示例性实施方式示于附图中且以下进行更详细的说明。在本文的附图中：
图1示出双极半导体芯片的俯视图，
图2示出根据本发明的半导体元件的一个实施方式的截面图，
图3示出根据本发明的半导体元件的另一个实施方式的截面图，
图4示出根据本发明的半导体元件的另一个实施方式的截面图，
图5示出双极半导体晶片的俯视图，
图6示出双极半导体晶片的仰视图，
图7示出节选自双极半导体晶片的截面图，
图8示出节选自金属化双极半导体晶片的截面图，所述金属化双极半导体晶片的第一金属化层上布置有第一树脂层且借助于第二树脂层将其第二金属化层与膜连接，
图9示出根据图8的布置，其中金属化双极半导体晶片设置有切口，
图10示出根据图8的布置，其中金属化双极半导体晶片设置有切口，
图11示出其中半导体芯片被分割的节选自设置有切口的金属化双极半导体晶片的截面图，其中将第一树脂层布置在金属化双极半导体晶片的第一金属化层上且借助于第二树脂层将金属化双极半导体晶片的第二金属化层与膜连接，
图12示出根据图11的布置，其中将所述膜拉开，
图13示出根据图12的布置，其中将非交联的有机材料涂敷于氧化铝层的表面，所述材料被交联，
图14示出根据图13的布置，其中将第一树脂层、第二树脂层和膜去除，且
图15示出根据图14的布置，其中制造的半导体元件被分割。
具体实施方式
图1说明半导体芯片1的俯视图且图2说明包括半导体芯片1的根据本发明的半导体元件10的一个实施方式的截面图。半导体芯片1被实施为双极半导体芯片，也就是说以如下方式掺杂半导体芯片，使得带负电的电子和带正电的空穴(技术上也专门称作为所谓的带正电的缺陷电子)都作为有助于电流的电流传输的电荷载流子，所述电流至少基本上流经双极半导体芯片1。双极半导体芯片1可以例如被实施为二极管、双极晶体管或被实施为晶闸管，其中在根据图2和图3的示例性实施方式中被实施为二极管且在图4中被实施为晶闸管。
半导体芯片1具有MESA形形式，即平顶山的形状的形式。将第一金属化层4布置在半导体芯片1的第一主表面2上且将第二金属化层5布置在半导体芯片1的第二主表面3上，所述第二主表面被布置为与半导体芯片1的第一主表面2相背。第一和第二金属化层4和5优选分别包括多个相互堆叠的导电层。在示例性实施方式的情况下，第一和第二金属化层4和5分别包括布置在半导体芯片1的第一主表面2上的镍硅化物层(厚度为100nm～300nm，特别是200nm)，布置在镍硅化物层上的镍层(厚度为600nm～1000nm，特别是800nm)，和布置在镍层上的金层(厚度为10nm～30nm，特别是20nm)。第一和第二金属化层4和5起到与半导体芯片1电接触的作用。
双极半导体芯片1优选由本技术领域中通常被掺杂的硅组成。半导体芯片1优选包括形成半导体芯片1的第一主表面2的n掺杂的层n+和形成半导体芯片1的第二主表面3的p掺杂的层p。将另外n掺杂的层n-布置在n掺杂的层n+和p掺杂的层p之间，其中所述另外n掺杂的层n-的掺杂浓度小于n掺杂的层n+的掺杂浓度。例如可以已经通过磷扩散入硅中制造了n掺杂的层n+和n-，并且例如可以已经通过硼扩散入硅中制造了p掺杂的层p。n掺杂的层n+优选具有60μm～100μm、特别是75μm的厚度，且优选具有4×1020cm-3～12×1020cm-3、特别是8×1020cm-3的掺杂浓度。所述另外n掺杂的层n-优选具有170μm～200μm、特别是185μm的厚度，且优选具有3×1013cm-3～9×1013cm-3、特别是6×1013cm-3的掺杂浓度。p掺杂的层p优选具有75μm～105μm、特别是90μm的厚度，且优选具有1×1020cm-3～7×1020cm-3、特别是4×1020cm-3的掺杂浓度。
在另外n掺杂的层n-和p掺杂的层p之间的边界a处形成pn结。半导体芯片1优选具有305μm～405μm、特别是350μm的厚度。
半导体芯片1具有边缘表面6，其环绕在半导体芯片1周围延伸并且与第一和第二主表面2和3连接。
将氧化铝层(Al2O3)7布置在半导体芯片1的边缘表面6上。氧化铝层7非常好地粘附在半导体芯片1的边缘表面6上，使得在由氧化铝层7覆盖的边缘表面6的区域中，可以不利地影响半导体芯片1的电性质的尘埃粒子和空气都不能到达所述半导体芯片的边缘表面6。氧化铝层7优选具有5nm～100nm的厚度，特别是15nm～25nm的厚度，尤其是20nm的厚度。边缘表面6具有边缘表面区段6a，其环绕在半导体芯片1周围延伸且具有如借助于图2中的示例所示的倾斜的路线，或具有如借助于图3中的示例所示的凹的路线，使得半导体芯片1具有MESA形形式。倾斜的或凹的连续边缘表面区段6a优选至少在半导体芯片1的pn结区域中延伸。在示例性实施方式的情况下，倾斜的连续面区段6a在另外n掺杂的层n-的整个区域中延伸且延伸到n掺杂的层n+和p掺杂的层p的区域中。相对于半导体芯片1的第二主表面3，倾斜的连续边缘表面区段6a所成的角度α优选为10°～40°，特别是30°。边缘表面6优选具有另一个边缘表面区段6b，其环绕半导体芯片1的周围延伸且相对于第一主表面2从半导体芯片1的第一主表面2到边缘表面区段6a垂直延伸。氧化铝层7优选至少覆盖半导体芯片1的pn结区域且特别是覆盖整个倾斜的或凹的连续边缘表面区段6a。如果氧化铝层7被布置在半导体芯片1的整个边缘表面6上，则由于半导体芯片1的整个边缘表面6受到非常有效的保护免受污染而是特别有益的。
优选地，第一金属化层4至少在半导体芯片1的边缘表面6的区段中延伸至半导体芯片1的边缘表面6，且氧化铝层7优选至少被布置在第一金属化层4的边缘表面区段30上，其被布置在半导体芯片1的边缘表面6的至少一个区段上。结果，相关的边缘表面区段30或第一金属化层4的相关的边缘表面区段30也受到有效的保护免受污染。在根据图2和图3的示例性实施方式的情况下，第一金属化层4的整个边缘表面延伸至半导体芯片1的边缘表面6并且氧化铝层7被布置在第一金属化层4的整个边缘表面上。
优选地，第二金属化层5至少在半导体芯片1的边缘表面6的区段中延伸至半导体芯片1的边缘表面6，且氧化铝层7优选至少被布置在第二金属化层5的边缘表面区段31上，其被布置在半导体芯片1的边缘表面6的至少一个区段上。结果，相关的边缘表面区段31或第二金属化层5的相关的边缘表面区段31也受到有效的保护免受污染。在根据图2和图3的示例性实施方式的情况下，第二金属化层5的整个边缘表面延伸至半导体芯片1的边缘表面6并且氧化铝层7被布置在第二金属化层5的整个边缘表面上。
优选地，由交联的有机材料组成的层8被布置在氧化铝层7的表面上。在这种情况下，由交联的有机材料组成的层8优选被布置在氧化铝层7的整个表面上。交联的有机材料是不导电的。交联的有机材料优选被实施为交联的硅橡胶、交联的聚酰亚胺或交联的环氧树脂。交联的硅橡胶优选基本上由聚硅氧烷组成，特别是唯一地由聚硅氧烷组成。在半导体元件10的制造期间，以非交联的状态将相关的有机材料涂敷至氧化铝层7，其中所述有机材料具有液态或凝胶型一致性，并且随后通过例如蒸发和/或热作用和/或光作用进行交联。通常借助于聚合作用或缩聚作用进行交联。取决于有机材料，交联的有机材料具有橡胶状或热固性塑料一致性。除氧化铝层7以外，交联的有机材料组成使半导体芯片1的边缘表面6免受污染的另外的保护层，使得半导体芯片1的边缘表面6在两个阶段中受到保护免受污染，因此非常好。此外，由交联的有机材料组成的层8可靠地保护半导体芯片1的边缘表面6免受来自外部的机械影响。通常，层8在相对于半导体芯片1的第二主表面3的平行方向X上具有变动的厚度。在相对于半导体芯片1的第二主表面3的平行方向X上，由交联的有机材料组成的层8优选具有0.5μm～2000μm，特别是1μm～20μm的平均厚度。
此外氧化铝层7还提供如下的主要优点：与交联的有机材料粘附至半导体芯片1相比，交联的有机材料显著更好地粘附至氧化铝层7。因此氧化铝层7还具有在交联的有机材料和半导体芯片1之间的粘附促进层的作用。因此与现有技术相比，由交联的有机材料组成的层8显著更好地结合至半导体芯片1。
在根据图4的示例性实施方式中，其中通过作为晶闸管的示例实施了半导体芯片1，半导体芯片1具有围绕半导体芯片1的优选至少两个边缘表面区段6a，其环绕半导体芯片1的周围延伸且具有凹的路线，如通过图4中的示例所示。不过，替代凹的路线，所述至少两个边缘表面区段6a可以例如还具有倾斜的路线，或所述两个边缘表面区段中的一个可以具有凹的路线且另一个具有倾斜的路线。在此应该注意，在本发明的意义内，包括可能替代性出现的倾斜的连续边缘表面区段6a或可能替代性出现的倾斜的连续边缘表面区段6a的如图4中所示的半导体芯片1的几何形状也被视为本发明的意义内的MESA形。
在根据图4的示例性实施方式中，半导体芯片1包括第三金属化层4’，其被布置在半导体芯片1的第一主表面2上。第三金属化层4’优选与第一金属化层4的构造相同。第三金属化层4’用于电接触半导体芯片1且优选形成晶闸管的栅极端子。半导体芯片1具有技术上常用的众所周知的用于实现晶闸管的掺杂，其中图4说明n掺杂的和p掺杂的层，其中“+”表示更高的掺杂浓度且“-”表示更低的掺杂浓度。在p掺杂的层p和更弱的n掺杂的层n-的边界b处形成pn结。在更重的p掺杂的层p+和更弱的n掺杂的层n-的边界a处形成另一个pn结。倾斜的或凹的连续边缘表面区段6a分别优选至少在各自的半导体芯片1的pn结的区域中延伸。
包括另外有利的实施方式的根据图4的示例性实施方式与上述参照图1～3的示例性实施方式相对应，因此关于根据图4的示例性实施方式的另外说明，在此参考了说明。在图4中，对相同的元素提供了如图1～3中的相同的附图标记。
下面对制造根据本发明的半导体元件10的本发明的方法进行说明。
图5说明了双极半导体晶片13的俯视图且图6说明了其仰视图。图7说明了节选自双极半导体晶片13的截面图。图8说明了设置有第一和第二金属化层4和5的双极半导体晶片13，即金属化的双极半导体晶片13。
第一方法步骤涉及提供双极半导体晶片13，其中双极半导体晶片13指定有半导体芯片区域11，在半导体芯片区域11处将各自形成半导体芯片1。半导体芯片区域11具有将半导体芯片区域11彼此隔开的边界G。半导体晶片13被实施为双极半导体晶片，也就是说以如下方式掺杂半导体晶片13，使得带负电的电子和带正电的空穴都作为有助于电流的电流传输的电荷载流子，所述电流至少基本上流经半导体晶片13。半导体晶片13优选由与上述双极半导体芯片1所掺杂的相同的硅组成且因此包括与上述双极半导体芯片1所掺杂的相同的层。在另外n掺杂的层n-和p掺杂的层p之间的边界a处形成pn结。在图5中，双极半导体芯片13具有与根据图2和图3的半导体芯片1相同的层构造。然而，不言而喻的是，半导体芯片13也可以具有与根据图4的半导体芯片1相同的层构造或实现双极半导体晶片的一些其它层构造。
另外的方法步骤涉及：通过至少在半导体芯片区域11的各自的第一局部区域12中向双极半导体晶片13的第一主表面2涂敷第一金属化层4和至少在半导体芯片区域11的各自的第二局部区域14中在双极半导体晶片13的第二主表面3上涂敷第二金属化层形成金属化双极半导体晶片13’，所述第二主表面被布置为与双极半导体晶片13’的第一主表面2相背。如果合适的话，如果随后各自的半导体芯片将被实施为例如晶闸管或双极晶体管，则可以在双极半导体晶片13的第一主表面2上涂敷第三金属化层，所述第三金属化层随后形成半导体芯片的栅极端子。然而，如图8中所示，也可以将第一和/或第二金属化层4和5涂敷在半导体芯片区域11的整个表面上且以这种方式涂敷在半导体晶片13的各自的主表面2和3的整个表面上。如果随后各自的半导体芯片将被实施为二极管，则这样是特别有利的。由此金属化的双极半导体晶片13’的第一和第二金属化层可以分别以结构化的方式或以非结构化的方式加以实施。关于它们的层构造和层的材料，涂敷至双极半导体晶片13的第一和第二金属化层4和5以与上述半导体元件10的第一和第二金属化层相同的方式加以实施。
优选待实现的另一个方法步骤涉及：通过优选的第一树脂层15连接第二金属化层5和膜17。将第一树脂层15布置在第二金属化层5和膜17之间。在这种情况下，第一树脂层15可以在连接第二金属化层5和膜17期间已经被涂敷至膜17或者在连接前将其涂敷至第二金属化层5。此外，优选将第二树脂层16涂敷至第一金属化层4。应该注意，也可以在形成切口和分割的半导体芯片的下述方法步骤之间实现连接第二金属化层5和膜17的方法步骤。
结果示于图9和图10中的另一个方法步骤涉及：沿半导体芯片区域11的边界G在金属化的双极半导体晶片13’中形成切口19，其结果是形成在晶片组合中被相互连接的半导体芯片1，其中切口19具有使得形成各自的半导体芯片1的第一边缘表面区域6’的形状，所述第一边缘表面区域6’环绕在各自的半导体芯片1周围延伸并且具有至少一个倾斜的(参见图9)或凹的(参见图10)连续边缘表面区段6a。倾斜的或凹的连续边缘表面区段6a优选至少在半导体芯片1的各自的pn结区域中延伸。相对于金属化双极半导体晶片13’的第二主表面3，倾斜的连续边缘表面区段6a所成的角度α优选为10°～40°，特别是30°。第一边缘表面区域6’优选具有另一个边缘表面区段6b，其相对于第一主表面2从金属化双极半导体晶片13’的第一主表面2到边缘表面区段6a垂直延伸。优选通过借助于锯切刀具的锯切制造切口19，以对应于切口19的几何形状的方式设计锯切刀具在锯切区域中的几何形状。或者，在凹的连续边缘表面区段6a的情况下，也可以通过至少在凹的连续边缘表面区段6a的区域中的蚀刻制造切口。
结果示于图11中的另一个方法步骤涉及：借助于沿半导体芯片区域11的边界G切割(例如借助于锯开)金属化双极半导体晶片13’分割半导体芯片1，其结果是形成各自的半导体芯片1的第二边缘表面区域6”，其环绕在各自的半导体芯片1周围延伸。第二边缘表面区域6”优选垂直于金属化双极半导体晶片13’的第二主表面3延伸。
优选待实现的另一个方法步骤涉及：以使得半导体芯片1之间的距离增加的方式拉开膜17(如果存在的话)，如图12中的双箭头所示。
优选待实现的另一个方法步骤涉及：特别是通过蚀刻第一和第二边缘表面区域6’和6”清洁第一和第二边缘表面区域6’和6”。在这种情况下，清洁第一和第二边缘表面区域6’和6”也可以包括使第一和第二边缘表面区域6’和6”变平滑。也可以在拉开膜17的方法步骤之前实现这一方法步骤。第一和第二边缘表面区域6’和6”的蚀刻优选以等离子蚀刻的形式实现，特别是以其中将六氟化硫用作蚀刻气体的等离子蚀刻的形式实现。
另一个方法步骤涉及：向各自的半导体芯片1的边缘表面6的表面涂敷示于图13中的氧化铝层(Al2O3)7，所述边缘表面6的表面环绕在各自的半导体芯片1周围延伸并且由第一和第二边缘表面区域6’和6”组成。氧化铝层7被涂敷至边缘表面6，特别是至少被涂敷至各自的半导体芯片1的pn结区域中，并且特别是至少被涂敷至整个边缘表面区段6a。氧化铝层7优选被涂敷至各自的半导体芯片1的整个边缘表面6，但也可以例如仅被涂敷至边缘表面6的特定区域或边缘表面6的特定区段，诸如边缘表面区段6a。氧化铝层7优选具有5nm～100nm的厚度，特别是15nm～25nm的厚度，且尤其是20nm的厚度。优选借助于特别是被实施为ALD(原子层沉积)方法的化学气相沉积法实现将氧化铝层涂敷至各自的半导体芯片的边缘表面的表面。
优选地，第一金属化层4至少在各自的半导体芯片1的边缘表面6的区段中延伸至各自的半导体芯片1的边缘表面6，且氧化铝层7优选至少被涂敷在第一金属化层4的边缘表面区段30上，其被布置在各自的半导体芯片1的边缘表面6的至少一个区段处。在根据图8～15的示例性实施方式的情况下，第一金属化层4的整个边缘表面延伸至各自的半导体芯片1的边缘表面6且氧化铝层7被涂敷至第一金属化层4的整个边缘表面。优选地，第二金属化层5至少在各自的半导体芯片1的边缘表面6的区段中延伸至半导体芯片1的边缘表面6，且氧化铝层7优选至少被涂敷在第二金属化层5的边缘表面区段31上，其被布置在各自的半导体芯片1的边缘表面6的至少一个区段处。在根据图8～15的示例性实施方式的情况下，第二金属化层5的整个边缘表面延伸至各自的半导体芯片1的边缘表面6且氧化铝层7被涂敷至第二金属化层5的整个边缘表面。
优选待实现的另一个方法步骤涉及：将非交联的有机材料8’涂敷至氧化铝层7的表面并使非交联的有机材料8’交联。在示例性实施方式的情况下，为此目的，用非交联的有机材料8’填充沿半导体芯片1之间的边界G延伸的沟槽20并随后使非交联的有机材料8’交联，由此形成交联的有机材料8。交联的有机材料8是不导电的。交联的有机材料8优选在相对于各自的半导体芯片1的第二主表面3的平行方向X上具有0.5μm～2000μm特别是1μm～20μm的平均厚度。
非交联的有机材料8’优选被实施为非交联的硅橡胶、非交联的聚酰亚胺或非交联的环氧树脂。然后各自交联的有机材料8分别相应地被实施为交联的硅橡胶、交联的聚酰亚胺或交联的环氧树脂。交联的硅橡胶通常基本上由聚硅氧烷组成，特别是由聚硅氧烷组成。非交联的有机材料8’在其非交联的状态下具有液态或凝胶型一致性，并且通过例如蒸发和/或热作用和/或光作用进行交联。通常借助于聚合作用或缩聚作用进行交联。取决于有机材料，交联的有机材料8具有橡胶状或热固性塑料一致性。
结果示于图14中的优选待实现的另一个方法步骤涉及：如果存在的话，去除膜17和第一及第二树脂层15和16。如示例性实施方式中一样，如果在涂敷氧化铝层7的过程期间，也将氧化铝层7涂敷至第一树脂层15，则也将涂敷至第一树脂层15的氧化铝层7去除。在这种情况下，例如可以通过机械处理或通过溶剂实现去除。
在结果示于图15中的另一个方法步骤中，如果仍然经由至少一种材料沿半导体芯片区域11的边界G直接或间接地将半导体芯片1相互连接，则沿半导体芯片区域11的边界G切割所述至少一种材料。结果，执行半导体元件10的分割，如果后者还没有通过先前的方法步骤的执行被分割的话。在示例性实施方式的情况下，仍然经由交联的有机材料8将半导体芯片1相互连接，因此在本方法步骤中沿半导体芯片区域11的边界G切割交联的有机材料8。例如如果先前未去除膜17，则此外也沿半导体芯片区域11的边界G切割膜17。此外，不过例如也可以已经以交联的有机材料8没有将半导体芯片11相互连接的方式将非交联的有机材料8’涂敷至氧化铝层7的表面，结果是例如在这种情况下可以将这一方法步骤省略。
当然此时应该注意，发明的不同示例性实施方式的特征可以相互任意组合，只要所述特征不相互排斥。

Claims (12)

1.一种半导体元件，包括MESA形的双极半导体芯片（1），其中将第一金属化层（4）布置在半导体芯片（1）的第一主表面（2）上且将第二金属化层（5）布置在所述半导体芯片（1）的第二主表面（3）上，所述第二主表面被布置为与所述半导体芯片（1）的第一主表面（2）相背，其特征在于将氧化铝层（7）布置在所述半导体芯片（1）的边缘表面（6）上，所述边缘表面环绕所述半导体芯片（1）周围延伸并且连接所述第一主表面（2）和所述第二主表面（3），其中将所述氧化铝层（7）布置在所述半导体芯片（1）的整个边缘表面（6）上，并且其中由交联的有机材料组成的层（8）被布置在所述氧化铝层（7）的表面上。
2.根据权利要求1所述的半导体元件，其特征在于所述第一金属化层（4）至少在所述半导体芯片（1）的边缘表面（6）的一个区段中延伸至所述半导体芯片（1）的边缘表面（6），且所述氧化铝层（7）被布置在所述第一金属化层（4）的至少一个边缘表面区段（30）上，所述边缘表面区段（30）被布置在所述半导体芯片（1）的边缘表面（6）的至少一个区段处。
3.根据权利要求1或2所述的半导体元件，其特征在于所述第二金属化层（5）至少在所述半导体芯片（1）的边缘表面（6）的一个区段中延伸至所述半导体芯片（1）的边缘表面（6），且所述氧化铝层（7）被布置在所述第二金属化层（5）的至少一个边缘表面区段（31）上，所述边缘表面区段（31）被布置在所述半导体芯片（1）的边缘表面（6）的至少一个区段处。
4.根据权利要求1所述的半导体元件，其特征在于所述由交联的有机材料组成的层（8）被布置在所述氧化铝层（7）的整个表面上。
5.根据权利要求1或4所述的半导体元件，其特征在于所述交联的有机材料被实施为交联的硅橡胶、交联的聚酰亚胺或交联的环氧树脂。
6.根据权利要求1所述的半导体元件，其特征在于所述双极半导体芯片被实施为二极管、晶闸管或双极晶体管。
7.一种制造包括MESA形的双极半导体芯片的半导体元件的方法，包括以下方法步骤：
a）提供双极半导体晶片（13），其中所述双极半导体晶片（13）被指定有半导体芯片区域（11），在所述半导体芯片区域（11）处将各自形成半导体芯片（1），
b）通过至少在所述半导体芯片区域（11）的各自的第一局部区域（12）中向所述双极半导体晶片（13）的第一主表面（2）涂敷第一金属化层（4）和至少在所述半导体芯片区域（11）的各自的第二局部区域（14）中在所述双极半导体晶片（13）的第二主表面（3）上涂敷第二金属化层（5）形成金属化双极半导体晶片（13’），所述第二主表面被布置为与所述双极半导体晶片（13）的第一主表面（2）相背，
c）沿所述半导体芯片区域（11）的边界（G）在所述金属化双极半导体晶片（13’）中形成切口（19），其结果是形成在晶片组合中被相互连接的半导体芯片（1），其中所述切口（19）的形状使得形成各自的半导体芯片（1）的第一边缘表面区域（6’），所述第一边缘表面区域（6’）环绕各自的半导体芯片（1）周围延伸并且具有至少一个倾斜的或凹的连续边缘表面区段（6a），
d）借助于沿所述半导体芯片区域（11）的边界（G）切割所述金属化双极半导体晶片（13’）来分割所述半导体芯片（1），其结果是形成各自的半导体芯片（1）的第二边缘表面区域（6’’），其环绕各自的半导体芯片（1）周围延伸，
其特征在于如下步骤：
e）向各自的半导体芯片（1）的边缘表面（6）的表面涂敷氧化铝层（7），所述边缘表面（6）的表面环绕各自的半导体芯片（1）周围延伸并且由所述第一边缘表面区域（6’）和所述第二边缘表面区域（6’’）组成，其中所述氧化铝层（7）被施加在所述半导体芯片（1）的整个边缘表面（6）上，以及
f）将非交联的有机材料（8’）涂敷至所述氧化铝层（7）的表面且使所述非交联的有机材料（8’）交联。
8.根据权利要求7所述的方法，其特征在于所述非交联的有机材料（8’）被实施为非交联的硅橡胶且所形成的交联的有机材料（8）被实施为交联的硅橡胶，或者所述非交联的有机材料（8’）被实施为非交联的聚酰亚胺且所形成的交联的有机材料（8）被实施为交联的聚酰亚胺，或者所述非交联的有机材料（8’）被实施为非交联的环氧树脂且所形成的交联的有机材料（8）被实施为交联的环氧树脂。
9.根据权利要求7或8所述的方法，其中在方法步骤d）与e）之间进行以下方法步骤：
d1）特别是通过蚀刻所述第一边缘表面区域（6’）和所述第二边缘表面区域（6’’）清洁所述第一边缘表面区域（6’）和所述第二边缘表面区域（6’’）。
10.根据权利要求7或8所述的方法，其中，在方法步骤b）与c）之间或在方法步骤c）与d）之间执行所述第二金属化层（5）与膜（17）的连接，紧接着方法步骤d）之后，以使得所述半导体芯片（1）之间的距离增加的方式拉开所述膜（17）。
11.根据权利要求7或8所述的方法，其中，在方法步骤e）中，借助于特别是被实施为ALD方法的化学气相沉积法实现将所述氧化铝层（7）涂敷至各自的半导体芯片（1）的边缘表面（6）的表面。
12.根据权利要求7或8所述的方法，如果所述半导体芯片（1）仍然至少经由交联的有机材料（8）沿所述半导体芯片区域（11）的边界（G）直接或间接地相互连接，则在所述方法结束时包括以下方法步骤：
g）沿所述半导体芯片区域（11）的边界（G）切割，以执行半导体元件（10）的分割。
CN201610423688.3A 2015-06-30 2016-06-15 半导体元件及半导体元件的制造方法 Active CN106328696B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15174605.4A EP3113219B1 (de) 2015-06-30 2015-06-30 Halbleiterbauelement und verfahren zu dessen herstellung
EP15174605.4 2015-06-30

Publications (2)

Publication Number Publication Date
CN106328696A CN106328696A (zh) 2017-01-11
CN106328696B true CN106328696B (zh) 2021-06-18

Family

ID=53525069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610423688.3A Active CN106328696B (zh) 2015-06-30 2016-06-15 半导体元件及半导体元件的制造方法

Country Status (2)

Country Link
EP (1) EP3113219B1 (zh)
CN (1) CN106328696B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018113506B4 (de) * 2018-06-06 2021-12-30 Semikron Elektronik Gmbh & Co. Kg Volumentleitfähiges Leistungshalbleiterbauelement mit Homogenisierungsstruktur
CN115148589A (zh) * 2021-03-29 2022-10-04 力特半导体（无锡）有限公司 半导体台面器件形成方法
EP4213199A1 (en) * 2022-01-14 2023-07-19 Nexperia B.V. Chip-scale packaged vertical semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080621A (en) * 1976-07-06 1978-03-21 Mitsubishi Denki Kabushiki Kaisha Glass passivated junction semiconductor devices
EP0013815A1 (en) * 1978-12-15 1980-08-06 Westinghouse Electric Corporation Glass-sealed multichip process
JPS57148371A (en) * 1981-03-10 1982-09-13 Nec Corp Manufacture of mesa type semiconductor device
CN104254907A (zh) * 2013-03-29 2014-12-31 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1553243A (en) * 1975-08-04 1979-09-26 Gen Electric Semiconductor
FR2406307A1 (fr) * 1977-10-17 1979-05-11 Radiotechnique Compelec Dispositif semiconducteur a surface passivee et procede d'obtention de ce dispositif
DE2922005A1 (de) * 1979-05-30 1980-12-04 Siemens Ag Halbleiterbauelement mit passiviertem halbleiterkoerper
DE20022779U1 (de) * 2000-09-12 2002-07-04 Semikron Elektronik Gmbh Beidseitig sperrendes Halbleiterbauelement
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP4936670B2 (ja) * 2005-01-11 2012-05-23 三菱電機株式会社 電力用半導体装置
DE102006013077A1 (de) * 2006-03-22 2007-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit Sekundärpassivierungsschicht und zugehöriges Herstellungsverfahren
JP2009158589A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP5033682B2 (ja) * 2008-03-12 2012-09-26 株式会社テラミクロス 半導体素子およびその製造方法並びに半導体装置およびその製造方法
US8313985B2 (en) * 2010-10-21 2012-11-20 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for power amplifiers in RF circuits
DE102011006492B3 (de) 2011-03-31 2012-10-11 Semikron Elektronik Gmbh & Co. Kg Schottky-Diode und Herstellungsverfahren hierzu

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080621A (en) * 1976-07-06 1978-03-21 Mitsubishi Denki Kabushiki Kaisha Glass passivated junction semiconductor devices
EP0013815A1 (en) * 1978-12-15 1980-08-06 Westinghouse Electric Corporation Glass-sealed multichip process
JPS57148371A (en) * 1981-03-10 1982-09-13 Nec Corp Manufacture of mesa type semiconductor device
CN104254907A (zh) * 2013-03-29 2014-12-31 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置

Also Published As

Publication number Publication date
CN106328696A (zh) 2017-01-11
EP3113219B1 (de) 2020-03-11
EP3113219A1 (de) 2017-01-04

Similar Documents

Publication Publication Date Title
US20220005742A1 (en) Semiconductor Device with a Passivation Layer and Method for Producing Thereof
CN107534061B (zh) 半导体器件
JP6063629B2 (ja) 半導体装置および半導体装置の製造方法
US9922864B2 (en) Trench separation diffusion for high voltage device
KR101080447B1 (ko) 메사형 반도체 장치 및 그 제조 방법
US9337186B2 (en) Semiconductor device and a method for manufacturing a semiconductor device having a semi-insulating region
JP5914060B2 (ja) 炭化珪素半導体装置の製造方法
US20140299887A1 (en) Semiconductor devices comprising getter layers and methods of making and using the same
US9553165B2 (en) Method of forming a semiconductor device
US10978367B2 (en) Semiconductor device and method for manufacturing the same
CN106328696B (zh) 半导体元件及半导体元件的制造方法
WO2016162987A1 (ja) 半導体装置および半導体モジュール
JP6337217B1 (ja) 厚い上部金属設計を有するパワー半導体デバイスおよびそのパワー半導体デバイスの製造方法
JP7283768B2 (ja) Ｉｇｂｔ半導体構造
CN109155293B (zh) 半导体装置及其制造方法
TWI657556B (zh) 半導體二極體組件及製造包含二極體之複數個半導體裝置之程序
JP6291561B2 (ja) 半導体装置および半導体装置の製造方法
WO2021124649A1 (ja) ショットキーバリアダイオード
CN107481970B (zh) 使用电介质骨架结构的超薄半导体部件制造
JP7371484B2 (ja) ショットキーバリアダイオード
JP6150542B2 (ja) 半導体装置および半導体装置の製造方法
US9178013B2 (en) Semiconductor device with edge termination and method for manufacturing a semiconductor device
JP7431079B2 (ja) 半導体装置及び半導体装置の製造方法
US11764110B2 (en) Moat coverage with dielectric film for device passivation and singulation
JP6861914B1 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant