JP6337217B1 - 厚い上部金属設計を有するパワー半導体デバイスおよびそのパワー半導体デバイスの製造方法 - Google Patents

厚い上部金属設計を有するパワー半導体デバイスおよびそのパワー半導体デバイスの製造方法 Download PDF

Info

Publication number
JP6337217B1
JP6337217B1 JP2017555541A JP2017555541A JP6337217B1 JP 6337217 B1 JP6337217 B1 JP 6337217B1 JP 2017555541 A JP2017555541 A JP 2017555541A JP 2017555541 A JP2017555541 A JP 2017555541A JP 6337217 B1 JP6337217 B1 JP 6337217B1
Authority
JP
Japan
Prior art keywords
layer
wafer
surface side
main surface
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017555541A
Other languages
English (en)
Other versions
JP2018516459A (ja
Inventor
マティアス，スベン
パパドプーロス，ハラランポス
コルバーシェ，キアラ
コプタ，アルノスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Application granted granted Critical
Publication of JP6337217B1 publication Critical patent/JP6337217B1/ja
Publication of JP2018516459A publication Critical patent/JP2018516459A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

パワー半導体デバイスの製造方法が提供される。この方法は、以下のステップを含む：第１導電型のウェハ（４１）を提供し、ウェハ（４１）は、第１主面側（４２）と当該第１主面側（４２）に対向する第２主面側（４３）とを有し、ウェハ（４１）は、ウェハ（４１）の中央部において、第１主面側（４２）から第２主面側（４３）に延びるアクティブセル領域（４４）と、第１主面側（４２）に平行な面上に直角に突出しアクティブセル領域（４４）を取り囲む終端領域（４５）とを含み、アクティブセル領域（４４）においてウェハ（４１）に電気的に接触するために第１主面側（４２）に金属層（４６；８６）を形成し、ウェハ（４１）から離れる方向を向く金属層（４６；８６）の表面は、第１主面側（４２）に平行な第１面（Ｂ）を規定し、終端領域（４５）において第１主面側（４２）上に絶縁層（４１７）を形成し、ウェハ（４１）から離れる方向を向く絶縁層（４１７）の表面は、第１主面側（４２）に平行な第２面（Ａ）を規定し、金属層（４６；８６）を形成するステップの後、および絶縁層（４１７）を形成するステップの後、チャック（４２１）の平坦面にその第１主面側でウェハ（４１）を装着し、さらに、その後、チャック（４２１）と研削ホイール（４２２）との間に圧力を加えることにより研削ホイール（４２２）上にウェハ（４１）の第２主面側を押し付けながら研削することによって、その第２主面側（４３）からウェハ（４１）の厚みを薄くし、第１面（Ｂ）は、第２面に平行でありかつウェハ（４１）に向かう方向に第２面（Ａ）から１μｍの距離に配置された第３面よりもウェハ（４１）からさらに離れる。

Description

本発明は、請求項１のプリアンブルに従ったパワー半導体デバイスの製造方法に関する。
文献ＵＳ ２０１５／００６０９３８ Ａ１より、パワー半導体デバイスの製造方法が知られている。この方法は、ｎ型半導体ウェハを提供するステップを含む。エッジ終端構造部は、ｎ型ウェハの領域のチップ外周部に設けられ、チップ内部のアクティブ領域を取り囲む。エッジ終端構造において、ウェハの前面側上のエッジ終端構造でフローティングフィールドプレートを絶縁するために層間絶縁層が形成される。アクティブ領域において、ウェハの側面側上にエミッタ電極が形成される。その後、ｎ型ウェハの厚みを薄くするために、ｎ型ウェハの背面が均一に削られる。
ＵＳ ２０１４／０３６１３１２ Ａ１より、アクティブ領域およびアクティブ領域を取り囲むエッジ終端領域を含むｐ型Ｓｉｃ基板ウェハを提供するステップを含むパワー半導体デバイスの製造方法が知られており、ウェハの前面側上のエッジ終端領域にＢＳＰＧ層を形成し、基板ウェハの前面側上のアクティブ領域にソース電極を形成し、基板ウェハの裏面のトレンチエッチング加工に要求される時間を短縮するために背面研削を行っている。
ＷＯ ２０１５／０２５６２５ Ａ１より、炭化シリコン半導体デバイスおよびその製造方法が知られており、第１主表面および第２主表面を含む炭化シリコン半導体基板が準備される。炭化シリコン半導体基板の第１主表面に接触し、かつ炭化シリコン半導体基板にオーミック接続される第１電極が形成される。炭化シリコン半導体基板の第２主表面側の少なくとも一部が取り除かれる。炭化シリコン半導体基板の少なくとも一部が取り除かれることによって露出した炭化シリコン半導体基板の第２主表面に接触し、かつ炭化シリコン半導体基板にオーミック接続される第２電極が形成される。第２電極の第４主表面に電気接触する金属層が形成される。金属層の厚みは、炭化シリコン半導体基板の少なくとも一部の除去に続く炭化シリコン半導体基板の厚みより大きい。結果として、オン抵抗を低減できる炭化シリコン半導体デバイスおよび、その製造方法が提供される。
ＵＳ ２００５／２３３４９９ Ａ１より、ＩＧＢＴの製造方法が知られており、その方法は、ｎ型半導体ウェハを提供するステップ、素子形成領域でエミッタ電極を形成するステップ、素子絶縁領域および素子形成領域で半導体ウェハの表面側上の最上層フィルムとしてポリイミド樹脂フィルムを形成するステップ、チャックテーブルおよび研削ホイールを用いる背面研削ステップを含む。
特開２００３−２４９６５４号公報より、単純な構造および方法を用いることによってオフ時のスイッチング特性が改善されるＩＧＢＴの構成を有する半導体デバイスを提供すること、およびその製造方法を提供することが知られている。凹んだ表面は、Ｎ＋バッファ層が形成される半導体デバイスの一の主表面上での研削によって形成される。
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）および異なる種類のパワーダイオード、パワー金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）およびバイモード絶縁ゲートトランジスタ（ＢｉＧＴ）のような公知の垂直型パワー半導体デバイスがあり、デバイスのオン状態においてウェハの主面側に垂直な垂直方向にウェハを通って電流が流れることが共通している。そのようなパワー半導体デバイスでは、高いブロッキング能力を維持する一方で、可能な限り低いオン状態電圧を有することが望まれる。
ＥＰ ２ ７４７ １４２ Ａ１より、ＩＧＢＴおよびそのようなＩＧＢＴの製造方法が知られている。そこには、終端領域の設計を最適化することと、ＩＧＢＴのブロッキング能力および耐久性を最適化するために終端領域を取り囲む追加のチャネルストッパ領域を導入することとが記載されている。
高いブロッキング能力は、比較的厚いウェハを要求する。しかし、ウェハの厚みを増やすにつれて、オン状態電圧および損失が増加する。したがって、損失を最小限に抑えるために、デバイスのウェハは、所望のブロッキング能力を達成するために必要な最小の厚みよりも厚くすべきではない。ウェハの厚みの減少はまた、デバイスに関連する寄生容量も減少させる。これは、駆動要件を減らし、スイッチング速度をスピードアップさせる。
取り扱い上の理由から、現在使用されているウェハは、製造工程の間の機械的損失を防ぐ２００μｍを十分上回る最小の厚みを有しなければならない。しかし、この最小の厚みは、低電圧（≦１．７ｋＶ）デバイスの損失に関して要求されるデバイス性能を取り除くだろう。したがって、研削ステップは、おおよそ１２０μｍから１８０μｍ（電圧クラスに依存する）にウェハの厚みを小さくし、所望のブロッキング能力を得るためにウェハの最小の厚みを維持しながら損失を最適化するために、製造シーケンスの最後に導入される。
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のウェハ１の厚みを薄くするための公知の研削処理が、図１〜図３に描かれている。ウェハ１は、第１主面側２（ウェハ１の前面側である）と第１主面側２に対向する第２主面側３とを有する。図１において、研削ステップの前に加工された前面側を有するウェハ１の断面が示されている。ウェハ１は、ウェハ１の中央部、および第１主面側２に平行な面上に直角に突出しアクティブセル領域４を取り囲む終端領域において、アクティブセル領域４を含む。金属層６として実施される第１電極は、アクティブセル領域４におけるウェハ１の第１主面側２上に配置される。ここでは、金属層６は、ウェハ１に電気的に接続される。終端領域５において、アクティブセル領域４を取り囲むガードリング７が形成される。ウェハ１の第１主面側２上では、終端領域５において、パッシベーション層９および各フィールドプレート８または金属プラグが形成され、これらは、パッシベーション層９の下部の開口部を通ってガードリング７に電気的に接続される。フィールドプレート８およびパッシベーション層９の上部では、終端領域５の全体を覆うウェハ１の第１主面側２上に配置された厚いポリイミドパッシベーション層１７が形成される。ウェハ１の第１主面側２であるデバイスの前面側上では、アクティブセル領域４において複数のセルが形成される。ＩＧＢＴの場合、各セルは、ｐ型ベース層領域２４とウェハ１の残りの領域から分離されるベース層領域２４においてｎ型エミッタ層領域２３とを含み、金属層６は、エミッタ層領域２３およびベース層領域２４に電気的に接続される。ベース層領域２４は、ウェハ１の比較的低くドープされたバルク材料から分離しており、ベース層領域２４を取り囲みかつウェハ１のバルク材料よりも高いドーピング濃度を有するｎ型エンハンス層２５によって、最終デバイスにおいてドリフト層を形成する。さらに、第１主面側２に近接する複数の絶縁ゲート電極が形成され、その各々は、電気的な導電ゲート層２１と第１絶縁層２６と第２絶縁層２２とを備え、ゲート層２１は、第１絶縁層２６によってウェハ１における任意の１つの層から分離し、第２絶縁層２２によって金属層６から分離する。
研削処理のために、箔３０は、デバイスの前面側トポロジ上にラミネートされる。そして、図２に示されるように、デバイスは、チャック３１上に取り付けられ、ウェハ１は、チャック３１によって研削ホイール上に押し付けられながら研削されることによりその第２主面側３から薄くされる。研削されたウェハ１’の分析では、厚み変動Δｄが４μｍを超えている。アクティブセル領域４がおおよそΔｄ＝４μｍほど厚くなるのに対して、ウェハ１’は、終端領域５において最も薄くされている。
米国特許出願公開第２０１５／００６０９３８号明細書 米国特許出願公開第２０１４／０３６１３１２号明細書 国際公開第２０１５／０２５６２５号 米国特許出願公開第２００５／２３３４９９号明細書 特開２００３−２４９６５４号公報 欧州特許出願公開第２７４７１４２号明細書
しかし、所定のオン状態電圧を得るためにウェハ１’が所定の厚みにまで薄くされると、ブロッキング能力は減少し、かつデバイスの耐久性もまた損なわれる。一般的に、良好な耐久性と同様に、低いオン状態電圧および高いブロッキング能力を有するパワー半導体デバイスを提供することが望まれている。
本発明者らは、従来技術において、研削ステップの間にウェハの前面側トポロジを裏側に転写することによって、研削ステップの間にシリコンの不均一な除去が生じることを見出した。特に、アクティブセル領域４の金属層６と終端領域５のポリイミドパッシベーション層１７との間の高さの違いは、図３に示されるように、研削後のウェハ１’の不均一な厚みの結果となる。
本発明の開示
本発明の目的は、ブロッキング能力およびオン状態電圧に関して最適化された、すなわち、可能な限り高いブロッキング能力を有し、かつ可能な限り低いオン状態電圧を有するパワー半導体デバイスを製造することができる、パワー半導体デバイスの製造方法を提供することである。
この目的は、クレーム１に従ったパワー半導体デバイスの製造方法によって達成される。クレーム１に従った本発明の方法において、アクティブセル領域の金属層は、研削ステップの間において終端領域のウェハの厚みがアクティブセル領域のウェハの厚みに対して著しく減らされないことを保証するのに十分な厚みである。驚くことに、ブロッキング能力は、この方法で劇的に改善され得る。
クレーム１に従った本発明の方法において、金属層を形成するステップは、絶縁層を形成するステップの前に、アクティブセル領域における第１主面側上に金属層の下部を形成する第１ステップと、絶縁層を形成するステップの後に、アクティブセル領域における金属層の下部に金属層の上部を形成する第２ステップとを含む。追加の第２ステップを設けることによって、絶縁層の上面とアクティブセル領域における金属層の上面との間の高さの違いを、絶縁層の厚みから独立して調整することが可能である。
従来技術の方法において、絶縁層がその厚みによって金属層の上に延びるように、絶縁層は金属層に重なり、すでに上述したそのような領域での問題を導き、絶縁層は、より低い面に延びるそのような領域よりも薄くされた金属層を突出する。金属形成処理を２つのステップに分けることによって、１つは絶縁層を形成する前に実行され、もう１つがその後に実行され、絶縁層を突出する金属層を形成することが可能であり、薄化ステップにおいて中央領域で均一な薄化が実行され、その結果、終端領域の厚みが中央領域と少なくとも同じ厚みを有するウェハとなる（金属層が絶縁層の上に延びる場合、ウェハは終端領域においてより厚くてもよい）。
本発明のさらなる発展は、従属クレームに記載されている。
典型的な実施形態において、第１面と第２面との間の距離、すなわち終端領域における絶縁層の上面とアクティブセル領域における金属層の上面との間の高さの違いは、１μｍ未満である。この典型的な実施形態において、最終デバイスのウェハの厚みは、ウェハを通して非常に均一であることが保証され得る。
他の典型的な実施形態において、第１面は、第２面よりもウェハからさらに離れ、かつ第１面と第２面との間の距離は、１μｍ以上である。すなわち、金属層の上面は、終端領域における絶縁層のそれよりも少なくとも１μｍ高い。この実施形態において、最終デバイスのウェハにおける厚みは、終端領域においてよりもアクティブセル領域において十分に低い。この方法において、ブロッキング能力および耐久性は、低いオン状態電圧を犠牲にすることなく最適化され得る。
典型的な実施形態において、第１主面側に垂直な方向における絶縁層の厚みは、５μｍ以上である。この典型的な実施形態において、パワー半導体デバイスは、ブロッキング能力および耐久性に関して改善される。５μｍ以上の絶縁層の厚みであれば、デバイス内部の電界分布で絶縁層の金属粒子による汚染の影響が確かに十分に減衰され、ブロッキング能力または信頼性でそのような金属粒子の消極的な影響を防ぐことができる。したがって、金属粒子によって引き起こされる電界のピークのために電気破壊が避けられ、絶縁層での金属粒子の場合でも高いブロッキング能力を確保できる。
典型的な実施形態において、絶縁層は、ポリイミドで形成される。この材料は、機械的に安定し、耐熱性があり、良好な電気絶縁性を有する。
典型的な実施形態において、パワー半導体デバイスは、絶縁ゲートバイポーラトランジスタである。
本発明の詳細な実施形態は、添付の図面を参照しながら以下で説明される。
ウェハの前面側の処理を終えた後の状態でのパワー半導体デバイスの公知の製造方法の間に加工されたウェハの断面を示す。 公知の製造方法において研削機に取り付けられた後の図１の加工されたウェハの断面を示す。 公知の製造方法において図２で示された研削機での薄化ステップの後の図１の加工されたウェハの断面を示す。 ウェハの前面側の処理を終えた後の状態での本発明の第１の実施形態によるパワー半導体デバイスの製造方法において加工されたウェハの断面を示す。 第１の実施形態による方法において研削機に取り付けられた後の図４の加工されたウェハを示す。 第１の実施形態による方法において図５で示された研削機での薄化ステップの後の図４の加工されたウェハを示す。 第１の実施形態による方法によって製造されたパワー半導体デバイスの断面図である。 ウェハの前面側の処理を終えた後の状態での本発明の第２の実施形態によるパワー半導体デバイスの製造方法において加工されたウェハの断面を示す。 第２の実施形態による方法において薄化ステップの後の図８の加工されたウェハを示す。 第３の実施形態による方法によって製造されたパワー半導体デバイスの断面図である。 第４の実施形態による方法によって製造されたパワー半導体デバイスの断面図である。
図面で使用される参照記号およびそれらの意味は、参照記号のリストに要約されている。一般的に、同様の要素は、明細書を通して同じ参照記号を有する。記載された実施形態は、例として意味され、本発明の範囲を限定するものではない。
以下では、本発明の第１実施形態によるパワー半導体デバイスが図７とともに説明される。第１実施形態のパワー半導体デバイスは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。それは、第１主面側４２（ＩＧＢＴの前面側に対応する）と第１主面側４２に対向する第２主面側４３’（ＩＧＢＴの後面側に対応する）とを有する（薄くされた）シリコンウェハ４１’を含む。ウェハ４１’は、ウェハ４１’の中央部において、第１主面側４２から第２主面側４３’に延びるアクティブセル領域４４と、第１主面側４２に平行な面上に直角に突出しアクティブセル領域４４を取り囲む終端領域４５とを含む。第１主面側４２に垂直な方向において、ウェハ４１’は、典型的には、１８０μｍ以下の厚みｄ１を有する。
アクティブセル領域４４において、複数のセル７０が形成されている。図７に示されるように、次の順番に従って、各セル７０は、第１主面側４２と第２主面側４３’との間を構成する。ｎ型エミッタ層領域７３、任意に、高くドープされたｐ型コンタクト層（図示されない）、ｐ型ベース層領域７４、ｎ型エンハンス層７５、ｎ型ドリフト層７７、およびｐ型コレクタ層７８。ベース層領域７４およびエミッタ層領域７３は、第１主面側４２に近接して配置される。エンハンス層７５は、第１主面側４２から第１深さまで延びる。ベース層領域７４は、第１主面側４２から第２深さまで延び、これは、第１主面側４２から第２主面側４３’に向かって第１主面側４２に垂直な方向におけるベース層領域７４の延長である。エミッタ層領域７３は、第１主面側４２から第３深さまで延び、これは、第１主面側４２から第２主面側４３’に向かって第１主面側４２に垂直な方向におけるエミッタ層領域７３の延長である。第１深さは第２深さよりも大きく、第２深さは第３深さよりも大きい。
エミッタ層領域７３は、ベース層領域７４によってウェハ４１’のｎ型領域の残りから分離されるようにベース層領域７４において形成される。ベース層領域７４は、ベース層領域７４を取り囲む比較的高くドープされたｎ型エンハンス層７５によって比較的低くドープされたｎ型ドリフト層７７から分離される。ウェハ４１’の第２主面側４３’に近接して、連続するｐ型コレクタ層７８が形成される。コレクタ層７８は、ドリフト層７７によって、ベース層領域７４およびエンハンス層７５から分離される。
ドリフト層７７のドーピング濃度および厚みの選択は、ブロッキング能力要件に依存する。低くドープされたドリフト層７７は、主要ＰＮ接合エミッタ側のブロッキング電圧を支持するための主要領域である。ドリフト層７７は、一様に低くドープされたｎ型層である。たとえば、６００Ｖデバイスのためにドリフト層の厚みは３０から７０μｍ、１２００Ｖデバイスのためには８０から１４０μｍ、および１７００Ｖデバイスのためには１５０から２１０μｍである。低電圧デバイスのためにドーピング濃度は、典型的には、高電圧デバイスよりも高く、たとえば、６００Ｖデバイスのためには約１．５・１０１４ｃｍ−３、１７００Ｖデバイスのためには５・１０１３ｃｍ−３である。しかし、デバイスのための具体的な値は、そのアプリケーションに依存して変わるかもしれない。エンハンス層７５は、ドリフト層７７のそれよりも高いドーピング濃度を有する。典型的には、エンハンス層７５のドーピング濃度は、５・１０１５ｃｍ−３と５・１０１７ｃｍ−３との間の最大濃度まで、第１主面側４２に向かって着実に増える。
各セル７０は、第１主面側４２に近接する絶縁されたトレンチゲート電極を含む。絶縁されたトレンチゲート電極は、電気的な導電ゲート層７１、第１絶縁層７６、および第２絶縁層７２を含む。典型的には、導電ゲート層７１は、重度にドープされたポリシリコンまたはアルミニウムのような金属からなる。また典型的には、第１絶縁層７６および第２絶縁層７２は、二酸化シリコンで形成される。導電性ゲート層７１は、ウェハ４１’における様々な層、すなわちエミッタ層領域７３、ベース層領域７４、エンハンス層７５、およびドリフト層７７から、第１絶縁層７６によって分離されかつ電気的に絶縁される。第２絶縁層７２は、第２主面側４２上に形成された金属層４６として実施されたエミッタ電極からゲート層７１を電気的に絶縁しかつ分離し、各セル７０のベース層領域７４とエミッタ層領域７３とを電気的に接触させる。ウェハ４１から離れる方向を向く金属層４６の表面は、第１主面側４２に平行な第１面Ｂを規定する。明細書を通して、ウェハから離れる方向を向く表面によって規定される面は、ウェハから離れる方向を向く表面の一部を含み、ウェハから最大の距離を有する面を意味する。そのような一部は、領域または線であってもよい。図１から図７に示される本実施形態において、ウェハ４１から離れる方向を向く金属層４６の全体の表面は、第１面Ｂに含まれる。しかし、ウェハ４１から離れる方向を向く金属層４６の表面がウェハ４１から異なる距離の領域を有する場合、ウェハから最大の距離を有する領域のみが第１面Ｂに含まれるだろう。
第２主面側４３’上では、コレクタ層７８に電気的に接触するコレクタ電極７９が配置される。
終端領域４５において、第１主面側４２に近接する少なくとも１つのｐ型ガードリング４７が配置され、ガードリング４７は、第１主面側４２に平行な面上への面突出でアクティブセル領域４４を取り囲む。ガードリング４７では、ブロッキングモードにおけるＩＧＢＴの動作中の電界が減らされる。少なくとも１つのフィールドプレート４８およびパッシベーション層４９は、終端領域４５におけるウェハ４１’の第１主面側４２上に配置される。ここでは、図７に示されるように、少なくとも１つのフィールドプレート４８は、電気的に少なくとも１つのガードリング４７に接続される。少なくとも１つのフィールドプレート４８およびパッシベーション層４９の上部では、終端領域４５の全体がポリイミドで形成された絶縁層４１７によって覆われる。絶縁層４１７は、ウェハ４１’の第１主面側４２に垂直な方向において、７μｍ以上、典型的には１０μｍ以上の層の厚みを有する。ウェハ４１’から離れる方向を向く絶縁層４１７の表面は、第１面Ｂに平行な第２面Ａを規定する。
図７に示される第１の実施形態のＩＧＢＴにおいて、第１面Ｂと第２面Ａとの間の距離は、１μｍ未満である。後で分かるように、金属層４６および絶縁層４１７のこの特定の配置は、前面側トポロジ（金属層４６および絶縁層４１７を含んでいる）を形成した後に（ウェハの厚みを薄くするために）ウェハ研削ステップを有するＩＧＢＴの製造方法を許可し、（薄くされたウェハ）４１’を通してウェハの厚みｄ１を最小で変化させる結果となる。それは、ウェハ４１’が、その製造工程の間に、図１から３で説明された従来技術よりも、アクティブセル領域４４および終端領域４５において、より均一に薄くされ得ること意味する。
図７を参照して上述したようなＩＧＢＴの製造方法は、図４から７を参照して以下で説明される。第１の実施形態の方法において、（図７で示されるように最終デバイスの前面側に対応する）第１主面側４２および第２主面側４３を有する第１ｎ型シリコンウェハ４１が提供される。ウェハ４１は、ウェハ４１の中央部において、第１主面側４２から第２主面側４３に延びるアクティブセル領域４４と、第１主面側４２に平行な面上に直角に突出しアクティブセル領域４４を取り囲む終端領域４５とを含む。図７で示されるように、第１主面側４２に垂直な方向において、ウェハは、最終デバイスにおいて厚みｄ１よりも大きい厚みｄ０を有する。
次に、第１主面側４２に垂直な面において処理されたウェハ４２の断面を示す図４に示されるように、ウェハ４１は、前面側トポロジを形成するために、その第１主面側４２上で処理される。
前面側トポロジを形成することは、終端領域４５において少なくとも１つのガードリング４７を形成することも含む。少なくとも１つのガードリング４７が、終端領域４５に開口部を有するウェハ４１の第１主面側４２上で、マスク、たとえば酸化マスクを形成することによって形成されることで、ｐ型第１ドーパント、たとえば、ホウ素イオンが終端領域４５の領域に選択的に供給され得る。
そして、ｎ型第１ドーパント、たとえば、亜リン酸が、少なくとも１つの終端領域４５を覆う第１マスク（図示されない）を用いる第１主面側４２に選択的に供給されることで、第１ドーパントが第１エンハンス層７５を形成する第１主面側４２からアクティブセル領域４４に選択的に供給される。第１マスクのために終端領域４５に供給される第１ドーパントはない。第１ドーパントは、第１主面側４２から第１深さまでウェハに供給される。
そして、Ｐ型第２ドーパント、たとえば、ホウ素が、第１マスクを通して第１主面側４２に供給されることで、ベース層領域７４を形成するために第２ドーパントが第１主面側４２からアクティブセル領域４４に選択的に供給される。第２ドーパントは、第１主面側４２から第２深さまで、第１深さよりも小さい第２深さまでウェハ４１に供給される。これにより、各ベース層領域７４は、エンハンス層７５によって取り囲まれ、ベース層領域７４は、ウェハ４１のバルク材料によって形成されるドリフト層７７から、エンハンス層７５によって分離される。
別のｐ型ドーパントは、ベース層領域７４への低い抵抗で電気的に接触する形式を容易にするためにベース層領域７４よりも高い最大ドーピング濃度を有するｐ型接触層（図示されない）を形成するために、第１マスクを通して第２ドーパントよりも低い深さまでアクティブセル領域４４に供給されてもよい。
その後、ｎ型第３ドーパント、たとえば、ヒ素が、第１主面側４２の第２マスク（図示されない）を通してアクティブセル領域４４に選択的に供給される。そこでは、第２マスクが少なくとも第１マスクを含む。第３ドーパントは、第１主面側４２から第３深さまでウェハ４１に供給され、第３深さは第２深さ未満である。第３ドーパントは、第１主面側４２に近接するエミッタ層領域７３を形成するためにアクティブセル領域４４に組み込まれ、エミッタ層領域７３は、ベース層領域７４によってエンハンス層７５から分離される。
前面側トポロジの形式は、絶縁トレンチゲート電極を形成する処理ステップを含み、各絶縁トレンチゲート電極は、第１主面側４２から対応するベース層領域７４を通ってドリフト層７７に延びている。各絶縁トレンチゲート電極は、電気的な導電ゲート層７１、第１絶縁層７６、および第２絶縁層７２を含み、ゲート層７１は、第１絶縁層７６によって、ウェハ４１における任意の１つの層から分離される。金属層４６として実施されるエミッタ電極を形成するための後の処理ステップにおいて、第１主面側４２上に形成された金属層４６から電気的にそれを絶縁するために、第２絶縁層７２は、ゲート層７１上で形成される。典型的には、第１絶縁層７６および第２絶縁層７２は、二酸化シリコンで形成される。
様々な層を形成するために、個体、液体、もしくはガス源からのドーパントのイオン注入または拡散によって、ドーパントは、典型的には、ウェハ４２に供給されてもよい。個体、液体、もしくはガス源からのドーパントのイオン注入または拡散に続いて、ドーパントは、熱処理によって最終デバイスにおける様々な層を形成するためにウェハ内でさらに拡散されてもよい。
ウェハ４１における様々な層および絶縁トレンチゲート電極が形成された後、終端領域４５における第１主面側４２上でパッシベーション層４９の下部が選択的に形成される。そして、アクティブセル領域４４においてウェハ４１に電気的に接触するために、金属層４６の下部４６ａが第１主面側４２上に形成される。同時に、すなわち、同じ処理ステップにおいて、または金属層４６の下部４６ａを形成する処理ステップの前または後で別個の処理ステップにおいて、少なくとも１つの個々のフィールドプレート４８が終端領域４５におけるウェハ４１の第１主面側４２上で形成され、少なくとも１つのフィールドプレート４８は、前に形成されたパッシベーション層４９の下部の開放部を通して、少なくとも１つのガードリング４７に電気的に接触する。フィールドプレート４８が下部４６ａと同じ処理ステップで形成される場合、下部４６ａの一部を形成することが考えられる。すなわち、この場合、金属層の下部４６ａは、アクティブセル領域４４ばかりでなく終端領域４５においても形成され、フィールドプレート４８は、金属層４６の残りの部分に接続されない個々の部分となる。図４に示されるように、フィールドプレート４８を形成した後、フィールドプレート４８を覆うために、パッシベーション層４９の上部が形成される。第１主面側４２に平行な面に垂直な突出における金属層の下部４６ａと重なるために、パッシベーション層４９の上部は、金属層４６の下部４６ａ上に延びてもよい。
フィールドプレート４８の上部およびパッシベーション層４９の上部において、終端領域４５全体を覆うために、ポリイミドからなる絶縁層４１７が形成される。第１主面側に平行な面に垂直な突出において、絶縁層４１７は、金属層４６の下部４６ａに重なってもよい。絶縁層４１７は、ウェハ４１の第１主面側４２に垂直な方向において、５μｍ以上、７μｍ以上、さらに典型的には１０μｍ以上の層の厚みを有する。ウェハ４１から離れる方向を向く絶縁層４１７の表面である絶縁層４１７の上面は、ウェハ４１の第１主面側４２に平行な第２面Ａを規定する。
絶縁層４１７が形成される前または後、第２主面側４３のウェハ４１の厚みを薄くする前であるが、金属層４６の上部４６ｂは、アクティブセル領域４４内のみで、金属層４６の下部４６ａに選択的に形成される。典型的には、金属層４６の上部４６ｂは、終端領域４５を覆うシャドウマスクを用いる金属の物理蒸着によって、選択的に形成される。
金属層４６の上部４６ｂは、リフトオフ処理によっても、選択的に形成され得る。逆パターンは、処理されたウェハ４１’の前面側表面に積層された犠牲層（典型的には、図示されないフォトレジスト）において最初に形成される。これは、最終パターンが形成されるアクティブセル領域４４において金属層４６の下部４６ａの表面に金属が到達できるように、犠牲層を通した開放をエッチングすることによって行われる。そして、金属層は、ウェハ４１の領域全体で積層され、エッチングされた領域内の金属層４６の下部４６ａの上面に到達し、かつ以前にエッチングされなかった領域内の犠牲層の上部に留まる。犠牲層が洗い流されるとき（たとえば、溶媒中のフォトレジスト）、犠牲層の上部の金属は、リフトオフされ、下の犠牲層とともに洗い流される。リフトオフの後、金属層は、犠牲層の上部に積層されなかった領域、すなわち、アクティブセル領域４４において唯一残る。したがって、金属層４６の上部４６ｂは、金属層４６の下部４６ａの上部のアクティブセル領域４４においてのみ選択的に形成され得る。
アクティブセル領域においてのみ選択的に下部４６ａの上に金属層４６の上部４６ｂを形成する別の処理は、無電解めっきである。
金属層４６の上面、すなわち、ウェハ４１から離れる方向を向く表面は、第１主面側に平行な第１面Ｂを規定する。図４に示されるように、第１の実施形態において、面ＡおよびＢは、実質的に同等であるか、または１μｍ未満の距離を有する。したがって、第１面Ｂは、第２面Ａに平行でありかつ第２面Ａからウェハ４１に向かう方向に１μｍの距離に配置された第３面よりもウェハ４１からさらに離れ、それは、第２面Ａ（絶縁層４１７）が第１面Ｂ；Ｂ’（金属層４６）よりもウェハ４１から１μｍ以下離れることを意味する。薄化処理でそのような小さい厚みの差を有することにより、または絶縁層４１７の面Ａよりウェハ４１から第１面Ｂ；Ｂ’をさらに離すことにより、第２主面側４３の中央部において、ウェハが均一な厚みに薄くされることが保証される（すなわち、そのような部分では、第１主面側に対向して金属層４６が配置される）。もし、面ＡおよびＢ；Ｂ’がほぼ１つの面内にあれば（すなわち、１μｍ以下で変わる）、その厚みは、終端領域においても中央領域と同じ厚みに薄くされる。第１面Ｂ；Ｂ’が第２面Ａよりもウェハ４１からさらに離れる場合、中央領域がチャック４２１によって研削ホイール４２２に押しつけられることにより、ウェハ４１の厚みが終端領域よりも中央領域においてさらに減らされてもよく、一方、終端領域において絶縁層４１７が下面に配置されることにより、研削中により高い厚みが維持され、結果として終端領域において厚いウェハが得られるように、ウェハ４１が研削処理中に第１主面側に向かって曲げられてもよい。
別の実施形態において、第１面Ｂ；Ｂ’および第２面Ａは、ウェハ４１から同じ距離に配置される。たとえば、第１面は、第２面Ａよりもウェハ４１からさらに離されて配置されてもよい。
次のステップにおいて、箔４２０は、後続の処理ステップの間に前面側トポロジを保護するため、処理されたデバイスウェハ４１に積層される。図５に示されるように、その前面側（ウェハ４１の第１主面側に対応する）に積層された箔４２０を有する処理されたデバイスウェハ４１は、チャック４２１の平坦面に取り付けられる。そして、チャック４２１に取り付けられた処理されたウェハ４１は、チャック４２１と研削ホイール４２２との間に圧力を加えることによって、その第２主面側とともに研削ホイール４２２に押し付けられる。動作中、たとえば回転中に、チャック４２１と研削ホイール４２２との間に圧力を加えることによって、チャック４２１は、処理されたウェハ４１と一緒に研削ホイール４２２に対応し（または代わりに、逆動作、たとえば回転中に、研削ホイール４２２がチャック４２１に対応する）、図４および５に示されるように、ウェハは、元の厚みｄ０から研削されることによって薄くされ、図６に示されるように、より小さい厚みｄ１に減少する。
その後、薄くされたウェハ４１’の第２主面側４３’上では、その第２主面側４３’からウェハ４１’にｐ型ドーパントを供給することによって、ｐ型コレクタ層７８が形成され、そして、その後、ｐ型コレクタ層７８に電気的に接触するように、コレクタ電極７９が第２主面側４３’上に形成される。このようにして、図７に示されるように、最終パワー半導体デバイスが製造される。
次に、本発明の第２の実施形態について図８および９とともに説明する。第１の実施形態と似ているところが多いため、第１と第２の実施形態との間で異なるところのみ説明する。第１と第２の実施形態との要素に対して同じ参照符号が用いられる場合、これらの要素は、同じ特徴を有する。
第２の実施形態によるパワー半導体デバイスにおいて、金属層８６は、第１の実施形態の金属層４６に対応する。したがって、第２の実施形態の下部８６ａおよび上部８６ｂは、第１の実施形態の下部４６ａおよび上部４６ｂに対応する。金属層８６の上面によって規定される第１面Ｂ’が、絶縁層４１７の上面によって規定される第２面Ａから、１μｍ以上の距離、たとえば２μｍ以上だけ、意図的に移動されている点のみにおいて、第２の実施形態の金属層８６は、第１の実施形態の金属層４６と異なり、研削ステップにおいて、アクティブセル領域４４の厚みよりも高い終端領域４５の厚みｄ２とともに、終端領域４５のウェハ４１”の厚みとアクティブセル領域４４のウェハ４１”の厚みとの間のΔｄ０の差を意図的に生成する。そこでは、終端領域４５のウェハ４１”の厚みとアクティブセル領域４４のウェハ４１”の厚みとの間の差Δｄ０は、ウェハ４１”の厚みを薄くする研削工程の間、ウェハの前面側トポロジを裏側に移動させることによって生じる。第１の実施形態のように、第１面Ｂ’は、第２面Ａに平行でありかつウェハ４１”に向かう方向において第２面Ａから１μｍの距離で配置される第３面よりもウェハ４１”からさらに離される。第１の実施形態と比較して、第２の実施形態では、特定のオン状態電圧を維持しながら、ＩＧＢＴのブロッキング能力がさらに増加され、または、特定のブロッキング能力を維持しながら、オン状態電圧が減少され得る。
第２の実施形態によるパワー半導体デバイスの製造方法は、上部８６ｂが第１の実施形態における上部４６ｂの厚みと比べて第１主面側に垂直な方向により高い厚みで形成されている点、および／または絶縁層４１７が第１の実施形態における絶縁層４１７に比べてより低い厚みで形成されている点で、第１の実施形態によるパワー半導体デバイスの製造方法と異なる。
図１０においては、第３の実施形態によるパワー半導体デバイスが示されている。第１の実施形態と似ているところが多いため、第１と第３の実施形態との間で異なるところのみ説明する。第１と第３の実施形態との要素に対して同じ参照符号が用いられる場合、これらの要素は、同じ特徴を有する（図１１に示される実施形態にも同じことが適用できる）。
図７に示される第１の実施形態によるパワー半導体デバイスは、絶縁トレンチゲート電極を有するトレンチＩＧＢＴである。これに対して、図１０に示される第３の実施形態によるパワー半導体デバイスは、複数の絶縁プレーナ型ゲート電極を有するプレーナＩＧＢＴである。各プレーナゲート電極は、導電ゲート層８１、第１絶縁層８８、および第２絶縁層８２を含む。図７に示される第１の実施形態によるＩＧＢＴのように、図１０に示される第３の実施形態によるＩＧＢＴは、第１の実施形態と同様に終端領域４５およびアクティブセル領域４４を有する薄くされたウェハ４１’を含む。アクティブセル領域４４には、複数のセル８０が形成される。各セル８０は、薄くされたウェハ４１’の第１主面側４２から第２主面側４３’へと順に、任意に、ｎ型エミッタ層領域８３、付属的に、高くドープされたｐ型コンタクト層（図示されない）、ｐ型ベース層領域８４、ｎ型エンハンス層８５、ｎ型ドリフト層７７、およびｐ型コレクタ層７８を含む。ｎ型エミッタ層領域８３は、ｎ型エミッタ層領域７３に対応し、ｐ型ベース層領域８４は、ｐ型ベース層領域７４に対応し、そして、ｎ型エンハンス層８５は、ｎ型エンハンス層７５に対応する。したがって、これは、これらの要素に関する第１の実施形態の説明が参照される。
第１および第２の実施形態において、ウェハ４１から離れる方向を向く絶縁層４１７の全体の表面は、この表面によって規定される第２面Ａに含まれる。しかし、図１０に示される本実施の形態において、ウェハ４１’から離れる方向を向く絶縁層４１７の表面の部分のみ、すなわちウェハ４１’から最大限の距離を有する部分は、第２面Ａに含まれる。
第３の実施形態において、第１絶縁層８８は、第１主面側４２上に配置され、ウェハ４１において任意の様々な層から（たとえば、エミッタ層領域８３から、ベース層領域８４から、エンハンス層８５から、およびドリフト層７７から）ゲート層８１を電気的に絶縁している。第２絶縁層８２は、電気的に導電層８１を覆い、これにより、金属層４６として実施されたエミッタ電極からゲート層８１を電気的に絶縁する。したがって、典型的には、二酸化シリコンからなる第１絶縁層８８と第２絶縁層８２との間において、電気的な導電ゲート層８１が埋め込まれている。ゲート層７１と同様に、電気的な導電ゲート層８１もまた、典型的には、重度にドープされたポリシリコンまたはアルミニウムのような金属からなる。第３の実施形態の他の全ての特徴は、第１の実施形態の特徴と同じである。
図１１に示される第４の実施形態において、デバイスは、図９に開示された方法に従って製造されている。さらに、この図には、任意のバッファ層７７０、ドーピング濃度がドリフト層７７よりも高いｎドープ層が示される。バッファ層には、ｐドープされたコレクタ層７８が配置され、コレクタ電極７９によって接触される。
第３の実施形態によるパワー半導体の製造方法は、（第１の実施形態における絶縁トレンチゲート電極を形成する処理ステップとは異なる）絶縁プレーナゲート電極を形成する処理ステップのみにおいて、第１の実施形態によるパワー半導体の製造方法と異なる。
クレームによって定義される発明の思想から逸脱することなく、上述した実施形態の変形が可能であることは、当業者にとって明らかであろう。
上述の実施形態では、パワー半導体デバイスは、エンハンス層７５，８５を有するＩＧＢＴであると説明された。しかし、エンハンス層７５，８５は、任意である。変形された第１から第３の実施形態において、ＩＧＢＴは、エンハンス層７５，８５を有していない。したがって、パワー半導体デバイスの製造方法は、エンハンス層７５，８５を形成するステップを含まなくてもよい。
上述のパワー半導体デバイスの製造方法では、第２主面側４３’から薄くされたウェハ４１’にｐ型ドーパントを供給することによって、第２主面側４３に研削ステップの後にコレクタ層７８が形成されると説明された。しかし、研削ステップの前、たとえば、ウェハ４１を研削する前に、第２主面側４３からウェハ４１’にｐ型ドーパントを供給することによってウェハ４１に厚いｐ型層を形成すること、および研削ステップにおいてこの厚いｐ型層の部分を取り除くことによってそのような厚いｐ型層からコレクタ層７８を形成することも可能である。
上述の実施形態では、少なくとも１つのガードリング４８が説明された。しかし、少なくとも１つのガードリングの代わりに、螺旋状に巻かれたリングのような任意の他の終端層、横方向においてアクティブセル領域から離れるにつれて徐々に減少するドーピング濃度を有する可変横方向ドーピング（ＶＬＤ）層、または電気的な導電性フィールドプレートが終端領域における終端構造として使われてもよい。
上述の実施形態では、ウェハ４１はシリコンウェハであると説明された。しかし、ウェハ４１は、たとえば二酸化シリコン（ＳｉＣ）、III族窒化物材料、たとえば窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、またはパワー半導体デバイスに適用する任意の他の半導体材料であってもよい。さらに、ウェハは、（第１主面側４２に平行な面上に突出する）任意の形、たとえば円形、矩形、または任意の他の形であってもよい。
上述の実施形態では、一続きの終端領域４５によって取り囲まれた１つのアクティブセル領域４４を有するウェハが説明された。しかし、１つのウェハが複数のアクティブセル領域および複数の終端領域を含み、アクティブセル領域のそれぞれが複数の終端領域のうちの１つによって取り囲まれることも可能である。この場合、本発明によるパワー半導体デバイスの製造方法は、複数のアクティブセル領域をダイに分離する追加のダイシングステップを含んでもよく、各ダイは、アクティブセル領域およびアクティブセル領域を取り囲む終端領域を含んでもよい。
上述の実施形態では、絶縁層４１７がポリイミドからなると説明された。その良好な機械的および電気的な特性のために、ポリイミドは、絶縁層４１７にとって好ましい材料である一方で、他の電気的な絶縁材料を使用することも可能である。典型的には、薄いガラス層が、終端領域４５における第１主面側に接合することもできる。
上述の実施形態では、パワー半導体デバイスがバッファ層を有さないと説明された。当業者によく知られるように、上述の実施形態においてコレクタ層７８に直接的に近接して配置されたドリフト層７７を有する垂直型パワー半導体デバイスは、ノンパンチスルー（ＮＰＴ）パワー半導体デバイスある。そのようなデバイスにおいて、ｎ型ドリフト層７７は、コレクタ層７８とドリフト層７７との間に配置された高くドープされたｎ型バッファ層を有することなく、コレクタ層７８に直接接触する。ＮＰＴデバイスのためのブロッキング条件での電界は、空間電荷領域がコレクタ層７８に届かないように、三角形であってドリフト層７７内で留まる。しかし、上述の本発明の実施形態のいかなるパワー半導体デバイスを製造する方法においても、ドリフト層（図示されない）は、コレクタ層７８を形成する前に、第２主面側４３に任意に製造されてもよい。したがって、本発明によるパワー半導体デバイスの変形された実施形態において、ドリフト層７７よりも高いドーピング濃度を有するバッファ層は、ドリフト層７７とコレクタ層７８との間のドリフト層７７に直接的に近接して配置されてもよい。そのようなバッファ層を有するデバイス（バッファ層は、比較的低くドープされたドリフト層よりも高いドーピング濃度を有するか、もしくはドリフト層よりも高い一定のドーピング濃度を有し、または徐々にドーピング濃度を上昇させ、または安定的に連続的に第２主面側４３’に向かってドーピング濃度を上昇させる）は、パンチスルー（ＰＴ）デバイスと称される。より高いブロッキング電圧では、ドリフト層７７とバッファ層との間の境界における電界は、ゼロに達しないであろう。バッファ層における短い距離に沿って、高いドーピング濃度のために急激にゼロに減少する。
上述の実施形態では、本発明のパワー半導体デバイスがＩＧＢＴであると説明された。しかし、本発明のパワー半導体デバイスは、ＩＧＢＴに限らず、パワーダイオードまたはジャンクションバリヤショットキ（ＪＢＳ）ダイオードのように、任意の種類の垂直型パワー半導体デバイスであってもよい。
上述の実施形態は、特定の導電型について説明された。上述の実施形態における半導体層の導電型は、ｐ型層として説明された全ての層がｎ型層であり、およびｎ型層として説明された全ての層がｐ型層であるように、切り替えられてもよい。
用語“comprising（含む）”は、他の要素またはステップを排除するものではなく、不定冠詞“a”または“an”は複数を排除しないことに留意されたい。異なる実施形態に関連して説明した要素もまた組み合わされてもよい。
１ ウェハ、１’ 研削されたウェハ、２ 第１主面側、３ 第２主面側、４ アクティブセル領域、５ 終端領域、６ 金属層、７ ガードリング、８ フィールドプレート、９ パッシベーション層、１７ ポリイミドパッシベーション層、１８ セル、２１ ゲート層、２２ 第２絶縁層、２３ エミッタ層領域、２４ ベース層領域、２５ エンハンス層、２６ 第１絶縁層、３０ 箔、３１ チャック、３２ 研削ホイール、４１ ウェハ、４１’ 薄くされたウェハ、４１” 薄くされたウェハ、４２ 第１主面側、４３ （摩擦ステップ前のウェハ４１の）第２主面側、４３’ （薄くされたウェハ４１’の）第２主面側、４４ アクティブセル領域、４５ 終端領域、４６ 金属層、４６ａ 金属層の下部、４６ｂ 金属層の上部、４７ ガードリング、４８ フィールドプレート、４９ パッシベーション層、７０ セル、７１ ゲート層、７２ 第２絶縁層、７３ エミッタ層領域、７４ ベース層領域、７５ エンハンス層、７６ 第１絶縁層、７７ ドリフト層、７７０ バッファ層、７８ コレクタ層、８１ ゲート層、８２ 第２絶縁層、８３ エミッタ層領域、８４ ベース層領域、８５ エンハンス層、８６ 金属層、８６ａ 金属層の下部、８６ｂ 金属層の上部、８８ 第１絶縁層、４１７ 絶縁層、４２０ 箔、４２１ チャック、４２２ 研削ホイール、Ａ 第２面、Ｂ 第２面、 Ｂ’ 第２面、ｄ０ （摩擦ステップ前のウェハ４１の）厚み、ｄ１ （薄くされたウェハ４１’の）厚み、ｄ２ （薄くされたウェハ４１”の）厚み、Δｄ 厚み変動。

Claims (10)

  1. パワー半導体デバイスの製造方法であって、
    第１導電型のウェハ（４１）を提供し、前記ウェハ（４１）は、第１主面側（４２）と当該第１主面側（４２）に対向する第２主面側（４３）とを有し、前記ウェハ（４１）は、前記ウェハ（４１）の中央部において、前記第１主面側（４２）から前記第２主面側（４３）に延びるアクティブセル領域（４４）と、前記第１主面側（４２）に平行な面上に直角に突出し前記アクティブセル領域（４４）を取り囲む終端領域（４５）とを含み、
    前記アクティブセル領域（４４）において前記ウェハ（４１）に電気的に接触するために前記第１主面側（４２）上に金属層（４６；８６）を形成し、前記ウェハ（４１）から離れる方向を向く前記金属層（４６；８６）の表面は、前記第１主面側（４２）に平行な第１面（Ｂ；Ｂ’）を規定し、
    前記終端領域（４５）を覆うように前記第１主面側（４２）上に絶縁層（４１７）を形成し、前記ウェハ（４１）から離れる方向を向く前記絶縁層（４１７）の表面は、前記第１主面側（４２）に平行な第２面（Ａ）を規定し；
    前記金属層（４６；８６）を形成するステップの後、および前記絶縁層（４１７）を形成するステップの後、チャック（４２１）の平坦面に、その第１主面側で前記ウェハ（４１）を装着し；さらに、
    その後、前記チャック（４２１）と研削ホイール（４２２）との間に圧力を加えることにより前記研削ホイール上に前記ウェハ（４１）の前記第２主面側を押し付けながら研削することによって、その第２主面側（４３）から前記ウェハ（４１）の厚みを薄くし、
    前記第２面（Ａ）は、前記第１面（Ｂ；Ｂ’）よりも前記ウェハ（４１）から１μｍ以下離れ、さらに、
    前記金属層（４６；８６）を形成するステップは、
    前記絶縁層（４１７）を形成するステップの前に、前記アクティブセル領域（４４）における前記第１主面側（４２）上に前記金属層（４６；８６）の下部（４６ａ；８６ａ）を形成する第１ステップと、
    前記絶縁層（４１７）を形成するステップの後に、前記アクティブセル領域（４４）における前記金属層（４６；８６）の前記下部（４６ａ；８６ａ）上に前記金属層（４６；８６）の上部（４６ｂ；８６ｂ）を形成する第２ステップとを含む、パワー半導体デバイスの製造方法。
  2. 前記第１面（Ｂ）と前記第２面（Ａ）との間の距離は、１μｍ未満である、請求項１に記載のパワー半導体デバイスの製造方法。
  3. 前記第１面（Ｂ’）は、前記第２面（Ａ）よりも前記ウェハ（４１）からさらに離れ、かつ前記第１面（Ｂ’）と前記第２面（Ａ）との間の距離は、１μｍ以上である、請求項１に記載のパワー半導体デバイスの製造方法。
  4. 前記第１主面側に垂直な方向における前記絶縁層（４１７）の厚みは、５μｍ以上である、請求項１〜請求項３のいずれか１項に記載のパワー半導体デバイスの製造方法。
  5. 前記金属層（４６；８６）の前記下部（４６ａ；８６ａ）を形成する第１ステップにおいて、同時に少なくとも１つのフィールドプレート（４８）が前記終端領域（４５）に形成される、請求項１〜請求項４のいずれか１項に記載のパワー半導体デバイスの製造方法。
  6. 前記第１主面側（４２）に近接する前記終端領域（４５）において、前記第１導電型とは異なる第２導電型の少なくとも１つの終端層（４７）を形成するステップを含み、前記終端層（４７）は前記アクティブセル領域（４４）を取り囲み、
    前記少なくとも１つの終端層（４７）は、少なくとも１つの螺旋状に巻かれた層、少なくとも１つのガードリング、および、
    横方向に前記アクティブセル領域から離れるにつれて徐々に減少するドーピング濃度を有するＶＬＤ層である、請求項１〜請求項５のいずれか１項に記載のパワー半導体デバイスの製造方法。
  7. 前記少なくとも１つの終端層（４７）のそれぞれは、前記終端領域（４５）において形成される前記金属層（４６；８６）の前記下部（４６ａ；８６ａ）の個々の部分（４８）に電気的に接続され、前記金属層（４６；８６）の前記下部（４６ａ；８６ａ）の前記個々の部分（４８）は、前記アクティブセル領域（４４）に配置された前記金属層（４６；８６）の前記下部（４６ａ；８６ａ）の任意の部分から物理的および電気的に分離されている、請求項６に記載のパワー半導体デバイスの製造方法。
  8. 前記絶縁層（４１７）は、ポリイミドで形成されている、請求項１〜請求項７のいずれか１項に記載のパワー半導体デバイスの製造方法。
  9. 前記パワー半導体は、絶縁ゲートバイポーラトランジスタであり、前記方法は、前記金属層（４６；８６）を形成するステップの前に以下のステップを含む：
    前記アクティブセル領域（４４）において複数のセルを形成するステップであり、各セルは、前記第１導電型とは異なる第２導電型のベース層領域（７４；８４）と前記第１導電型のエミッタ層領域（７３；８３）とを少なくとも含み、
    前記エミッタ層領域（７３；８３）は、前記ベース層領域（７４；８４）によって前記第１導電型を有する前記ウェハ（４１）の残りの領域から分離されるように前記ベース層領域（７４；８４）において形成され、
    前記ベース層領域（７４；８４）および前記エミッタ層領域（７３；８３）の両方は、前記第１主面側（４２）に近接して配置され、さらに、
    前記金属層（４６；８６）は、前記エミッタ層領域（７３：８３）および前記ベース層領域（７４；８４）に電気的に接続され；さらに、
    前記第１主面側（４２）で複数のゲート電極を形成するステップであり、各ゲート電極は、電気的な導電ゲート層（７１；８１）と第１絶縁層（７６；８８）と第２絶縁層（７２；８２）とを含み、前記ゲート層（７１）は、前記第１絶縁層（７６；８８）によって前記ウェハ（４１）のいずれかの層から、および前記第２絶縁層（７２；８２）によって前記金属層（４６；８６）から、分離されかつ電気的に絶縁される、請求項１〜請求項８のいずれか１項に記載のパワー半導体デバイスの製造方法。
  10. 前記ウェハ（４１）の厚みを薄くするステップの前または後において、前記第２主面側（４３）に近接する前記第２導電型のコレクタ層（７８）を形成するステップを含み、前記第１導電型のドリフト層（７７）は、いずれか１つの前記ベース層領域（７４；８４）を前記コレクタ層（７８）から分離させる、請求項９に記載のパワー半導体デバイスの製造方法。
JP2017555541A 2015-04-24 2016-04-13 厚い上部金属設計を有するパワー半導体デバイスおよびそのパワー半導体デバイスの製造方法 Active JP6337217B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15164955 2015-04-24
EP15164955.5 2015-04-24
PCT/EP2016/058057 WO2016169818A1 (en) 2015-04-24 2016-04-13 Power semiconductor device with thick top-metal-design and method for manufacturing such power semiconductor device

Publications (2)

Publication Number Publication Date
JP6337217B1 true JP6337217B1 (ja) 2018-06-06
JP2018516459A JP2018516459A (ja) 2018-06-21

Family

ID=53002567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017555541A Active JP6337217B1 (ja) 2015-04-24 2016-04-13 厚い上部金属設計を有するパワー半導体デバイスおよびそのパワー半導体デバイスの製造方法

Country Status (5)

Country Link
US (1) US10141196B2 (ja)
EP (1) EP3164890B1 (ja)
JP (1) JP6337217B1 (ja)
CN (1) CN107636806B (ja)
WO (1) WO2016169818A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478561B (zh) * 2016-07-20 2022-05-13 三菱电机株式会社 半导体装置以及其制造方法
DE102018113506B4 (de) * 2018-06-06 2021-12-30 Semikron Elektronik Gmbh & Co. Kg Volumentleitfähiges Leistungshalbleiterbauelement mit Homogenisierungsstruktur
DE102018132237A1 (de) * 2018-12-14 2020-06-18 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP2021007182A (ja) * 2020-10-19 2021-01-21 三菱電機株式会社 半導体装置及びその製造方法
WO2022202088A1 (ja) * 2021-03-26 2022-09-29 ローム株式会社 半導体装置
CN115332325A (zh) * 2022-10-11 2022-11-11 深圳市威兆半导体股份有限公司 半导体器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907174B2 (ja) 2002-02-26 2007-04-18 新電元工業株式会社 半導体装置
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005011879A (ja) * 2003-06-17 2005-01-13 Canon Inc 光起電力素子の製造方法及び製造装置
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP5431777B2 (ja) * 2009-04-20 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20110254071A1 (en) * 2009-11-20 2011-10-20 Force Mos Technology Co. Ltd. Shielded trench mosfet with multiple trenched floating gates as termination
CN101826552A (zh) * 2010-05-06 2010-09-08 天津环鑫科技发展有限公司 一种具有场截止构造的非穿通型深沟槽igbt及其制造方法
CN102157363B (zh) * 2011-03-08 2012-06-27 电子科技大学 一种功率器件衬底背面的离子注入方法
JP5754425B2 (ja) * 2011-09-27 2015-07-29 株式会社デンソー 半導体装置
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
WO2013172059A1 (ja) * 2012-05-15 2013-11-21 富士電機株式会社 半導体装置
CN104285298A (zh) 2012-09-13 2015-01-14 富士电机株式会社 半导体装置及半导体装置的制造方法
EP2747142A1 (en) 2012-12-20 2014-06-25 ABB Technology AG Insulated gate bipolar transistor and method of manufacturing the same
JP6150542B2 (ja) * 2013-02-04 2017-06-21 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN104981896A (zh) * 2013-02-12 2015-10-14 丰田自动车株式会社 半导体装置及其制造方法
JP2015041638A (ja) * 2013-08-20 2015-03-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN107636806A (zh) 2018-01-26
EP3164890B1 (en) 2017-11-01
US10141196B2 (en) 2018-11-27
WO2016169818A1 (en) 2016-10-27
EP3164890A1 (en) 2017-05-10
JP2018516459A (ja) 2018-06-21
CN107636806B (zh) 2021-03-12
US20180012773A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
JP6337217B1 (ja) 厚い上部金属設計を有するパワー半導体デバイスおよびそのパワー半導体デバイスの製造方法
US10109725B2 (en) Reverse-conducting semiconductor device
US9287383B2 (en) Method for manufacturing a semiconductor device with step-shaped edge termination
US8575695B2 (en) Lateral super junction device with high substrate-drain breakdown and built-in avalanche clamp diode
US6396090B1 (en) Trench MOS device and termination structure
US8704292B2 (en) Vertical capacitive depletion field effect transistor
US9281392B2 (en) Charge compensation structure and manufacturing therefor
US9337186B2 (en) Semiconductor device and a method for manufacturing a semiconductor device having a semi-insulating region
KR101907175B1 (ko) 고전압 애플리케이션을 위한 다중 필드-완화 트렌치를 구비한 종단 구조체를 갖는 트렌치 mos 디바이스
EP2787534A1 (en) Insulated gate semiconductor device and method for manufacturing same
US10593788B2 (en) Reverse-conducting insulated-gate bipolar transistor structure and corresponding fabrication method thereof
US9006041B2 (en) Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
JP2019500746A (ja) 面積効率の良いフローティングフィールドリング終端
JP2013069783A (ja) 電力用半導体装置
US20220238698A1 (en) Mos-gated trench device using low mask count and simplified processing
JP2018110165A (ja) 半導体装置および半導体装置の製造方法
EP2463913A1 (en) Bipolar reverse-blocking non-punch-through power semiconductor device
JP2014150226A (ja) 半導体装置および半導体装置の製造方法
US9178013B2 (en) Semiconductor device with edge termination and method for manufacturing a semiconductor device
JP2020038938A (ja) 半導体装置および半導体装置の製造方法
EP2747142A1 (en) Insulated gate bipolar transistor and method of manufacturing the same
US20230049223A1 (en) Semiconductor device
TWI607563B (zh) With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180319

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180319

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180507

R150 Certificate of patent or registration of utility model

Ref document number: 6337217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350