CN107636806B - 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法 - Google Patents

具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法 Download PDF

Info

Publication number
CN107636806B
CN107636806B CN201680023722.6A CN201680023722A CN107636806B CN 107636806 B CN107636806 B CN 107636806B CN 201680023722 A CN201680023722 A CN 201680023722A CN 107636806 B CN107636806 B CN 107636806B
Authority
CN
China
Prior art keywords
layer
wafer
main side
region
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680023722.6A
Other languages
English (en)
Other versions
CN107636806A (zh
Inventor
S.马蒂亚斯
C.帕帕多波洛斯
C.克瓦斯塞
A.科普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Grid Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Grid Switzerland AG filed Critical ABB Grid Switzerland AG
Publication of CN107636806A publication Critical patent/CN107636806A/zh
Application granted granted Critical
Publication of CN107636806B publication Critical patent/CN107636806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供用于制造功率半导体器件的方法。该方法包含以下的步骤：提供第一导电类型的晶圆（41），晶圆（41）具有第一主侧（42）和与第一主侧（42）相反的第二主侧（43），并且，晶圆（41）包括有源单元区（44）和终止区（45），在晶圆（41）的中心部分中，有源单元区（44）从第一主侧（42）延伸至第二主侧（43），在到与第一主侧（42）平行的平面上的正交投影中，终止区（45）环绕有源单元区（44）；在第一主侧（42）上形成金属化层（46；86），以在有源单元区（44）中与晶圆（41）电接触，其中，金属化层（46；86）的背对着晶圆（41）的表面限定与第一主侧（42）平行的第一平面（B）；在终止区（45）中的第一主侧（42）上形成隔离层（417），其中，隔离层（417）的背对着晶圆（41）的表面限定与第一主侧（42）平行的第二平面（A）；在形成金属化层（46；86）的步骤之后，且在形成隔离层（417）的步骤之后，将晶圆（41）以其第一主侧安装至卡盘（421）的平坦表面；以及此后，在通过在卡盘（421）与研磨轮（422）之间施加压力而将晶圆（41）的第二主侧按压到研磨轮（422）上的同时，通过研磨而使晶圆（41）从其第二主侧（43）变薄，其中，第一平面（B）比第三平面更远离晶圆（41），该第三平面与第二平面（A）平行，并且在朝向晶圆（41）的方向上布置在离第二平面（A）1µm的距离处。

Description

具有厚的顶层金属设计的功率半导体器件和用于制造这样的 功率半导体器件的方法
发明领域
本发明涉及根据权利要求1的前言的用于制造功率半导体器件的方法。
发明背景
从文献US 2015/0060938 A1，已知用于制造功率半导体器件的方法。该方法包含提供N型半导体晶圆的步骤。边缘终止结构部分提供于N型晶圆的区域的芯片外部周边部分中，环绕芯片内部部分内侧的有源区域。在边缘终止结构中，形成层间介电层，以用于在晶圆的前侧上使边缘终止结构中的浮置的场板隔离。在有源区域中，在晶圆的前侧上形成发射极电极。此后，对N型晶圆的后表面均匀地进行研磨，以用于减小N型晶圆的厚度。
从US 2014/0361312 A1，已知用于制造功率半导体器件的方法，该方法包括如下的步骤：提供P型SiC衬底晶圆，P型SiC衬底晶圆包括有源区和环绕有源区的边缘终止区；在晶圆的前侧上形成边缘终止区中的BSPG层；在衬底晶圆的前侧上形成有源区中的源极电极；以及执行背面研磨，以缩短针对衬底晶圆的后表面的沟槽蚀刻过程所要求的时间。
从WO 2015/025625 A1，已知碳化硅半导体器件及其制造方法，其中，制备碳化硅半导体衬底，该衬底包含第一主表面和第二主表面，形成第一电极，第一电极与碳化硅半导体衬底的第一主表面接触，并且，欧姆连接至碳化硅半导体衬底。去除碳化硅半导体衬底的第二主表面侧的至少一部分。形成第二电极，第二电极与通过碳化硅半导体衬底的至少一部分的去除而已暴露的碳化硅半导体衬底的第二主表面接触，并且，欧姆连接至碳化硅半导体衬底。形成金属层，金属层与第二电极的第四主表面电接触。继将碳化硅半导体衬底的至少一部分去除之后，金属层的厚度大于碳化硅半导体衬底的厚度。结果，提供其中能够减小导通电阻的碳化硅半导体器件及其制造方法。
从US 2005/233499 A1，已知IGBT的制造方法，其中，该方法包含：提供N型半导体晶圆的步骤；在元件形成区域中形成发射极电极的步骤；在元件隔离区域中和在元件形成区域中形成作为半导体晶圆的表面侧上的最上层膜的聚酰亚胺树脂膜的步骤；以及使用卡盘工作台和研磨轮的背面研磨步骤。
从JP 2003-249654 A，已知提供半导体器件且提供其制造方法，该半导体器件具有IGBT的构成，其中，通过使用简单的结构和方法而改进关闭时的切换特性。通过在半导体器件的一个主表面上进行研磨来形成凹陷表面，在所述表面上，形成N+缓冲层。
已知竖直的功率半导体器件，例如，绝缘栅双极型晶体管（IGBT）和不同种类的功率二极管、功率金属氧化物半导体场效应晶体管（MOSFET）和双模式绝缘栅极晶体管（BiGT），其具有如下的共同点：在器件通态中，电流在与晶圆主侧垂直的竖直方向上流过晶圆。在这样的功率半导体器件中，预期在维持高阻断能力的同时，具有尽可能低的通态电压。
从EP2747142A1，已知IGBT和这样的IGBT的制造方法。在其中，描述了使终止区的设计优化，并且，引入环绕终止区的附加的沟道截断区，以使IGBT的阻断能力和坚固性优化。
高阻断能力要求相对较厚的晶圆。然而，在增加晶圆的厚度的情况下，通态电压和损耗被增加。因此，为了使损耗最小化，器件的晶圆不应当比实现预期的阻断能力所必需的最小厚度更厚。晶圆厚度的减小还减小与器件相关联的寄生电容。这降低驱动要求，并且，加快切换速度。
出于操纵的原因，当前使用的晶圆必须具有远高于200 µm的最小厚度，其防止生产过程的期间的机械破坏。然而，根据低电压（≤1.7kV）器件的损耗，该最小厚度将排除所要求的器件性能。因此，在生产序列结束时，引入研磨步骤，从而使晶圆变细为大约120 µm至180 µm（取决于电压等级），并且，在维持晶圆的最小厚度的同时，对损耗进行优化，以获得预期的阻断能力。
在图1至图3中图示已知的用于使绝缘栅双极型晶体管（IGBT）的晶圆1变薄的研磨过程。晶圆1具有第一主侧2（第一主侧2为晶圆1的前侧）和与第一主侧2相反的第二主侧3。在图1中，示出在研磨步骤之前的以横截面的具有所处理的前侧的晶圆1。晶圆1包括：晶圆1的中心部分中的有源单元区4；和终止区5，其在到与第一主侧2平行的平面上的正交投影中环绕有源单元区4。实现为金属化层6的第一电极布置于晶圆1的第一主侧2上有源单元区4中。在其中，金属化层6电连接至晶圆1。在终止区5中，形成保护环7，保护环7环绕有源单元区4。在晶圆1的第一主侧2上，在终止区5中，形成钝化层9和个别场板8或金属塞（plug），其通过钝化层9的下部分中的开口而电连接至保护环7。在场板8和钝化层9之上，形成厚的聚酰亚胺钝化层17，钝化层17布置于晶圆1的第一主侧2上以便覆盖整个终止区5。在作为晶圆1的第一主侧2的器件前侧上，在有源单元区4中，形成多个单元。在IGBT的情况下，每个单元包括P型基极层区域24和基极层区域24内的N型发射极层区域23，区域23、24与晶圆1的剩余的区域分离，其中，金属化层6电连接至发射极层区域23和基极层区域24。基极层区域24通过N型增强层25而与晶圆1的相对低地掺杂的块体材料（bulk material）分离，该块体材料形成最终器件中的漂移层，N型增强层25环绕基极层区域24，并且，具有比晶圆1的块体材料更高的掺杂浓度。此外，形成与第一主侧2相邻的多个绝缘栅极电极，每个绝缘栅极电极包含导电栅极层21以及第一绝缘层26和第二绝缘层22，其中，栅极层21通过第一绝缘层26而与晶圆1中的任一层分离，并且，通过第二绝缘层22而与金属化层6分离。
对于研磨过程，将箔30层压到器件的前侧拓扑结构上。然后，如图2中所示的，将器件安装到卡盘31上，并且，晶圆1在通过卡盘31按压到研磨轮32上的同时通过研磨从其第二主侧3变薄。对所研磨的晶圆1'的分析得到超过4 µm的厚度变化Δd。使晶圆1'在终止区5中最大程度地变薄，而与此相反，有源单元区4更厚了大致Δd=4 µm。
然而，在使晶圆1’变细至某一厚度，以获得某一通态电压时，阻断能力下降，且器件的坚固性也受损。通常，预期提供具有低通态电压和高阻断能力以及良好的坚固性的功率半导体器件。
发明者发现，在现有技术中，通过在研磨步骤期间晶圆的前侧拓扑结构至后侧的转移，导致研磨步骤期间的硅的不均匀的去除。尤其是，如图3中所示的，有源单元区4中的金属化层6与终止区5中的聚酰亚胺钝化层17之间的高度差导致研磨之后的晶圆1’的不均匀的厚度。
发明内容
本发明的目标是要提供用于制造功率半导体器件的方法，该方法关于阻断能力且关于通态电压而优化，即，该方法能够生产具有尽可能高的阻断能力且具有尽可能低的通态电压的功率半导体器件。
通过根据权利要求1的用于制造功率半导体器件的方法而达到目标。在根据权利要求1的本发明的方法中，有源单元区中的金属化层厚至足以确保，在研磨步骤期间，终止区中的晶圆的厚度并未相对于有源单元区中的晶圆的厚度而显著地减小。出乎意料地，能够以这种方式彻底地改进阻断能力。
在根据权利要求1的本发明的方法中，形成金属化层的步骤包含：在形成隔离层的步骤之前，在有源单元区中的第一主侧上形成金属化层的下部分的第一步骤；和在形成隔离层的步骤之后，在有源单元区中的金属化层的下部分上形成金属化层的上部分的第二步骤。通过提供附加的第二步骤，从而有可能独立于隔离层的厚度而调整有源单元区中的金属化层的顶部表面与隔离层的顶部表面之间的高度差。
在现有技术的方法中，隔离层与金属化层重叠，使得隔离层以其厚度在金属化层上方延伸，这引起这样的区域的已经提到的问题，其中，隔离层使金属化层伸出（project），与延伸至较低平面的这样的区域相比而更加变薄。通过将金属化形成过程分成两个步骤，一个步骤在隔离层形成之前执行，而一个步骤在隔离层形成之后执行，从而有可能形成金属化层，该金属化层使隔离层伸出，使得可以在变薄步骤中，在中心区中，执行均匀变薄，导致终止区中的具有至少与中心区中一样厚的厚度的晶圆（如果金属化层在隔离层上方延伸，则晶圆可以在终止区中更厚）。
在从属权利要求中，详细说明本发明的另外的发展。
在示范性的实施例中，第一平面与第二平面之间的距离，即，终止区中的隔离层的顶部表面与有源单元区中的金属化层的顶部表面之间的高度差小于1 µm。在本示范性的实施例中，能够确保最终器件的晶圆厚度在整个晶圆中非常均匀。
在另一示范性的实施例中，第一平面比第二平面更远离晶圆，并且，第一平面与第二平面之间的距离为1 µm或更大，即，金属化层的顶部表面比终止区中的隔离层的顶部表面高至少1 µm。在本示范性的实施例中，最终器件中的晶圆厚度在有源单元区中显著地比在终止区中高。以这种方式，能够在不牺牲低通态电压的情况下使阻断能力和坚固性优化。
在示范性的实施例中，在与第一主侧垂直的方向上的隔离层的厚度为5µm或更大。在本示范性的实施例中，关于阻断能力和坚固性而改进功率半导体器件。在5 µm或更大的隔离层的厚度的情况下，以在隔离层上的金属颗粒的污染对器件内侧的电场分布的影响能够可靠地衰减至足以防止这样的金属颗粒对阻断能力或可靠性的负面影响。因此，即使在隔离层上的金属颗粒的情况下，也能够避免由于由金属颗粒所造成的电场中的峰值而导致的电击穿，并且，能够确保高阻断能力。
在示范性的实施例中，隔离层由聚酰亚胺形成。该材料是机械地稳定的、耐热的，且具有良好的电隔离性质。
在示范性的实施例中，功率半导体器件是隔离栅双极型晶体管。
附图说明
将参考附图而在下文中解释本发明的详细的实施例，其中：
图1示出在用于功率半导体器件的已知的制造方法处于结束晶圆前侧的处理之后的状态中期间以横截面的所处理的晶圆；
图2示出在已知的制造方法中的安装至研磨机之后的以横截面的图1的所处理的晶圆；
图3示出在已知的制造方法中的图2中所示出的在研磨机中变薄的步骤之后的以横截面的图1的所处理的晶圆；
图4示出在结束晶圆前侧的处理之后的状态中的根据本发明的第一实施例的用于制造功率半导体器件的方法中的以横截面的所处理的晶圆；
图5示出根据第一实施例的方法中的安装至研磨机之后的图4的所处理的晶圆；
图6示出根据第一实施例的方法中的图5中所示出的在研磨机中变薄的步骤之后的图4的所处理的晶圆；
图7是通过根据第一实施例的方法而制造的功率半导体器件的横截面视图；
图8示出在结束晶圆前侧的处理之后的状态中的根据本发明的第二实施例的用于制造功率半导体器件的方法中的以横截面的所处理的晶圆；
图9示出根据第二实施例的方法中的变薄的步骤之后的图8的所处理的晶圆；
图10是通过根据第三实施例的方法而制造的功率半导体器件的横截面视图；以及
图11是通过根据第四实施例的方法而制造的功率半导体器件的横截面视图。
在参考符号列表中概括附图中所使用的参考符号及其含义。通常，在整个说明书中，类似的元件具有相同参考符号。所描述的实施例意味着作为示例，而不应当限制本发明的范围。
具体实施方式
在下文中，以图7描述根据本发明的第一实施例的功率半导体器件。第一实施例的功率半导体器件是绝缘栅双极型晶体管（IGBT）。该功率半导体器件包含（变薄的）硅晶圆41'，硅晶圆41'具有第一主侧42（与IGBT的前侧相对应）和与第一主侧42相反的第二主侧43'（与IGBT的后侧相对应）。晶圆41'包括：有源单元区44，其在晶圆41'的中心部分中，从第一主侧42延伸至第二主侧43'；和终止区45，其在到与第一主侧42平行的平面上的正交投影上环绕有源单元区44。在与第一主侧42垂直的方向上，晶圆41'示范性地具有180 µm或更小的厚度d1。
在有源单元区44中，形成多个单元 70。如图7中所示的，在第一主侧42与第二主侧43'之间，按照以下的顺序，每个单元70包含：N型发射极层区域73（任选地，高掺杂的P型接触层（未在图中示出））、P型基极层区域74、N型增强层75、N型漂移层77以及P型集电极层78。基极层区域74和发射极层区域73两者都布置成与第一主侧42相邻。增强层75从第一主侧42延伸至第一深度。基极层区域74从第一主侧42延伸至第二深度，第二深度是在与第一主侧42竖直的方向上基极层区域74从第一主侧42朝向第二主侧43'的延伸。发射极层区域73从第一主侧42延伸至第三深度，第三深度是在与第一主侧42竖直的方向上发射极层区域73从第一主侧42朝向第二主侧43’的延伸。第一深度大于第二深度，且第二深度大于第三深度。
发射极层区域73在基极层区域74内形成为通过基极层区域74而与晶圆41'的剩余的N型区域分离。基极层区域74通过环绕基极层区域74的相对较高地掺杂的N型增强层75而与相对低地掺杂的N型漂移层77分离。形成与晶圆41'的第二主侧43'相邻的连续的P型集电极层78。集电极层78通过漂移层77而与基极层区域74和增强层75分离。
漂移层77的掺杂浓度和厚度的选择取决于阻断能力要求。低掺杂的漂移层77是主PN结发射极侧上的用于支持阻断电压的主区域。漂移层77是恒定地低掺杂的N型层。示范性地，600 V器件的漂移层的厚度为30至70 µm，1200 V器件的漂移层的厚度为80至140 µm，并且，1700 V器件的漂移层的厚度为150至210 µm。较低的电压器件的掺杂浓度示范性地比较高的电压器件高，例如，600 V器件的大约1.5·1014 cm-3下降至1700 V器件的5·1013 cm-3。然而，器件的具体数值可以取决于其应用而变化。增强层75具有比漂移层77的掺杂浓度更高的掺杂浓度。示范性地，增强层75的掺杂浓度朝向第一主侧42稳定地一直增大至5·1015cm-3与5·1017 cm-3之间的最大浓度。
每个单元70包含与第一主侧42相邻的绝缘沟槽栅极电极。绝缘沟槽栅极电极包括导电栅极层71、第一绝缘层76和第二绝缘层72。示范性地，传导栅极层71由重掺杂的多晶硅或如同铝一样的金属制成。同样示范性地，第一绝缘层76和第二绝缘层72由二氧化硅形成。传导栅极层71通过第一绝缘层76而与晶圆41'中的各种层（即，与发射极层区域73、基极层区域74、增强层75以及漂移层77）分离且电绝缘。第二绝缘层72使栅极层71与实现为金属化层46的形成于第一主侧42上的发射极电极电绝缘且分离，以与每个单元70的基极层区域74和发射极层区域73电接触。金属化层46的背对着晶圆41的表面限定与第一主侧42平行的第一平面B。在整个说明书中，由背对着晶圆的表面所限定的平面意味着包括具有离晶圆的最大距离的背对着晶圆的表面的部分的平面。这样的部分能够是区或线。在如图1至图7中所示出的本实施例中，在第一平面B中包括金属化层46的背对着晶圆41的整个表面。然而，如果金属化层46的背对着晶圆41的表面将具有离晶圆41的不同距离的区，则在第一平面B中，将仅包括具有离晶圆的最大距离的区。
在第二主侧43'上，布置集电极电极79，集电极电极79与集电极层78电接触。
在终止区45 中，布置与第一主侧42相邻的至少一个P型保护环47，其中，在到与第一主侧42平行的平面上的平面投影中，保护环47环绕有源单元区44。在保护环47处，降低在以阻断模式操作IGBT期间的电场。在终止区45中，至少一个场板48和钝化层49布置于晶圆41'的第一主侧42上。在其中，如图7中所示出的，至少一个场板48与至少一个保护环47电连接。在至少一个场板48和钝化层49之上，整个终止区45被由聚酰亚胺形成的隔离层417覆盖。隔离层417具有与7 µm或更大（示范性地，10 µm或更大）的晶圆41'的第一主侧42垂直的方向上的层厚。隔离层417的背对着晶圆41'的表面限定与第一平面B平行的第二平面A。
在图7中所示出的第一实施例的IGBT中，第一平面B与第二平面A之间的距离小于1µm。如稍后能够看到的，金属化层46和隔离层417的该具体布置允许具有形成前侧拓扑结构（包括金属化层46和隔离层417）之后的晶圆研磨步骤（用于使晶圆变薄）的IGBT的制造方法，导致整个（变薄的晶圆）41'中的晶圆厚度d1的最小变化。那意味着，与以图1至图3而讨论的现有技术中相比，在晶圆41'的制造过程期间，在有源单元区44和终止区45中，能够使晶圆41'更均匀地变细。
在下文中，参考图4至图7，描述如在上文中参考图7而描述的用于制造IGBT的方法。在第一实施例的方法中，首先，提供N型硅晶圆41，N型硅晶圆41具有第一主侧42（其与如图7中所示出的最终器件的前侧相对应）和第二主侧43。晶圆41包括：有源单元区44，其在晶圆41的中心部分中从第一主侧42延伸至第二主侧43；和终止区45，其在到与第一主侧42平行的平面上的正交投影中环绕有源单元区44。在与第一主侧42垂直的方向上，晶圆具有比如图7中所示出的最终器件中的厚度d1更大的厚度d0。
接下来，在晶圆41的第一主侧42上对晶圆41进行处理，以形成如图4中所示出的前侧拓扑结构，图4示出在与第一主侧42垂直的平面中以横截面的所处理的晶圆42。
形成前侧拓扑结构还包括在终止区45中形成至少一个保护环47。通过利用终止区45中的开口来在晶圆41的第一主侧42上形成掩模（例如，氧化物掩模），从而形成至少一个保护环47，使得能够将P型第一掺杂剂（例如，硼离子）选择性地供给至终止区45中的区。
然后，使用覆盖至少终止区45的第一掩模（未在图中示出）来将N型第一掺杂剂（例如，磷）选择性地供给至第一主侧42，使得将第一掺杂剂从第一主侧42选择性地供给至有源单元区44，以用于形成第一增强层75。由于第一掩模而未将第一掺杂剂供给至终止区45。将第一掺杂剂从第一主侧42供给至晶圆中且一直到第一深度。
然后，通过第一掩模而将P型第二掺杂剂（例如，硼）供给至第一主侧42，使得将第二掺杂剂从第一主侧42选择性地供给至有源单元区44中，以用于形成基极层区域74。将第二掺杂剂从第一主侧42供给至晶圆41中而一直到第二深度，第二深度小于第一深度。因此，每个基极层区域74被增强层75环绕，使得基极层区域74通过增强层75而与漂移层77分离，该漂移层77由晶圆41的块体材料形成。
可以通过第一掩模而将另一P型掺杂剂供给至有源单元区44中而达到比第二掺杂剂更低的深度，以便形成具有比基极层区域74更高的最大掺杂浓度的P型接触层（未在图中示出），以用于促进形成到基极层区域74的低电阻率电接触。
随后，通过第一主侧42上的第二掩模（未在图中示出）而将N型第三掺杂剂（例如，砷）选择性地供给至有源单元区44。在其中，第二掩模包含至少第一掩模。将第三掺杂剂从第一主侧42供给至晶圆41中且一直到第三深度，其中，第三深度小于第二深度。将第三掺杂剂合并至有源单元区44中，以用于形成与第一主侧42相邻的发射极层区域73，其中，发射极层区域73通过基极层区域74而与增强层75分离。
前侧拓扑结构的形成还包含用于形成绝缘沟槽栅极电极的过程步骤，每个绝缘沟槽栅极电极从第一主侧42穿过对应的基极层区域74而延伸至漂移层77。每个绝缘沟槽栅极电极包括导电栅极层71、第一绝缘层76和第二绝缘层72，其中，栅极层71通过第一绝缘层76而与晶圆41中的任一层分离。第二绝缘层72形成于栅极层71之上，以用于在随后的用于形成实现为金属化层46的发射极电极的过程步骤中，使第二绝缘层72与形成于第一主侧42上的金属化层46电绝缘。示范性地，第一绝缘层76和第二绝缘层72由二氧化硅形成。
为了形成各种层，可以示范性地通过来自固体、液体或气体源的掺杂剂的离子注入或扩散而将掺杂剂供给至晶圆42中。继来自固体、液体或气体源的掺杂剂的离子注入或扩散之后，可以进一步使掺杂剂在晶圆中扩散，以用于通过热处置而形成最终器件中的各种层。
在形成晶圆41中的各种层和绝缘沟槽栅极电极之后，选择性地在终止区45中的第一主侧42上形成钝化层49的下部分。然后，在第一主侧42上形成金属化层46的下部分46a，以与晶圆41在有源单元区44中电接触。同时，即，在与用于形成金属化层46的下部分46a的过程步骤相同的过程步骤中，或在其之前或之后的单独过程步骤中，在终止区45中的晶圆41的第一主侧42上形成至少一个个别场板48，至少一个场板48通过先前形成的钝化层49的下部分中的开口而与至少一个保护环47电接触。如果在与下部分46a相同的过程步骤中，形成场板48，则认为形成下部分46a的一部分，即，在这种情况下，不仅在有源单元区44中，而且还在终止区45中，形成金属化层的下部分46a，其中，场板48是未连接至金属化层46的剩余的部分的个别的部分。在形成场板48之后，形成钝化层49的上部分，以覆盖如图4中所示出的场板48。钝化层49的上部分可以延伸至金属化层46的下部分46a上，以便在到与第一主侧42平行的平面上的正交投影中，与金属化层的下部分46a重叠。
在场板48之上，且在钝化层49之上，形成由聚酰亚胺制成的隔离层417，以覆盖整个终止区45。在到与第一主侧平行的平面上的正交投影中，隔离层417可以与金属化层46的下部分46a重叠。隔离层417具有在与晶圆41的第一主侧42垂直的方向上5 µm或更大（示范性地，7 µm或更大，且进一步示范性地，10 µm或更大）的的层厚。隔离层417的上表面限定与晶圆41的第一主侧42平行的第二平面A，该上表面是隔离层417的背对着晶圆41的表面。
在形成隔离层417之前或之后，但在使第二主侧43上的晶圆41变薄之前，仅在有源单元区44中，在金属化层46的下部分46a上，选择性地形成金属化层46的上部分46b。示范性地，使用覆盖终止区45的荫罩来通过金属的物理气相沉积而选择性地形成金属化层46的上部分46b。
还能够通过剥离过程（lift-off process）而选择性地形成金属化层46的上部分46b。首先，在沉积于所处理的晶圆41'的前侧表面上的牺牲层（示范性地，未在图中示出的光致抗蚀剂）中，形成相反的图案。借助于通过牺牲层而对开口进行蚀刻来执行这个，使得金属能够到达有源单元区44中的金属化层46的下部分46a的表面，将在该表面上形成最终图案。然后，使金属层沉积于晶圆41的整个区之上，从而到达所蚀刻的区域中的金属化层46的下部分46a的上表面，并且，停留于该区域中的牺牲层之上，其中，该顶部先前未被蚀刻。在牺牲层被洗掉（例如，溶剂中的光致抗蚀剂）时，牺牲层之上的金属连同下方的牺牲层一起被剥离且洗掉。在剥离之后，金属层依然仅位于其中未沉积于牺牲层之上的区域中，即，仅位于有源单元区44中。因而，在金属化层46的下部分46a之上，能够仅在有源单元区44中选择性地形成金属化层46的上部分46b。
用于选择性地仅在有源单元区中形成下部分46a之上的金属化层46的上部分46b的另一个过程无电镀。
金属化层46的上表面（即，背对着晶圆41的表面）限定与第一主侧平行的第一平面B。在第一实施例中，平面A和平面B如图4中所示出的那样基本上完全相同，或具有小于1 µm的距离。因此，第一平面B比第三平面更远离晶圆41，第三平面与第二平面A平行，并且，布置于在朝向晶圆41的方向上离第二平面A 1 µm的距离处，这应当意味着第二平面A（隔离层417）比第一平面B；B'（金属化层46）更远离晶圆41至多1 µm。通过在变薄过程时，具有这样的小的厚度差，或通过具有比隔离层417的平面A更远离晶圆41的第一平面B；B'，从而确保在第二主侧43的中心部分（即，这样的部分，其中，在相反的第一主侧上，布置金属化层46）中，使晶圆变薄至均匀的厚度。如果平面 A和B；B'大致位于一个平面中（即，变化至多1 µm），则在终止区中，同样地使厚度变薄至与在中心区中相同的厚度。对于第一平面B；B'比第二平面A更远离晶圆41的情况，由于中心区被卡盘421按压至研磨轮422，因而晶圆41的厚度可以在中心区中比在终止区中更大程度地减小，然而，在终止区中，由于隔离层417布置于较低的平面中，因而晶圆41可以在变薄过程期间朝向第一主侧弯曲，使得在变薄期间，维持更高的厚度，导致终止区中的更厚的晶圆。
在其他示范性的实施例中，第一平面B；B'和第二平面A 布置于离晶圆41的相同的距离处。示范性地，第一平面可以布置成比第二平面A更远离晶圆41。
在下一个步骤中，将箔420层压到所处理的器件晶圆41上，以用于在随后的过程步骤期间，保护前侧拓扑结构。如图5中所示的，具有在其前侧（与晶圆41的第一主侧42相对应）层压的箔420的所处理的器件晶圆41安装至卡盘421的平坦表面。然后，通过在卡盘421与研磨轮422之间施加压力，从而将安装至卡盘421的所处理的晶圆41以其第二主侧按压至研磨轮422上。通过在使卡盘421连同所处理的晶圆41一起相对于研磨轮422而移动（示范性地，旋转）（或反之亦然，使研磨轮422相对于卡盘421而移动（示范性地，旋转））的同时，在卡盘421与研磨轮422之间施加压力，从而通过从图4和图5中所示出的其原始厚度d0研磨下降至如图6中所示出的更小的厚度d1而使晶圆变薄。
随后，在变薄的晶圆41'的第二主侧43'上，通过从晶圆41'的第二主侧43'将P型掺杂剂供给至晶圆41'中，从而形成P型集电极层78，且随后，在第二主侧43'上，形成集电极电极79，以与P型集电极层78电接触。以这种方式，制造如图7中所示出的最终功率半导体器件。
接下来，以图8和图9而描述本发明的第二实施例。由于与第一实施例的许多类似处，因而仅描述第一和第二实施例之间的差异。如果针对第一和第二实施例中的元件而使用相同的参考符号，则这些元件应当具有相同的特征。
在根据第二实施例的功率半导体器件中，金属化层86与第一实施例中的金属化层46相对应。因此，第二实施例中的下部分86a和上部分86b与第一实施例中的下部分46a和上部分46b相对应。第二实施例中的金属化层86与第一实施例中的金属化层46的不同点仅在于，有意地使由金属化层86的上表面所限定的第一平面B'从由隔离层417的上表面所限定的第二平面A移位1 µm或更大（示范性地，2 µm或更大）的距离，以便在研磨步骤中，有意地生成终止区45中的晶圆41’’的厚度与有源单元区44中的晶圆41’’的厚度之间的Δd0的差，其中，终止区45中的厚度d2比有源单元区44中的厚度更高。在其中，通过在用于使晶圆41''变薄的研磨步骤期间，将晶圆的前侧拓扑结构至后侧的转移，而导致终止区45中的晶圆41''的厚度与有源单元区44中的晶圆41''的厚度之间的差Δd0。如在第一实施例中，第一平面B'比第三平面更远离晶圆41''，第三平面与第二平面A平行，并且，布置于在朝向晶圆41’’的方向上离第二平面A 1 µm的距离处。与第一实施例相比，在第二实施例中，在维持特定的通态电压的同时，能够进一步提高IGBT的阻断能力，或者，在维持特定的阻断能力的同时，能够减小通态电压。
根据第二实施例的用于制造功率半导体器件的方法与根据第一实施例的用于制造功率半导体器件的方法的不同点在于，与第一实施例中的上部分46b的厚度相比，上部分86b在与第一主侧42竖直的方向上以更高的厚度形成，且/或与第一实施例中的隔离层417相比，隔离层417以较低的厚度形成。
在图10中，示出根据第三实施例的功率半导体器件。由于与第一实施例的许多类似处，因而仅描述第一和第三实施例之间的差异。如果在图中，针对第一和第三实施例中的元件而使用相同的参考符号，则这些元件应当具有相同的特征（同样适用于图11中所示出的实施例）。
如图7中所示出的根据第一实施例的功率半导体器件是具有绝缘沟槽栅极电极的沟槽IGBT。与其形成对照，如图10中所示出的根据第三实施例的功率半导体器件是具有多个绝缘平面栅极电极的平面IGBT。每个绝缘平面栅极电极包含传导栅极层81、第一绝缘层88和第二绝缘层82。像如图7中所示出的根据第一实施例的IGBT一样，如图10中所示出的根据第三实施例的IGBT包含与第一实施例类似的变薄的晶圆41'，晶圆41'具有终止区45和有源单元区44。在有源单元区44 中，形成多个单元 80。每个单元80从变薄的晶圆41'的第一主侧42至第二主侧43'按顺序包含N型发射极层区域83（任选地，高掺杂的P型接触层（未在图中示出））、P型基极层区域84、N型增强层85、N型漂移层77以及P型集电极层78。N型发射极层区域83与N型发射极层区域73相对应，P型基极层区域84与P型基极层区域74相对应，并且，N型增强层85与N型增强层75相对应。因此，参考第一实施例的关于这些元件的描述。
在第一和第二实施例中，隔离层417的背对着晶圆41的整个表面被包括在由该表面所限定的第二平面A中。然而，在如图10中所示出的本实施例中，在第二平面A中包括隔离层417的背对着晶圆41'的表面的仅一部分，即，具有离晶圆41'的最大距离的部分。
在第三实施例中，第一绝缘层88布置于第一主侧42上，使栅极层81与晶圆41中的各种层中的任何（即，与发射极层区域83、与基极层区域84、与增强层85以及与漂移层77）电绝缘。第二绝缘层82覆盖导电层81，且因而，使栅极层81与实现为金属化层46的发射极电极电绝缘。因此，导电栅极层81嵌入第一绝缘层88与第二绝缘层82之间，示范性地，第一绝缘层88和第二绝缘层82由二氧化硅制成。像栅极层71一样，导电栅极层81也示范性地由重掺杂的多晶硅或像铝一样的金属制成。第三实施例的所有的其他特征都与第一实施例的特征相同。
在图11中所示出的第四实施例中，已根据图9的所公开的方法而制造器件。另外，在该图中示出的是缓冲层770，缓冲层770是任选的N掺杂层，其中，掺杂浓度比漂移层77更高。在缓冲层上，布置P掺杂集电极层78，P掺杂集电极层78由集电极电极79接触。
根据第三实施例的用于制造功率半导体的方法与根据第一实施例的用于制造功率半导体器件的方法的不同点仅在于用于形成绝缘平面栅极电极的过程步骤（其与第一实施例中的用于形成绝缘沟槽栅极电极的过程步骤不同）。
对于本领域技术人员将显而易见的是，在不背离如由所附权利要求所定义的本发明的理念的情况下，上述的实施例的修改是可能的。
在上文的实施例中，功率半导体器件被描述为具有增强层75、85的IGBT。然而，增强层75、85为任选的。在修改过第一至第三实施例中，IGBT不具有增强层75、85。因此，对应的用于制造功率半导体器件的方法可能不包括用于形成增强层75、85的步骤。
在用于制造功率半导体器件的方法的上文的实施例中，集电极层78被描述为在研磨步骤之后，通过将P型掺杂剂从其第二主侧43'供给至变薄的晶圆41'中，从而在第二主侧43上形成。然而，也有可能在研磨步骤之前，即，在使晶圆41变薄之前，通过从其第二主侧43将P型掺杂剂供给至晶圆41'中，从而在晶圆41中，形成厚的P型层，并且，也有可能在研磨步骤中，通过去除该厚的P型层的部分，从而由这样的厚的P型层形成集电极层78。
在上文的实施例中，描述了至少一个保护环48。然而，代替至少一个保护环，任何其他终止层（例如螺旋缠绕环）、具有在横向方向上随离有源单元区的增加的距离而逐渐降低的掺杂浓度的横向掺杂中的变化（VLD）层或仅导电场板可用作终止区中的终止结构。
在上述的实施例中，晶圆41被描述为硅晶圆。然而，晶圆41可以是由任何其他的半导体材料（例如，碳化硅（SiC）、诸如氮化铝（AlN）、氮化铝镓（AlGaN）的III族氮化物材料）或适合于功率半导体器件的任何其他的半导体材料制成的晶圆。此外，晶圆可以具有任何形状（在到与第一主侧42平行的平面上的投影中），例如，圆形形状、矩形形状或任何其他形状。
在上述的实施例中，描述了具有被单个连续的终止区45环绕的一个有源单元区44的晶圆。然而，也有可能的是一个晶圆包括多个有源单元区和多个终止区域，其中，每个有源单元区被多个终止区域中的一个环绕。在这种情况下，根据本发明的用于制造功率半导体器件的方法可以包含使具有多个有源单元区的晶圆分离成管芯的附加的切割步骤，其中，每个管芯包含有源单元区和环绕有源单元区的终止区域。
在上述的实施例中，隔离层417被描述为由聚酰亚胺制成。虽然聚酰亚胺由于其良好的机械和电性质而是隔离层417的优选材料，但也有可能的是，使用另一种电隔离材料。示范性地，薄玻璃层能够接合至终止区45中的第一主侧上。
功率半导体器件的上述的实施例被描述为不具有缓冲层。如本领域技术人员所熟知的，具有如上文的实施例中那样布置成与集电极层78紧邻的漂移层77的竖直功率半导体器件是非穿通（NPT）功率半导体器件。在这样的器件中，在不具有布置于集电极层78与漂移层77之间的高掺杂的N型缓冲层的情况下，N型漂移层77与集电极层78直接接触。NPT器件的阻断条件下的电场为三角形，并且，在漂移层77内停止，使得空间电荷区域未到达集电极层78。然而，在本发明的上述的实施例中的任一个中的用于制造功率半导体器件的方法中，可以在形成集电极层78之前，任选地在第二主侧43上制造缓冲层（未在图中示出）。因此，在根据本发明的功率半导体器件的修改的实施例中，具有比漂移层77更高的掺杂浓度的缓冲层可以在漂移层77与集电极层78之间布置成与漂移层77紧邻。包含这样的缓冲层（所述缓冲层具有比相对低地掺杂的漂移层更高的掺杂浓度，具有比漂移层更高的恒定的掺杂浓度，或逐渐升高的掺杂浓度，或具有朝向第二主侧43'稳定持续地增大的掺杂浓度）的器件被称为穿通（PT）器件。在更高的阻断电压下，漂移层77与缓冲层之间的边界处的电场将尚未达到零。然后，由于掺杂浓度高而导致该电场沿着缓冲层中的短距离急剧地下降至零。
在本发明的先前描述的实施例中，功率半导体器件被描述为IGBT。然而，本发明的功率半导体器件不限于IGBT，而能够是任何种类的竖直功率半导体器件，例如，功率二极管或结势垒肖特基（JBS）二极管。
以具体的导电类型而解释了上文的实施例。可以切换上述的实施例中的半导体层的导电类型，使得被描述为P型层的所有的层都将是N型层，并且，被描述为N型层的所有的层都将是P型层。
应当注意到，术语“包含”不排除其他元件或步骤，并且，不定冠词“一”或“一个”不排除多个。同样地，可以将与不同的实施例相关联而描述的元件组合。
参考符号列表
1 晶圆
1' 所研磨的晶圆
2 第一主侧
3 第二主侧
4 有源单元区
5 终止区
6 金属化层
7 保护环
8 场板
9 钝化层
17 聚酰亚胺钝化层
18 单元
21 栅极层
22 第二绝缘层
23 发射极层区域
24 基极层区域
25 增强层
26 第一绝缘层
30 箔
31 卡盘
32 研磨轮
41 晶圆
41' （变薄的）晶圆
41'' （变薄的）晶圆
42 第一主侧
43 （研磨步骤之前的晶圆41的）第二主侧
43' （变薄的晶圆41'的）第二主侧
44 有源单元区
45 终止区
46 金属化层
46a 金属化层的下部分
46b 金属化层的上部分
47 保护环
48 场板
49 钝化层
70 单元
71 栅极层
72 第二绝缘层
73 发射极层区域
74 基极层区域
75 增强层
76 第一绝缘层
77 漂移层
770 缓冲层
78 集电极层
81 栅极层
82 第二绝缘层
83 发射极层区域
84 基极层区域
85 增强层
86 金属化层
86a 金属化层的下部分
86b 金属化层的上部分
88 第一绝缘层
417 隔离层
420 箔
421 卡盘
422 研磨轮
A 第二平面
B 第二平面
B’ 第二平面
d0 （研磨步骤之前的晶圆41的）厚度
d1 （变薄的晶圆41'的）厚度
d2 （变薄的晶圆41''的）厚度
Δd 厚度变化。

Claims (10)

1.一种用于制造功率半导体器件的方法，所述方法包含以下的步骤：
提供第一导电类型的晶圆(41)，所述晶圆(41)具有第一主侧(42)和与所述第一主侧(42)相反的第二主侧(43)，并且，所述晶圆(41)包括有源单元区(44)和终止区(45)，在所述晶圆(41)的中心部分中，所述有源单元区(44)从所述第一主侧(42)延伸至所述第二主侧(43)，在到与所述第一主侧(42)平行的平面上的正交投影中，所述终止区(45)环绕所述有源单元区(44)；
在所述第一主侧(42)上形成金属化层(46；86)，以在所述有源单元区(44)中与所述晶圆(41)电接触，其中，所述金属化层(46；86)的背对着所述晶圆(41)的表面限定与所述第一主侧(42)平行的第一平面(B；B')；
在所述第一主侧(42)上形成隔离层(417)，以覆盖所述终止区(45)，其中，所述隔离层(417)的背对着所述晶圆(41)的表面限定与所述第一主侧(42)平行的第二平面(A)；
在形成所述金属化层(46；86)的步骤之后，且在形成所述隔离层(417)的步骤之后，将所述晶圆(41)以其第一主侧安装至卡盘(421)的平坦表面；以及
此后，在通过在所述卡盘(421)与研磨轮(422)之间施加压力而将所述晶圆(41)的所述第二主侧按压到所述研磨轮上的同时，通过研磨而使所述晶圆(41)从其第二主侧(43)变薄，
其特征在于，所述第二平面(A)比所述第一平面(B；B')更远离所述晶圆(41)至多1μm，以及
形成所述金属化层(46；86)的步骤包含：
在形成所述隔离层(417)的步骤之前，在所述有源单元区(44)中的所述第一主侧(42)上形成所述金属化层(46；86)的下部分(46a；86a)的第一步骤；和
在形成所述隔离层(417)的步骤之后，在所述有源单元区(44)中的所述金属化层(46；86)的所述下部分(46a；86a)上，形成所述金属化层(46；86)的上部分(46b；86b)的第二步骤。
2.根据权利要求1所述的用于制造功率半导体器件的方法，其中，所述第一平面(B)与所述第二平面(A)之间的距离小于1μm。
3.根据权利要求1所述的用于制造功率半导体器件的方法，其中，所述第一平面(B')比所述第二平面(A)更远离所述晶圆(41)，并且，所述第一平面(B')与所述第二平面(A)之间的距离为1μm或更大。
4.根据权利要求1至3中的任一项所述的用于制造功率半导体器件的方法，其中，在与所述第一主侧垂直的方向上的所述隔离层(417)的厚度为5μm或更大。
5.根据权利要求1至3中的任一项所述的用于制造功率半导体器件的方法，其中，在形成所述金属化层(46；86)的下部分(46a；86a)的所述第一步骤中，同时在所述终止区(45)中，形成至少一个场板(48)。
6.根据权利要求1至3中的任一项所述的用于制造功率半导体器件的方法，包含在与所述第一主侧(42)相邻的所述终止区(45)中，形成与所述第一导电类型不同的第二导电类型的至少一个终止层(47)的步骤，所述终止层(47)环绕所述有源单元区(44)，
其中，所述至少一个终止层(47)是下列中的一个：
螺旋缠绕层，
至少一个保护环，以及
VLD层，具有在横向方向上随着离所述有源单元区的增大的距离而逐渐减小的掺杂浓度。
7.根据权利要求6所述的用于制造功率半导体器件的方法，其中，所述至少一个终止层(47)中的每一个电连接至所述终止区(45)中的所述金属化层(46；86)的个别部分(48)，其中，所述金属化层(46；86)的所述个别部分(48)与布置于所述有源单元区(44)上的所述金属化层(46；86)的任何区段物理地并且电气地分离。
8.根据权利要求1至3中的任一项所述的用于制造功率半导体器件的方法，其中，所述隔离层(417)由聚酰亚胺形成。
9.根据权利要求1至3中的任一项所述的用于制造功率半导体器件的方法，其中，所述功率半导体是绝缘栅双极型晶体管，并且，在形成所述金属化层(46；86)的步骤之前，所述方法包含以下的步骤：
在所述有源单元区(44)中形成多个单元的步骤，每个单元包含至少与所述第一导电类型不同的第二导电类型的基极层区域(74；84)和所述第一导电类型的发射极层区域(73；83)，
其中，在所述基极层区域(74；84)中形成所述发射极层区域(73；83)，以便通过所述基极层区域(74；84)而与所述晶圆(41)的具有所述第一导电类型的剩余的区域分离，
其中，所述基极层区域(74；84)和所述发射极层区域(73；83)两者都布置成与所述第一主侧(42)相邻，并且
其中，所述金属化层(46；86)电连接至所述发射极层区域(73；83)和所述基极层区域(74；84)；以及
在所述第一主侧(42)处形成多个栅极电极的步骤，每个栅极电极包含导电栅极层(71；81)以及第一绝缘层(76；88)和第二绝缘层(72；82)，其中，所述栅极层(71)通过所述第一绝缘层(76；88)而与所述晶圆(41)中的任一层分离且电隔离，并且，通过所述第二绝缘层(72；82)而与所述金属化层(46；86)分离且电隔离。
10.根据权利要求9所述的用于制造功率半导体器件的方法，所述方法包含在使所述晶圆(41)变薄的步骤之前或之后，形成与所述第二主侧(43)相邻的所述第二导电类型的集电极层(78)的步骤，其中，所述第一导电类型的漂移层(77)使所述基极层区域(74；84)中的每一个与所述集电极层(78)分离。
CN201680023722.6A 2015-04-24 2016-04-13 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法 Active CN107636806B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15164955 2015-04-24
EP15164955.5 2015-04-24
PCT/EP2016/058057 WO2016169818A1 (en) 2015-04-24 2016-04-13 Power semiconductor device with thick top-metal-design and method for manufacturing such power semiconductor device

Publications (2)

Publication Number Publication Date
CN107636806A CN107636806A (zh) 2018-01-26
CN107636806B true CN107636806B (zh) 2021-03-12

Family

ID=53002567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680023722.6A Active CN107636806B (zh) 2015-04-24 2016-04-13 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法

Country Status (5)

Country Link
US (1) US10141196B2 (zh)
EP (1) EP3164890B1 (zh)
JP (1) JP6337217B1 (zh)
CN (1) CN107636806B (zh)
WO (1) WO2016169818A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016007081T5 (de) * 2016-07-20 2019-04-04 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102018113506B4 (de) * 2018-06-06 2021-12-30 Semikron Elektronik Gmbh & Co. Kg Volumentleitfähiges Leistungshalbleiterbauelement mit Homogenisierungsstruktur
DE102018132237A1 (de) * 2018-12-14 2020-06-18 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP2021007182A (ja) * 2020-10-19 2021-01-21 三菱電機株式会社 半導体装置及びその製造方法
CN117043964A (zh) * 2021-03-26 2023-11-10 罗姆股份有限公司 半导体装置
CN115332325A (zh) * 2022-10-11 2022-11-11 深圳市威兆半导体股份有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011879A (ja) * 2003-06-17 2005-01-13 Canon Inc 光起電力素子の製造方法及び製造装置
CN102184855A (zh) * 2010-05-06 2011-09-14 天津环鑫科技发展有限公司 一种具有场截止构造的非穿通型沟槽igbt制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907174B2 (ja) 2002-02-26 2007-04-18 新電元工業株式会社 半導体装置
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005303218A (ja) 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP5431777B2 (ja) * 2009-04-20 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20110254071A1 (en) * 2009-11-20 2011-10-20 Force Mos Technology Co. Ltd. Shielded trench mosfet with multiple trenched floating gates as termination
CN102157363B (zh) * 2011-03-08 2012-06-27 电子科技大学 一种功率器件衬底背面的离子注入方法
JP5754425B2 (ja) * 2011-09-27 2015-07-29 株式会社デンソー 半導体装置
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
WO2013172059A1 (ja) * 2012-05-15 2013-11-21 富士電機株式会社 半導体装置
WO2014041652A1 (ja) 2012-09-13 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
EP2747142A1 (en) 2012-12-20 2014-06-25 ABB Technology AG Insulated gate bipolar transistor and method of manufacturing the same
JP6150542B2 (ja) * 2013-02-04 2017-06-21 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US20160005843A1 (en) * 2013-02-12 2016-01-07 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2015041638A (ja) 2013-08-20 2015-03-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011879A (ja) * 2003-06-17 2005-01-13 Canon Inc 光起電力素子の製造方法及び製造装置
CN102184855A (zh) * 2010-05-06 2011-09-14 天津环鑫科技发展有限公司 一种具有场截止构造的非穿通型沟槽igbt制造方法

Also Published As

Publication number Publication date
WO2016169818A1 (en) 2016-10-27
CN107636806A (zh) 2018-01-26
EP3164890B1 (en) 2017-11-01
US10141196B2 (en) 2018-11-27
JP2018516459A (ja) 2018-06-21
JP6337217B1 (ja) 2018-06-06
EP3164890A1 (en) 2017-05-10
US20180012773A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
CN107636806B (zh) 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法
US9362352B2 (en) Semiconductor device and manufacturing method
US8575695B2 (en) Lateral super junction device with high substrate-drain breakdown and built-in avalanche clamp diode
US9287383B2 (en) Method for manufacturing a semiconductor device with step-shaped edge termination
US8704292B2 (en) Vertical capacitive depletion field effect transistor
US8884378B2 (en) Semiconductor device and a method for manufacturing a semiconductor device
EP3353814B1 (en) Area efficient floating field ring termination
JP6576926B2 (ja) 半導体装置のエッジ終端および対応する製造方法
US9450050B2 (en) Lateral super junctions with high substrate breakdown and build in avalanche clamp diode
KR101907175B1 (ko) 고전압 애플리케이션을 위한 다중 필드-완화 트렌치를 구비한 종단 구조체를 갖는 트렌치 mos 디바이스
US10593788B2 (en) Reverse-conducting insulated-gate bipolar transistor structure and corresponding fabrication method thereof
EP2695193B1 (en) Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
JP2013069783A (ja) 電力用半導体装置
US20230369486A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
EP3167489A1 (en) Flat gate commutated thyristor
US20220238698A1 (en) Mos-gated trench device using low mask count and simplified processing
EP2463913A1 (en) Bipolar reverse-blocking non-punch-through power semiconductor device
JP2002511657A (ja) 高電圧半導体構成素子のためのユニバーサル半導体ウェハ
US9178013B2 (en) Semiconductor device with edge termination and method for manufacturing a semiconductor device
EP2747142A1 (en) Insulated gate bipolar transistor and method of manufacturing the same
CN220121778U (zh) 垂直沟道半导体器件
JP2024132527A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200512

Address after: Baden, Switzerland

Applicant after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Applicant before: ABB Switzerland Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20231218

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right