JP5431777B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5431777B2
JP5431777B2 JP2009101679A JP2009101679A JP5431777B2 JP 5431777 B2 JP5431777 B2 JP 5431777B2 JP 2009101679 A JP2009101679 A JP 2009101679A JP 2009101679 A JP2009101679 A JP 2009101679A JP 5431777 B2 JP5431777 B2 JP 5431777B2
Authority
JP
Japan
Prior art keywords
wafer
insulating film
film pattern
thickness
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009101679A
Other languages
English (en)
Other versions
JP2010251632A (ja
JP2010251632A5 (ja
Inventor
春男 天田
健二 嶋澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009101679A priority Critical patent/JP5431777B2/ja
Priority to US12/719,067 priority patent/US8039276B2/en
Publication of JP2010251632A publication Critical patent/JP2010251632A/ja
Priority to US13/237,235 priority patent/US8153452B2/en
Publication of JP2010251632A5 publication Critical patent/JP2010251632A5/ja
Application granted granted Critical
Publication of JP5431777B2 publication Critical patent/JP5431777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置（または半導体集積回路装置）の製造方法におけるウエハ・ハンドリング技術に適用して有効な技術に関する。
日本特開２００３−２４３３５６号公報（特許文献１）には、縦型パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のオン抵抗を低くするためにウエハ裏面をエッチングする際、ウエハのわれや曲がりを防止するために、ウエハの周辺にシール部材を当てることで、周辺部を厚いまま残す技術が開示されている。
日本特開２００１−４４０８８号公報（特許文献２）には、縦型パワー・デバイス用ウエハの強度と耐久性を改良するために、ウエハ裏面の周辺に窒化シリコン膜等でリム状のハード・マスクを形成し、それをマスクとしてエッチングすることで、周辺部を厚いまま残す技術が開示されている。なお、このハード・マスク等はエッチング後に除去している。
日本特開２００７−３１７９５０号公報（特許文献３）には、半導体素子の製造工程において、シリコン・ウエハを薄膜化して処理する際に、ウエハの強度を確保するため、ウエハの周辺をリング状に厚いまま残すとともに、あらかじめウエハの裏面に格子状にシリコン酸化膜、窒化シリコン膜等を埋め込んでおき、それらを残すように、シリコン部分をエッチングして薄膜化する技術が開示されている。
日本特開２００５−３２２８３９号公報（特許文献４）または米国特許公開２００５−０２５３２３５号公報（特許文献５）には、ウエハのそりを緩和するために、パターン化されたシリコン酸化膜、窒化シリコン膜等を形成する技術が開示されている。
日本特開２００７−３３５６５９号公報（特許文献６）および日本特開２００８−５３５９５号公報（特許文献７）には、ウエハの薄膜化の際に、窒化シリコン膜パターンをエッチングマスクとして用い、エッチング後に、その窒化シリコン膜パターンを除去する技術が開示されている。
特開２００３−２４３３５６号公報 特開２００１−４４０８８号公報 特開２００７−３１７９５０号公報 特開２００５−３２２８３９号公報 米国特許公開２００５−０２５３２３５号公報 特開２００７−３３５６５９号公報 特開２００８−５３５９５号公報
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）や縦型パワーＭＯＳＦＥＴ等に代表されるウエハの厚さが２００μｍ未満の薄膜ウエハ状態で、種々の加工を繰り返す半導体プロセスにおいては、薄膜化以降の工程では、ウエハのデバイス面（表側主面）に補強用ガラス板を貼り付けた状態で処理を実行することが標準となっている。しかし、本願発明者が検討したところによると、製造コストの７０％程度が、この補強用ガラス板に関するものであることが明らかとなった。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一つの発明は、ウエハのデバイス面（表側面）に対する処理がほぼ完了し、バック・グラインディングを施したウエハの裏面の周辺端部に応力緩和絶縁膜パターンを形成するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、ウエハのデバイス面（表側面）に対する処理がほぼ完了し、バック・グラインディングを施したウエハの裏面の周辺端部に応力緩和絶縁膜パターンを形成することで、補強用ガラス板等の高価な材料を使用しなくとも、その後のウエハ処理をスムーズに実行できる。
本願の一実施の形態の半導体装置の製造方法の対象デバイスの一例であるノン・パンチスルー（Ｎｏｎ−Ｐｕｎｃｈ−Ｔｈｒｏｕｇｈ）型ＩＧＢＴ素子のセル部の拡大断面図である。 図１のＩＧＢＴ素子の等価回路図である。 本願の一実施の形態の半導体装置の製造方法の主要プロセス・ブロック・フロー図である。 図３に対応するデバイス断面プロセス・フロー図（表面メタル膜形成前）である。 図３に対応するデバイス断面プロセス・フロー図（表面メタル膜形成）である。 図３に対応するデバイス断面プロセス・フロー図（ＢＧテープ貼り付け）である。 図３に対応するデバイス断面プロセス・フロー図（ＢＧ工程）である。 図３に対応するデバイス断面プロセス・フロー図（ＢＧ後ストレス・リリーフ工程）である。 図３に対応するデバイス断面プロセス・フロー図（ＢＧテープ剥離工程）である。 本願の一実施の形態の半導体装置の製造方法における補強用環状絶縁膜パターンの形成に使用するスパッタリング装置の模式正断面図である。 本願の一実施の形態の半導体装置の製造方法における補強用環状絶縁膜パターンの元となる絶縁膜の形成に使用するプラズマＣＶＤ装置の模式正断面図である。 図３に対応するデバイス裏面図（補強用環状絶縁膜パターン形成完了時点）である。 図１２のＸ−Ｘ’に対応するデバイス断面図である。 図３に対応するデバイス断面プロセス・フロー図（ウエハ裏面エッチング工程）である。 図３に対応するデバイス断面プロセス・フロー図（ウエハ裏面イオン注入工程）である。 図３に対応するデバイス断面プロセス・フロー図（ウエハ裏面メタル成膜工程）である。 図３に対応するデバイス断面プロセス・フロー図（ウエハ・プローブ工程）である。 図３に対応するデバイス断面プロセス・フロー図（ダイシング・テープへのウエハ貼り付け工程）である。 図３に対応するデバイス表面（表側面）図（ダイシング工程）である。 図１９のＸ−Ｘ’に対応するデバイス断面図である。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体装置の製造方法：
（ａ）第1の厚さを有する半導体ウエハの第1の主面上に、第1の金属膜を形成する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハの第２の主面側に対して、バック・グラインディング処理を実行することにより、前記第1の厚さよりも薄い第2の厚さとする工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第２の主面上に、その周辺に沿って、第1の絶縁膜からなり、前記第２の主面の周辺に沿う円環状絶縁膜パターンを含む絶縁膜パターンを形成する工程；
（ｄ）前記絶縁膜パターンがある状態で、前記円環状絶縁膜パターンの開口部の厚さを前記第２の厚さよりも薄い第３の厚さとする工程；
（ｅ）前記工程（ｄ）の後、前記絶縁膜パターンがある状態で、前記半導体ウエハに対して、電気的テストを実行する工程；
（ｆ）前記工程（ｅ）の後、前記絶縁膜パターンがある状態で、前記半導体ウエハの前記第２の主面を粘着シートに貼り付けることにより、前記粘着シートを介してダイシング・フレームに保持させる工程；
（ｇ）前記工程（ｆ）の後、ダイシング・フレームに保持された状態で、前記半導体ウエハを個々のチップに分割する工程。
２．前記１項の半導体装置の製造方法において、前記第1の絶縁膜は、前記半導体ウエハに作用する応力を緩和するような応力を有する。
３．前記１または２項の半導体装置の製造方法において、前記第1の絶縁膜は、ＣＶＤにより形成される。
４．前記１または２項の半導体装置の製造方法において、前記第1の絶縁膜は、プラズマＣＶＤにより形成される。
５．前記１または２項の半導体装置の製造方法において、前記第1の絶縁膜は、スパッタリングにより形成される。
６．前記１から５項のいずれか一つの半導体装置の製造方法において、前記絶縁膜パターンは、前記半導体ウエハの外周に沿って、円環状を呈している。
７．前記１から６項のいずれか一つの半導体装置の製造方法において、前記第1の絶縁膜は無機絶縁膜である。
８．前記１から７項のいずれか一つの半導体装置の製造方法において、前記第1の絶縁膜は窒化シリコン系絶縁膜である。
９．前記１から８項のいずれか一つの半導体装置の製造方法において、前記第1の金属膜は、アルミニウム系、銅系、またはタングステン系のメタル膜である。
１０．前記１から９項のいずれか一つの半導体装置の製造方法において、前記工程（ｄ）の前記エッチングは、ウエット・エッチングである。
１１．前記１、２および５から１０項のいずれか一つの半導体装置の製造方法において、前記絶縁膜パターンは、シャドー・マスクを用いたスパッタリングにより形成される。
１２．前記１から１１項のいずれか一つの半導体装置の製造方法において、前記工程（ｅ）の前記電気的テストは、ウエハ・テストである。
１３．前記１から１２項のいずれか一つの半導体装置の製造方法において、前記半導体装置は、パワーＭＯＳＦＥＴを有する。
１４．前記１から１２項のいずれか一つの半導体装置の製造方法において、前記半導体装置は、ＩＧＢＴを有する。
１５．前記１から１４項のいずれか一つの半導体装置の製造方法において、前記半導体ウエハは、シリコン系ウエハである。
１６．前記１から１５項のいずれか一つの半導体装置の製造方法において、更に、以下の工程を含む：
（ｈ）前記工程（ｅ）の前であって前記工程（ｄ）の後、前記絶縁膜パターンがある状態で、前記半導体ウエハの前記第２の主面上に、第２の金属膜を形成する工程。
１７．前記１６項の半導体装置の製造方法において、更に、以下の工程を含む：
（ｉ）前記工程（ｈ）の前であって前記工程（ｄ）の後、前記絶縁膜パターンがある状態で、前記半導体ウエハの前記第２の主面に、不純物イオンを注入する工程。
１８．前記１７項の半導体装置の製造方法において、更に、以下の工程を含む：
（ｊ）前記工程（ｈ）の前であって前記工程（ｉ）の後、前記絶縁膜パターンがある状態で、前記半導体ウエハの前記第２の主面に対して、前記不純物イオンの活性化アニールを実行する工程。
１９．前記１８項の半導体装置の製造方法において、更に、以下の工程を含む：
（ｋ）前記工程（ｈ）の前であって前記工程（ｊ）の後、前記絶縁膜パターンがある状態で、前記半導体ウエハの前記第２の主面の前記開口部の酸化膜を除去する工程。
２０．前記１から１９項のいずれか一つの半導体装置の製造方法において、前記第1の厚さは２３０マイクロ・メートル以上で且つ1ミリ・メートル未満であり、前記第２の厚さは７０マイクロ・メートル以上で且つ２３０マイクロ・メートル未満であり、前記第３の厚さは２００マイクロ・メートル未満で且つ３０マイクロ・メートル以上である。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」というときは、主に、各種トランジスタ（能動素子）を中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
窒化シリコン膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術におけるエッチ・ストップ膜として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコン・ウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、バンプ電極搭載品についてのバンプ電極及びその周辺の詳細については、本願発明者らによる日本特開２００５−３０３２１８号公報に詳しく記載されているので、本願では原則として、それらの部分の説明は繰り返さない。
１．本願の一実施の形態の半導体装置の製造方法の対象デバイスの一例であるノン・パンチスルー型ＩＧＢＴ素子等の説明（主に図１および図２）
図１は、本願の一実施の形態の半導体装置の製造方法の対象デバイスの一例であるノン・パンチスルー（Ｎｏｎ−Ｐｕｎｃｈ−Ｔｈｒｏｕｇｈ）型ＩＧＢＴ素子のセル部の拡大断面図である（なお、パンチスルー型ＩＧＢＴ素子にも適用できることは言うまでもない）。図２は、図１のＩＧＢＴ素子の等価回路図である。図１および図２に基づいて、ウエハ１の反りとウエハ１の表面１ａおよび裏面１ｂに形成された種々の金属膜との関係を説明するのに必要な範囲でセル部の縦構造を説明する。セル部は、一般にパワー・デバイスのチップ領域２（図４）の大半を占めるので、多数の単位セルからなるセル部分の単位部分の縦構造を見れば、ウエハ１の反りに寄与する種々の膜の関係を理解することができる。
図２に示すように、ＩＧＢＴ素子１０は、等価回路的にはバイポーラ・トランジスタ部分１０ｂとＭＯＳＦＥＴ部分１０ｍに分けられるが、実際のデバイス構造では、両者は一体となっている。すなわち、図１に示すように、ウエハ１の裏面１ｂには、コレクタ電極Ｃにあたる裏面金属膜４（第２の金属膜）が形成されており、Ｎ型単結晶シリコン基板部１ｓの裏面側には、裏面側Ｐ＋領域６ｐおよび裏面側Ｎ＋領域（埋め込みＮ＋領域）６ｎが設けられている。Ｎ型単結晶シリコン基板部１ｓの表面側、すなわち、Ｎ型ドリフト領域７におけるウエハ１の表面側には、チャネル領域８を構成するＰ型ベース領域９が設けられており、その下半部により深いディープＰ＋領域１２が設けられている。このＰ型ベース領域９の表面領域にはＮ＋エミッタ領域１１が設けられている。Ｎ型単結晶シリコン基板部１ｓの表面上、すなわち、半導体ウエハ１の表側（第1の主面又はデバイス面）１ａには、ゲート周辺絶縁膜１４（ゲート絶縁膜および層間絶縁膜）が設けられており、その中にゲート電極Ｇに対応するＮ型ゲート・ポリシリコン膜５（ポリシリコン・ゲート電極）が設けられている。このセル部分の上面は、たとえば、主にアルミニウム系メタル膜からなるエミッタ電極Ｅ、すなわち、表面金属膜（第1の金属膜）３が設けられている。
２．本願の一実施の形態の半導体装置の製造方法における補強用環状絶縁膜パターン形成に使用するスパッタ成膜装置およびプラズマＣＶＤ装置等の説明（主に図１０および図１１）
図１０は、本願の一実施の形態の半導体装置の製造方法における補強用環状絶縁膜パターンの形成に使用するスパッタリング装置の模式正断面図である。図１１は、本願の一実施の形態の半導体装置の製造方法における補強用環状絶縁膜パターンの元となる絶縁膜の形成に使用するプラズマＣＶＤ装置の模式正断面図である。
図１０のスパッタリング装置５１は、直接、ウエハ１上に、補強用環状絶縁膜パターン１５（図１２参照）を形成できる点が特徴である。このスパッタリング成膜処理は、いわゆる反応性スパッタリング成膜である。図１０に示すように、スパッタ成膜チャンバ５２の内部下方には、回転軸５９に保持された下部電極（ウエハ・ステージ）５３があり、その上には、複数枚の被処理ウエハ１がその裏面１ｂを上にしてセットされている。この下部電極５３は接地されている。スパッタ成膜チャンバ５２の内部上方には、シリコン・ターゲット５５をその下面に保持した上部電極（ターゲット・バッキング・プレート）５４が設けられている。この上部電極５４は直流電源６７の負極に接続されており、直流電源６７の正極は接地されている。上部電極５４と下部電極５３の間であって下部電極５３に近接した位置には、固定シャッタ５６が設けられており、その一部はシャドー・マスク５７となっている。その周辺の円環状の開口５８（数箇所は微細なリード状の支持部材で周辺部に保持されている）の存在により、その直下のウエハ１の裏面（第2の主面）１ｂの周辺部にのみ窒化シリコン膜がスパッタ成膜されるようになっている。他のウエハを処理するときは、目的のウエハがシャドー・マスク５７の直下に来るように、回転軸５９によってウエハ・ステージ５３を回転させる。
窒化シリコン膜の反応性スパッタリング成膜処理を実施する際には、ガス導入口６８より窒素ガスを供給しながら、排気口６９より真空排気系によりスパッタ成膜チャンバ５２内を所定の真空度になるように真空引きする。
図１１のプラズマＣＶＤ装置７１は、補強用環状絶縁膜パターン１５（図１２参照）を全面一様膜形成と通常のリソグラフィの組み合わせにより、形成する場合に使用する窒化シリコン膜成膜用のプラズマＣＶＤ装置の一例である。図１１に示すように、プラズマＣＶＤ成膜チャンバ７６の内部下方には、下部電極（ウエハ・ステージ）７２があり、その上には、被処理ウエハ１がその裏面１ｂを上にしてセットされている。この下部電極５３は接地されている。プラズマＣＶＤ成膜チャンバ７６の内部上方には、その下端にシャワー・ヘッド７７を有する上部電極７３が設けられている。この上部電極７３は、たとえば高周波電源７４（１３．５６ＭＨｚ）および低周波電源７５（２５０ｋＨｚ）に接続されている（いずれか一方をオンすることも、両方オン又はオフすることも可能にされている）。これらの各電源の他端は接地されている。上部電極７３にはガス導入口７８が設けられており、成膜時には、ここから反応ガスが供給される。また、成膜時には、排気口７９より真空排気系によりプラズマＣＶＤ成膜チャンバ７６内を所定の真空度になるように真空引きする。
３．本願の一実施の形態の半導体装置の製造方法のプロセス・フロー等の説明（主に図３、図４から図９、および図１２から図２０）
図３は、本願の一実施の形態の半導体装置の製造方法の主要プロセス・ブロック・フロー図である。図１２は図３に対応するデバイス裏面図であり、図１９は、図３に対応するデバイス表面（表側面）図（ダイシング工程）である。図４から図９、図１３から図１８、および図２０は、図３に対応するデバイス断面プロセス・フロー図である。図１２は、図３に対応するデバイス裏面図（補強用環状絶縁膜パターン形成完了時点）である。図１９は、図３に対応するデバイス表面（表側面）図（ダイシング工程）である。これらのうち図１３は図１２のＸ−Ｘ’に対応するデバイス断面図であり、図２０は図１９のＸ−Ｘ’に対応するデバイス断面図である。以下では、ウエハの反りという観点から製造プロセスの要部等を説明する。ここでは、２００φウエハを例にとり説明する。
まず、図３に示すように、ウエハ表面処理工程群１０１（第1の主面処理工程群）は、種々の工程から構成されているが、ウエハのそりに主に寄与しているのは、ウエハ表面金属膜形成工程１０１ａ（第1の金属膜形成工程）であるので、図１の表面金属膜３（第1の金属膜）を形成する前の状態から説明する。図４に示すように、Ｎ型単結晶シリコン基板１の表側１ａ（第1の主面又はデバイス面）には半導体素子領域２（チップ領域）が形成されている。この段階では、図１の裏面金属膜４（第２の金属膜）、裏面側Ｐ＋領域６ｐ、埋め込みＮ＋領域６ｎ、表面金属膜３（第1の金属膜）等は、まだ形成されていない。ウエハ径は、１５０φ（直径約１５０ミリ・メートルのほぼ円板形状）の場合を例にとり具体的に説明するが、１５０φの外、１００φ、２００φ、３００φ、４５０φ等が利用可能である。
次に、図５に示すように、ウエハ１の表面側１ａのほぼ全面に、表面金属膜３（第1の金属膜）を、たとえば、スパッタ成膜等により形成する（図３の第1の金属膜形成工程１０１ａ）。表面金属膜３の構成としては、下層のバリア・メタル膜（たとえばＴｉＷ，Ｔｉ/ＴｉＮ複合膜）、上層のアルミニウム系メタル膜（たとえば、シリコン添加アルミニウム、銅添加アルミニウムなど）等から構成されるものを例示することができる。厚さは、たとえば、下層のバリア・メタル膜が、たとえば２００ｎｍ程度（好適な範囲としては１００ｎｍから３００ｎｍ程度）であり、上層のアルミニウム系メタル膜が、たとえば１２００ｎｍ程度（好適な範囲としては１０００ｎｍから３０００ｎｍ程度）である。
その後、表面金属膜３は通常のリソグラフィにより、パターニングされる。その後、必要に応じてファイナル・パッシベーション膜の形成および加工等を実施する。
次に、図３のバック・グラインディング工程群１０２に入る。図６に示すように、まず、基体３１ａ、粘着層３１ｂ等からなるＢＧ保護テープ３１（ウエハ表面保護テープ）をウエハ１の表面側１ａのほぼ全面に貼り付ける（図３のウエハ表面への研削保護テープ貼り付け工程１０２ａ）。この時点のウエハの厚さは、第１の厚さである。この時点では、ウエハの厚さが比較的厚いので、ウエハのそりが、搬送や具体的な処理に大きく影響することは比較的少ない。なお、ウエハの第１の厚さは、ここでは、たとえば、５５０マイクロ・メートル程度であり、通常、２３０マイクロ・メートル以上、１ミリ・メートル未満程度の範囲が好適である。
この状態で、図７に示すように、バック・グラインディング工程１０２ｂ（図３）を実行する。図７に示すように、回転するウエハ吸着回転テーブル６２にウエハ１の表面側１ａを吸着した状態で、ウエハ１の裏面１ｂ（第2の主面）をＢＧホイール６１により研削することで、ウエハの厚さを第１の厚さよりも薄い第２の厚さとする。ウエハの第２の厚さは、ここでは、たとえば、１５０マイクロ・メートル程度であり、通常、７０マイクロ・メートル以上、２３０マイクロ・メートル未満程度の範囲（好ましくは１００マイクロ・メートル以上、２００マイクロ・メートル未満程度の範囲）が好適である。
次に、図８に示すように、バック・グラインディング工程１０２ｂ（図３）にできたダメージ層を除去するためのストレス・リリーフ工程１０２ｃ（図３）を実施する。ストレス・リリーフには種々の方法があるが、たとえば、図７に示すように、エッチング回転ステージ６３上にＢＧ保護テープ３１が付いた状態のウエハ１のデバイス面１ａを吸着した状態で、エッチング薬液ノズル６４により、ウエハ１の裏面１ｂにシリコン・エッチング液を供給する方法によって、表面の薄いダメージ層を除去する。
次に、図３のＢＧテープ剥離工程１０２ｄを実行する。図９に示すように、たとえば、加熱されたウエハ吸着ステージ６５上に、ウエハ１の裏面１ｂを吸着した状態で、ウエハ表面保護テープ３１を全面剥離する。この時点で、ウエハ１は、表面側１ａのみに厚いメタル膜が形成された状態であり、ウエハが薄くなっているので、そりの影響が出てくることが予想される。
そこで、図３のウエハ補強膜成膜工程１０３（ウエハ補強膜パターン形成工程）を、たとえばセクション２で説明したいずれかの装置を使用して実行する。図１２および図１３に示すように、ウエハ１の裏面１ｂ（第2の主面）に、裏面１ｂの周辺に沿って円環状の無機系絶縁膜パターン１５（たとえば、窒化シリコン膜等の窒化シリコン系絶縁膜）を形成する。従って、円環状の絶縁膜パターン１５の内部には円形開口１６が存在する。有機系絶縁膜と異なり、無機系絶縁膜、特に窒化シリコン系絶縁膜は、応力が比較的強く、比較的薄い膜でも強い応力を付与することができる。また、窒化シリコン系絶縁膜は、スパッタ成膜時の圧力やガス流量等を制御することにより、比較的簡単に応力値を変化させることができるというメリットがある。
なお、反り緩和用の絶縁膜パターン１５は、図１０に示したようなシャドー・マスクを用いたスパッタ成膜（選択的膜形成）によって、比較的単純なプロセスで形成することができる。このときの成膜の諸条件としては、たとえば膜厚５００ｎｍ程度（円環状の絶縁膜パターン１５の幅は、たとえば４ミリ・メートル程度）、引張膜応力２００Ｍパスカル程度、真空度０．２パスカル程度、ウエハ・ステージ温度摂氏１５０度程度、印加電力３００ワット程度、窒素ガス流量３５ｓｃｃｍ程度、アルゴン・ガス流量１５ｓｃｃｍ程度、成膜時間１７０分程度を例示することができる。
また、反り緩和用の絶縁膜パターン１５は、図１１に例示するようなＣＶＤ装置を使用したＣＶＤ（プラズマＣＶＤ）とリソグラフィの組み合わせによる２段階のプロセスによって、特別な装置を使用しないで形成することもできる。成膜時間もＣＶＤの方がはるかに早い。また、選択的でないスパッタ成膜とリソグラフィの組み合わせによる２段階のプロセスによって、特別な装置を使用しないで形成することもできる。このときの成膜の諸条件（図１１の装置によるもの）としては、たとえば膜厚１２００ｎｍ程度（円環状の絶縁膜パターン１５の幅は、たとえば４ミリ・メートル程度）、引張膜応力２００Ｍパスカル程度、真空度３５０パスカル程度、ウエハ・ステージ温度摂氏４００度程度、高周波印加電力（１３．５６ＭＨｚ）３００ワット程度、低周波印加電力（２５０ｋＨｚ）３００ワット程度、窒素ガス流量１６００ｓｃｃｍ程度、モノシラン・ガス流量５００ｓｃｃｍ程度、アンモニア・ガス流量４５００ｓｃｃｍ程度、成膜時間１１分程度を例示することができる。
この反り緩和用の絶縁膜パターン１５によって、ウエハ１に表面金属膜３と逆の反りが付与されるので、反り相殺の結果、特別なサポート板等がない状態でもハンドリングや処理のための保持が容易となる。
反り緩和用の絶縁膜パターン１５は、円環状を例示したが、幾何学的な円環のみを指すものではなく、たとえば、ウエハ周辺の製品チップ不在領域（チップ不在領域および非製品チップ領域）に対応する略円環様の図形でもよい。
次に、このように比較的そりのない状態（この時点のウエハの厚さは第２の厚さと実質的に同じ）にした後に、図１４に示すように、最終的なデバイス厚さに相当する第３の厚さ（第２の厚さよりも薄い）まで多数の半導体素子領域２が存在するウエハ１の裏面１ｂ（第2の主面）、すなわち、円形開口１６の部分を研削（たとえば、ホイールによるバック・グラインディング）やエッチング（たとえばウエット・エッチング）により減厚処理する（図３のウエハ裏面エッチング工程１０４）。ウエハの第３の厚さは、ここでは、たとえば、８５マイクロ・メートル程度であり、通常、２００マイクロ・メートル未満、３０マイクロ・メートル以上程度の範囲が好適である。このように、ウエハを薄くするのは、デバイスのオン抵抗を下げる等のためである。
次に、図３のウエハ裏面イオン注入工程群１０５の処理に移る。まず、裏面側Ｐ＋領域６ｐの形成のためのウエハ裏面イオン注入工程１０５ａを実行する。図１５に示すように、ウエハ吸着ステージ８１にウエハ１のデバイス面１ａを吸着した状態で、ウエハ１の裏面１ｂに、たとえば所定のＰ型不純物等をイオン注入する。この際、ウエハ１の裏面１ｂに、反り緩和用の絶縁膜パターン１５があるので、イオン注入装置等へのウエハの搬入、内部での保持（静電吸着）、搬出等において支障をきたすことがない。続いて、図３のウエハ裏面活性化アニール工程１０５ｂを実行する。
なお、図１の裏面側Ｎ＋領域６ｎを形成する必要があるときは、先のウエハ裏面イオン注入工程群１０５と同様に、所定のＮ型不純物等をイオン注入およびアニールを繰り返せばよい。
次に、裏面金属膜形成の前処理として、図３のウエハ裏面酸化膜除去処理１０６を実行する。続いて、図１６に示すように、ウエハ１の裏面１ｂ（円形開口１６）に、裏面金属膜（第２の金属膜）４をたとえばスパッタリング成膜により形成する（図３のウエハ裏面メタル膜成膜工程（第２の金属膜形成工程）１０７）。この裏面金属膜４の形成により、ウエハ１は、若干反るが、ウエハ１の裏面１ｂに、反り緩和用の絶縁膜パターン１５があるので、基礎となるそり状態が比較的小さく、ハンドリングが困難になるほど大きなそりになることは比較的少ない。
次に、図３のウエハ・テスト工程１０８を実行する。図１７に示すように、ウエハ・プローバ８５のウエハ吸着ステージ８８にウエハ１の裏面１ｂを吸着した状態で、表面プローブ針８６および裏面プローブ針８７をそれぞれウエハ１の表面１ａおよび裏面１ｂの被テスト半導体素子領域２（チップ領域）にコンタクトして、電気的試験を実行する。この工程におけるウエハの反りの問題は、先の工程であるウエハ裏面酸化膜除去処理１０６とほぼ同じである。
次に、図３のダイシング工程１０９（ペレタイズ工程）を実行する。図１８に示すように、先ず、基材部９２ａと粘着剤層９２ｂからなるダイシング・テープを貼り付けたダイシング・ウエハ保持フレーム９１の粘着剤層９２ｂにウエハ１の裏面１ｂを貼り付ける。この際、ウエハ１の裏面１ｂに、反り緩和用の絶縁膜パターン１５があるので、基礎となるそり状態が比較的小さく、ハンドリングが困難になるほど大きなそりになることは比較的少なく、貼り付け作業は比較的容易に自動実行できる。この状態で、図１９に示すように、たとえば、ウエハ１を縦・横のダイシング・ライン（スクライブ・ライン）に沿って、切断することによって、個々の半導体素子領域２（チップ領域）に分離する。すなわち、図２０に示すように、ダイシング装置９０の真空吸着ウエハ・ステージ９５にウエハ１を固定したダイシング・ウエハ保持フレーム９１を真空吸着した状態で、ダイシング・ブレード９４でウエハ１を縦・横のダイシング・ライン（スクライブ・ライン）に沿って、切断する。なお、切断後は、チップ２のサイズは、比較的小さいので、反りが搬送やハンドリング上の大きな問題となることはない。なお、チップへの分離は、レーザ等を単独で、または、ブレード・ダイシングと組み合わせて行うものでもよい。
４．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態においては、プレーナ型のＩＧＢＴデバイスに例をとり具体的に説明したが、本発明はそれに限定されるものではなく、トレンチ・ゲート型のＩＧＢＴデバイス等にも同様に適用できることは言うまでもない。また、前記実施の形態においては、パワー・トランジスタ・デバイスの一例としてＩＧＢＴデバイスに例をとり具体的に説明したが、本発明はそれに限定されるものではなく、プレーナ型やトレンチ・ゲート型のパワーＭＯＳＦＥＴ（パワーＭＩＳＦＥＴ）等にも同様に適用できることは言うまでもない。なお、前記実施の形態においては、シリコン系ウエハ等の単結晶基板（具体的にはＮ型単結晶シリコン・ウエハ）を用いた例を説明したが、本発明はそれに限定されるものではなく、シリコン系のエピタキシャル基板やＧａＡｓ系の化合物半導体基板を用いたものにも同様に適用できることは言うまでもない。また、前記実施の形態においては、ワイヤ・ボンディングにより外部と接続されることを予定したワイヤ接続型のデバイスを例にとり具体的に説明したが、チップ上面のメタル電極上に更にニッケル等のＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）膜を設け、その上にバンプ電極等を形成したバンプ品にも適用できることは言うまでもない。更に、前記実施の形態においては、上面の主要な金属膜として、アルミニウム系の金属膜を比較的厚く、かつ、広い面積に形成する一例を示したが、本発明はそれに限定されるものではなく、たとえば、銅系、またはＴｉＷ（たとえばチタン１０％、タングステン９０％）等のチタン系またはタングステン系などのリフラクトリ・メタルを用いたものにも適用できることは言うまでもない。
１ 半導体ウエハまたはチップ（半導体基板）
１ａ ウエハ（またはチップ）の表面又は表側（第1の主面又はデバイス面）
１ｂ ウエハ（またはチップ）の裏面（第2の主面）
１ｓ Ｎ型単結晶シリコン基板部
２ 半導体素子領域（チップ領域）
３ 表面金属膜（第1の金属膜）
４ 裏面金属膜（第２の金属膜）
５ ゲート・ポリシリコン膜
６ｐ 裏面側Ｐ＋領域
６ｎ 裏面側Ｎ＋領域（埋め込みＮ＋領域）
７ Ｎ型ドリフト領域
８ チャネル領域
９ Ｐ型ベース領域
１０ ＩＧＢＴ素子
１０ｂ ＩＧＢＴ素子のバイポーラ・トランジスタ部分
１０ｍ ＩＧＢＴ素子のＭＯＳＦＥＴ部分
１１ Ｎ＋エミッタ領域
１２ ディープＰ＋領域
１４ ゲート周辺絶縁膜（ゲート絶縁膜および層間絶縁膜）
１５ 第１の絶縁膜（絶縁膜パターン）
１６ 円環状絶縁膜パターンの中央部の円形開口（またはその部分に対応するウエハ）
３１ ＢＧ保護テープ（ウエハ表面保護テープ）
３１ａ ＢＧ保護テープの基体
３１ｂ ＢＧ保護テープの粘着層
５１ スパッタ成膜装置
５２ スパッタ成膜チャンバ
５３ スパッタ成膜装置の下部電極（ウエハ・ステージ）
５４ スパッタ成膜装置の上部電極（ターゲット・バッキング・プレート）
５５ ターゲット
５６ シャッタ
５７ シャドー・マスク
５８ 円環状開口
５９ 回転軸
６１ ＢＧホイール
６２ ＢＧウエハ吸着回転テーブル
６３ ストレス・リリーフ用エッチング回転ステージ
６４ ストレス・リリーフ用エッチング薬液ノズル
６５ 剥離装置のウエハ吸着ステージ
６７ 直流電源
６８ ガス導入口
６９ 排気口
７１ プラズマＣＶＤ装置
７２ プラズマＣＶＤ装置の下部電極（ウエハ・ステージ）
７３ プラズマＣＶＤ装置の上部電極
７４ 高周波電源（１３．５６ＭＨｚ）
７５ 低周波電源（２５０ｋＨｚ）
７６ プラズマＣＶＤ装置の処理チャンバ
７７ シャワー・ヘッド
７８ ガス導入口
７９ 排気口
８１ イオン注入装置のウエハ吸着ステージ
８５ ウエハ・プローバ
８６ 表面プローブ針
８７ 裏面プローブ針
８８ ウエハ・プローバのウエハ吸着ステージ
９０ ダイシング装置
９１ ダイシング・ウエハ保持フレーム
９２ ダイシング・テープ
９２ａ ダイシング・テープの基材部
９２ｂ ダイシング・テープの粘着剤層
９４ ダイシング・ブレード
９５ 真空吸着ウエハ・ステージ
１０１ ウエハ表面処理工程群（第1の主面処理工程群）
１０１ａ ウエハ表面金属膜形成工程（第1の金属膜形成工程）
１０２ バック・グラインディング工程群
１０２ａ ウエハ表面への研削保護テープ貼り付け工程
１０２ｂ バック・グラインディング工程
１０２ｃ ストレス・リリーフ工程
１０２ｄ ＢＧテープ剥離工程
１０３ ウエハ補強膜成膜工程（ウエハ補強膜パターン形成工程）
１０４ ウエハ裏面エッチング工程
１０５ ウエハ裏面イオン注入工程群
１０５ａ ウエハ裏面イオン注入工程
１０５ｂ ウエハ裏面活性化アニール工程
１０６ ウエハ裏面酸化膜除去
１０７ ウエハ裏面メタル膜成膜工程（第２の金属膜形成工程）
１０８ ウエハ・テスト工程
１０９ ダイシング工程（ペレタイズ工程）
Ｃ コレクタ端子（コレクタ電極）
Ｅ エミッタ端子（エミッタ電極）
Ｇ ゲート端子（ゲート電極）

Claims (1)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）第1の厚さを有する半導体ウエハの第1の主面上に、第1の金属膜を形成する工程；
    （ｂ）前記工程（ａ）の後、前記半導体ウエハの第２の主面側に対して、バック・グラインディング処理を実行することにより、前記第1の厚さよりも薄い第2の厚さとする工程；
    （ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第２の主面上に、その周辺に沿って、第1の絶縁膜からなり、前記第２の主面の周辺に沿う円環状絶縁膜パターンを含む絶縁膜パターンを形成する工程；
    （ｄ）前記絶縁膜パターンがある状態で、前記円環状絶縁膜パターンの開口部の厚さを前記第２の厚さよりも薄い第３の厚さとする工程；
    （ｅ）前記工程（ｄ）の後、前記絶縁膜パターンがある状態で、前記半導体ウエハに対して、電気的テストを実行する工程；
    （ｆ）前記工程（ｅ）の後、前記絶縁膜パターンがある状態で、前記半導体ウエハの前記第２の主面を粘着シートに貼り付けることにより、前記粘着シートを介してダイシング・フレームに保持させる工程；
    （ｇ）前記工程（ｆ）の後、ダイシング・フレームに保持された状態で、前記半導体ウエハを個々のチップに分割する工程。
JP2009101679A 2009-04-20 2009-04-20 半導体装置の製造方法 Active JP5431777B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009101679A JP5431777B2 (ja) 2009-04-20 2009-04-20 半導体装置の製造方法
US12/719,067 US8039276B2 (en) 2009-04-20 2010-03-08 Manufacturing method of semiconductor device
US13/237,235 US8153452B2 (en) 2009-04-20 2011-09-20 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009101679A JP5431777B2 (ja) 2009-04-20 2009-04-20 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010251632A JP2010251632A (ja) 2010-11-04
JP2010251632A5 JP2010251632A5 (ja) 2012-04-12
JP5431777B2 true JP5431777B2 (ja) 2014-03-05

Family

ID=42981301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009101679A Active JP5431777B2 (ja) 2009-04-20 2009-04-20 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8039276B2 (ja)
JP (1) JP5431777B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081344B2 (en) 2018-01-25 2021-08-03 Fujifilm Business Innovation Corp. Method for manufacturing semiconductor substrate

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
WO2012165551A1 (ja) * 2011-06-02 2012-12-06 電気化学工業株式会社 粘着テープおよび半導体ウエハ加工方法
JP5755043B2 (ja) * 2011-06-20 2015-07-29 株式会社ディスコ 半導体ウエーハの加工方法
JP5846060B2 (ja) 2011-07-27 2016-01-20 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
JP5893887B2 (ja) * 2011-10-11 2016-03-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5687647B2 (ja) * 2012-03-14 2015-03-18 株式会社東芝 半導体装置の製造方法、半導体製造装置
JP5591852B2 (ja) * 2012-03-19 2014-09-17 株式会社東芝 半導体装置の検査方法、半導体装置の製造方法、検査用治具
US9318446B2 (en) 2013-03-15 2016-04-19 Infineon Technologies Austria Ag Metal deposition on substrates
CN107078061B (zh) * 2015-03-16 2020-07-10 富士电机株式会社 半导体装置的制造方法
EP3164890B1 (en) * 2015-04-24 2017-11-01 ABB Schweiz AG Method for manufacturing a power semiconductor device with thick top-metal-design
DE102015112649B4 (de) * 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
JP6658171B2 (ja) 2016-03-22 2020-03-04 富士電機株式会社 半導体装置の製造方法
EP3640973A4 (en) * 2018-01-17 2021-03-17 SPP Technologies Co., Ltd. WIDE GAP SEMICONDUCTOR SUBSTRATE, APPARATUS FOR MANUFACTURING A WIDE GAP SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING A WIDE GAP SEMICONDUCTOR SUBSTRATE
JP7200537B2 (ja) * 2018-08-21 2023-01-10 富士フイルムビジネスイノベーション株式会社 半導体基板の製造方法
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
CN110676207B (zh) * 2019-09-27 2021-11-16 云谷（固安）科技有限公司 分离装置以及分离方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184493B2 (ja) * 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
US6162702A (en) * 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP3834589B2 (ja) * 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
DE10256985B4 (de) * 2001-12-12 2013-01-10 Denso Corporation Verfahren zur Herstellung eines Leistungshalbleiterbauelements
JP3620528B2 (ja) 2001-12-12 2005-02-16 株式会社デンソー 半導体装置の製造方法
US6884717B1 (en) * 2002-01-03 2005-04-26 The United States Of America As Represented By The Secretary Of The Air Force Stiffened backside fabrication for microwave radio frequency wafers
JP2004186522A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
JP4570896B2 (ja) * 2004-04-06 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP4020097B2 (ja) 2004-05-11 2007-12-12 セイコーエプソン株式会社 半導体チップ、半導体装置及びその製造方法、並びに電子機器
CN101002307A (zh) * 2004-07-16 2007-07-18 株式会社瑞萨科技 制造半导体集成电路器件的方法
JP4904922B2 (ja) 2006-05-26 2012-03-28 トヨタ自動車株式会社 半導体基板製造方法及び半導体基板
JP4816278B2 (ja) * 2006-06-15 2011-11-16 富士電機株式会社 半導体装置の製造方法
JP2008053595A (ja) 2006-08-28 2008-03-06 Toyota Motor Corp 半導体ウエハとその製造方法
JP5007179B2 (ja) * 2007-08-29 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081344B2 (en) 2018-01-25 2021-08-03 Fujifilm Business Innovation Corp. Method for manufacturing semiconductor substrate

Also Published As

Publication number Publication date
US20100267175A1 (en) 2010-10-21
JP2010251632A (ja) 2010-11-04
US8153452B2 (en) 2012-04-10
US8039276B2 (en) 2011-10-18
US20120009695A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5431777B2 (ja) 半導体装置の製造方法
JP4185704B2 (ja) 半導体装置の製造方法
US8507362B2 (en) Process of forming ultra thin wafers having an edge support ring
JP5712058B2 (ja) 半導体装置の製造方法
PH12013000169A1 (en) Semiconductor die singulation method
US7737531B2 (en) Wafer including a reinforcing flange formed upright at a periphery and method for manufacturing the same
US20140134828A1 (en) Semiconductor die singulation method
US10032670B2 (en) Plasma dicing of silicon carbide
JP2014007351A (ja) 半導体装置の製造方法
JP3620528B2 (ja) 半導体装置の製造方法
US20220336265A1 (en) Method of forming semiconductor-on-insulator (soi) substrate
CN107968048A (zh) 一种降低半导体器件背面金属接触电阻的方法
US20200321236A1 (en) Edge ring removal methods
JP6028325B2 (ja) 半導体装置の製造方法
JP4724729B2 (ja) 半導体装置の製造方法
US11710656B2 (en) Method of forming semiconductor-on-insulator (SOI) substrate
JP2002100773A (ja) 半導体装置及びその製造方法
JP2013093442A (ja) 半導体装置の製造方法
JP2013041919A (ja) 半導体装置の製造方法
JP2010272676A (ja) 半導体装置の製造方法
JP2011249721A (ja) 半導体装置
JP2007266347A (ja) 半導体装置の製造方法
TW202435455A (zh) 用於矽上gan晶圓之單粒化的系統及方法
JP2011138976A (ja) 半導体装置の製造方法
JP2009260041A (ja) 半導体装置の製造方法および成膜装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5431777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350