JP5007179B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5007179B2
JP5007179B2 JP2007222890A JP2007222890A JP5007179B2 JP 5007179 B2 JP5007179 B2 JP 5007179B2 JP 2007222890 A JP2007222890 A JP 2007222890A JP 2007222890 A JP2007222890 A JP 2007222890A JP 5007179 B2 JP5007179 B2 JP 5007179B2
Authority
JP
Japan
Prior art keywords
wafer
main surface
support
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007222890A
Other languages
English (en)
Other versions
JP2009054965A (ja
Inventor
春男 天田
玄 江原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007222890A priority Critical patent/JP5007179B2/ja
Publication of JP2009054965A publication Critical patent/JP2009054965A/ja
Application granted granted Critical
Publication of JP5007179B2 publication Critical patent/JP5007179B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体装置の製造技術に関し、特に、半導体ウエハの裏面を薄仕上げ加工し、薄仕上げ加工した半導体ウエハの裏面に対して、不純物イオン打ち込み処理、イオン打ち込み不純物層の活性化処理、および裏面金属電極膜成膜処理等の半導体素子機能を付加する工程に適用して有効な技術に関するものである。
半導体装置の製造方法として、半導体ウエハ(以下、単にウエハと記す)の第1主面(以下、半導体素子形成面と記す)に半導体素子を形成する工程と、ウエハの半導体素子形成面と反対側の第2主面(以下、裏面と記す)に不純物イオンを注入する処理(その後の活性化処理も含む)と、裏面金属電極膜成膜を形成する工程と、ウエハを個々の半導体チップ(以下、単にチップと記す)に分断するダイシング工程とを備える半導体装置の製造方法がある。
最近、モータ用インバータ、ACサーボ、無停電電源、およびストロボ電源スイッチ等の用途として多用されている絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor;IGBT)は、低損失化、高速化および低コスト化が要求されている。
これらの要求を満たすことを目的として、エピタキシャル成長膜層を用いないFZ(floating zone melting)結晶を用い、耐圧600V程度を狙ったウエハ厚さ100μm程度以下のノンパンチスルー型IGBTの製造方法が特開2002−151692号公報(特許文献1)に開示されている。
また、メモリー系3次元(多段)実装チップ用ウエハとするために、厚さ100μm以下を狙ったウエハ製造方法が、特開2006−86479号公報(特許文献2)に開示されている。
特開2002−151692号公報 特開2006−86479号公報
前記特許文献1に開示された技術は、100μm厚以下に薄仕上げ加工した裏面金属電極膜付きウエハの反り量低減手段として、ウエハ表面周辺部、若しくは、半導体素子分離領域に金属や樹脂の薄膜を成膜し、この成膜した薄膜のウエハに作用する残留内部応力(ウエハと薄膜との熱膨張係数差により生じる内部応力)と、裏面金属電極膜のウエハに作用する残留内部応力(ウエハと裏面金属電極膜との熱膨張係数差により生じる内部応力)を相殺させ、ウエハ反り量を低減する方法である。
このような特許文献1に開示されたウエハの反り量を低減する方法では、裏面金属電極膜成膜前のウエハの薄仕上げ状態で、ウエハ表面周辺部、若しくは、半導体素子分離領域に金属膜や樹脂膜の残留内部応力のみが作用しウエハが反ってしまうことになる。
また、前記特許文献2に開示された技術は、100μm厚以下に薄仕上げ加工したウエハの反り量(ウエハの割れ)を低減する方法として、100μm厚以下に薄仕上げ加工したウエハの周辺部にリング状の保持材(補強材)を貼り付ける。このリング状保持材により薄仕上げ加工したウエハを補強しながら、三次元実装のための貫通電極加工処理を行なうものである。
この特許文献2に開示された技術は、100μm厚以下に薄仕上げ加工した半導体ウエハ周辺部にリング状の保持材(補強材)を貼付け、ウエハの反り量低減やウエハ割れを防止する一方で、リング状保持材を貼り付ける以前のウエハの薄仕上げ工程時においては、ウエハの反り量低減やウエハ割れの防止は困難である。
さらに、薄仕上げ加工したウエハの周辺部にリング状保持材を貼付けた状態で、ノンパンチスルー型IGBTの製造を行なうと、ウエハ周辺部に貼付けたリング状保持材下の領域では半導体素子を形成できなくなってしまい、ウエハ1枚当たりから取得できるチップ取得数が減少してしまう。
本発明の目的は、ウエハに割れや欠けを発生させることなく、ウエハを薄仕上げ加工できる技術を提供することにある。
本発明の他の目的は、ウエハの主面に半導体素子を形成し、薄仕上げ加工したウエハの反り量を低減し、割れや欠けを発生させることなく、ウエハの裏面への不純物イオンの打ち込み、打ち込んだ不純物イオンの活性化、および裏面金属電極膜の形成ができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置の製造方法は、
半導体ウエハの第1の主面に半導体素子を形成する第1の工程と、
前記第1の工程後、前記半導体ウエハの前記第1の主面に、収縮変形する剥離可能な支持体を貼付する第2の工程と、
前記支持体が前記半導体ウエハの前記第1の主面に貼付された状況下において、前記半導体ウエハを前記第1の主面とは反対の第2の主面から薄型化する第3の工程と、
前記第3の工程後、前記半導体ウエハの前記第2の主面に前記半導体素子と電気的に接続する電極を付加する処理を行なう第4の工程と、
前記第4の工程後、前記第2の工程にて前記半導体ウエハの前記第1の主面に貼付した前記支持体を剥離する第5の工程とを有し、
前記支持体を収縮変形させて前記半導体ウエハの反り量を第1の量以下にする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)加熱により熱収縮する支持体(紫外線硬化型粘着テープおよび感圧型粘着テープ等)で、半導体ウエハの素子形成面(第1の主面)を保護しつつ半導体ウエハの反りを矯正した状況下で、半導体ウエハの薄仕上げ加工(半導体ウエハの裏面研削加工および半導体ウエハの裏面研削加工で生じた歪層の除去)、半導体ウエハの裏面(第2の主面)への電極機能付加処理(半導体ウエハ裏面への不純物イオンの導入処理、半導体ウエハの裏面へ導入した不純物イオンの活性化処理、および半導体ウエハの裏面への裏面金属電極膜の成膜処理等)を行なうことができる。
この結果、半導体ウエハの薄仕上げ加工時に生じる半導体ウエハの反りを矯正し、例えばその量を3mm程度以下、好ましくは1mm程度以下にできる。さらに、相乗効果として、半導体ウエハの搬送等のハンドリング時において、半導体ウエハの反りに伴う半導体ウエハ割れや欠けの発生を防止できる。
(2)加熱により熱収縮変形する支持体を半導体ウエハの素子形成面(第1の主面)に貼付した状態では、半導体ウエハの素子形成面(第1の主面)を凹型形状に反らせる表面保護膜およびUBM(Under Bump Metal)めっき膜等の電極膜の成膜(第1のウエハ処理)は行わないことから、支持体への加熱による熱収縮変形によって支持体が貼付された半導体ウエハの反りを、例えば3mm程度以下、好ましくは1mm程度以下に矯正できる。
(3)本発明によれば、半導体ウエハの素子形成面(第1の主面)に貼付する支持体として紫外線硬化型粘着テープを用い、紫外線未照射状態の紫外線硬化型粘着剤層の機械的弾性率が低い(柔らかい)状態で、素子形成面の絶縁膜や導電膜の表面段差部(例えば、段差量10μm〜15μm程度)に紫外線硬化型粘着剤層が十分に充填(埋め込み)される。それにより、半導体ウエハの裏面(第2の主面)研削加工時の研削水浸入や、半導体ウエハの裏面研削加工により生じた歪層をスピンウエットエッチングにより除去する際の薬液浸入が防止できる。
(4)半導体ウエハの素子形成面(第1の主面)に貼り付けた紫外線硬化型粘着テープの紫外線硬化型粘着剤層に紫外線を照射して硬化する工程を、半導体ウエハの裏面(第2の主面)研削加工工程前後、若しくはその裏面研削加工により生じた歪層の除去処理後(半導体ウエハの裏面への不純物イオン導入工程前)に行なう。
この結果、紫外線硬化型粘着剤層内の未重合成分が架橋重合し、3×10−4Pa〜4×10−5Pa程度の高真空下でも、紫外線硬化型粘着剤層からのガスの発生量が少なくなり、半導体ウエハの裏面への不純物イオンの導入処理(4×10−5Pa程度)や、半導体ウエハの裏面への裏面金属電極膜の成膜処理(3×10−4Pa程度)において、紫外線硬化型粘着剤層からのガスの発生に起因する半導体ウエハの裏面への不純物イオン注入特性不良の発生や、半導体ウエハの裏面への裏面金属電極膜の成膜工程における成膜特性不良の発生を防ぐことができる。
(5)上記(3)および(4)の相乗効果として、半導体ウエハの素子形成面(第1の主面)に貼り付けた紫外線硬化型粘着テープの紫外線硬化型粘着剤層が、素子形成面の絶縁膜や導電膜の表面段差部に十分に埋め込まれ、紫外線硬化型粘着剤層からのガスの発生量が少ないことから、半導体ウエハの裏面(第2の主面)への不純物イオンの導入処理や半導体ウエハの裏面への裏面金属電極膜の成膜時に、その絶縁膜や導電膜の表面段差部に閉じ込められた空隙部が膨張してしまうことを防ぐことができる。すなわち、その空隙部の膨張に伴う負荷により、薄型化した半導体ウエハに割れや欠けが発生してしまうことを防ぐことができる。
(6)半導体ウエハの素子形成面(第1の主面)に支持体を貼り付けた状態で、薄仕上げ加工した半導体ウエハ、若しくは薄仕上げ加工した後に半導体ウエハの裏面(第2の主面)への不純物イオン導入処理や裏面金属電極膜の成膜処理が施された半導体ウエハをダイシングテープ等のチップ分離用粘着テープに貼付(半導体ウエハマウント)し、半導体ウエハをチップ分離用粘着テープによって機械的に補強した状態で支持体を剥離することから、支持体剥離に伴う半導体ウエハの割れや欠けを防ぐことができる。
(7)半導体ウエハの素子形成面(第1の主面)に支持体を貼付した状態で、薄仕上げ加工が施され、裏面金属電極膜が成膜された半導体ウエハの裏面(第2の主面)にカバー粘着テープを貼付した状態で、半導体ウエハの素子形成面から支持体を剥離し、その後に半導体ウエハの素子形成面に表面保護膜およびUBMめっき膜等の電極膜の成膜(第1のウエハ処理)を行うので、半導体ウエハの割れや欠けを防ぐことができる。
(8)半導体ウエハの素子形成面(第1の主面)に感圧型粘着テープ(支持体)を貼付した状態で、薄仕上げ加工が施され、裏面金属電極膜が成膜された半導体ウエハの裏面(第2の主面)に、ダイシングテープ等のチップ分離用粘着テープを貼付した状態で、半導体ウエハの素子形成面から感圧型粘着テープを剥離するので、感圧型粘着テープ剥離に伴う半導体ウエハの割れや欠けを防ぐことができる。
(9)上記(1)〜(8)の相乗効果として、半導体ウエハに割れや欠けを生じさせることなく、高品質な約100μm厚以下のIGBT、パワーMISFETおよびバイポーラトランジスタ等のチップを製造することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Aからなる」、「Aよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(たとえばSiGe)等を含むものとする。
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
本実施の形態1の半導体装置は、例えば直径約150mmのN型FZ結晶Si(シリコン)ウエハを約80μm厚に薄仕上げすることで製造されたチップからなるノンパンチスルー型IGBTである。このような本実施の形態1の半導体装置の製造工程について、以下に説明する。
図1は、耐圧600Vクラスの高速スイッチング特性を有するプラズマディスプレイ用ノンパンチスルー型IGBTの製造工程の処理フロー図を示し、図2〜図12は、各工程時におけるウエハの処理形態等を示している。
本実施の形態1のノンパンチスルー型IGBTの製造工程は、まず、図2に示すように、n型Siからなるウエハ1の主面(素子形成面(第1の主面))1Aからウエハ1の内部に不純物を導入および拡散させることによってノンパンチスルー型IGBTの素子(半導体素子)を形成する。次いで、ウエハ1の主面1A上に絶縁膜および導電膜の形成およびパターニングを行う(工程(第1の工程)P1)。
上記工程P1においては、ウエハ1の主面1A上に形成した絶縁膜や導電膜の残留応力が打ち消し合い、後の工程でウエハ1を厚さ80μm程度にまで薄く加工した後で、ウエハ1の反りがなくなるか、ウエハ1の主面1Aの凸形状反り量が少なくとも3mm程度以下、好ましくは1mm程度以下となるようにそれら絶縁膜および導電膜の膜厚を調整する。ここでは、ウエハ1の反り量を3mm程度以下、好ましくは1mm程度以下という具体値を提示したが、この数値に限定されるものではなく、ウエハ1の処理に用いられる各装置が許容するウエハ1の反り量に合わせるものである。
次に、ウエハ1の主面1Aに紫外線硬化型粘着テープ2を貼付する(工程(第2の工程)P2)。この紫外線硬化型粘着テープ(支持体)2は、例えばPET(Polyethyleneterephthalate;ポリエチレンテレフタレート)製の基材2Aと、アクリル樹脂系紫外線硬化型粘着剤からなる紫外線硬化型粘着剤層2Bとから形成されており、紫外線硬化型粘着剤層2Bがウエハ1の主面1Aに接する。この時、ウエハ1の主面1A上に形成した絶縁膜や導電膜の表面段差部には、紫外線硬化型粘着剤層2Bが埋め込まれることになるので、後の工程で用いる研削水や薬液等がこの段差部から浸入してしまうことを防止できる。また、紫外線硬化型粘着剤層2Bがウエハ1の主面1A上に形成した絶縁膜や導電膜の表面段差部を十分に埋め込むので、以降で行う熱を伴う工程であるウエハ1の裏面への不純物イオン導入工程や、裏面金属電極膜の成膜工程において、その絶縁膜や導電膜の表面段差部に閉じ込められた空隙部が膨張してしまうことを防ぐことができる。すなわち、その空隙部の膨張に伴う負荷により、薄型化したウエハ1に割れや欠けが発生してしまうことを防ぐことができる。
次に、図3に示すように、紫外線硬化型粘着テープ2のテープ基材2A側(ウエハ1の主面1A側)から紫外線を照射し、紫外線硬化型粘着剤層2Bを硬化する(工程P3)。
次に、図4に示すように、ウエハ1の主面1Aに貼付された紫外線硬化型粘着テープ2をウエハ吸着回転ステージ3に吸着し、ウエハ吸着回転ステージ3および回転研削砥石4を回転しながらウエハ1の裏面(第2の主面)1Bを研削し、ウエハ1を薄型化する(工程(第3の工程)P4)。前述したように、ウエハ1の主面1A上に形成した絶縁膜や導電膜の表面段差部には、紫外線硬化型粘着剤層2Bが埋め込まれているので、研削の際に用いる研削水がこの段差部から浸入してしまうことを防止できる。
次に、図5に示すように、ウエハ1の主面1Aに貼付された紫外線硬化型粘着テープ2をウエハ吸着回転ステージ5に吸着し、ウエハ吸着回転ステージ5を回転させながら滴下ノズル6を揺動させ、滴下ノズル6からウエハ1の裏面1Bに対してエッチング液7を滴下する。それにより、上記研削加工(図4参照)によりウエハ1の裏面1Bに生じた歪層(図示は省略)をエッチング除去する(工程P5)。前述したように、ウエハ1の主面1A上に形成した絶縁膜や導電膜の表面段差部には、紫外線硬化型粘着剤層2Bが埋め込まれているので、エッチング液7がこの段差部から浸入してしまうことを防止できる。
ここまでの工程が完了すると、ウエハ1が薄くなったことにより、ウエハ1の主面1Aに形成した導電膜および絶縁膜の残留応力がウエハ1に作用し、ウエハ1は主面1Aが凸形状となるように反りやすくなる。前述したように、本実施の形態1においては、ウエハ1の主面1Aの凸形状反り量が少なくとも3mm程度以下、好ましくは1mm程度以下となるようにそれら絶縁膜および導電膜の膜厚を調整しているが、それでもウエハ1が主面1A側に凸形状で反ってしまっている場合には、図6に示す紫外線硬化型粘着テープ2付きウエハ1への加熱温度とそのウエハ1の反り量との相関図を基に、紫外線硬化型粘着テープ2付きウエハ1に加熱処理を施す。それにより、紫外線硬化型粘着テープ2を熱収縮させてウエハ1の主面1A側に凸形状に反った反り量を打ち消す力を作用させ、紫外線硬化型粘着テープ2付きウエハ1の反り量を所定量3mm程度(第1の量)以下、好ましくは1mm程度(第1の量)以下に抑える(工程P6)。ここでは、ウエハ1の反り量を3mm程度以下、好ましくは1mm程度以下という具体値を提示したが、この数値に限定されるものではなく、ウエハ1の処理に用いられる各装置が許容するウエハ1の反り量に合わせるものである。
例えば、ウエハ1が主面1A側に凸形状で約5mm反っている場合には、図6に示す紫外線硬化型粘着テープ2付きウエハ1への加熱温度とそのウエハ1の反り量との相関図を基に、紫外線硬化型粘着テープ2付きウエハ1を約100℃で1分間程度加熱して紫外線硬化型粘着テープ2を熱収縮させ、ウエハ1を主面1A側に凹形状に反るようにウエハ1の反り量を矯正するものである。
次に、図7に示すように、例えば約4×10−5Paの高真空下において、ウエハ静電チャックステージ8で紫外線硬化型粘着テープ2を吸着することでウエハ1を保持した状況下で、ウエハ1の裏面1BにP(リン)等の不純物イオンを導入し、不純物イオン注入層9を形成する(工程P7)。
ところで、図3を用いて前述した紫外線硬化型粘着テープ2の紫外線硬化型粘着剤層2Bを硬化する工程(工程P3)は、この不純物イオン注入層9を形成する工程P7の前であればどの時点で行ってもよいが、前述したウエハ1の裏面1Bを研削する工程P4の前に行うのが好ましい。紫外線硬化型粘着剤層2Bを硬化することによって紫外線硬化型粘着剤層2B内の未重合成分が架橋重合するので、ウエハ1の裏面1Bに不純物イオンを導入して不純物イオン注入層9を形成する際の高真空下においても紫外線硬化型粘着剤層2Bからのガスの発生量を減少することができる。その結果、紫外線硬化型粘着剤層2Bからのガスの発生に起因するウエハ1の裏面1Bへの不純物イオン注入特性不良の発生や、後の工程であるウエハ1の裏面1Bへの裏面金属電極膜の成膜工程における成膜特性不良の発生を防ぐことができる。
次に、図8に示すように、ウエハ吸着ステージ10で紫外線硬化型粘着テープ2を吸着することでウエハ1を保持した状況下で、ウエハ1の裏面1Bの全面に例えば1.5J×500ns程度のパルスレーザ11を照射(局所的高温レーザアニール)し、上記不純物イオン注入層9を活性化する。これにより、ウエハ1の裏面1BにN型バッファ層12(図10参照)を形成する(工程P8)。
次に、上記工程P7と同様の工程により、ウエハ1の裏面1BにB(ホウ素)等の不純物イオンを導入する(工程P9)。続いて、上記工程P8と同様の工程により、そのB等の不純物イオン導入層を活性化する。これにより、ウエハ1の裏面1BにP型コレクタ層13(図10参照)を形成する(工程P10)。
次に、図9に示すように、例えば約3×10−4Paの高真空下のスパッタ室14内に配置された静電チャック機能付アノード電極15に紫外線硬化型粘着テープ2を吸着させることでウエハ1を保持し、カソード電極16上のNi(ニッケル)ターゲット17から飛び出すNi粒子をウエハ1の裏面1Bに堆積することで、P型コレクタ層13上にNiスパッタ膜を成膜する。さらに同様の方法でTi(チタン)膜、Ni膜、およびAu(金)膜等を順次成膜し、裏面金属電極膜18(図10も参照)を形成する(工程(第4の工程)P11)。この時、紫外線硬化型粘着剤層2Bは予め硬化されて紫外線硬化型粘着剤層2B内の未重合成分は架橋重合しているので、裏面金属電極膜18を形成する際の高真空下においても紫外線硬化型粘着剤層2Bからのガスの発生量を減少することができる。その結果、裏面金属電極膜18の成膜工程における成膜特性不良の発生を防ぐことができる。
なお、図10中に示されるP型エミッタ層19は、前述の工程P1で形成されたものである。
上記裏面金属電極膜18形成工程(工程P11)後、裏面金属電極膜18の残留応力がウエハ1に作用し、ウエハ1が主面1A側に凸形状で反ってしまっている場合には、前述の工程P6と同様の工程により、図6に示した紫外線硬化型粘着テープ2付きウエハ1への加熱温度とそのウエハ1の反り量との相関図を基に、紫外線硬化型粘着テープ2付きウエハ1に加熱処理を施す。それにより、紫外線硬化型粘着テープ2を熱収縮させてウエハ1の主面1A側に凸形状に反った反り量を打ち消す力を作用させ、紫外線硬化型粘着テープ2付きウエハ1の反り量を3mm程度以下、好ましくは、1mm程度以下に抑える(工程P12)。ここでは、ウエハ1の反り量を3mm程度以下、好ましくは1mm程度以下という具体値を提示したが、この数値に限定されるものではなく、ウエハ1の処理に用いられる各装置が許容するウエハ1の反り量に合わせるものである。
例えば、ウエハ1が主面1A側に凸形状で約4mm反っている場合には、図6に示す紫外線硬化型粘着テープ2付きウエハ1への加熱温度とそのウエハ1の反り量との相関図を基に、紫外線硬化型粘着テープ2付きウエハ1を約90℃で1分間程度加熱して紫外線硬化型粘着テープ2を熱収縮させ、ウエハ1を主面1A側に凹形状に反るようにウエハ1の反り量を矯正するものである。
次に、図11に示すように、上記工程P12で反りが矯正されたウエハ1の裏面1B(裏面金属電極膜18)をダイシングフレーム20付きダイシングテープ21に貼付する(工程P13)。
次に、図12に示すように、ダイシングフレーム20付きダイシングテープ21に貼付された紫外線硬化型粘着テープ2付きウエハ1から、紫外線硬化型粘着テープ2を剥離し、本実施の形態1の半導体装置を製造する(工程(第5の工程)P14)。この紫外線硬化型粘着テープ2のウエハ1の主面1Aからの剥離は、例えば強粘着テープ(図示は省略)を用いたピール剥離により行うことができる。このように、ウエハ1の裏面1Bをダイシングテープ21に貼付し、ウエハ1をダイシングテープ21によって機械的に補強した後で紫外線硬化型粘着テープ2を剥離することにより、紫外線硬化型粘着テープ2の剥離時の負荷によって薄型化したウエハ1に割れや欠けが生じてしまうことを防ぐことができる。
前述したように、上記の本実施の形態1によれば、ウエハ1の裏面1Bの研削前に主面1A側に紫外線硬化型粘着テープ2を貼付し、素子形成面(主面1A)を保護しつつ、(i)ウエハ1の裏面1Bの研削により生じた歪層除去処理(工程P5)、(ii)ウエハ1の裏面1Bへの不純物イオン導入処理(工程P7、P9)、(iii)ウエハ1の裏面1Bに導入した不純物の活性化処理(工程P8、P10)、および(iv)ウエハ1の裏面1Bへの裏面金属電極膜18の成膜処理(工程P11)を一連処理で実施することが可能となる。この一連の処理の間は、紫外線硬化型粘着テープ2を貼付した状態でウエハ1を搬送することになるので、ウエハ1の搬送中およびウエハ処理中に衝突したり、負荷が加わることによってウエハ1に割れや欠けが生じたりすることを防ぐことができる。
また、上記の本実施の形態1によれば、紫外線硬化型粘着テープ2の貼付後、各工程の前後にて必要に応じて紫外線硬化型粘着テープ2付きウエハ1を加熱(紫外線硬化型粘着テープ2を熱収縮)することにより、ウエハ1の反りを矯正でき、上記一連処理中の紫外線硬化型粘着テープ2付きウエハ1の反り量を所望の数値以下に抑えることが可能となる。
(実施の形態2)
本実施の形態2の半導体装置は、例えばノート型パソコン等における携帯情報機器用パワーマネージメントスイッチ等に用いられるパワーMISFET(Metal Insulator Semiconductor Field Effect Transistor)である。
図13は、本実施の形態2のパワーMISFETの製造工程の処理フロー図を示し、図14〜図17は、各工程時におけるウエハの処理形態等を示している。
図13に示すように、本実施の形態2のパワーMISFETの製造工程のうち、工程P15〜P22は、前記実施の形態1のノンパンチスルー型IGBTの製造工程における工程P1〜P12とほぼ同様であるが、ウエハの裏面の研削工程(工程(第3の工程)P4、P17)が前記実施の形態1では紫外線硬化型粘着テープへの紫外線照射工程(工程P3)の後であるのに対し、本実施の形態2では紫外線硬化型粘着テープへの紫外線照射工程(工程P18)の前である。しかし、前記実施の形態1でも説明したように、この紫外線硬化型粘着テープへ紫外線を照射して硬化させる工程は、前記実施の形態1における不純物イオン注入層9を形成する工程P7(真空中処理)の前であればどの時点で行ってもよいので、不純物イオン注入層9を形成しない本実施の形態2では、真空中形態であるウエハの裏面に裏面金属電極膜を成膜する工程P21の前であればどの時点で行ってもよい。
ここで、前記実施の形態1の半導体装置と本実施の形態2の半導体装置との差異は下記の通りである。
(1)前記実施の形態1では、ウエハ1の主面1Aに形成されたAl(アルミニウム)等の配線膜上に、ウエハ1の表面(主面1A)を凹形状に大きく反らせる引張り残留応力が蓄積される、UBM(Under bump Metal)めっき膜(無電解Niめっき膜(約1μm〜5μm厚)および無電解Auめっき膜(約0.05μm〜0.2μm厚)を有していないのに対し、本実施の形態2では、ウエハの主面に形成された配線膜上にUBMめっき膜を有する。
(2)前記実施の形態1では、ウエハ1の裏面1Bへの不純物イオン導入処理とウエハ1の裏面1Bへ導入した不純物の活性化処理とを有するのに対し、本実施の形態2では、ウエハの裏面への不純物イオン導入処理とウエハの裏面へ導入した不純物の活性化処理とを有していない。
上記(1)および(2)に記した前記実施の形態1との差異を含む本実施の形態2の半導体装置の製造工程について、以下に説明する。
本実施の形態2の半導体装置は、特に限定されないが、例えば直径200mm程度のN型CZ結晶Siウエハを約50μm厚に薄仕上げすることで製造されたチップからなるパワーMISFETである。チップ内の細部の図示は省略するが、本実施の形態2のパワーMISFETは、表面電極としてNiめっき膜とAuめっき膜とから形成されるUBMめっき膜を用いている。UBMめっき膜は引張り残留応力が大きく、ウエハの主面を凹型形状に大きく反らせる要因を有している。
一方、ウエハの裏面に成膜されるNi膜、Ti膜、Ni膜およびAu膜の積層膜で形成される裏面金属電極膜は、ウエハの裏面に対して引張り残留応力が大きく、ウエハの主面が凸型形状(ウエハの裏面を凹型形状)に大きく反らせる要因を有している。
このような前提条件から、本実施の形態2においては、UBMめっき膜はウエハの表面(主面)への素子形成工程(工程(第1の工程)P15)で成膜せずに、ウエハの裏面に裏面金属電極膜を成膜する工程(工程(第4の工程)P21)後に成膜する。本実施の形態2においては、UBMめっき膜成膜工程前のウエハの主面の凹形状反り量は、3mm程度以下、好ましくは1mm程度以下としておくことを例示するが、この数値に限定されるものではなく、ウエハの処理に用いられる各装置が許容するウエハの反り量に合わせるものである。
前記実施の形態1でも説明した紫外線硬化型粘着テープの熱収縮によるウエハの反りの矯正(本実施の形態2においては工程P22)後、図14に示すように、主面には前記実施の形態1で説明した紫外線硬化型粘着テープ2が貼付され、裏面(第2の主面)には裏面金属電極膜18が形成されたウエハ31の裏面に対して、カバー粘着テープ(支持体)32を貼付する(工程(第6の工程)P23)。このカバー粘着テープ32は、テープ基材32Aおよび不活性ガスがシェル状に封じ込められた熱発泡型粘着剤層32Bから形成された熱発泡型粘着テープであり、貼付後、所定の発泡温度(例えば135℃)での加熱により自然剥離するものである。このようなカバー粘着テープ32は、加圧ローラによるテープ貼付け方法や、真空加圧テープ貼付け方法等により、ウエハ31の裏面に貼付することができる。
次に、図15に示すように、紫外線硬化型粘着テープ2付きウエハ31から紫外線硬化型粘着テープ2を剥離する(工程(第5の工程)P24)。この紫外線硬化型粘着テープ2のウエハ31の主面からの剥離は、例えばテープ剥離用吸着テーブル33にカバー粘着テープ32を吸着させることによってウエハ31を保持した状況下で、強粘着テープ(図示は省略)を用いたピール剥離により行うことができる。このように、ウエハ31の裏面をカバー粘着テープ32に貼付し、ウエハ31をカバー粘着テープ32によって機械的に補強した後で紫外線硬化型粘着テープ2を剥離することにより、紫外線硬化型粘着テープ2の剥離時の負荷によって薄型化したウエハ31に割れや欠けが生じてしまうことを防ぐことができる。
次に、図16に示すように、裏面に上記カバー粘着テープ32が貼付されたウエハ31の主面(第1の主面)に、前述のUBMめっき膜34を成膜(第1のウエハ処理)する(工程(第7の工程)P25)。このUBMめっき膜34の成膜工程は、めっき槽35内の無電解Niめっき液36に、カバー粘着テープ32が貼付されたウエハ31を浸漬し、ウエハ31の主面に形成された配線膜(図示は省略)上にNiめっき膜を成膜する。続いて、このNiめっき膜の成膜と同様の方法にて、Niめっき膜上にAuめっき膜を成膜し、これらNiめっき膜およびAuめっき膜の積層膜からなるUBMめっき膜34を形成する。
前述したように、UBMめっき膜34は引張り残留応力が大きく、ウエハ31の主面を凹型形状に大きく反らせる要因を有している。ここで、ウエハ31に主面が凹型形状となる反りが生じている場合には、カバー粘着テープ32が貼付されたウエハ31に加熱処理(例えば100℃で30秒加熱)を施す。それにより、カバー粘着テープ32を熱収縮させてウエハ31の主面側に凹形状に反った反り量を打ち消す力を作用させ、カバー粘着テープ32付きウエハ31の反り量を3mm程度(第2の量)以下、好ましくは1mm程度(第2の量)以下に抑える。ここでは、ウエハ31の反り量を3mm程度以下、好ましくは1mm程度以下という具体値を提示したが、この数値に限定されるものではなく、ウエハ31の処理に用いられる各装置が許容するウエハ31の反り量に合わせるものである。
次に、図17に示すように、UBMめっき膜34が形成されたウエハ31の主面をダイシングフレーム20付きダイシングテープ21に貼付する(工程P26)。次いで、加熱ブロック37によりダイシングテープ21側からウエハ31を約135℃で加熱することにより、カバー粘着テープ32の熱発泡型粘着剤層32Bを熱発泡させることにより、ウエハ31からカバー粘着テープ32を剥離し、本実施の形態2の半導体装置を製造する(工程P27)。
なお、上記UBMめっき膜34上にはんだバンプ電極を形成する場合には、ダイシングテープ21よりウエハ31を剥離した後にそのはんだバンプ電極を形成する。
以上のように、本実施の形態2は、パワーMISFETの製造工程において、直径約200mmのウエハ31を約50μm厚にまで薄型化した後に、ウエハ31を主面側に凹型形状に大きく反らせる膜応力を有するUBMめっき膜34を、ウエハ31を主面側に凸型形状に大きく反らせる膜応力を有する裏面金属電極膜18の成膜後に成膜するものである。
前述したように、本実施の形態2によれば、ウエハ31の裏面の研削前に主面側に紫外線硬化型粘着テープ2を貼付し、素子形成面(主面)を保護しつつ、(i)ウエハ31の裏面の研削加工(工程P17)、(ii)ウエハ31の裏面の研削により生じた歪層除去処理(工程P19)、および(iii)ウエハ31の裏面への裏面金属電極膜18の成膜処理(工程P21)を一連処理で実施することができる。さらに、それに加えて、ウエハ31の裏面への裏面金属電極膜18の成膜処理(工程P21)後において、ウエハ31の裏面にカバー粘着テープ32を貼付した状態で、(iv)ウエハ31の主面に貼付した紫外線硬化型粘着テープ2の剥離(工程P24)、(v)ウエハ31の主面へのUBMめっき膜34の成膜(工程P25)、および(vi)UBMめっき膜34が形成されたウエハ31のダイシングテープ21への貼付(工程P26)およびカバー粘着テープ32の剥離(工程P27)を一連処理で実施することができる。
また、本実施の形態2によれば、紫外線硬化型粘着テープ2またはカバー粘着テープ32の貼付後、各工程の前後にて必要に応じて紫外線硬化型粘着テープ2またはカバー粘着テープ32付きウエハ31を加熱(紫外線硬化型粘着テープ2またはカバー粘着テープ32を熱収縮)することにより、ウエハ31の反りを矯正でき、上記一連処理中の紫外線硬化型粘着テープ2またはカバー粘着テープ32付きウエハ31の反り量を所望の数値以下に抑えることが可能となる。
(実施の形態3)
本実施の形態3の半導体装置は、例えば高周波増幅用小信号バイポーラトランジスタである。
図18は、本実施の形態3の小信号バイポーラトランジスタの製造工程の処理フロー(工程P28〜P35)を示している。
前記実施の形態1、2の半導体装置およびその製造工程と本実施の形態3の半導体装置およびその製造工程との主な差異は下記の通りである。
(1)本実施の形態3(小信号バイポーラトランジスタ)の半導体素子パターンの段差量(深さ)は3μm程度と浅いのに対し、前記実施の形態1(ノンパンチスルー型IGBT)および前記実施の形態2(パワーMISFET)の半導体素子パターンの段差量(深さ)は10μm〜15μm程度と深い。
(2)本実施の形態3(小信号バイポーラトランジスタ)の半導体素子パターン段差量(深さ)は3μm程度と浅いことから、剥離可能な収縮変形する粘着テープとしては、紫外線照射前の紫外線硬化型粘着剤層より機械的弾性率の大きい(硬い)、感圧型粘着剤層を有する感圧型粘着テープを用いた。
上記(1)および(2)に記した前記実施の形態1、2との差異を含む本実施の形態3の半導体装置の製造工程について、以下に説明する。
本実施の形態3の半導体装置は、特に限定されないが、例えば直径150mm程度のSiウエハを約80μm厚に薄仕上げすることで製造されたチップからなる小信号バイポーラトランジスタである。チップ内の細部の図示は省略するが、本実施の形態3の小信号バイポーラトランジスタは、主面側の表面保護膜としてプラズマCVD(Chemical Vapor Deposition)法で成膜された窒化シリコン膜を用いている。このプラズマCVD法で成膜された窒化シリコン膜は圧縮残留応力が大きく、約80μm厚に薄仕上げされた直径150mm程度のウエハの主面(素子形成面)を凸型形状に5mm以上に大きく反らせる要因を有している。
本実施の形態3では、低段差パターンの半導体素子(バイポーラトランジスタ素子)を形成(工程(第1の工程)P28)後、ウエハ41の主面(素子形成面(第1の主面))41Aに感圧型粘着テープ(支持体)42を貼付する(工程(第2の工程)P29)。この感圧型粘着テープ42は、テープ基材42Aと加圧により粘着する感圧型粘着剤層42Bとから形成されており、感圧型粘着剤層42Bがウエハ41の主面41Aに接する(図19参照)。
その後、前記実施の形態1で説明した工程P4、P5と同様の工程によってウエハ41の裏面(第2の主面)を研削してウエハ41を約80μm厚に薄型化した後、その研削加工によりウエハ41の裏面に生じた歪層(図示は省略)をエッチング除去する(工程(第3の工程)P30および工程P31)。
ここまでの工程が完了すると、前記実施の形態1でも説明したように、ウエハ41が薄くなったことにより、ウエハ41の主面41Aに形成した導電膜および絶縁膜(たとえばプラズマCVD法で成膜した窒化シリコン膜)の残留応力がウエハ41に作用し、ウエハ41は主面41Aが凸形状となるように反りやすくなる。そこで、本実施の形態3においても、感圧型粘着テープ42付きウエハ41に所定の加熱処理を施すことで感圧型粘着テープ42を熱収縮させ、ウエハ41の主面側に凸形状に反った反り量を打ち消す力を作用させ、感圧型粘着テープ42付きウエハ41の反りを抑える(工程P32)。この時、感圧型粘着テープ42付きウエハ41の反り量は3mm程度(第1の量)以下、好ましくは、1mm程度(第1の量)以下に抑える。ここでは、ウエハ41の反り量を3mm程度以下、好ましくは1mm程度以下という具体値を提示したが、この数値に限定されるものではなく、ウエハ41の処理に用いられる各装置が許容するウエハ41の反り量に合わせるものである。
その後、前記実施の形態1で説明した工程P11と同様の裏面金属電極膜の成膜工程(工程(第4の工程)P33)、前記実施の形態1で説明した工程P13と同様のウエハ41のダイシングテープへの貼付工程(工程P34)、およびウエハ41からの感圧型粘着テープ42の剥離工程(工程(第5の工程)P35)等を経て、本実施の形態3の半導体装置を製造する。このように、ウエハ41の裏面をダイシングテープに貼付し、ウエハ41をダイシングテープによって機械的に補強した後で感圧型粘着テープ42を剥離することにより、感圧型粘着テープ42の剥離時の負荷によって薄型化したウエハ41に割れや欠けが生じてしまうことを防ぐことができる。
上記の本実施の形態3によれば、ウエハ41の裏面の研削前に主面41A側に感圧型粘着テープ42を貼付し(工程P29)、低段差パターンの半導体素子が形成された素子形成面(主面41A)を保護しつつ、(i)ウエハ41の裏面研削加工(工程P30)、(ii)ウエハ41の裏面の研削により生じた歪層除去処理(工程P31)、(iii)感圧型粘着テープ42を加熱しウエハ41の反りの矯正処理(工程P32)、(iv)ウエハ41の裏面への裏面金属電極膜の成膜処理(工程P33)、ウエハ41のダイシングテープへの貼付処理(工程P34)、およびウエハ41からの感圧型粘着テープ42の剥離処理(工程P35)を一連処理で実施することが可能となる。
また、上記の本実施の形態3によれば、約80μm厚に薄仕上げされたウエハ41において、主面41A上にプラズマCVD法等で成膜された窒化シリコン膜等からの残留応力に起因して発生する反り(主面41A側に凸型形状)を矯正することができる。それにより、本実施の形態3によれば、ウエハ41に生じた反りを矯正した状況下でウエハ41の裏面への裏面金属電極膜の成膜処理(工程P33)、ウエハ41のダイシングテープへの貼付処理(工程P34)、およびウエハ41からの感圧型粘着テープ42の剥離処理(工程P35)を行うことが可能となる。
また、上記の本実施の形態3では、ウエハ41の裏面への裏面金属電極膜の成膜処理(工程P33)は、ウエハ41の裏面側からTi膜、Ni膜およびAu膜を順次積層することで行う。このようなTi膜、Ni膜およびAu膜の積層膜からなる裏面金属電極膜は、ウエハ41の裏面に作用する残留応力値が小さいので、裏面金属電極膜の形成後のウエハ41の反りへの影響は少ないものである。その結果、感圧型粘着テープ42付きウエハ41の反り量を3mm程度以下、好ましくは、1mm程度以下に抑えながら、感圧型粘着テープ42付きウエハ41をダイシングテープに貼付することが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、ウエハの薄型化はウエハの裏面を研削することで行う場合について説明したが、研削以外にも研磨、ウエットエッチング(科学的エッチング)およびドライエッチング(物理化学的エッチング)等の手段うちの選択された1つ以上の手段を用いて行ってもよい。
また、前記実施の形態では、ウエハの裏面に不純物イオンを導入し、その導入した不純物イオンを活性化し、さらにスパッタリング法でウエハの裏面に裏面金属電極膜を成膜することで、ウエハの主面に形成された半導体素子と電気的に接続する電極をウエハの裏面に形成する場合について説明したが、このウエハ裏面の電極は、不純物イオン注入、その不純物イオンの活性化、真空蒸着、スパッタリング、イオンプレーティング、CVD、めっき、およびコーティングのうちの選択された1つ以上の方法により形成することができる。
また、前記実施の形態では、加熱により熱収縮するウエハの支持体(紫外線硬化型粘着テープおよび感圧型粘着テープ等)を加熱し、熱収縮変形させて、ウエハの反り量を所定量(第1の量)以下にする工程を個別に設けて説明した。これに限定されるものでなく、ウエハの主面に形成された半導体素子と電気的に接続する電極をウエハの裏面に形成する処理(不純物イオンの導入処理、導入した不純物イオンの活性化処理、および裏面金属電極膜の成膜処理等)工程中に、前記ウエハの反りを矯正するための支持体を熱収縮変形させる加熱処理を併用してもよい。
本発明の半導体装置の製造方法は、ウエハの薄型化処理等のウエハに反りを生じさせる要因となる工程を含む半導体装置の製造工程に広く適用することができる。
本発明の実施の形態1の半導体装置であるIGBTの製造フロー図である。 本発明の実施の形態1の半導体装置であるIGBTの製造工程中において、ウエハに紫外線硬化型粘着テープを貼付した状態を示す要部断面図である。 本発明の実施の形態1の半導体装置であるIGBTの製造工程中において、ウエハに貼付した紫外線硬化型粘着テープへの紫外線照射を示す要部断面図である。 本発明の実施の形態1の半導体装置であるIGBTの製造工程中におけるウエハの裏面研削工程を示す要部断面図である。 図4に示したウエハの裏面研削工程で生じた歪層の除去処理を示す要部断面図である。 紫外線硬化型粘着テープ付きウエハへの加熱温度とそのウエハの反り量との関係を示す説明図である。 本発明の実施の形態1の半導体装置であるIGBTの製造工程中におけるウエハの裏面への不純物イオン注入処理工程を示す要部断面図である。 本発明の実施の形態1の半導体装置であるIGBTの製造工程中におけるウエハ裏面に注入された不純物イオンを活性化するレーザ処理工程を示す要部断面図である。 本発明の実施の形態1の半導体装置であるIGBTの製造工程中におけるウエハ裏面への金属電極膜形成工程を示す要部断面図である。 ノンパンチスルー型IGBT素子の要部断面摸式図である。 本発明の実施の形態1の半導体装置であるIGBTの製造工程中におけるダイシングテープへのウエハのマウント状態を示す要部断面図である。 本発明の実施の形態1の半導体装置であるIGBTの製造工程中におけるウエハに貼付した紫外線硬化型粘着テープの剥離処理を示す要部断面図である。 本発明の実施の形態2の半導体装置であるパワーMISFETの製造フロー図である。 本発明の実施の形態2の半導体装置であるパワーMISFETの製造工程中において、ウエハ裏面にカバー粘着テープを貼付した状態を示す要部断面図である。 本発明の実施の形態2の半導体装置であるパワーMISFETの製造工程中におけるウエハに貼付した紫外線硬化型粘着テープの剥離処理を示す要部断面図である。 本発明の実施の形態2の半導体装置であるパワーMISFETの製造工程中におけるウエハの主面へのめっき処理を示す要部断面図である。 本発明の実施の形態2の半導体装置であるパワーMISFETの製造工程中におけるウエハ裏面に貼付したカバー粘着テープの剥離処理を示す要部断面図である。 本発明の実施の形態3の半導体装置である高周波増幅用小信号バイポーラトランジスタの製造フロー図である。 本発明の実施の形態3の半導体装置である高周波増幅用小信号バイポーラトランジスタの製造工程中において、ウエハに感圧型粘着テープを貼付した状態を示す要部断面図である。
符号の説明
1 ウエハ
1A 主面(第1の主面)
1B 裏面(第2の主面)
2 紫外線硬化型粘着テープ(支持体)
2A 基材
2B 紫外線硬化型粘着剤層
3 ウエハ吸着回転ステージ
4 回転研削砥石
5 ウエハ吸着回転ステージ
6 滴下ノズル
7 エッチング液
8 ウエハ静電チャックステージ
9 不純物イオン注入層
10 ウエハ吸着ステージ
11 パルスレーザ
12 N型バッファ層
13 P型コレクタ層
14 スパッタ室
15 静電チャック機能付アノード電極
16 カソード電極
17 Niターゲット
18 裏面金属電極膜
19 P型エミッタ層
20 ダイシングフレーム
21 ダイシングテープ
31 ウエハ
32 カバー粘着テープ(支持体)
32A テープ基材
32B 熱発泡型粘着剤層
33 テープ剥離用吸着テーブル
34 UBMめっき膜
35 めっき槽
36 めっき液
37 加熱ブロック
41 ウエハ
41A 主面(第1の主面)
42 感圧型粘着テープ(支持体)
42A テープ基材
42B 感圧型粘着剤層
P1、P15、P28 工程(第1の工程)
P2、P16、P29 工程(第2の工程)
P4、P17、P30 工程(第3の工程)
P11、P21、P33 工程(第4の工程)
P14、P24、P35 工程(第5の工程)
P23 工程(第6の工程)
P25 工程(第7の工程)
P3、P5〜P10、P12、P13、P18〜P20、P22、P26、P27、P31、P32、P34 工程

Claims (11)

  1. 半導体ウエハの第1の主面に半導体素子を形成する第1の工程と、
    前記第1の工程後、前記半導体ウエハの前記第1の主面に、収縮変形する剥離可能な支持体を貼付する第2の工程と、
    前記支持体が前記半導体ウエハの前記第1の主面に貼付された状況下において、前記半導体ウエハを前記第1の主面とは反対の第2の主面から薄型化する第3の工程と、
    前記第3の工程後、前記半導体ウエハの前記第2の主面に前記半導体素子と電気的に接続する電極を付加する処理を行なう第4の工程と、
    前記第4の工程後、前記第2の工程にて前記半導体ウエハの前記第1の主面に貼付した前記支持体を剥離する第5の工程とを有し、
    前記第3の工程の後であって、前記第5の工程の前に、加熱により前記支持体を収縮変形させて前記半導体ウエハの反り量を第1の量以下にする工程を有することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、さらに
    前記第5の工程前に、前記半導体ウエハの前記第2の主面にさらなる支持体を貼付する第6の工程と、
    前記第6の工程後に、加熱により前記さらなる支持体を収縮変形させて、前記半導体ウエハの反り量を第2の量以下にする第1のウエハ処理を行う第7の工程とを有することを特徴とする半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、さらに
    前記第5の工程前に、前記半導体ウエハの前記第2の主面にさらなる支持体を貼付する第6の工程を有し、
    前記第5の工程は、前記さらなる支持体が貼付された状態で前記支持体を剥離することを特徴とする半導体装置の製造方法。
  4. 請求項1記載の半導体装置の製造方法において、
    前記支持体は、紫外線照射により硬化する粘着剤層を有する紫外線硬化型粘着テープであり、
    前記第3の工程前、前記第3の工程中、若しくは前記第3の工程後であって、前記加熱による前記支持体の収縮変形の前に、前記支持体に紫外線を照射し、前記紫外線硬化型粘着剤層を硬化させることを特徴とする半導体装置の製造方法。
  5. 請求項1記載の半導体装置の製造方法において、
    前記支持体は、圧力が加えられることにより粘着する粘着剤層を有する感圧型粘着テープであることを特徴とする半導体装置の製造方法。
  6. 請求項1記載の半導体装置の製造方法において、
    前記第3の工程では、研削、研磨、化学的エッチング、および物理化学的エッチングのうちの選択された1つ以上の方法により、前記半導体ウエハの前記第2の主面から薄型化することを特徴とする半導体装置の製造方法。
  7. 請求項1記載の半導体装置の製造方法において、
    前記第4の工程では、不純物イオン注入、前記不純物イオンの活性化、真空蒸着、スパッタリング、イオンプレーティング、CVD、めっき、およびコーティングのうちの選択された1つ以上の方法により、前記半導体ウエハの前記第2の主面に前記半導体素子と電気的に接続する前記電極を付加する処理を行なうことを特徴とする半導体装置の製造方法。
  8. 請求項1〜7の何れか1項に記載の半導体装置の製造方法において、
    前記第3の工程の後、加熱により前記支持体を熱収縮させることにより、前記支持体を収縮変形させて前記半導体ウエハの反り量を前記第1の量以下とした状況下で、前記第4の工程を実施することを特徴とする半導体装置の製造方法。
  9. 請求項1〜7の何れか1項に記載の半導体装置の製造方法において、
    前記第4の工程の前において、加熱により前記支持体を熱収縮させることにより、前記支持体を収縮変形させて前記半導体ウエハの反り量を前記第1の量以下とした状況下で、前記第4の工程を実施する、
    若しくは、前記第4の工程の後において、加熱により前記支持体を熱収縮させることにより、前記支持体を収縮変形させて前記半導体ウエハの反り量を前記第1の量以下とすることを特徴とする半導体装置の製造方法。
  10. 半導体ウエハの第1の主面に半導体素子を形成する第1の工程と、
    前記第1の工程後、前記半導体ウエハの前記第1の主面に、収縮変形する剥離可能な支持体を貼付する第2の工程と、
    前記支持体が前記半導体ウエハの前記第1の主面に貼付された状況下において、前記半導体ウエハを前記第1の主面とは反対の第2の主面から薄型化する第3の工程と、
    前記第3の工程後、加熱により熱収縮させることにより、前記支持体を収縮変形させて前記半導体ウエハの反り量を第1の量以下にする第4の工程と、
    前記第4の工程後、前記第2の工程にて前記半導体ウエハの前記第1の主面に貼付した前記支持体を剥離する第5の工程と、
    を有することを特徴とする半導体装置の製造方法。
  11. 請求項10記載の半導体装置の製造方法において、さらに
    前記第4の工程と前記第5の工程との間に、前記半導体ウエハの前記第2の主面にさらなる支持体を貼付する第6の工程とを有し、
    前記第5の工程は、前記さらなる支持体が貼付された状態で前記支持体を剥離することを特徴とする半導体装置の製造方法。
JP2007222890A 2007-08-29 2007-08-29 半導体装置の製造方法 Expired - Fee Related JP5007179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007222890A JP5007179B2 (ja) 2007-08-29 2007-08-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007222890A JP5007179B2 (ja) 2007-08-29 2007-08-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009054965A JP2009054965A (ja) 2009-03-12
JP5007179B2 true JP5007179B2 (ja) 2012-08-22

Family

ID=40505741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007222890A Expired - Fee Related JP5007179B2 (ja) 2007-08-29 2007-08-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5007179B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101749013B1 (ko) 2009-03-18 2017-06-19 세키스이가가쿠 고교가부시키가이샤 마스킹 테이프 및 웨이퍼의 표면 처리 방법
JP5431777B2 (ja) * 2009-04-20 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011077460A (ja) * 2009-10-02 2011-04-14 Toyota Motor Corp 半導体装置と、その製造方法
JP5545000B2 (ja) * 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
US8669540B2 (en) * 2011-01-03 2014-03-11 Varian Semiconductor Equipment Associates, Inc. System and method for gas leak control in a substrate holder
JP6011066B2 (ja) * 2012-06-28 2016-10-19 住友電気工業株式会社 半導体装置の製造方法
JP6131605B2 (ja) * 2013-01-21 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US10054856B2 (en) 2015-02-12 2018-08-21 Toshiba Memory Corporation Exposure method, manufacturing method of device, and thin film sheet
JP7115932B2 (ja) * 2018-08-14 2022-08-09 株式会社ディスコ 被加工物の加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027836A (ja) * 1996-07-11 1998-01-27 Sony Corp 半導体装置の製造方法および半導体製造装置
JP3664432B2 (ja) * 2000-05-18 2005-06-29 カシオ計算機株式会社 半導体装置およびその製造方法
JP4497737B2 (ja) * 2001-03-12 2010-07-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004186522A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
JP4566527B2 (ja) * 2003-08-08 2010-10-20 日東電工株式会社 再剥離型粘着シート
JP4665429B2 (ja) * 2004-04-26 2011-04-06 富士電機システムズ株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2009054965A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
JP5007179B2 (ja) 半導体装置の製造方法
US11876014B2 (en) Method of transferring device layer to transfer substrate and highly thermal conductive substrate
US7776746B2 (en) Method and apparatus for ultra thin wafer backside processing
JP2004055684A (ja) 半導体装置及びその製造方法
TWI676210B (zh) 半導體裝置之製造方法
TWI730129B (zh) 半導體裝置之製造方法
TWI412635B (zh) Mixed with silicon wafers
JP5981154B2 (ja) 半導体装置の製造方法
TW201635361A (zh) 半導體裝置之製造方法
US9281182B2 (en) Pre-cut wafer applied underfill film
JP2002100589A (ja) 半導体装置製造方法
JP2003297786A (ja) 半導体装置の製造方法
JP6550741B2 (ja) 半導体装置の製造方法
JP4525048B2 (ja) 半導体装置の製造方法
JP5704602B2 (ja) 薄型半導体装置の製造方法および脆質部材用支持体
JP2006261482A (ja) 半導体ウェハ表面保護フィルム及び該保護フィルムを用いる半導体ウェハの保護方法
EP2212910B1 (en) Method of splitting a substrate
JP2022069819A (ja) 半導体装置の製造方法及びホットプレート
JP2005243910A (ja) 半導体チップの製造方法
JP2004296817A (ja) 半導体装置の製造方法
JP5531642B2 (ja) 貼り合わせウェーハの製造方法
JP2006059929A (ja) 半導体装置の製造方法
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
TWI838485B (zh) 電子裝置的製造方法
JP2008159848A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120501

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees