JP2008159848A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体ウェハの裏面を薄膜化するに際し、薄膜化工程後の半導体ウェハの表面のクリーン度が確保できる半導体装置の製造方法を提供する。
【解決手段】半導体ウェハ３０の表面側に半導体素子構造および上部層としての絶縁層１６、表面電極１７、保護膜１８が形成されたものを用意し、上部層上に表面レジスト３１を形成する。続いて、表面レジスト３１にグラインドテープ４０を貼り付け、半導体ウェハ３０の裏面を薄膜化する。この後、表面レジスト３１からグラインドテープ４０を除去し、表面レジスト３１の膜応力によって半導体ウェハ３０の裏面が凸となるように半導体ウェハ３０を反らせ、反った半導体ウェハ３０の裏面側に裏面構造を形成する。
【選択図】図２

Description

本発明は、半導体ウェハの薄膜化の工程を含む半導体装置の製造方法に関する。

従来より、半導体ウェハを薄膜化する方法が、例えば特許文献１で提案されている。具体的に、特許文献１では、半導体ウェハの表面側に半導体素子を形成した後、半導体ウェハの表面に両面テープの一方の面を貼り付け、両面テープの他方の面に粘着性を有し光吸収剤および熱分解性樹脂が含まれた光熱変換層を貼り付ける。さらに、この光熱変換層に光透過性支持体であるガラス板を貼り付けて積層体を用意する。

続いて、半導体ウェハの裏面を所望の厚さに薄膜化する。そして、ガラス板にレーザ光を透過させ、レーザ光を光熱変換層に照射する。これにより、レーザ光のエネルギーを光吸収剤に吸収させて熱エネルギーに変換させる。この熱エネルギーは光熱変換層の温度を上昇させて熱分解性樹脂が熱分解を起こし、樹脂を発泡させて光熱変換層にボイドを発生させる。これにより、半導体ウェハとガラス板とを分離する。この後、半導体ウェハの表面から両面テープを剥離する。こうして、半導体ウェハを薄膜化することができる。
特開２００４−６４０４０号公報

しかしながら、上記従来の技術では、半導体ウェハの表面から両面テープを剥がすに際し、レーザや接着剤の気泡などの影響でパターン面に接着剤が固着して接着剤が残ってしまい、半導体ウェハの表面のクリーン度が低下してしまう。このため、半導体ウェハの薄膜化工程後に半導体ウェハの表面側に半導体素子の電極のための金属層を形成すると、接着剤の残りが固着した部分では金属層が成長せず、均一の金属層を形成することができないという問題がある。

また、半導体ウェハを薄膜化したことによって半導体ウェハに反りが生じてしまう。これにより、この後の工程で半導体ウェハを均一に加熱できないことやパターニングの形成の際に半導体ウェハの反りによってフォーカスが合わないという問題、半導体ウェハを収納するケースや製造装置への搬送の際に半導体ウェハが割れてしまうという問題、半導体ウェハの表面に搬送アームが直接接触することによる接触痕によってウェハ表面を傷つけてしまうという問題がある。

本発明は、上記点に鑑み、半導体ウェハの裏面を薄膜化する際、薄膜化工程後の半導体ウェハの表面のクリーン度を確保することを第１の目的とし、半導体ウェハに反りが生じても半導体ウェハを均一に加工することを第２の目的とし、半導体ウェハの反りによる半導体ウェハの割れを防止することを第３の目的とする。

上記目的を達成するため、本発明の第１の特徴では、半導体ウェハ（３０）の表面側に半導体素子構造および上部層（１６、１７、１８）が形成されたものを用意し、上部層上に表面レジスト（３１）を形成する。続いて、表面レジストにテープ部材（４０）を貼り付けて当該テープ部材に半導体ウェハを固定し、半導体ウェハの裏面を薄膜化する。この後、表面レジストからテープ部材を除去し、表面レジストの膜応力によって半導体ウェハの裏面が凸面となるように半導体ウェハを反らせ、反った半導体ウェハの裏面側に裏面構造を形成することを特徴とする。

これにより、薄膜化の際の加工屑やテープ部材の粘着剤等を半導体ウェハの上部層に付着させないようにすることができ、半導体ウェハの表面側のクリーン度を確保することができる。また、各工程を実施するために半導体ウェハを搬送アームで持ち上げて移動させる際、半導体ウェハの表面レジストの面を搬送アームで持ち上げることができ、半導体ウェハの表面、すなわち上部層に搬送アームを直接接触させないようにすることができる。これにより、半導体ウェハの上部層に搬送アームの接触痕を付けないようにすることができる。

そして、表面レジストの膜応力によって半導体ウェハの反りをコントロールすることができ、半導体ウェハの割れを防止することができる。

このような場合、裏面構造を形成する場合、複数の貫通孔（５１）が設けられたステージ（５０）の設置面に対して半導体ウェハの裏面が凸となるように設置面に表面レジストを対向させ、貫通孔からステージと半導体ウェハとの間の空気を吸引することで、反った半導体ウェハをステージの設置面に密着させて平らにすることができる。

これにより、半導体ウェハの裏面を平らにした状態で裏面を均一に加工することができる。また、半導体ウェハの表面側に表面レジストを設けているので、半導体ウェハの上部層がステージに直接接触することはなく傷つかないようにすることができる。

本発明の第２の特徴では、用意した半導体ウェハ（３０）の上部層（１６、１７、１８）上に表面レジスト（３１）を形成し、当該表面レジストに接着剤（６１）を介して板状の支持基板（６０）を貼り付けて当該支持基板に半導体ウェハを固定する。そして、半導体ウェハの裏面を薄膜化する。この後、支持基板が貼り付けられた半導体ウェハの裏面側に裏面構造を形成することを特徴とする。

これにより、薄膜化された半導体ウェハに生じる反りを支持基板で平らにしておくことができ、半導体ウェハが薄膜化後の反りによって割れてしまうことを防止することができる。また、表面レジストを介して半導体ウェハを支持基板に固定しているため、半導体ウェハの表面を保護することができ、クリーン度を確保することができる。

このような場合も、半導体ウェハの反りを支持基板で平らに矯正しているので、半導体ウェハの裏面を均一に加工することができる。

また、裏面構造を形成する場合、半導体ウェハの裏面に裏面レジスト（３２）を形成する工程が含まれており、当該裏面レジストを形成する工程では、上部層の最上層の面を基準とした表面レジストの厚さをａとし、裏面レジストの厚さをｂとしたとき、ａ＞ｂの条件を満たすように裏面レジストを形成することが好ましい。

そして、裏面レジストを除去する工程では、裏面レジストの除去と共に表面レジストを同時に除去することで表面レジストを裏面レジストの厚さだけ除去することが好ましい。これにより、半導体ウェハの表面側にａ−ｂの厚さの表面レジストを残すことができ、この厚さの表面レジストによって裏面レジスト除去前の半導体ウェハの反り方向、反り量を維持することができる。

すなわち、裏面レジストのみを除去して表面レジストをまったく除去しなかった場合、表面レジストの膜応力のみで半導体ウェハの反りをコントロールしなければならず、反り量が裏面レジストを除去する前よりも大きくなって半導体ウェハが割れてしまうおそれがあるが、裏面レジストの除去と共に表面レジストの表層部も除去することで、表面レジストの膜応力を緩和することができ、半導体ウェハの割れを防止することができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本発明で示される半導体装置は、ＦＷＤ内蔵型ＦＳ−ＩＧＢＴ等の半導体素子が備えられてなる半導体装置である。

図１は、本発明の第１実施形態に係る半導体装置の断面図である。この図に示される半導体装置の表面構造は、シリコン基板であるＮ−型ドリフト層１０の表層部にチャネルＰ型ベース層１１が形成され、チャネルＰ型ベース層１１の表層部にＮ＋型ソース層１２が形成された形態となっている。

さらに、Ｎ＋型ソース層１２とチャネルＰ型ベース層１１とを貫通してＮ−型ドリフト層１０に達するようにトレンチ１３が形成され、このトレンチ１３の内壁表面にＳｉＯ_２で構成されたゲート絶縁膜１４とＰｏｌｙＳｉで構成されたゲート層１５とが順に形成され、これらトレンチ１３、ゲート絶縁膜１４、ゲート層１５からなるトレンチゲート構造が構成されている。

また、Ｎ＋型ソース層１２の一部とトレンチゲート構造とが絶縁層１６にて覆われている。トレンチゲート構造が形成されたＮ−型ドリフト層１０の表面において、複数のトレンチゲート構造上にまたがるように、チャネルＰ型ベース層１１とＮ＋型ソース層１２とに接するように表面電極１７が形成され、多数のＩＧＢＴを共通に接続している。この表面電極１７はＩＧＢＴのソース電極としての機能を果たす。

表面電極１７の端部には保護膜１８が形成されている。この保護膜１８は表面電極１７のうちはんだ付け部となる部分が開口するようにパターニングされており、当該はんだ付け部以外を覆っている。このような保護膜１８として、例えばポリイミドが採用される。

なお、上記の絶縁層１６、表面電極１７、保護膜１８は、シリコン基板であるＮ−型ドリフト層１０の上部に設けられたものであり、本発明の上部層に相当する。

半導体装置の裏面構造は、シリコン基板であるＮ−型ドリフト層１０の裏面にＮ＋型層１９、Ｐ＋型層２０が形成された形態となっている。これらＮ＋型層１９およびＰ＋型層２０が、ＩＧＢＴがＦＳ（Ｆｉｅｌｄ ｓｔｏｐ）型として機能するコレクタ層となる。これらＮ＋型層１９およびＰ＋型層２０により、シリコン基板であるＮ−型ドリフト層１０の厚さを小さくすることができ、ＩＧＢＴのオン電圧、耐圧等の良好な特性を得ることができる。

さらに、Ｐ＋型層２０にはＮ＋型層１９に達するＮ＋型領域２１が設けられている。当該Ｎ＋型領域２１は、Ｐ＋型層２０と共にＦＷＤ（フリーホイールダイオード）として機能する。Ｐ＋型層２０の表面には裏面電極２２がスパッタリングにより形成されている。この裏面電極２２は、ＩＧＢＴのコレクタ電極としての機能を果たす。以上が、本実施形態に係る半導体装置の全体構成である。

次に、図１に示される半導体装置の製造方法について、図２〜図４を参照して説明する。図２および図４は、図１に示される半導体装置の製造方法を示した図である。図２および図４には、半導体ウェハ３０の断面として図１に示される半導体素子構造を示してある。

まず、図２（ａ）に示す工程では、厚さが例えば４００μｍ以上であり、ＦＺウェハとしてのＮ−型の半導体ウェハ３０を用意し、当該半導体ウェハ３０の表面側に図１に示されるトレンチゲート構造を形成する。そして、半導体ウェハ３０の表面に絶縁膜を形成してパターニングする。これにより、絶縁層１６を形成してコンタクトホールを設け、Ａｌによる表面電極１７を形成する。その後、半導体ウェハ３０表面にポリイミドによる保護膜１８をパターニング形成する。

図２（ｂ）に示す工程では、半導体ウェハ３０上に表面レジスト３１を塗布する。この表面レジスト３１は、この後の工程において、パーティクルや製造装置と半導体ウェハ３０との接触によって半導体ウェハ３０の表面に傷が付かないようにするためのものである。本工程では、表面レジスト３１としてポジレジストが採用され、最薄部の厚さが３．５μｍとなっている。

ここで、半導体ウェハ３０の表面からもっとも離れた保護膜１８の表面を基準とした表面レジスト３１の厚さをａとする。したがって、表面レジスト３１の厚さａは３．５μｍとなっている。このようにして表面レジスト３１を半導体ウェハ３０に塗布すると、表面レジスト３１の応力によって半導体ウェハ３０に反りが生じる。すなわち、表面レジスト３１の厚さａによって、半導体ウェハ３０の反りをコントロールすることができる。

本工程では、表面レジスト３１によって半導体ウェハ３０の裏面が凸になるように、表面レジスト３１を設ける。すなわち、半導体ウェハ３０の裏面が凸形状になっている。これに従って、半導体ウェハ３０の表面は凹面になる。

このように、表面レジスト３１によって半導体ウェハ３０の反りを一定にコントロールすることができれば、搬送ケースから半導体ウェハ３０を取り出すに際し、搬送ケースに設置された反った半導体ウェハ３０を考慮して搬送アームの高さをあらかじめ設定しておくことができる。これにより、半導体ウェハ３０を収納する搬送ケースや製造装置への搬送の際に半導体ウェハ３０が割れてしまうという問題を回避することができる。

図２（ｃ）に示す工程では、半導体ウェハ３０を薄膜化する。具体的には、表面レジスト３１が形成された半導体ウェハ３０の表面側にグラインドテープ４０を貼り付け、バックグラインドを行う。本工程では、半導体ウェハ３０を２００μｍ以下まで薄膜化する。この際、半導体ウェハ３０のＳｉ屑がグラインドテープ４０に付着するが、グラインドテープ４０を剥がすことで半導体ウェハ３０の表面側のＳｉ屑はグラインドテープ４０と共に除去される。なお、グラインドテープ４０は、本発明のテープ部材に相当する。

その後、流水洗で半導体ウェハ３０上の表面レジスト３１を洗浄し、表面レジスト３１上の接着剤の残りを除去する。続いて、枚葉式ウェットエッチで半導体ウェハ３０の裏面をエッチングしてミラー面に仕上げる。このとき、半導体ウェハ３０の表面側に表面レジスト３１が塗布されているため、半導体ウェハ３０の表面レジスト３１が製造装置の搬送アームやステージに接触しても半導体ウェハ３０の表面を傷つけることはない。

図２（ｄ）に示す工程では、半導体ウェハ３０の裏面にイオン注入を行い、ＦＳ層を形成する。本工程を行うため、上記図２（ｃ）に示す工程を終えた半導体ウェハ３０を搬送アームに乗せてイオン注入を行う装置に移動させる。

図３は、半導体ウェハ３０を配置させるステージを模式的に示した図である。この図に示されるように、ステージ５０の表面に半導体ウェハ３０を配置させる。この際、半導体ウェハ３０の表面がステージ５０の表面に対向するように半導体ウェハ３０を配置させる。これにより、図３に示されるように、ステージ５０の表面と半導体ウェハ３０の表面との間に空間が形成される。

また、ステージ５０に複数の貫通孔５１が設けられ、ステージ５０の裏面から各貫通孔５１に接続された配管５２が真空ポンプ５３に接続された状態になっている。そして、真空ポンプ５３を駆動することで、ステージ５０と半導体ウェハ３０との間の空気を吸い込み、半導体ウェハ３０の表面をステージ５０の表面に密着させ、半導体ウェハ３０の反りをなくす。これにより、半導体ウェハ３０を均一に加熱できる。なお、半導体ウェハ３０の反りをなくして各工程を行うために、図３に示されるステージ５０を以下の工程でも用いる。

そして、ステージ５０に半導体ウェハ３０を密着させた状態でイオン注入を行う。本工程では、半導体ウェハ３０の裏面に対し、Ｎ＋型層１９の形成のためにリンを５００ｋｅＶ以上の高加速で１×１０^１２ｃｍ^−２以上のドーズ量でイオン注入した後、Ｐ＋型層２０の形成のためボロンを１×１０^１３ｃｍ^−２以上のドーズ量でイオン注入する。

本工程では、半導体ウェハ３０の表面を搬送アームで持って移動させるが、半導体ウェハ３０の表面には表面レジスト３１が形成されているため、半導体ウェハ３０の表面レジスト３１が搬送アームや移動先のステージに接触しても半導体ウェハ３０の表面自体が傷つかないようにすることができる。

また、表面レジスト３１の代わりにテープのようなシート状のものを半導体ウェハ３０の表面に貼り付けた場合、半導体ウェハ３０の表面の凹凸により半導体ウェハ３０とテープの間に隙間が生じ、真空状態におけるイオン注入処理室内においてはこの隙間にある空気が膨張してステージ５０での吸着エラーが発生してしまう。しかしながら、本実施形態のような半導体ウェハ３０表面の最大段差が１０μｍであるような場合に表面レジスト３１を設けた場合、半導体ウェハ３０の表面の凹凸が表面レジスト３１で十分に埋められるため、吸着エラーが出ないことを確認できた。

次に、図４（ａ）に示す工程では、ダイオード領域を形成する。このために、まず、半導体ウェハ３０の裏面に裏面レジスト３２を形成する。この裏面レジスト３２の成分は、表面レジスト３１を除去する際に同じレートでエッチングされるものが良く、表面レジスト３１と同じ成分のものが好ましい。

また、表面レジスト３１よりも薄い裏面レジスト３２を形成する。すなわち、裏面レジスト３２の厚さをｂとすると、表面レジスト３１の厚さａ（最薄部の厚さ）＞裏面レジスト３２の厚さｂとなるように裏面レジスト３２を形成する。

この後、裏面レジスト３２をパターニングし、ＦＷＤを構成するＮ＋型領域２１を形成する部分を開口する。この場合、半導体ウェハ３０はステージ５０上で平らにされているので、パターニングの形成の際に半導体ウェハ３０の反りによってフォーカスが合わないという問題を解決することができる。

当該パターニング処理の工程は、裏面レジスト３２の塗布、プリベーク、露光、現像、ポストベークといった処理になるが、表面レジスト３１の厚さａ＞裏面レジスト３２の厚さｂの条件を満たす場合、プリベーク処理後の半導体ウェハ３０の反りは、各レジスト３１、３２の応力のバランス関係で設置面に対して裏面レジスト３２を上にしたときに凸状態になる。

例えば表面レジスト３１の厚さａが３．５μｍ、裏面レジスト３２の厚さｂが２．０μｍである場合、半導体ウェハ３０の反り量は半導体ウェハ３０の裏面が約１ｍｍ凸となる。ポストベーク後も半導体ウェハ３０の反り方向、反り量は同じである。

本発明者らは、半導体ウェハ３０の搬送およびステージ吸着のための最適な反り方向と反り量について、実験から次のような結果を得た。まず、半導体ウェハ３０の反り方向はステージ５０の面に対して半導体ウェハ３０の裏面が凸状態となり、反り量は２ｍｍ以下であることが好ましい。半導体ウェハ３０の反り方向についてはステージ吸着のときに半導体ウェハ３０の外周から空気が逃げず、吸着しやすい傾向である。また、半導体ウェハ３０の反り量の上限については、搬送エラーを起こさない限界値である。このような観点から、上述した反り方向と反り量は最適である。

このように、本工程において、半導体ウェハ３０の裏面に裏面レジスト３２を形成した場合であっても、半導体ウェハ３０の裏面が凸面となり、半導体ウェハ３０の表面レジスト３１に搬送アームが接触するなど、半導体ウェハ３０の表面が傷つくことはなく、次の裏面イオン注入処理におけるステージ吸着エラーも起きない。

そして、Ｐ＋型層２０を十分に打ち返す条件としてドーズ量５×１０^１３ｃｍ^−２以上でリンをイオン注入し、ＦＷＤ領域のカソードとして機能するＮ＋型領域２１を形成する。

図４（ｂ）に示す工程では、裏面レジスト３２を除去する。本工程では、例えばバレル式のアッシャーで半導体ウェハ３０の両面一挙に各レジスト３１、３２を剥離する。この場合、上述のように、半導体ウェハ３０の表裏面それぞれに形成した各レジスト３１、３２は、表面レジスト３１の厚さａ＞裏面レジスト３２の厚さｂとなっているため、裏面レジスト３２が完全に除去されたとしても、半導体ウェハ３０の表面側にａ−ｂの厚さの表面レジスト３１が残る。

このように、裏面レジスト３２のみを除去し、表面レジスト３１をそのまま残す方法を取らない理由は、レジストの膜応力の大きさを維持するためである。例えば、裏面レジスト３２を除去する前の表面レジスト３１の厚さａが３．５μｍ、裏面レジスト３２の厚さｂが２．０μｍであって、半導体ウェハ３０の裏面が約１ｍｍ凸になっている場合において、裏面レジスト３２のみを除去して３．５μｍの厚さの表面レジスト３１をそのまま残した場合、半導体ウェハ３０の裏面が約２．５ｍｍ凸になってしまい、その後の搬送系でエラーが起きる。

一方、本工程のように、半導体ウェハ３０の両面を一挙にレジスト剥離して１．０μｍの厚さの表面レジスト３１を残した場合、半導体ウェハ３０の裏面は１ｍｍ程度凸に反り、各レジスト３１、３２の除去前の半導体ウェハ３０の反り方向、反り量を維持することができる。

図４（ｃ）に示す工程では、半導体ウェハ３０の裏面の不純物を活性化させる。本工程においても、上記と同様にステージ吸着エラーは起きず、また半導体ウェハ３０の表面に表面レジスト３１が残っているため、搬送アームやステージ５０に半導体ウェハ３０の表面レジスト３１が接触しても、半導体ウェハ３０の表面自体を傷つけることはない。

続いて、スパッタやめっきの方法により裏面電極２２を形成し、表面レジスト３１を除去する。この表面レジスト３１の除去における裏面接触については、裏面電極２２が完全に形成された状態になっており、裏面電極２２における層間の異物、接触痕は発生しないため問題にならない。

この後、表面電極１７上にはんだ接合用の図示しないメタル電極をスパッタやめっきの方法により形成する。あらかじめ形成されている表面電極１７上には搬送アームやステージ５０が直接接触していないため、表面電極１７上にメタル電極を形成するにあたっての層間の異物、搬送痕による信頼性を低下させないようにすることができる。そして、半導体ウェハ３０をダイシングカットすることで個々の半導体チップに分割することで、図１に示される半導体装置が完成する。

以上説明したように、本実施形態では、半導体素子構造が形成された半導体ウェハ３０の表面に表面レジスト３１を形成し、半導体ウェハ３０の裏面が凸となるように半導体ウェハ３０を反らせることを特徴とする。これにより、半導体ウェハ３０の表面レジスト３１の面を搬送アームで支えて移動させることができ、半導体ウェハ３０の表面を傷つけないようにすることができる。

また、半導体ウェハ３０の表面がステージ５０に接するように半導体ウェハ３０が設置される場合も同様に半導体ウェハ３０の表面を保護することができ、半導体ウェハ３０の表面のクリーン度を確保することができる。この際、ステージ５０の面に対して半導体ウェハ３０の裏面が凸になっているので、ステージ５０の面と半導体ウェハ３０の表面との間の空気を吸引しやすくし、半導体ウェハ３０の反りを平らにすることができる。

そして、表面レジスト３１を除去した後に半導体ウェハ３０の表面側にメタル電極を形成することで、傷やごみが残っていない表面電極１７上にメタル電極を均一に形成することができる。

また、半導体ウェハ３０に裏面構造を形成するに際し、裏面レジスト３２の厚さｂを表面レジスト３１の厚さａよりも小さくすることが特徴となっている。これにより、裏面構造形成後に各レジスト３１、３２を同時に除去することで、半導体ウェハ３０の表面に表面レジスト３１を残すことができ、後の工程においても半導体ウェハ３０の表面に搬送アームによる搬送痕を付けないようにすることができる。

さらに、裏面レジスト３２を除去した後の半導体ウェハ３０の反りを裏面が凸となる状態に維持することができる。これにより、表面レジスト３１を地面側にして搬送アームにて半導体ウェハ３０を保持して移動させることができる。この場合においても、搬送アームは表面レジスト３１と接するだけであるので、半導体ウェハ３０の表面を傷つけないようにすることができる。

（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、半導体ウェハ３０の反りを支持基板で矯正しつつ半導体装置を製造することが特徴となっている。

図５は、本発明の第２実施形態に係る半導体装置を製造する製造工程を示した図である。本実施形態では、まず、図１（ａ）、図１（ｂ）に示す工程を行って半導体ウェハ３０上に表面レジスト３１を形成する。

続いて、図５に示す工程では、半導体ウェハ３０の表面側に支持基板６０を設置する。具体的には、支持基板６０の一面側に接着剤６１が塗布されたものを用意し、この接着剤６１の面に半導体ウェハ３０の表面レジスト３１を貼り付ける。これにより、表面レジスト３１の膜応力によって生じる半導体ウェハ３０の反りを支持基板６０によって平らにすることができる。このような支持基板６０として、例えばガラス板が採用される。

このように、支持基板６０によって半導体ウェハ３０が強固に固定されるため、半導体ウェハ３０の裏面を薄膜化するに際し、上記第１実施形態の場合よりもさらに薄くすることができる。本実施形態では、半導体ウェハ３０を例えば２０μｍの厚さまで薄膜化することができる。

この後、図４（ｂ）に示される工程まで行った後、支持基板６０を半導体ウェハ３０から除去する。この際、半導体ウェハ３０の表面には表面レジスト３１が形成されているため、半導体ウェハ３０の表面構造が傷つくことはない。そして、図４（ｃ）に示される工程を行って、図示しないメタル電極を形成し、半導体ウェハ３０をダイシングカットすることで図１に示される半導体装置が完成する。

このように、支持基板６０で半導体ウェハ３０の反りを矯正する場合であっても、あらかじめ半導体ウェハ３０の表面側に表面レジスト３１を形成しておくことで、半導体ウェハ３０の表面を保護することができる。

（他の実施形態）
上記各実施形態では、半導体ウェハ３０に各レジスト３１、３２としてポリレジストを形成しているが、樹脂等の他の保護膜を採用しても構わない。

図１に示される半導体素子の構造は一例を示すものであって、この構造に限定されるものではなく、半導体基板の表裏面に構造を有するものについて上記各実施形態で示された製造方法を採用することができる。

本発明の第１実施形態に係る半導体装置の断面図である。 図１に示される半導体装置を製造する製造工程を示した図である。 半導体ウェハを配置させるステージを模式的に示した図である。 図２に続く半導体装置を製造する製造工程を示した図である。 本発明の第２実施形態に係る半導体装置を製造する製造工程を示した図である。

符号の説明

１６…絶縁層、１７…表面電極、１８…保護膜、３０…半導体ウェハ、３１…表面レジスト、３２…裏面レジスト、４０…グラインドテープ、５０…ステージ、５１…貫通孔、６０…支持基板、６１…接着剤。

Claims (5)

1. 半導体ウェハ（３０）の表面側に半導体素子構造および上部層（１６、１７、１８）が形成されたものを用意し、前記上部層上に表面レジスト（３１）を形成する工程と、
   前記表面レジストにテープ部材（４０）を貼り付けて当該テープ部材に前記半導体ウェハを固定し、前記半導体ウェハの裏面を薄膜化する工程と、
   前記半導体ウェハの裏面を薄膜化した後、前記表面レジストから前記テープ部材を除去し、前記表面レジストの膜応力によって前記半導体ウェハの裏面が凸面となるように前記半導体ウェハを反らせる工程と、
   前記反った半導体ウェハの裏面側に裏面構造を形成する工程とを含んでいることを特徴とする半導体装置の製造方法。
2. 前記裏面構造を形成する工程では、複数の貫通孔（５１）が設けられたステージ（５０）の設置面に対して前記半導体ウェハの裏面が凸となるように前記設置面に前記表面レジストを対向させ、前記貫通孔から前記ステージと前記半導体ウェハとの間の空気を吸引することで、前記反った半導体ウェハを前記ステージの設置面に密着させて平らにする工程が含まれていることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 半導体ウェハ（３０）の表面側に半導体素子構造および上部層（１６、１７、１８）が形成されたものを用意し、前記上部層上に表面レジスト（３１）を形成する工程と、
   前記表面レジストに接着剤（６１）を介して板状の支持基板（６０）を貼り付けて当該支持基板に前記半導体ウェハを固定し、前記半導体ウェハの裏面を薄膜化する工程と、
   前記支持基板が貼り付けられた前記半導体ウェハの裏面側に裏面構造を形成する工程とを含んでいることを特徴とする半導体装置の製造方法。
4. 前記裏面構造を形成する工程では、前記半導体ウェハの裏面に裏面レジスト（３２）を形成する工程が含まれており、
   前記裏面レジストを形成する工程では、前記上部層の最上層の面を基準とした前記表面レジストの厚さをａとし、前記裏面レジストの厚さをｂとしたとき、ａ＞ｂの条件を満たすように前記裏面レジストを形成することを特徴とする請求項２または３に記載の半導体装置の製造方法。
5. 前記裏面構造を形成する工程では、前記裏面レジストを除去する工程が含まれており、
   前記裏面レジストを除去する工程では、前記裏面レジストの除去と共に前記表面レジストを同時に除去することで前記表面レジストを前記裏面レジストの厚さだけ除去することを特徴とする請求項４に記載の半導体装置の製造方法。

Images