JP7094719B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP7094719B2 JP7094719B2 JP2018029916A JP2018029916A JP7094719B2 JP 7094719 B2 JP7094719 B2 JP 7094719B2 JP 2018029916 A JP2018029916 A JP 2018029916A JP 2018029916 A JP2018029916 A JP 2018029916A JP 7094719 B2 JP7094719 B2 JP 7094719B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- forming
- wafer
- semiconductor device
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
第1の主面、および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体ウェーハを用意する工程と、
前記第1の主面に第2導電型の第1の拡散領域を形成する工程と、
前記半導体ウェーハの前記第2の主面に第2導電型の第2の拡散領域を形成する工程と、
前記第1の拡散領域の中に第1導電型の第3の拡散領域を形成する工程と、
前記半導体ウェーハの前記第2の主面に、サンドブラスト処理から前記第2の主面を保護するためのウェーハ保護部を形成するウェーハ保護部形成工程と、
前記ウェーハ保護部形成工程の後、前記半導体ウェーハの前記第2の主面にサンドブラスト処理を施すサンドブラスト工程と、
を備えることを特徴とする。
前記ウェーハ保護部形成工程において、前記ウェーハ保護部を、前記第2の主面を覆うように網目状に形成してもよい。
前記ウェーハ保護部形成工程において、前記半導体ウェーハを複数の半導体装置形成領域に区画するための切断線を含むダイシング領域に前記ウェーハ保護部を形成してもよい。
前記ウェーハ保護部形成工程において、前記ウェーハ保護部を、前記各半導体装置形成領域を囲うように格子状に形成してもよい。
前記サンドブラスト工程の後に、
前記半導体ウェーハの前記第1の主面側を被覆するように保護膜を形成する工程と、
前記保護膜にコンタクト窓を形成する工程と、
前記半導体ウェーハの前記第2の主面に導電層を形成する工程と、
前記導電層が形成された前記半導体ウェーハを前記半導体装置形成領域に沿ってダイシングするダイシング工程と、
をさらに備えてもよい。
前記ウェーハ保護部形成工程は、
前記第2の主面の酸化膜の上にエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記酸化膜をエッチングすることにより前記ウェーハ保護部を形成するエッチング工程と、
を有してもよい。
前記エッチング工程の後、前記エッチングマスクを除去し、その後、前記サンドブラスト工程を行うようにしてもよい。
前記ウェーハ保護部を構成する前記酸化膜は、前記第3の拡散領域を形成する際に前記第2の主面に形成された前記半導体ウェーハの熱酸化膜であってもよい。
前記酸化膜の厚さは、0.5~3.0μmであるようにしてもよい。
前記ウェーハ保護部形成工程は、
前記半導体ウェーハの前記第2の主面の酸化膜を除去する工程と、
前記第2の主面に所定パターン形状のレジスト膜を前記ウェーハ保護部として形成する工程と、
を有してもよい。
前記第2の拡散領域は、第2の導電型であってもよい。
前記第1導電型はN型であり、前記第2導電型はP型であってもよい。
第1の主面、および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体基板と、
前記第1の主面に形成された第2導電型の第1の拡散領域と、
前記第2の主面に形成された第2の拡散領域と、
前記第1の拡散領域の中に形成された第1導電型の第3の拡散領域と、
前記第1の主面に形成され、前記第3の拡散領域にオーミック接触する第1の主電極と、
前記第1の主面に形成され、前記第1の拡散領域にオーミック接触する制御電極と、
前記第2の主面に形成され、前記第2の拡散領域にオーミック接触する第2の主電極と、
前記第2の主面の周縁部に設けられ、前記第2の主電極に埋設された絶縁部と、
を備えることを特徴とする。
前記第2の拡散領域は第2導電型であり、前記半導体装置はサイリスタであってもよい。
本実施形態に係る半導体装置の製造方法について、図1A~図1Cのフローチャートに沿って説明する。ここでは、半導体装置がサイリスタの場合の製造方法を説明する。なお、本実施形態においては、第1導電型はN型であり、第2導電型はP型であるが逆であってもよい。
図4および図5を参照して、実施形態に係る縦型の半導体装置1について説明する。図4は、ダイシング工程を経て得られた半導体装置1の断面図を示している。図5は、半導体装置1の下面図を示している。
2 半導体基板
3 主電極
4 制御電極
5 主電極
6 絶縁部
10 半導体ウェーハ
10a,10b 主面
11A,12A 酸化膜
13 アイソレーション領域
14 拡散領域(ベース)
15 ガードリング
16 拡散領域(第1エミッタ)
17 拡散領域(第2エミッタ)
18 チャネルストッパー
19 ウェーハ保護部
20 導電層
21,22,23,24,27 レジスト膜
25,26 エッチングマスク
31 パッシベーション膜
32 保護膜
R 半導体装置形成領域
RD ダイシング領域
Claims (13)
- 第1の主面、および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体ウェーハを用意する工程と、
前記第1の主面に第2導電型の第1の拡散領域を形成する工程と、
前記半導体ウェーハの前記第2の主面に第2の拡散領域を形成する工程と、
前記第1の拡散領域の中に第1導電型の第3の拡散領域を形成する工程と、
前記半導体ウェーハの前記第2の主面に、サンドブラスト処理から前記第2の主面を保護するためのウェーハ保護部を形成するウェーハ保護部形成工程と、
前記ウェーハ保護部形成工程の後、前記半導体ウェーハの前記第2の主面にサンドブラスト処理を施すサンドブラスト工程と、
を備え、
前記ウェーハ保護部形成工程は、
前記第2の主面の酸化膜の上にエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記酸化膜をエッチングすることにより前記ウェーハ保護部を形成するエッチング工程と、
を有することを特徴とする半導体装置の製造方法。 - 第1の主面、および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体ウェーハを用意する工程と、
前記第1の主面に第2導電型の第1の拡散領域を形成する工程と、
前記半導体ウェーハの前記第2の主面に第2の拡散領域を形成する工程と、
前記第1の拡散領域の中に第1導電型の第3の拡散領域を形成する工程と、
前記半導体ウェーハの前記第2の主面に、サンドブラスト処理から前記第2の主面を保護するためのウェーハ保護部を形成するウェーハ保護部形成工程と、
前記ウェーハ保護部形成工程の後、前記半導体ウェーハの前記第2の主面にサンドブラスト処理を施すサンドブラスト工程と、
を備え、
前記ウェーハ保護部形成工程は、
前記半導体ウェーハの前記第2の主面の酸化膜を除去する工程と、
前記第2の主面に所定パターン形状のレジスト膜を前記ウェーハ保護部として形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記ウェーハ保護部形成工程において、前記ウェーハ保護部を、前記第2の主面を覆うように網目状に形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記ウェーハ保護部形成工程において、前記半導体ウェーハを複数の半導体装置形成領域に区画するための切断線を含むダイシング領域に前記ウェーハ保護部を形成することを特徴とする請求項1~3のいずれかに記載の半導体装置の製造方法。
- 前記ウェーハ保護部形成工程において、前記ウェーハ保護部を、前記各半導体装置形成領域を囲うように格子状に形成することを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記サンドブラスト工程の後に、
前記半導体ウェーハの前記第1の主面側を被覆するように保護膜を形成する工程と、
前記保護膜にコンタクト窓を形成する工程と、
前記半導体ウェーハの前記第2の主面に導電層を形成する工程と、
前記導電層が形成された前記半導体ウェーハを前記半導体装置形成領域に沿ってダイシングするダイシング工程と、
をさらに備えることを特徴とする請求項4または5に記載の半導体装置の製造方法。 - 前記エッチング工程の後、前記エッチングマスクを除去し、その後、前記サンドブラスト工程を行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ウェーハ保護部を構成する前記酸化膜は、前記第3の拡散領域を形成する際に前記第2の主面に形成された前記半導体ウェーハの熱酸化膜であることを特徴とする請求項1~7のいずれかに記載の半導体装置の製造方法。
- 前記酸化膜の厚さは、0.5~3.0μmであることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記第2の拡散領域は、第2の導電型であることを特徴とする請求項1~9のいずれかに記載の半導体装置の製造方法。
- 前記第1導電型はN型であり、前記第2導電型はP型であることを特徴とする請求項1~10のいずれかに記載の半導体装置の製造方法。
- 第1の主面、および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体基板と、
前記第1の主面に形成された第2導電型の第1の拡散領域と、
前記第2の主面に形成された第2の拡散領域と、
前記第1の拡散領域の中に形成された第1導電型の第3の拡散領域と、
前記第1の主面に形成され、前記第3の拡散領域にオーミック接触する第1の主電極と、
前記第1の主面に形成され、前記第1の拡散領域にオーミック接触する制御電極と、
前記第2の主面に形成され、前記第2の拡散領域にオーミック接触する第2の主電極と、
前記第2の主面の周縁部に設けられ、前記第2の主電極に埋設された絶縁部と、
を備えることを特徴とする半導体装置。 - 前記第2の拡散領域は第2導電型であり、前記半導体装置はサイリスタであることを特徴とする請求項12に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018029916A JP7094719B2 (ja) | 2018-02-22 | 2018-02-22 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018029916A JP7094719B2 (ja) | 2018-02-22 | 2018-02-22 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019145715A JP2019145715A (ja) | 2019-08-29 |
JP7094719B2 true JP7094719B2 (ja) | 2022-07-04 |
Family
ID=67773968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018029916A Active JP7094719B2 (ja) | 2018-02-22 | 2018-02-22 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7094719B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7470070B2 (ja) | 2021-02-18 | 2024-04-17 | 株式会社東芝 | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007109838A (ja) | 2005-10-13 | 2007-04-26 | Disco Abrasive Syst Ltd | デバイスおよびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51123067A (en) * | 1975-04-21 | 1976-10-27 | Hitachi Ltd | Production process of semiconductor device |
JP3929557B2 (ja) * | 1997-07-30 | 2007-06-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2018
- 2018-02-22 JP JP2018029916A patent/JP7094719B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007109838A (ja) | 2005-10-13 | 2007-04-26 | Disco Abrasive Syst Ltd | デバイスおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019145715A (ja) | 2019-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012243945A (ja) | 半導体チップの製造方法 | |
JP6777233B2 (ja) | 半導体装置の製造方法 | |
JP2010016188A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4867627B2 (ja) | 半導体装置の製造方法 | |
JP5447296B2 (ja) | 半導体装置の製造方法 | |
JP7094719B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4826290B2 (ja) | 半導体素子の製造方法 | |
JP6492980B2 (ja) | 半導体装置の製造方法 | |
JP2016167573A (ja) | 半導体装置の製造方法 | |
JP6958732B2 (ja) | 半導体装置の製造方法 | |
WO2010147028A1 (ja) | 複数の半導体チップを製造する方法 | |
US9240456B2 (en) | Method for manufacturing semiconductor device | |
JP6028325B2 (ja) | 半導体装置の製造方法 | |
JPS6226839A (ja) | 半導体基板 | |
JP2008053559A (ja) | 半導体装置およびその製造方法 | |
JP2011054914A (ja) | 半導体装置の製造方法および半導体ウエハ | |
JP5034488B2 (ja) | 半導体装置の製造方法 | |
JP2002134451A (ja) | 半導体装置の製造方法 | |
JP2021068832A (ja) | 半導体装置の製造方法 | |
JP2019201209A (ja) | 半導体構成素子製造方法および半導体構成素子 | |
JP7259527B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP3602718B2 (ja) | ダイシング法 | |
JP2014078659A (ja) | 半導体装置の製造方法 | |
JP4724729B2 (ja) | 半導体装置の製造方法 | |
JP3663100B2 (ja) | 半導体装置およびその製造方法、並びに、無線通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7094719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |