JP7094719B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP7094719B2
JP7094719B2 JP2018029916A JP2018029916A JP7094719B2 JP 7094719 B2 JP7094719 B2 JP 7094719B2 JP 2018029916 A JP2018029916 A JP 2018029916A JP 2018029916 A JP2018029916 A JP 2018029916A JP 7094719 B2 JP7094719 B2 JP 7094719B2
Authority
JP
Japan
Prior art keywords
main surface
forming
wafer
semiconductor device
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018029916A
Other languages
English (en)
Other versions
JP2019145715A (ja
Inventor
征 井上
行裕 柴田
功 高橋
康敏 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2018029916A priority Critical patent/JP7094719B2/ja
Publication of JP2019145715A publication Critical patent/JP2019145715A/ja
Application granted granted Critical
Publication of JP7094719B2 publication Critical patent/JP7094719B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体装置の製造方法および半導体装置に関する。
縦型の半導体装置としてサイリスタや双方向サイリスタ(トライアック)が知られている。サイリスタの製造においては、半導体ウェーハのおもて面に拡散領域(ベース、第2エミッタ)を形成し、うら面に拡散領域(第1エミッタ)を形成する。その後、おもて面の酸化膜にコンタクト窓を形成し、コンタクト窓にカソード電極とゲート電極を形成する。その後、うら面にアノード電極を形成する。そして、半導体ウェーハをダイシングして複数のサイリスタを得る。
上記の製造工程において、うら面にアノード電極を形成する前に、半導体ウェーハに対してサンドブラスト(Sandblast)処理が施される。このサンドブラスト処理により、半導体ウェーハのうら面に凹凸が形成され、うら面の表面積が増大する。その結果、サイリスタのオン電圧(VT)を低減することが可能になる。
なお、特許文献1には、スパッタリングにより半導体ウェーハの裏面に導電膜を成膜する際、半導体ウェーハ上に島状のチップ形成領域毎に分離して形成することで半導体ウェーハの反りを低減することが記載されている。
特開2001-93863号公報
従来、サンドブラスト処理を実行する前の状態において、半導体ウェーハのおもて面には、おもて面を被覆するように酸化膜およびパッシベーション膜が形成され、うら面には、うら面を被覆するように酸化膜が形成されている。酸化膜は半導体ウェーハよりも密な結晶構造を有するため、おもて面側とうら面側の両方に引張応力が発生する。
これらの応力が釣り合った状態では、半導体ウェーハの反りの発生が抑制される。しかし、上記の製造方法では、おもて面の酸化膜にコンタクト窓を形成する際にうら面の酸化膜がエッチング処理で除去され、その後、露出したうら面にサンドブラスト処理が施される。これにより、うら面側の引張応力が解放され、おもて面側の引張応力が優勢となる。その結果、半導体ウェーハはうら面が凸になるように反ってしまう。
このように半導体ウェーハに反りが発生すると、搬送装置が半導体ウェーハを吸着できずに搬送エラーが発生するおそれがある。また、半導体ウェーハをウェーハキャリアに収納する際に収納エラーが発生するおそれもある。
そこで、本発明は、サンドブラスト処理後の半導体ウェーハの反りを抑制することが可能な半導体装置の製造方法および半導体装置を提供することを目的とする。
本発明に係る半導体装置の製造方法は、
第1の主面、および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体ウェーハを用意する工程と、
前記第1の主面に第2導電型の第1の拡散領域を形成する工程と、
前記半導体ウェーハの前記第2の主面に第2導電型の第2の拡散領域を形成する工程と、
前記第1の拡散領域の中に第1導電型の第3の拡散領域を形成する工程と、
前記半導体ウェーハの前記第2の主面に、サンドブラスト処理から前記第2の主面を保護するためのウェーハ保護部を形成するウェーハ保護部形成工程と、
前記ウェーハ保護部形成工程の後、前記半導体ウェーハの前記第2の主面にサンドブラスト処理を施すサンドブラスト工程と、
を備えることを特徴とする。
また、前記半導体装置の製造方法において、
前記ウェーハ保護部形成工程において、前記ウェーハ保護部を、前記第2の主面を覆うように網目状に形成してもよい。
また、前記半導体装置の製造方法において、
前記ウェーハ保護部形成工程において、前記半導体ウェーハを複数の半導体装置形成領域に区画するための切断線を含むダイシング領域に前記ウェーハ保護部を形成してもよい。
また、前記半導体装置の製造方法において、
前記ウェーハ保護部形成工程において、前記ウェーハ保護部を、前記各半導体装置形成領域を囲うように格子状に形成してもよい。
また、前記半導体装置の製造方法において、
前記サンドブラスト工程の後に、
前記半導体ウェーハの前記第1の主面側を被覆するように保護膜を形成する工程と、
前記保護膜にコンタクト窓を形成する工程と、
前記半導体ウェーハの前記第2の主面に導電層を形成する工程と、
前記導電層が形成された前記半導体ウェーハを前記半導体装置形成領域に沿ってダイシングするダイシング工程と、
をさらに備えてもよい。
また、前記半導体装置の製造方法において、
前記ウェーハ保護部形成工程は、
前記第2の主面の酸化膜の上にエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記酸化膜をエッチングすることにより前記ウェーハ保護部を形成するエッチング工程と、
を有してもよい。
また、前記半導体装置の製造方法において、
前記エッチング工程の後、前記エッチングマスクを除去し、その後、前記サンドブラスト工程を行うようにしてもよい。
また、前記半導体装置の製造方法において、
前記ウェーハ保護部を構成する前記酸化膜は、前記第3の拡散領域を形成する際に前記第2の主面に形成された前記半導体ウェーハの熱酸化膜であってもよい。
また、前記半導体装置の製造方法において、
前記酸化膜の厚さは、0.5~3.0μmであるようにしてもよい。
また、前記半導体装置の製造方法において、
前記ウェーハ保護部形成工程は、
前記半導体ウェーハの前記第2の主面の酸化膜を除去する工程と、
前記第2の主面に所定パターン形状のレジスト膜を前記ウェーハ保護部として形成する工程と、
を有してもよい。
また、前記半導体装置の製造方法において、
前記第2の拡散領域は、第2の導電型であってもよい。
また、前記半導体装置の製造方法において、
前記第1導電型はN型であり、前記第2導電型はP型であってもよい。
本発明に係る半導体装置は、
第1の主面、および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体基板と、
前記第1の主面に形成された第2導電型の第1の拡散領域と、
前記第2の主面に形成された第2の拡散領域と、
前記第1の拡散領域の中に形成された第1導電型の第3の拡散領域と、
前記第1の主面に形成され、前記第3の拡散領域にオーミック接触する第1の主電極と、
前記第1の主面に形成され、前記第1の拡散領域にオーミック接触する制御電極と、
前記第2の主面に形成され、前記第2の拡散領域にオーミック接触する第2の主電極と、
前記第2の主面の周縁部に設けられ、前記第2の主電極に埋設された絶縁部と、
を備えることを特徴とする。
また、前記半導体装置において、
前記第2の拡散領域は第2導電型であり、前記半導体装置はサイリスタであってもよい。
本発明では、サンドブラスト処理の前に、半導体ウェーハの第2の主面にウェーハ保護部を形成する。ウェーハ保護部が形成された領域では、第2の主面はウェーハ保護部により被覆され保護されるので、サンドブラスト処理によるダメージが低減される。これにより、第2の主面側の内部応力の解放が抑制される。その結果、本発明によれば、サンドブラスト処理後の半導体ウェーハの反りを抑制することができる。
実施形態に係る半導体装置の製造方法を説明するためのフローチャートである。 図1Aに続く、実施形態に係る半導体装置の製造方法を説明するためのフローチャートである。 図1Bに続く、実施形態に係る半導体装置の製造方法を説明するためのフローチャートである。 実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 図2Aに続く、実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 図2Bに続く、実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 図2Cに続く、実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 図2Dに続く、実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 図2Eに続く、実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 図2Fに続く、実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 サンドブラスト工程後における半導体ウェーハの裏面を示す平面図である。 実施形態に係る半導体装置の断面図である。 実施形態に係る半導体装置の下面図である。
以下、図面を参照しつつ本発明の実施形態について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付し、同一符号の構成要素の詳しい説明は繰り返さない。
<半導体装置の製造方法>
本実施形態に係る半導体装置の製造方法について、図1A~図1Cのフローチャートに沿って説明する。ここでは、半導体装置がサイリスタの場合の製造方法を説明する。なお、本実施形態においては、第1導電型はN型であり、第2導電型はP型であるが逆であってもよい。
まず、図2A(1)に示すように、第1導電型の半導体ウェーハ10を用意する(ステップS11)。半導体ウェーハ10は、主面10a(第1の主面)、および主面10aと反対側の主面10b(第2の主面)を有する。本実施形態において、半導体ウェーハ10は、第1導電型の不純物を含むシリコンウェーハ(例えば直径5インチ、厚さ200μm)である。半導体ウェーハ10は、シリコン以外の半導体、例えば化合物半導体(SiC等)からなるものであってもよい。
次に、半導体ウェーハ10を複数の半導体装置形成領域Rに区画するアイソレーション領域13を形成する(ステップS12)。
ここで、アイソレーション領域13の形成方法について詳しく説明する。まず、図2A(2)に示すように、半導体ウェーハ10の主面10aに酸化膜11Aを形成し、反対側の主面10bに酸化膜12Aを形成する。酸化膜11A,12Aは、例えば熱酸化膜(SiO)であり、半導体ウェーハ10を酸化雰囲気中で加熱することにより形成される。その後、図2A(3)に示すように、酸化膜11Aおよび酸化膜12A上にそれぞれレジスト膜21およびレジスト膜22を形成する。その後、図2B(1)に示すように、レジスト膜21,22を露光、現像することにより開口部21h,22hを形成する。より詳しくは、レジスト膜21に開口部21hを形成し、レジスト膜22に開口部22hを形成する。その後、図2B(2)に示すように、レジスト膜21,22をエッチングマスクとして、開口部21h,22hに露出した酸化膜11A,12Aを除去する。その後、レジスト膜21,22を除去する。その後、図2B(3)に示すように、デポジション法により、酸化膜11Aで被覆されていない主面10aの領域から半導体ウェーハ10内に第2導電型(本実施形態では、P型)の不純物を導入し拡散させる。同様に、酸化膜12Aで被覆されていない主面10bの領域から半導体ウェーハ10内に第2導電型の不純物を導入し拡散させる。導入する不純物は、例えばアルミニウム、ボロン等である。これにより、アイソレーション領域13が形成される。なお、デポジション処理後の拡散処理における加熱により、図2B(3)に示すように、酸化膜11A,12Aの開口は塞がれ、酸化膜11B,12Bが形成される。なお、図2B(3)において符号RDは、本実施形態におけるダイシング領域を示している。一般的に言えば、ダイシング領域は半導体ウェーハ10を複数の半導体装置形成領域Rに区画するための切断線を含む領域である。なお、半導体ウェーハ10をダイシングした後に、ダイシング領域の一部が残存してもよい。すなわち、ダイシング領域は、ダイシングにより全て除去されなくてもよい。
アイソレーション領域13を形成した後、図2C(1)~図2C(3)に示すように、各半導体装置形成領域Rにおける主面10aに第2導電型の拡散領域14(第1の拡散領域)を形成する(ステップS13)。この拡散領域14は、ベースとも呼ばれる。なお、ステップS13において、拡散領域14とともに、拡散領域14を取り囲むようにガードリング15が形成されてもよい。半導体ウェーハ10の主面10bに第2導電型の拡散領域16(第2の拡散領域)を形成する(ステップS14)。
本実施形態では、拡散領域14、ガードリング15および拡散領域16は同一のデポシション処理により形成される。すなわち、図2C(1)に示すように、酸化膜11Bの上にレジスト膜23を形成し、その後、このレジスト膜23に露光・現像処理を行って開口部23h1および開口部23h2を形成する。その後、図2C(2)に示すように、レジスト膜23をエッチングマスクとして、開口部23h1,23h2に露出した酸化膜11Bを除去する。その後、レジスト膜23を除去する。また、半導体ウェーハ10裏面の酸化膜12Bも除去しておく。その後、図2C(3)に示すように、デポジション法により、酸化膜11Bで被覆されていない主面10aの領域、および主面10bから半導体ウェーハ10内に第2導電型の不純物を導入する。導入する不純物は、例えば、アルミニウム、ボロン等である。これにより、拡散領域14、ガードリング15および拡散領域16が形成される。なお、図2C(3)に示すように、デポジション処理後の拡散処理における加熱により、酸化膜11Bの開口が塞がれて酸化膜11Cが形成されるとともに、半導体ウェーハ10の主面10bに酸化膜12Cが形成される。
第2導電型の拡散領域14を形成した後、拡散領域14の中に第1導電型の拡散領域17(第3の拡散領域)を形成する(ステップS15)。拡散領域17は、エミッタとも呼ばれる。ここで、拡散領域17の形成方法について詳しく説明する。まず、図2D(1)に示すように、酸化膜11Cの上にレジスト膜24を形成し、その後、このレジスト膜24に露光・現像処理を行って開口部24h1および開口部24h2を形成する。なお、酸化膜12Cがエッチングで除去されないように酸化膜12Cをレジスト膜で被覆しておく。その後、図2D(2)に示すように、レジスト膜24をエッチングマスクとして、開口部24h1,24h2に露出した酸化膜11Cを除去する。その後、レジスト膜24,27を除去する。その後、図2D(3)に示すように、デポジション法により、酸化膜11Cで被覆されていない主面10aの領域に第1導電型(N型)の不純物を導入する。導入する不純物は、例えば、リン、ヒ素等である。これにより、拡散領域17およびチャネルストッパー18が形成される。なお、図2D(3)に示すように、デポジション処理後の拡散処理における加熱により、酸化膜11Cの開口が塞がれて酸化膜11Dが形成されるとともに、主面10bの酸化膜12Cが厚くなり酸化膜12Dとなる。
次に、半導体ウェーハ10の主面10a側にパッシベーション膜31を形成する(ステップS16)。本実施形態では、図2E(1)に示すように、パッシベーション膜31は、酸化膜11Dの上に形成される。このパッシベーション膜31は、例えばPSG(Phosho-Silicate Glass)である。
次に、図2E(2)に示すように、パッシベーション膜31の上にコンタクト窓形成用のエッチングマスク25(第1のエッチングマスク)を形成する(ステップS17)。エッチングマスク25には、開口部25h1および開口部25h2が設けられている。
次に、図2E(2)に示すように、主面10bの酸化膜12Dの上に保護部形成用のエッチングマスク26(第2のエッチングマスク)を形成する(ステップS18)。エッチングマスク26は、例えばダイシング領域に沿って格子状に形成される。
なお、ステップS17およびS18は、両面露光法を用いて、まとめて1つの工程として実施してもよい。
次に、図2E(3)に示すように、エッチングマスク25を用いてパッシベーション膜31および酸化膜11Dをエッチングすることにより、底面に半導体ウェーハ10の主面10aが露出したコンタクト窓31h1,31h2を形成する(ステップS19)。コンタクト窓31h1の底面には拡散領域17が露出し、コンタクト窓31h2の底面には拡散領域14が露出している。
次に、図2E(3)に示すように、エッチングマスク26を用いて酸化膜12Dをエッチングすることにより、半導体ウェーハ10の主面10bにウェーハ保護部19を形成する(ステップS20、ウェーハ保護部形成工程)。このウェーハ保護部19は、後段のサンドブラスト処理から主面10bを保護するための保護膜である。図3に示すように、ウェーハ保護部19は、各半導体装置形成領域Rを囲うように格子状に形成される。
なお、ステップS19とステップS20は同時に行われてもよい。すなわち、半導体ウェーハ10をエッチング液に浸漬するなどして、主面10a側および主面10b側のエッチングを同時に行ってもよい。
ウェーハ保護部19を構成する酸化膜は、拡散領域17を形成する際に主面10bに形成された半導体ウェーハ10の熱酸化膜である。この熱酸化膜の厚さは、例えば、0.5~3.0μmである。この程度の厚さを確保することで、サンドブラスト処理から主面10bを十分に保護することができる。
ウェーハ保護部19は、本実施形態では前述のように、パターニング加工された酸化膜であるが、他の絶縁膜(例えば、窒化膜、レジスト膜)であってもよいし、あるいは金属膜(Al、Ni、Ti等)であってもよい。なお、レジスト膜でウェーハ保護部19を構成する場合、レジスト膜の厚さは、例えば1.0~5.0μmである。この程度の厚さを確保することで、サンドブラスト処理から主面10bを十分に保護することができる。
酸化膜12Dをエッチングした後、エッチングマスク26を除去する。エッチングマスク26を除去しておくことで、後段のサンドブラスト処理の際にエッチングマスク26の粉塵が発生することを防止できる。なお、ウェーハ保護部19上のエッチングマスク26をそのまま残しておいてもよい。
次に、図2F(1)に示すように、主電極3(第1の主電極)と制御電極4を形成する(ステップS21)。本実施形態では、主電極3はカソード電極であり、制御電極4はゲート電極である。主電極3と制御電極4は、蒸着法等によりコンタクト窓31h1,31h2に導電材料を充填することにより形成される。なお、本ステップは、サンドブラスト工程の後であってもよい。
ウェーハ保護部形成工程の後、図2F(2)に示すように、半導体ウェーハ10の主面10bにサンドブラスト処理を施す(ステップS22、サンドブラスト工程)。ブラスト粒子が主面10bに照射されることにより、図2F(3)に示すように、ウェーハ保護部19で被覆されていない主面10bに凹凸が形成される。本実施形態の場合、ウェーハ保護部19で囲われた領域が粗化される。一方、ウェーハ保護部19で被覆されている主面10bはサンドブラスト処理の影響が緩和される。
サンドブラスト工程の後に、図2G(1)に示すように、半導体ウェーハ10の主面10a側を被覆するように保護膜32を形成する(ステップS23)。保護膜32は、例えばポリイミド膜である。その後、図2G(2)に示すように、保護膜32にコンタクト窓32h1,32h2を形成する(ステップS24)。コンタクト窓32h1の底面には主電極3が露出し、コンタクト窓32h2の底面には制御電極4が露出している。
次に、図2G(3)に示すように、半導体ウェーハ10の主面10bに導電層20を形成する(ステップS25)。導電層20は、ウェーハ保護部19を埋設するように形成される。なお、ウェーハ保護部19を残しておくことは必須ではなく、導電層20を形成する前にウェーハ保護部19を除去しておいてもよい。
次に、導電層20が形成された前記半導体ウェーハ10を半導体装置形成領域Rに沿ってダイシングする(ステップS26、ダイシング工程)。本ステップにより半導体ウェーハ10は個片化され、複数の半導体装置が得られる(図4参照)。導電層20は、本ステップにより半導体装置ごとに分離されて主電極(本実施形態では、アノード電極)となる。本ステップではブレードを用いて半導体ウェーハ10を個片化するが、これに限らず、スクライブ、エッチング(ケミカルダイシング)によりダイシングを行ってもよい。
以上説明した半導体装置の製造方法によれば、半導体ウェーハ10の主面10bにウェーハ保護部19を形成してからサンドブラスト処理を行う。ウェーハ保護部19が形成された領域における半導体ウェーハ10の主面10bは、ウェーハ保護部19により被覆され保護されるので、サンドブラスト処理によるダメージが低減される。これにより、主面10b側の内部応力の解放が抑制される。その結果、サンドブラスト処理後の半導体ウェーハ10の反りを抑制することができる。
なお、ウェーハ保護部形成工程において、ウェーハ保護部19を、主面10bを覆うように網目状に形成することが好ましい。網目状には、格子状、ハニカム状等の形状が含まれる。ウェーハ保護部19を網目状に形成することにより、サンドブラスト処理によりダメージを抑制される領域が主面10bに網目状に形成されるため、サンドブラスト処理後の半導体ウェーハ10の反りをより効果的に抑制することができる。
また、ウェーハ保護部形成工程において、ダイシング領域RDにウェーハ保護部19を形成することが好ましい。この場合、ウェーハ保護部19は、ダイシング領域RDに沿って、線状に形成してもよいし、あるいはアイランド状に複数個形成してもよい。このようにダイシング領域RDにウェーハ保護部19を形成することで、半導体装置のオン電圧を低減するとともに主面10b上に形成された電極の剥離を防止するというサンドブラスト処理による効果がウェーハ保護部19によって減殺されてしまうことを回避できる。
また、ウェーハ保護部形成工程において、図3に示すように、ウェーハ保護部19を、ダイシング領域RDに、各半導体装置形成領域Rを囲うように格子状に形成することが好ましい。これにより、サンドブラスト処理による効果を維持しつつ、サンドブラスト処理後の半導体ウェーハ10の反りをより効果的に抑制することができる。
また、上記の製造方法では、半導体ウェーハ10の熱酸化膜をパターニング加工してウェーハ保護部19を形成したが、本発明はこれに限られない。例えば、エッチングマスクによりウェーハ保護部を構成してもよい。この場合、拡散領域17を形成した後、拡散領域17を形成する際に主面10bに形成された半導体ウェーハ10の酸化膜12Dを除去する。そして、半導体ウェーハ10の主面に所定パターン形状のレジスト膜をウェーハ保護部として形成する。また、サンドブラスト工程を実施する前に、格子状等の所定形状のハードマスク(例えば金属製)を半導体ウェーハ10の主面10bに重ねることで主面10bを保護してもよい。すなわち、ハードマスクによりウェーハ保護部を構成してもよい。
また、上記の製造方法では、アイソレーション領域13を形成したが、アイソレーション領域13を形成しなくてもよい。
また、本実施形態に係る製造方法は、サイリスタに限らず、双方向サイリスタ(トライアック)、パワーMOSFET等、他の縦型半導体装置に適用することも可能である。
<半導体装置>
図4および図5を参照して、実施形態に係る縦型の半導体装置1について説明する。図4は、ダイシング工程を経て得られた半導体装置1の断面図を示している。図5は、半導体装置1の下面図を示している。
半導体装置1は、サイリスタであり、第1導電型の半導体基板2と、第2導電型の拡散領域14(ベース)と、第2導電型のガードリング15と、第2導電型の拡散領域16(第1エミッタ)と、第1導電型の拡散領域17(第2エミッタ)と、第1導電型のチャネルストッパー18と、主電極3(カソード電極)と、制御電極4(ゲート電極)と、主電極5(アノード電極)と、絶縁部6と、を備えている。
半導体基板2は、半導体ウェーハ10がダイシング工程で個片化されたものであり、主面2a、および主面2aと反対側の主面2bを有する。拡散領域14は主面2aに形成され、拡散領域16は主面2bに形成され、拡散領域17は拡散領域14の中に形成されている。また、主電極3は、主面2aに形成され、拡散領域17にオーミック接触している。制御電極4は、主面2aに形成され、拡散領域14にオーミック接触している。主電極5は、主面2bに形成され、拡散領域16にオーミック接触している。
絶縁部6は、ダイシング工程で切断されたウェーハ保護部19の一部である。この絶縁部6は、図4および図5に示すように、主面2bの周縁部に設けられ、主電極5に埋設されている。
本実施形態の半導体装置によれば、半導体装置1の温度サイクル試験や熱疲労試験(断続通電)等による温度変化時に、半導体基板2の周縁部に絶縁部6による応力が作用するため、半導体基板2の周縁部分にクラックが発生することを防止できる。よって、縦型半導体装置の信頼性を向上させることができる。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
1 半導体装置
2 半導体基板
3 主電極
4 制御電極
5 主電極
6 絶縁部
10 半導体ウェーハ
10a,10b 主面
11A,12A 酸化膜
13 アイソレーション領域
14 拡散領域(ベース)
15 ガードリング
16 拡散領域(第1エミッタ)
17 拡散領域(第2エミッタ)
18 チャネルストッパー
19 ウェーハ保護部
20 導電層
21,22,23,24,27 レジスト膜
25,26 エッチングマスク
31 パッシベーション膜
32 保護膜
R 半導体装置形成領域
RD ダイシング領域

Claims (13)

  1. 第1の主面、および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体ウェーハを用意する工程と、
    前記第1の主面に第2導電型の第1の拡散領域を形成する工程と、
    前記半導体ウェーハの前記第2の主面に第2の拡散領域を形成する工程と、
    前記第1の拡散領域の中に第1導電型の第3の拡散領域を形成する工程と、
    前記半導体ウェーハの前記第2の主面に、サンドブラスト処理から前記第2の主面を保護するためのウェーハ保護部を形成するウェーハ保護部形成工程と、
    前記ウェーハ保護部形成工程の後、前記半導体ウェーハの前記第2の主面にサンドブラスト処理を施すサンドブラスト工程と、
    を備え
    前記ウェーハ保護部形成工程は、
    前記第2の主面の酸化膜の上にエッチングマスクを形成する工程と、
    前記エッチングマスクを用いて前記酸化膜をエッチングすることにより前記ウェーハ保護部を形成するエッチング工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 第1の主面、および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体ウェーハを用意する工程と、
    前記第1の主面に第2導電型の第1の拡散領域を形成する工程と、
    前記半導体ウェーハの前記第2の主面に第2の拡散領域を形成する工程と、
    前記第1の拡散領域の中に第1導電型の第3の拡散領域を形成する工程と、
    前記半導体ウェーハの前記第2の主面に、サンドブラスト処理から前記第2の主面を保護するためのウェーハ保護部を形成するウェーハ保護部形成工程と、
    前記ウェーハ保護部形成工程の後、前記半導体ウェーハの前記第2の主面にサンドブラスト処理を施すサンドブラスト工程と、
    を備え、
    前記ウェーハ保護部形成工程は、
    前記半導体ウェーハの前記第2の主面の酸化膜を除去する工程と、
    前記第2の主面に所定パターン形状のレジスト膜を前記ウェーハ保護部として形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  3. 前記ウェーハ保護部形成工程において、前記ウェーハ保護部を、前記第2の主面を覆うように網目状に形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記ウェーハ保護部形成工程において、前記半導体ウェーハを複数の半導体装置形成領域に区画するための切断線を含むダイシング領域に前記ウェーハ保護部を形成することを特徴とする請求項1~3のいずれかに記載の半導体装置の製造方法。
  5. 前記ウェーハ保護部形成工程において、前記ウェーハ保護部を、前記各半導体装置形成領域を囲うように格子状に形成することを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記サンドブラスト工程の後に、
    前記半導体ウェーハの前記第1の主面側を被覆するように保護膜を形成する工程と、
    前記保護膜にコンタクト窓を形成する工程と、
    前記半導体ウェーハの前記第2の主面に導電層を形成する工程と、
    前記導電層が形成された前記半導体ウェーハを前記半導体装置形成領域に沿ってダイシングするダイシング工程と、
    をさらに備えることを特徴とする請求項4または5に記載の半導体装置の製造方法。
  7. 前記エッチング工程の後、前記エッチングマスクを除去し、その後、前記サンドブラスト工程を行うことを特徴とする請求項1に記載の半導体装置の製造方法。
  8. 前記ウェーハ保護部を構成する前記酸化膜は、前記第3の拡散領域を形成する際に前記第2の主面に形成された前記半導体ウェーハの熱酸化膜であることを特徴とする請求項1~7のいずれかに記載の半導体装置の製造方法。
  9. 前記酸化膜の厚さは、0.5~3.0μmであることを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記第2の拡散領域は、第2の導電型であることを特徴とする請求項1~9のいずれかに記載の半導体装置の製造方法。
  11. 前記第1導電型はN型であり、前記第2導電型はP型であることを特徴とする請求項1~10のいずれかに記載の半導体装置の製造方法。
  12. 第1の主面、および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体基板と、
    前記第1の主面に形成された第2導電型の第1の拡散領域と、
    前記第2の主面に形成された第2の拡散領域と、
    前記第1の拡散領域の中に形成された第1導電型の第3の拡散領域と、
    前記第1の主面に形成され、前記第3の拡散領域にオーミック接触する第1の主電極と、
    前記第1の主面に形成され、前記第1の拡散領域にオーミック接触する制御電極と、
    前記第2の主面に形成され、前記第2の拡散領域にオーミック接触する第2の主電極と、
    前記第2の主面の周縁部に設けられ、前記第2の主電極に埋設された絶縁部と、
    を備えることを特徴とする半導体装置。
  13. 前記第2の拡散領域は第2導電型であり、前記半導体装置はサイリスタであることを特徴とする請求項12に記載の半導体装置。
JP2018029916A 2018-02-22 2018-02-22 半導体装置の製造方法および半導体装置 Active JP7094719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018029916A JP7094719B2 (ja) 2018-02-22 2018-02-22 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018029916A JP7094719B2 (ja) 2018-02-22 2018-02-22 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2019145715A JP2019145715A (ja) 2019-08-29
JP7094719B2 true JP7094719B2 (ja) 2022-07-04

Family

ID=67773968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018029916A Active JP7094719B2 (ja) 2018-02-22 2018-02-22 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP7094719B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7470070B2 (ja) 2021-02-18 2024-04-17 株式会社東芝 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109838A (ja) 2005-10-13 2007-04-26 Disco Abrasive Syst Ltd デバイスおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51123067A (en) * 1975-04-21 1976-10-27 Hitachi Ltd Production process of semiconductor device
JP3929557B2 (ja) * 1997-07-30 2007-06-13 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109838A (ja) 2005-10-13 2007-04-26 Disco Abrasive Syst Ltd デバイスおよびその製造方法

Also Published As

Publication number Publication date
JP2019145715A (ja) 2019-08-29

Similar Documents

Publication Publication Date Title
JP2012243945A (ja) 半導体チップの製造方法
JP6777233B2 (ja) 半導体装置の製造方法
JP2010016188A (ja) 半導体装置の製造方法および半導体装置
JP4867627B2 (ja) 半導体装置の製造方法
JP5447296B2 (ja) 半導体装置の製造方法
JP7094719B2 (ja) 半導体装置の製造方法および半導体装置
JP4826290B2 (ja) 半導体素子の製造方法
JP6492980B2 (ja) 半導体装置の製造方法
JP2016167573A (ja) 半導体装置の製造方法
JP6958732B2 (ja) 半導体装置の製造方法
WO2010147028A1 (ja) 複数の半導体チップを製造する方法
US9240456B2 (en) Method for manufacturing semiconductor device
JP6028325B2 (ja) 半導体装置の製造方法
JPS6226839A (ja) 半導体基板
JP2008053559A (ja) 半導体装置およびその製造方法
JP2011054914A (ja) 半導体装置の製造方法および半導体ウエハ
JP5034488B2 (ja) 半導体装置の製造方法
JP2002134451A (ja) 半導体装置の製造方法
JP2021068832A (ja) 半導体装置の製造方法
JP2019201209A (ja) 半導体構成素子製造方法および半導体構成素子
JP7259527B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP3602718B2 (ja) ダイシング法
JP2014078659A (ja) 半導体装置の製造方法
JP4724729B2 (ja) 半導体装置の製造方法
JP3663100B2 (ja) 半導体装置およびその製造方法、並びに、無線通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220622

R150 Certificate of patent or registration of utility model

Ref document number: 7094719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150